【課題】凹部に膜を埋め込むための表面研磨を施す工程を有する半導体装置の製造方法に関し、製造歩留まりを向上させる。
【解決手段】ウェハ１の主面ｆ１上に保護絶縁膜ＩＰ１と第１フォトレジスト膜とを順に形成し、チップ領域Ｒｃおよび外周領域Ｒｍの第１フォトレジスト膜に対して、第１フォトマスクを用いて露光を施すことで、分離パターンを形成する。続いて、第１フォトレジスト膜ＰＲ１をエッチングマスクとして保護絶縁膜ＩＰ１にエッチングを施した後、保護絶縁膜ＩＰ１をエッチングマスクとしてウェハ１にエッチングを施すことで溝部ＴＲを形成する。その後、埋め込み絶縁膜ＩＢ１を形成し、ウェハ１の主面ｆ１の全面に渡って埋め込み絶縁膜ＩＢ１を研磨することで、溝部ＴＲに埋め込み絶縁膜ＩＢ１を埋め込むことで、分離部ＳＴＩを形成する。 （もっと読む）

【課題】アクティブマトリックス型表示装置の製造プロセスを短縮化し、投資効率、生産効率と生産歩留りを向上させ、かつ大幅なアクティブマトリックス素子の高性能化を実現する。
【解決手段】アクティブマトリックス型薄膜トランジスタ素子基板の製造工程において、ゲート電極をパターンニング後、ゲート絶縁膜を成膜する。
次に半導体層としてポリシリコン半導体層を成膜後アモルファスシリコン半導体層を真空をやぶらずに連続成膜する。その後ｎ^＋アモルファスシリコン半導体層を成膜してから、映像信号配線とドレイン電極を形成するための金属電極層を成膜する。その後、ホトリソグラフィー工程で、薄膜トランジスタ素子のチャネル領域の露光光量を変調可能なホトマスクを用いて、薄膜半導体層の素子分離形成と映像信号配線とドレイン電極の形成を１回のホトリソグラフィー工程で同時に形成する。 （もっと読む）

【課題】シェアードコンタクトホールの開口不良を抑制できる半導体装置およびフォトマスクを提供する。
【解決手段】シェアードコンタクトホールＳＣ１、ＳＣ２は、ゲート電極層ＧＥ１、ＧＥ２とドレイン領域ＰＩＲとの双方に達している。平面視において、ゲート電極層ＧＥ１、ＧＥ２の一方側壁Ｅ２が、一方側壁Ｅ１の仮想延長線Ｅ１ａよりも他方側壁Ｅ４側にずれて位置している。平面視において、ゲート電極層ＧＥ１、ＧＥ２のシェアードコンタクトホールＳＣ１、ＳＣ２が達する部分の線幅Ｄ１の中心線（Ｃ２−Ｃ２）が、ゲート電極層ＧＥ１、ＧＥ２のチャネル形成領域ＣＨＮ１、ＣＨＮ２上に位置する部分の線幅Ｄ２の中心線（Ｃ１−Ｃ１）に対してずれて位置している。 （もっと読む）

【課題】工程を増やすことなく、１枚のマザーガラス基板上に所望の部分にそれぞれ精密に配線の側面の角度を異ならせた配線を提供することを課題とする。
【解決手段】多階調マスクを用いることで１つのフォトレジスト層を１枚のマザーガラス基板から遠ざかる方向に向かって断面積が連続的に減少するテーパ形状を有するフォトレジスト層を形成する。１本の配線を形成する際、１枚のフォトマスクを用い、金属膜を選択的にエッチングすることで、場所によって側面形状（具体的には基板主平面に対する角度）が異なる１本の配線を得る。 （もっと読む）

【課題】半導体装置を製造する際、側壁加工プロセスで形成される不要な配線を介したショートの発生を防ぎ、マイクロローディング効果やディッシング現象の発生を防ぐ。
【解決手段】基板上に被加工絶縁性膜を形成し、前記基板に設けられる素子を接続する第１の配線が配置される第１のエリアに前記第１の配線を形成するためにパターニングされた第１の犠牲膜を形成し、ダミー配線が配置される第２のエリアに前記ダミー配線を形成するためにパターニングされた第２の犠牲膜を形成し、前記第１の犠牲膜の側壁に形成される第３の犠牲膜と前記第２の犠牲膜の側壁に形成される第４の犠牲膜とを、分離した膜として形成し、前記第３の犠牲膜と前記第４の犠牲膜とをマスクとして前記被加工絶縁性膜をエッチングして凹部を形成し、導電性材料を前記凹部に埋め込むことを特徴とする半導体装置の製造方法を提供する。 （もっと読む）

【課題】単一層からなるパターン膜の側面部から不要な他の膜残渣を確実に除去する。
【解決手段】基板上に形成され、側面部を有すると共に単一層からなるパターン膜を備え、側面部は、基板の表面に対して複数の傾斜角度を有するように形成され、又は段差状に形成されている。 （もっと読む）

【課題】欠陥を低減しつつ有機膜を平坦化して、高い歩留まりでデュアルダマシン配線を形成可能な半導体装置の製造方法を提供する。
【解決手段】半導体基板上に設けられ凹部を有する絶縁膜の上に、溶剤と有機成分とを含む溶液を塗布して塗膜を形成する工程と、前記塗膜を、前記有機成分の架橋が終了しない第１の温度でベークして有機膜前駆体を得る工程と、前記有機膜前駆体を、樹脂粒子を含有するスラリーを用いて研磨して前記凹部内に残置する工程と、前記研磨に引き続いて、前記有機膜前駆体を前記第１の温度より高い第２の温度でベークして前記溶剤を除去し、前記凹部内に埋め込まれた第１の有機膜１９を得る工程と、前記第１の有機膜が埋め込まれた絶縁膜の上に、塗布法により第２の有機膜２０を形成して下層膜を得る工程と、前記下層膜の上に中間層２２及びレジスト膜２３を順次形成する工程と、前記レジスト膜をパターン露光する工程とを具備する。 （もっと読む）

【課題】平坦化構造のアッシングに対する耐性を高めつつ、レジスト層の露光精度についても可及的に高める。
【解決手段】基板１１上に形成した平坦化膜１５の表面に、バリア層１６を積層する工程と、バリア層１６の表面にレジスト層２０を形成する工程と、レジスト層２０を露光してレジスト層２０に開口部を形成することにより、マスクを形成する工程と、マスクの開口部を介して平坦化膜１５をエッチングする工程と、エッチングされた平坦化膜１５からマスクをアッシングにより除去する工程とを備え、バリア層１６は、下層反射防止膜により構成されている。 （もっと読む）

【課題】ＩＴＯ等の酸化物透明導電膜の上に直接、光反射率が高いＡｌ系合金膜を成膜した欠陥のない積層導電膜を提供すること。
【解決手段】本発明の一態様に係る積層導電膜は、光透過性を有する透明導電膜と、前記透明導電膜上に直接積層して形成され、前記透明導電膜との界面近傍に窒素原子、酸素原子の少なくとも１種類以上を含むことにより、前記透明導電膜に電気的に接続されるＡｌ又はＡｌを主成分とするメタル導電膜とを有する。また、メタル導電膜は、透明導電膜との界面近傍にさらに周期律の８族元素のＦｅ、Ｃｏ、Ｎｉ、４ｂ族元素のＣ、Ｓｉ、Ｇｅから選ばれる少なくとも１種類以上の原子を含む。 （もっと読む）

【課題】 多層構造を有する半導体装置の製造において、簡単に正確な層間位置合わせを実現する。
【解決手段】 第１の導体パターンを含む第１の絶縁膜と、前記第１の絶縁膜上に形成され第２の導体パターンを含む第２の絶縁膜とよりなる積層構造上に、第３の導体パターンを形成する工程を含む半導体装置の製造方法において、前記第１の導体パターンと前記第２の導体パターンとの間の第１の位置ずれ量を計測し、前記第２の導体パターンと前記第３の導体パターンとの間の第２の位置ずれ量を計測し、前記第２の絶縁膜上に前記第３の導体パターンを、エッチングにより形成し、前記第３の導体パターンと前記第１の導体パターンとの間の第３の位置ずれ量を、前記パターニングされた第３の導体パターンと前記第１の絶縁膜中に含まれる位置合わせマークを観察することにより計測し、前記第２の位置ずれ量を前記第１および第３の位置ずれ量に基づいて補正した補正位置ずれ量を求める。 （もっと読む）

【課題】層間絶縁膜の表面を容易に且つ精度良く平坦化して、第２導電層をショート不良なく所望の微細パターンに形成する。
【解決手段】第１導電層１１を覆うことにより突出する第１突出部１３ａを有する第１層間絶縁膜１３を基板１０に形成する第１層間絶縁膜形成工程と、第１突出部１３ａを覆うことにより突出する第２突出部１４ａを有すると共に、エッチング速度が第１層間絶縁膜１３よりも速い第２層間絶縁膜１４を第１層間絶縁膜１３上に形成する第２層間絶縁膜形成工程とを含み、第２層間絶縁膜形成工程では、第２突出部１４ａが形成されていない領域Ａにおける第２層間絶縁膜１４の基板１０表面からの高さｈ２が、第１突出部１３ａの基板１０表面からの高さｈ１に等しくなるように第２層間絶縁膜１４を形成し、平坦化工程では、第１突出部１３ａの突出面を第２層間絶縁膜１４から露出させるようにした。 （もっと読む）

【課題】
下地との優れた密着性を有し、銅やシリコンの拡散を防止し低抵抗銅配線を備えた液晶画像表示装置を提供する。
【解決手段】
アモルファスシリコン等を形成した基板上に、窒化物の生成自由エネルギが負の金属を添加した銅−金属合金ターゲットを用いて窒素＋アルゴン雰囲気で金属元素と窒素とを含有する銅を主成分とする合金層を形成する。次にアルゴンのみで銅と金属の合金膜を成膜することで拡散バリアを有する金属元素を含有する銅を主成分とする合金膜と、金属元素と窒素とを含有する銅を主成分とする合金膜との積層配線を形成する。 （もっと読む）

【課題】半導体素子等の製造プロセスにおいて、フォトマスクを用いた複数の露光工程でそれぞれ形成されるパターン間のずれを抑制する。
【解決手段】フォトマスク６０を、デュアルダマシン配線構造のトレンチ及びその内側に配置されるコンタクトホールそれぞれのパターニングに共用可能とする。フォトマスク６０は、第１遮光層６４及び第２遮光層６６を積層される。第１遮光層６４は、第１照射光に対して遮光性を有すると共に、トレンチに対応した開口部６８を有する。第２遮光層６６は、第２照射光に対して遮光性を有し、かつ第１照射光に対して透過性を有すると共に、コンタクトホールに対応した開口部７０を有する。フォトマスク６０に第１照射光を照射すれば、トレンチのパターンを露光でき、第２照射光を照射すればコンタクトホールのパターンを露光できる。 （もっと読む）

【課題】ＣＭＰ法による研磨を行った際に、ウェーハ周辺部における配線材料の崩れに起因する異物の発生が生じず、ウェーハ表面に傷をつけることがないようにする。
【解決手段】シリコン基板上に多孔質絶縁膜及び絶縁膜を形成し、シリコン基板の周辺部をカバーするためのハードマスクカバー膜を介して配線形成用のレジストパターンを形成する。シリコン基板周辺部に配線パターンが形成されることを防止する。 （もっと読む）

【課題】ＳｉＯＮ_x膜系のパッシベーション膜２１とポリイミド膜２２の２層構造からなる保護膜２０を有する半導体チップにおいて、アセンブリ時にアセンブリ冶工具が保護膜２０と干渉せず、耐湿信頼性の低下を起こさない半導体チップを得ること。
【解決手段】半導体基板上にトランジスタを含む電子部品が形成された半導体基材１０の最上層の層間絶縁膜１１に形成された電極パッド１２と、層間絶縁膜１１上の全面と電極パッド１２の周縁部を覆い、電極パッド１２の中心部が開口した第１の開口領域３１を有するパッシベーション膜２１と、パッシベーション膜２１上の全面に形成されるポリイミド膜２２と、を備え、ポリイミド膜２２は、電極パッド１２の形成位置に対応する位置に第２の開口領域３２を有し、第２の開口領域３２は、ポリイミド膜２２の上面から所定の深さまでの領域では、第１の開口領域３１よりも広い。 （もっと読む）

【課題】半導体デバイスにおけるビアホールのドライエッチ処理において、ビアホール内に残渣が発生しない半導体装置の製造方法を提供する。
【解決手段】ＧａＡｓ半導体基板２上に含シリコン薄膜１を堆積し、含シリコン薄膜１上に光を照射することにより親水化するシラン誘導体被膜３を形成し、該シラン誘導体被膜３の所望の部位を露光して親水化部４の被膜を形成する。この親水化部４上にレジスト５を塗布し、該レジスト５の所望の部位に開口部を形成し、フッ素を含む薬液によりレジスト開口部内の親水化部４および含シリコン薄膜１に、開口部を形成してＧａＡｓ半導体基板２の表面を露出し、ドライエッチ法によりＧａＡｓ半導体基板２にビアホール６をエッチング形成する。 （もっと読む）

【課題】コンタクトオープン不良を防止し、かつ、コンタクトに隣接する金属配線との間のブリッジを防止することができる半導体素子のコンタクト形成方法を提供すること。
【解決手段】基板を提供するステップと、該基板上に絶縁膜（２２、２４）を形成するステップと、該絶縁膜上に、所望のコンタクトの限界寸法よりも大きな限界寸法の開口部を有するコンタクトホール用フォトレジストパターンを形成するステップと、該コンタクトホール用フォトレジストパターンを用いて絶縁膜（２２、２４）を選択的にエッチングすることにより、コンタクトホール（２８）を形成するステップと、コンタクトホール（２８）の側壁に、該側壁が覆われるように、かつ、コンタクトホール（２８）の限界寸法（Ｗ２）が所定コンタクト限界寸法に減少する厚さになるまで、スペーサ（２９Ａ）を形成するステップとを含む。 （もっと読む）

低コンタクト抵抗を示すＭＯＳ構造（１００，２００）と、このようなＭＯＳ構造の形成方法が提供される。一方法では、半導体基板（１０６）が提供され、前記半導体基板上にゲートスタック（１４６）が形成される。前記半導体基板内に、前記ゲートスタックと整合された不純物ドープ領域（１１６）が形成される。前記不純物ドープ領域から延びる隣接するコンタクトフィン（１８６）が形成され、前記コンタクトフィン上に金属シリサイド層（１２６）が形成される。前記コンタクトフィンの少なくとも１つに存在する前記金属シリサイド層の少なくとも一部に対するコンタクト（１２２）が形成される。
（もっと読む）

【課題】ウエハエッヂ部における膜はがれやパターン飛びを防止できる半導体ウエハおよび半導体装置の製造方法を提供する。
【解決手段】シリコン基板１０１上には、トレンチ分離膜５００により分離された活性領域にゲート構造４００が形成されており、さらに、コンタクト層間膜１０３および、ｌｏｗ−ｋビア層間膜すなわちＶ層とｌｏｗ−ｋ配線層間膜すなわちＭ層とが交互に成膜された多層配線構造が形成されている。第一の層間膜１１３から第五の層間膜１５３までのFineレイヤにおいては、Ｍ層のウエハエッヂ部は除去されているが、Ｖ層のウエハエッヂ部は除去されていない。また、コンタクト層間膜１０３のウエハエッヂ部は除去されていない。 （もっと読む）

【課題】ゲート配線部及びソース配線部の配線厚みはスイッチング素子部の性能劣化が生じない範囲内でしか厚くすることができない。よって、配線部の電気抵抗値を十分に小さくすることができないため、液晶表示装置の消費電力が大きいという課題がある。
【解決手段】スイッチング素子部３０に形成されたゲート電極部４１の電極厚みｄ３に比べ、Ａｌ膜１４で厚膜化されたゲート配線部４０の配線厚みｄ４が厚い。また、ソース電極部４３及びドレイン電極部４４の電極厚みｄ５に比べ、Ａｌ膜１７で厚膜化されたソース配線部４２の配線厚みｄ６が厚い。配線厚みｄ４，ｄ６が厚いことにより、ゲート配線部４０及びソース配線部４２の断面面積が大きくなる。このことから、ゲート配線部４０及びソース配線部４２の電気抵抗値を小さくすることができる。よって、液晶表示装置１００の低消費電力化ができる。 （もっと読む）