【課題】本発明は多層配線構造を有する半導体装置の製造方法に関し、高い集積度が要求される場合に優れた歩留まりと高い信頼性とを確保することを目的とする。
【解決手段】トランジスタのソースドレイン領域の上層にシリコン酸化膜７を形成する。一端面がソースドレイン領域６に導通し、他端面がシリコン酸化膜７の表面に露出するように、シリコン酸化膜７の内部に導電性のパッド１０を設ける。シリコン酸化膜７およびパッド１０の上層にシリコン酸化膜１１を形成する。一端面がパッド１０に接触し、他端面が配線層１４と導通するようにシリコン酸化膜１１の内部にプラグとして機能する導電層を設ける。シリコン酸化膜７の表面と、パッド１０の他端面は平滑な同一平面を形成する。プラグとして機能する導電層は、パッド１０に比して小さく、かつ、パッド１０の中央部近傍に接触するように形成する。 （もっと読む）

【課題】側壁転写加工技術を用いる場合に、転写用のマスクが非対称な形状となることに起因した不具合を極力防止する
【解決手段】半導体基板１上に形成したシリコン酸化膜４にコンタクトプラグ５を形成し、シリコン窒化膜６、シリコン酸化膜７を積層し、芯材用膜を積層して芯材パターンに加工する。上面に非晶質シリコン膜を形成してスペーサ加工をしてマスクパターンを形成する。このとき、マスクパターンは、芯材パターンを挟んで対向するペア部の間隔に対して隣接部の間隔が小さくなるように形成される。芯材パターン除去の後、マスクパターンをマスクとしてシリコン酸化膜７、シリコン窒化膜６を加工して配線溝パターンを形成し、内部に導体膜８，９を埋め込み、埋め込み配線１０ａ、１０ｂを形成する。埋め込み配線１０ｂは、上部で配線幅が広く形成されている。 （もっと読む）

【課題】微細パターンを簡易で、効率よく形成することができ、かつ、欠陥の発生が少ないパターン形成方法を提供する。
【解決手段】被パターン形成体２３、及び表面に凹凸部を有するモールド構造体２１の少なくともいずれかに活性種供給源を付与する処理と、前記モールド構造体の凹凸部を前記被パターン形成体２３に接触させる処理とを含む工程と、前記活性種供給源に励起光を照射し、前記被パターン形成体２３の表面に酸化膜を形成する酸化膜形成工程と、を少なくとも含むパターン形成方法である。 （もっと読む）

【課題】開口率の高い半導体装置又はその作製方法を提供することを目的の一とする。また、消費電力の低い半導体装置又はその作製方法を提供することを目的の一とする。
【解決手段】絶縁表面を有する基板上に設けられた半導体層と、半導体層を覆うゲート絶縁膜と、ゲート絶縁膜上に設けられた第１の導電層と第２の導電層とで積層されたゲート電極を含むゲート配線と、半導体層と前記ゲート電極を含む前記ゲート配線を覆う絶縁膜と、絶縁膜上に設けられ、半導体層と電気的に接続され、第３の導電層と第４の導電層とで積層されたソース電極を含むソース配線と、を有し、ゲート電極は、第１の導電層で形成され、ゲート配線は、第１の導電層と第２の導電層で形成され、ソース電極は、第３の導電層で形成され、ソース配線は、第３の導電層と第４の導電層で形成されている。 （もっと読む）

【課題】表示装置の薄膜トランジスタ基板において、窒化ケイ素膜上への銅の微細配線を、より簡易に行う。
【解決手段】微細配線がされたＴＦＴ基板は、無アルカリガラスからなるガラス基板１０１と、インジウム錫酸化物からなる透明導電膜１０２と、アルミニウムを４原子％含有し銅を主成分とする合金からなる第一の導電層１０３及び１０９と、９９．９９％純度の純銅からなる銅配線である第二の導電層１０４及び１１０と、窒化ケイ素からなるゲート絶縁膜１０６と、非晶質ケイ素からなる半導体層１０７と、ｎ＋型非晶質ケイ素からなるコンタクト層１０８と、透明導電膜１０２と第一の導電層１０３との界面の金属酸化物層１０５と、を備える。 （もっと読む）

【課題】配線抵抗の低い半導体装置を提供すること、透過率の高い半導体装置を提供すること、または開口率の高い半導体装置を提供することを課題とする。
【解決手段】ゲート電極、半導体層、ソース電極又はドレイン電極を透光性を有する材料を用いて形成し、ゲート配線又はソース配線等の配線を透光性を有する材料より抵抗率が低い材料で設ける。また、ソース配線及び／又はゲート配線を、透光性を有する材料と当該透光性を有する材料より抵抗率が低い材料を積層させて設ける。これにより、配線抵抗が低く、透過率の高い半導体装置を提供することができる。 （もっと読む）

【課題】
透明導電膜の微細パターニングを可能とするリフトオフ法によるパターニング方法、及び該パターニング方法を用いて形成された透明導電パターン膜を提供する。
【解決手段】
基材上に有機溶媒可溶性でかつ水不溶性のフォトレジストパターンを形成するパターンレジスト形成工程、前記フォトレジストパターンが形成された基材上の全面に導電性酸化物微粒子と無機バインダーと溶媒とからなる透明導電膜形成用塗布液を塗布、乾燥、硬化して導電性酸化物微粒子と無機バインダーマトリックスを主成分とする透明導電膜を形成する透明導電膜形成工程、前記フォトレジストパターンを有機溶媒で溶解除去による現像をすることでフォトレジストパターン上に形成された透明導電膜を除去して透明導電パターン膜を得る透明導電膜パターニング工程を具備し、前記透明導電膜形成用塗布液の溶媒は、水又は水−アルコール混合溶液を主成分とすることを特徴とする。 （もっと読む）

【課題】余分な工程を追加せずに、パターン間（例えば、ゲート電極間）の間隔を可及的に小さくすることのできる半導体装置の製造方法を提供する。
【解決手段】多結晶シリコン膜からなる被加工膜Ｐ上にレジスト層Ｒを形成する。フォトリソグラフィの限界値よりも狭く、かつスリットの一部が接続されている転写パターンを有する露光マスクを用ることにより、第１および第２のパターンと、第１および第２のパターンを接続し、かつ第１および第２のパターンより膜厚が薄い第３のパターンとをレジスト層に形成する。第１および第２のパターンをエッチングマスクとして被加工膜をエッチングするとともに、第３のパターンを除去し、第３のパターンの除去により露出した被加工膜をエッチングし、間隔の小さいゲート電極パターン７ａ、７ｄ。 （もっと読む）

【課題】低コストでウエハ周辺部における歩留まりを向上させる。
【解決手段】基板上に層間絶縁膜を形成する層間絶縁膜工程と、層間絶縁膜上にポジレジストを塗布するレジスト塗布工程と、配線パターンを露光する際の露光エネルギーよりも高いエネルギーの光を基板の周辺領域に照射し、ポジレジストをネガ化させる周辺露光と、ポジレジストに配線パターンを露光するパターン露光とを行う露光工程と、ネガ化させたポジレジストを残して、パターン露光により露光された領域のポジレジストを現像により除去する現像工程と、現像工程後に残ったポジレジストをマスクとして、前記層間絶縁膜をエッチングするエッチング工程と、ポジレジストを除去し、層間絶縁膜のエッチングされた領域に配線材料を埋め込む埋込工程と、研磨により層間絶縁膜表面を平坦化し配線材料の配線層を形成する平坦化工程と、を有する半導体装置の製造方法により上記課題を解決する。 （もっと読む）

【課題】信頼性の高い半導体装置を提供する。
【解決手段】ゲート電極と、ゲート電極の上に設けられたゲート絶縁膜と、ゲート絶縁膜
の上に設けられソース領域及びドレイン領域を含む半導体膜と、ソース領域又はドレイン
領域に電気的に接続する配線又は電極と、配線又は電極の上に設けられ第１の開口部を有
する第１の絶縁膜と、第１の絶縁膜の上に設けられ第２の開口部を有する第２の絶縁膜と
、第２の絶縁膜の上に設けられた画素電極とを有し、第１の絶縁膜は窒化シリコン膜を含
む積層の無機絶縁膜からなり、第２の絶縁膜は有機樹脂膜からなり、第２の絶縁膜の第２
の開口部の底面において、第１の絶縁膜の上面は第２の絶縁膜に覆われていない露呈した
部分を有し、第２の絶縁膜の第２の開口部の断面において、第２の絶縁膜の内壁面は凸状
の曲面を有しており、画素電極は、第１の開口部及び第２の開口部を介して配線又は電極
に電気的に接続されている。 （もっと読む）

【課題】近年、半導体集積回路装置の製造プロセスにおいて、窒化シリコン膜等が有する応力に起因する歪を利用したキャリア移動度向上技術が活用されている。これに伴って、ウエハの表側における複雑なデバイス構造上の窒化シリコン膜を高選択で除去するため、熱燐酸によるバッチ方式ウエット処理が必須となっている。これによって、ウエハの裏面の窒化シリコン膜も除去され、一群の歪付与工程の後のプロセスにおいては、ウエハの裏側の表面はポリ・シリコン部材ということとなる。しかし、一般的なウエハの裏面等の洗浄に使用する方法は、裏面が窒化シリコン膜等であることを前提とするものであり、その特性の異なるポリ・シリコン主体の裏面を有するウエハでは洗浄の効果が十分といえない恐れがある。
【解決手段】リソグラフィ工程の前に、ＦＰＭ処理の後ＳＰＭ処理を実行する２工程を含むウエハ裏面に対するウエット洗浄処理を実行する。 （もっと読む）

【課題】多層配線構造における再配線パターンに、段差による断線等の欠陥が生じないような半導体装置を製造する半導体装置の製造方法を提供する。
【解決手段】１の絶縁層の上に配線層を形成するのに先立って、当該１の絶縁層の直下の配線層における配線路の配置位置及びビアの配置位置に応じた弱露光部及び強露光部を有するマスクを介して当該１の絶縁層を露光する。 （もっと読む）

【課題】露光可能限界寸法よりも小さい間隔のパターンを形成することができる半導体装置の製造方法を提供する。
【解決手段】基板１０上に形成された被加工膜１１上にレジスト膜２３を形成する工程と、前記レジスト膜を露光、現像し、第１の方向に伸長し、前記第１の方向に垂直な第２の方向にくびれ部を有する開口パターン３１Ａを形成する工程と、ガス存在雰囲気下で前記レジスト膜上に前記ガスを構成する元素を含む堆積物２４を堆積し、前記くびれ部における前記開口パターンの底部を前記第２の方向に前記堆積物で接続した膜パターン２５を形成する工程と、前記膜パターンが転写されるように、ドライエッチング法によって前記被加工膜をエッチングする工程と、を含む。 （もっと読む）

【課題】 レジスト材料の利用効率を向上させて、作製コストの削減を目的としたレジス
トパターンの作製方法、レジストパターンの除去方法、半導体装置の作製方法を提供する
ことを課題とする。
【解決手段】 本発明は、減圧下で、被加工物上に、感光剤を含む組成物を吐出してレジ
ストパターンを形成するステップを有することを特徴とする。また、前記レジストパター
ンをマスクとして前記被加工物をエッチングするステップ、若しくは、前記レジストパタ
ーンに、フォトマスクを介して前記感光剤の感光波長域の光を照射するステップ、前記レ
ジストパターンをマスクとして前記被加工物をエッチングするステップ、前記被加工物上
の前記レジストパターンを除去するステップを有することを特徴とする。 （もっと読む）

【課題】工数の増加を伴うことなく、寄生容量を抑制できるとともに、高開口率および高透過率を示すアクティブ素子基板の製造方法を実現する。
【解決手段】画素ＴＦＴ７および信号配線上に、コンタクトホール９ａ・１０ａを有する透明な絶縁層９・１０を形成する工程を備え、該工程は、画素ＴＦＴ７および信号配線を覆うように、感光性を有さない第１の絶縁層９を形成する工程と、第１の絶縁層９を覆うように、感光性を有する第２の絶縁層１０を形成する工程と、第２の絶縁層１０を露光および現像により、パターニングする工程と、第２の絶縁層１０をマスクとして上記第１の絶縁層９をエッチングする工程とを含む。 （もっと読む）

【課題】低温プロセスのナノワイヤの製造を実現する。
【解決手段】封入されたナノワイヤを製造する方法であって、表面層を有する基板を提供することと、前記表面層にパターンを付け、ナノメートルサイズのフィーチャを形成することと、前記ナノメートルサイズのフィーチャ内に導電材料を配置し、前記基板上にナノワイヤを形成することと、前記表面層を除去することと、前記ナノワイヤ上に絶縁材料を配置することと、を含み、前記ナノワイヤ上に前記絶縁材料を配置することは、約３５０℃未満の温度で前記ナノワイヤ上に絶縁材料を配置することを含む。 （もっと読む）

【課題】酸化物半導体を用いた薄膜トランジスタを具備する画素を作製する際に、生産性の向上を図る。
【解決手段】基板上に形成されたゲート電極として機能する第１の配線と、前記第１の配線上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に、低抵抗酸化物半導体層及び前記低抵抗酸化物半導体層上に導電層が積層して設けられた第２の配線、並びに前記低抵抗酸化物半導体層及び前記低抵抗酸化物半導体層の画素電極として機能する領域が露出するように前記導電層が積層して設けられた電極層と、前記ゲート絶縁膜上の前記第２の配線と前記電極層との間に形成された高抵抗酸化物半導体層と、を有する。 （もっと読む）

【課題】酸化物半導体を用いた薄膜トランジスタにおいて、電界効果移動度を向上させることを課題の一とする。また、薄膜トランジスタの電界効果移動度を向上させても、オフ電流の増大を抑制することを課題の一とする。
【解決手段】酸化物半導体層を用いた薄膜トランジスタにおいて、酸化物半導体層とゲート絶縁層の間に、該酸化物半導体層より導電率が高い酸化物クラスターを形成することによって、該薄膜トランジスタの電界効果移動度を向上させ、且つオフ電流の増大を抑制することができる。 （もっと読む）

【課題】スケーリングされたフラッシュメモリ装置で低いビット線コンタクト抵抗を容易にする、改良されたフラッシュメモリ装置の製造技術が必要とされている。
【解決手段】 半導体装置ウェハ上でエッチマスクの一連の開口部をパターニングする際に使用するためにリソグラフィマスク上に光学的特徴を作るための方法（２１０）が提供され、この方法は、第１の方向に沿ってリソグラフィマスク上で互いから間隔をあけられた一連の光学的特徴を作るステップ（３００，３１０）を含み、個々の光学的特徴は、エッチマスクにパターニングされる開口部に対する所望の第１の寸法より小さい第１の方向に沿った第１のマスク特徴寸法を有する。 （もっと読む）

【課題】ゲートストリップを二回のカット工程によって端部を改善する製造方法の提供。
【解決手段】第１アクティブ領域４０と、第２アクティブ領域４２とを有する基板を提供するステップと、基板にゲート電極層を形成するステップと、第１ゲートストリップ６０と、第１ゲートストリップに実質的に平行する第２ゲートストリップ６２と、第１アクティブ領域と第２アクティブ領域の間に位置して、第１ゲートストリップと第２ゲートストリップに平行していないが、互いに接続する犠牲ストリップ６６とを残すように、ゲート電極層をエッチングするステップと、第１ゲートストリップと第２ゲートストリップの一部を覆い、犠牲ストリップ及び第１ゲートストリップと第２ゲートストリップの一部を開口部に露出させる遮蔽部を形成するステップと、開口部に露出される犠牲ストリップ及び第１ゲートストリップと第２ゲートストリップの一部をエッチングするステップを含む。 （もっと読む）