【課題】ゲートストリップを二回のカット工程によって端部を改善する製造方法の提供。
【解決手段】第１アクティブ領域４０と、第２アクティブ領域４２とを有する基板を提供するステップと、基板にゲート電極層を形成するステップと、第１ゲートストリップ６０と、第１ゲートストリップに実質的に平行する第２ゲートストリップ６２と、第１アクティブ領域と第２アクティブ領域の間に位置して、第１ゲートストリップと第２ゲートストリップに平行していないが、互いに接続する犠牲ストリップ６６とを残すように、ゲート電極層をエッチングするステップと、第１ゲートストリップと第２ゲートストリップの一部を覆い、犠牲ストリップ及び第１ゲートストリップと第２ゲートストリップの一部を開口部に露出させる遮蔽部を形成するステップと、開口部に露出される犠牲ストリップ及び第１ゲートストリップと第２ゲートストリップの一部をエッチングするステップを含む。 （もっと読む）

【課題】側壁加工プロセスを用いて形成されたラインアンドスペースパターンを備える構成について、生産性の向上を可能とする、半導体装置の製造方法を提供すること。
【解決手段】第１のピッチの第１の層を形成し、第１の層の側壁に第２の層を形成し、第２のピッチのライン部及びスペース部を備える第１のパターン構造体を形成し、第１のパターン構造体のスペース部のうち、第１の層のスペース部に由来する第１のスペース部の幅Ｓｘと、第１の層のライン部に由来する第２のスペース部の幅Ｓｙとから、第１のパターン構造体のライン部の位置ずれ量を計測し、第１のパターン構造体と、第１のパターン構造体に重ね合わせて形成される第２のパターン構造体との合わせ規格を、位置ずれ量に基づいて動的に補正し、第１のパターン構造体及び第２のパターン構造体の合わせずれが、補正後の合わせ規格に適合するか否かを判定することを含む。 （もっと読む）

【課題】半導体装置における基板貫通電極の形成において、貫通電極形成用穴内部にバリア層やめっきのためのシード層を成膜する際、貫通電極穴内部の成膜レートと、基板平面部の成膜レートが大きく異なるために、貫通電極形成用穴内部で所定の膜厚を得ようとすると、基板平面部には必要以上の厚みをもった膜が形成されてしまう。結果として、後工程でのウエットエッチングによる配線パターニングの際に、基板横方向へのエッチング液の入り込みによる大幅な寸法シフトが発生し、微細化の妨げとなっている。
【解決手段】貫通電極形成用穴の開口部を除く基板平面部にフォトレジストを形成してから成膜を行い、成膜後にフォトレジスト表面に付着した膜と共にフォトレジストを除去することで、貫通電極形成用穴内部に付着した薄膜は残したまま基板平面部を露出され、改めて基板平面部に必要分だけ成膜を行うことで課題を解決する。 （もっと読む）

【課題】溝の交差部分の中央部に窪みが形成されることを抑制でき、かつ半導体装置の歩留まりが低下することを抑制できる半導体装置の製造方法を提供する。
【解決手段】この半導体装置の製造方法は、基板１００に第１の溝１１０及び第１の溝１１０と交差する第２の溝１２０を形成する工程と、基板１００に対して成膜処理を行うことにより、第１の溝１１０内及び第２の溝１２０内に膜２００を埋め込む工程と、基板１００上に位置する膜２００を除去する工程とを備える。そして第１の溝１１０及び第２の溝１２０を形成する工程において、第１の溝１１０と第２の溝１２０の交差部分１３０に、平面視において交差部分１３０の角の一つから交差部分１３０の中央に向けて延伸する凸部１４０を形成する。 （もっと読む）

【課題】薄膜トランジスタの電気特性の信頼性を高めることが可能な薄膜トランジスタ及びその作製方法を提供する。また、画質を向上させることが可能な表示装置及びその作製方法を提供する。
【解決手段】また、ゲート電極と、ゲート電極上に形成されるゲート絶縁層と、ゲート電極に重畳し、且つゲート絶縁層上に形成される酸化物半導体層と、ゲート絶縁層及び酸化物半導体層上に形成される配線と、酸化物半導体層及び配線に接する有機樹脂層とを有する薄膜トランジスタである。 （もっと読む）

【課題】芯材パターンの側壁に形成するマスク材を利用したパターン形成において工程数を削減できる半導体装置の製造方法を提供する。
【解決手段】本発明の半導体装置の製造方法は、露光により酸を発生する酸発生剤を含む芯材パターン１５を下地膜上に形成する工程と、芯材パターン１５における長手方向の端部１５ａを除く部分を選択的に露光する工程と、芯材パターン１５から酸の供給を受けて架橋可能なマスク材１６を芯材パターン１５を覆うように下地膜上に供給する工程と、マスク材１６をエッチバックして、芯材パターン１５の上面を露出させると共に、マスク材１６における芯材パターン１５の端部１５ａに形成された部分を除去し、芯材パターン１５の側壁に形成されたマスク材側壁部１６ａを残す工程と、芯材パターン１５を除去し、下地膜上に残されたマスク材側壁部１６ａをマスクにして下地膜を加工する工程と、を備えた。 （もっと読む）

【課題】半導体装置に含まれる半導体基板と当該半導体基板に形成される貫通孔（ＴＳＶ）を含む配線との間の絶縁性を良好に保つことができる半導体装置の製造方法を提供する。
【解決手段】
貫通孔の内壁に形成された絶縁膜の開口底部に対応する部分を除く部分をエッチングレジストで被膜し、当該エッチングレジストをマスクとしたエッチングにより当該絶縁膜を除去して電極パッドを露出させた後、導電層を形成して配線する。 （もっと読む）

【課題】寸法を選択的かつ適切に制御した半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、被加工膜上にレジスト膜を形成する工程と、前記レジスト膜を露光する工程と、前記レジスト膜を現像してレジストパターンを形成する工程と、前記レジストパターンの特定箇所に選択的にエネルギー線を照射して前記レジストパターンの前記特定箇所に酸性成分を発生させる工程と、記酸性成分により架橋反応を生じる架橋材を含む膜を、前記酸性成分が発生したレジストパターン箇所を覆うように、前記被加工膜上に形成する工程と、前記架橋材と前記レジストパターンを反応させて、前記レジストパターンの一部に架橋層を形成する工程と、前記レジストパターンと前記架橋層をマスクに前記被加工膜を加工する工程と、を含む。 （もっと読む）

【課題】ウエットエッチングを採用した場合でも、未エッチング部分を発生させずに微細なパターンを形成することができる電気的固体装置の製造方法、電気的固体装置、および電気光学装置を提供すること。
【解決手段】電気光学装置の素子基板上に、スリット７ｂを備えた透光性の画素電極７ａを形成するにあたって、透光性導電膜７の上にレジストマスク９６を形成した後、ウエットエッチングを行なう。レジストマスク９６において、マスク開口部９６ｂを挟むマスク線状部９６ｅの側面部９６ｆは斜め上向きのテーパ面になっている。 （もっと読む）

【課題】ＣＶＤ装置への出し入れ回数を減らした表示装置の製造方法および表示装置を提供すること。
【解決手段】本発明にかかる表示装置の製造方法は、絶縁基板上に第１の電極膜と第２の電極膜とを含む導電層、第１の絶縁層、半導体膜、第２の絶縁層および保護層を形成する工程と、半導体膜の上方の第１の領域に配置される所定の厚さの第１のレジスト膜と、第２の電極膜の上方の第２の領域に配置される開口部と、それら以外の領域に配置される厚い第２のレジスト膜と、を保護層上に形成する工程と、第２の領域下をエッチングする工程と、第１のレジスト膜をアッシングにより除去する工程と、第１の領域下に半導体膜に達する第１の孔を形成し、かつ第２の領域下に第２の電極膜に達する第２の孔を形成する工程と、第２のレジスト膜を除去する工程と、半導体膜および第２の電極膜と接続される配線を形成する工程と、を含む。 （もっと読む）

【課題】絶縁膜に形成する配線溝および接続孔が互いに位置ずれするのを抑制しながら、製造の容易化を図ることが可能な半導体装置の製造方法を提供する。
【解決手段】この半導体装置の製造方法は、レジスト１４および１５を順次塗布する工程と、マスク２０を介してレジスト１５に対する露光を行った後、シリル化部１５ａおよび１５ｂを形成する工程と、シリル化部１４ａを形成する工程と、シリル化部１５ａを除去し、レジスト１５および１４をパターニングした後、レジスト１５および１４をマスクとして絶縁膜１３をエッチングすることによって接続孔１３ｂを形成する工程と、シリル化部１４ａを除去し、レジスト１４をパターニングした後、レジスト１５をマスクとして絶縁膜１３をエッチングすることによって配線溝１３ａを形成する工程とを含んでいる。 （もっと読む）

【課題】繋ぎ露光において、マスクパターンの一端部を幅広に形成したマスクを使用しなくても、マスクの相対的な位置ずれに伴う配線抵抗の増大や配線信頼性の低下などの電気的な特性劣化を抑制する。
【解決手段】本発明の半導体装置は、半導体基板上で隣り合う第１の露光領域及び第２の露光領域のうち、第１の露光領域に第１の露光マスクを用いて形成された第１配線パターン101と、第１配線パターン101と繋ぎ合わせるための配線パターンとして、第１配線パターン101と同層でかつ第２の露光領域に第２の露光マスクを用いて形成された第２配線パターン102と、第１配線パターン101と第２配線パターン102との繋ぎ合わせ部分に形成されたビア103,104と、ビア103,104の間に形成された繋ぎパターン105とを備える。 （もっと読む）

【課題】複数の物質層間の溶解度差を利用してダブルパターニングを具現する半導体素子の微細パターンの形成方法を提供する。
【解決手段】半導体素子の微細パターンの形成方法は、基板１００上に、空間を介して相互に離隔されている複数の第１マスクパターン１２０を、基板１００の主面と平行方向に形成するステップと、溶解剤に対して第１溶解度を有する第１物質からなる複数のキャッピング層１３０を、複数の第１マスクパターン１２０のそれぞれの側壁及び上面に形成するステップと、溶解剤に対して第１溶解度より低い第２溶解度を有する第２物質からなる第２マスク層を、空間内に形成するステップと、溶解剤を利用してキャッピング層１３０を除去し、かつ、第２マスク層の一部を除去した後、空間に残った第２マスク層の残留部分を、複数の第２マスクパターン１４０Ａとして形成するステップと、を含む。 （もっと読む）

【課題】シェアードコンタクトホールの開口不良を抑制できる半導体装置およびフォトマスクを提供する。
【解決手段】シェアードコンタクトホールＳＣ１、ＳＣ２は、ゲート電極層ＧＥ１、ＧＥ２とドレイン領域ＰＩＲとの双方に達している。平面視において、ゲート電極層ＧＥ１、ＧＥ２の一方側壁Ｅ２が、一方側壁Ｅ１の仮想延長線Ｅ１ａよりも他方側壁Ｅ４側にずれて位置している。平面視において、ゲート電極層ＧＥ１、ＧＥ２のシェアードコンタクトホールＳＣ１、ＳＣ２が達する部分の線幅Ｄ１の中心線（Ｃ２−Ｃ２）が、ゲート電極層ＧＥ１、ＧＥ２のチャネル形成領域ＣＨＮ１、ＣＨＮ２上に位置する部分の線幅Ｄ２の中心線（Ｃ１−Ｃ１）に対してずれて位置している。 （もっと読む）

【課題】半導体基板の面内方向における構成部材間の距離を短縮し、且つ所望の位置に良好な位置精度で構成部材を形成する半導体装置の製造方法を提供すること。
【解決手段】第３の構成部材のうち、長手方向における第１の構成部材と第２の構成部材との間に対向する位置から長手方向における第１の構成部材側の端部までの第１領域と、第１の構成部材とを形成するための第１のマスクパターンを半導体基板上に同時にリソグラフィにより転写する工程と、第３の構成部材のうち第１領域外の領域を含む第２領域と、第２の構成部材を形成するための第２のマスクパターンを半導体基板上に同時にリソグラフィにより転写する工程と、第１のマスクパターンと第２のマスクパターンとを用いて半導体基板上に第１の構成部材と第２の構成部材と第３の構成部材とを形成する工程と、を含む。 （もっと読む）

【課題】 サイズが異なる必要半導体装置形成領域２２ａおよび不必要半導体装置形成領域２２ｂ、２２ｃを有する半導体ウエハを、必要半導体装置形成領域２２ａの４辺に沿うダイシングストリート２３に沿ってダイシングブレードで切断することにより、必要半導体装置形成領域２２ａを有する半導体装置を得る半導体装置の製造方法において、ダイシングブレードに銅の目詰まりが生じないようにする。
【解決手段】 不必要半導体装置形成領域２２ｂ、２２ｃにおいては、ダイシングストリート２３およびその両側に対応する領域を除く領域にのみ銅からなる柱状電極１４を形成し、当該ダイシングストリート２３およびその両側に対応する領域には柱状電極１４は形成しない。これにより、ダイシングブレードに銅の目詰まりが生じないようにすることができる。この場合、半導体ウエハ上に複数層の低誘電率膜と同数層の配線とを交互に積層して形成し、その上に絶縁膜を介して形成された上層配線の接続パッド部上に柱状電極１４を形成する。 （もっと読む）

【課題】第１の再配線層のビア部内にレジスト膜を残存させることなく、第１の再配線層とビア部を介して電気的に接続される第２の再配線層を所望のパターンで形成することができる半導体装置の製造方法を提供する。
【解決手段】第２のレジスト膜３４の第２の再配線層２２が形成される領域に対応する領域Ａに、露光光３８を照射する。続けて、第２のレジスト膜３４の第２の開口部２０ａが形成された領域に対応する領域Ｂに、露光光３８を照射する。領域Ａの内側に在る領域Ｂの第２のレジスト膜３４は多重露光され、露光が深さ方向まで行き渡ることになる。現像処理により露光された第２のレジスト膜３４を除去して、第２のレジスト膜３４を所望の再配線パターンにパターニングする。第２の開口部２０ａ内のレジスト膜３４や、第１のビア部１８ａの凹部内のレジスト膜３４も除去される。 （もっと読む）

【課題】絶縁層を厚くして電極間の寄生容量を低く抑えることができ、かつ、当該絶縁層に精度良く開口部を形成して作製される小型の半導体装置、その半導体装置の製造方法、及びその半導体装置を含むパワーモジュールを提供する。
【解決手段】セル１６０は、基板１０４と、基板１０４上に形成されるドレイン電極１８０、ソース電極１８２、及びゲート電極１８４と、基板１０４及び各電極上に形成され、ドレイン電極１８０の表面を露出する開口部２２０が形成された絶縁層１４２とを含む。開口部２２０は、ドレイン電極１８０の表面から絶縁層１４２の表面に向かってその径を広げながら所定高さまで立上がる壁面２２２と、基板１０４の表面から当該所定高さで基板１０４の表面に平行となった踊り場状の平坦面２２４と、平坦面２２４から絶縁層１４２の表面に向かってその径を広げながら立ち上がる壁面２２６とを有する。 （もっと読む）

【課題】露光条件が最適化される領域の配線と異なる方向の配線を必要とする領域の露光マージン不足を回避する。
【解決手段】半導体基板と、
前記半導体基板上に形成された層間絶縁膜と、
前記層間絶縁膜上の第１の領域において、第１のデザインルールを適用して形成された、特定方向に沿って走る、複数の第１の配線と、
前記層間絶縁膜上の第２の領域において、前記第１のデザインルールと同じ第２のデザインルールを適用して形成された、前記特定方向に沿って走る、複数の第２の配線と、
前記層間絶縁膜中に形成され、同一電位となるべき少なくとも２つの前記第２の配線を電気的に接続して所望の配線パターンを形成する、接続部材と、
を備える。 （もっと読む）

【課題】フォトレジストの縁部のバリの形成方法とアレイ基板の製造方法に関する。
【解決手段】当該アレイ基板の製造方法は、基板にゲート・ラインとゲート電極パターンを形成するステップと、データ・ラインと、ソース電極と、ドレイン電極と、ＴＦＴチャネル領域パターンとを形成し、フォトレジストを残し、パッシべーション層を堆積し、剥離工程によってフォトレジスト及びその上のパッシべーション層を除去するステップと、フォトレジストを塗布し、フォトレジストに山状の縁部のバリを形成し、透明導電薄膜を堆積し、剥離工程によってドレイン電極に直接に接続する画素電極パターンを形成する。 （もっと読む）