半導体装置、その半導体装置の製造方法及びパワーモジュール
【課題】絶縁層を厚くして電極間の寄生容量を低く抑えることができ、かつ、当該絶縁層に精度良く開口部を形成して作製される小型の半導体装置、その半導体装置の製造方法、及びその半導体装置を含むパワーモジュールを提供する。
【解決手段】セル１６０は、基板１０４と、基板１０４上に形成されるドレイン電極１８０、ソース電極１８２、及びゲート電極１８４と、基板１０４及び各電極上に形成され、ドレイン電極１８０の表面を露出する開口部２２０が形成された絶縁層１４２とを含む。開口部２２０は、ドレイン電極１８０の表面から絶縁層１４２の表面に向かってその径を広げながら所定高さまで立上がる壁面２２２と、基板１０４の表面から当該所定高さで基板１０４の表面に平行となった踊り場状の平坦面２２４と、平坦面２２４から絶縁層１４２の表面に向かってその径を広げながら立ち上がる壁面２２６とを有する。
【解決手段】セル１６０は、基板１０４と、基板１０４上に形成されるドレイン電極１８０、ソース電極１８２、及びゲート電極１８４と、基板１０４及び各電極上に形成され、ドレイン電極１８０の表面を露出する開口部２２０が形成された絶縁層１４２とを含む。開口部２２０は、ドレイン電極１８０の表面から絶縁層１４２の表面に向かってその径を広げながら所定高さまで立上がる壁面２２２と、基板１０４の表面から当該所定高さで基板１０４の表面に平行となった踊り場状の平坦面２２４と、平坦面２２４から絶縁層１４２の表面に向かってその径を広げながら立ち上がる壁面２２６とを有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、その半導体装置の製造方法、及びその半導体装置を含むパワーモジュールに関し、電極層の上に複数の絶縁層を形成することで、電極間の寄生容量を抑えることができ、かつ、精度良く絶縁層のパターニングが行なえる半導体装置、その半導体装置の製造方法、及びその半導体装置を含むパワーモジュールに関する。
【背景技術】
【０００２】
現在、パワー半導体素子として、シリコン等の半導体材料が多く用いられている。しかし、一方で、絶縁破壊電界が大きく、また、耐熱性に優れていることから、窒化ガリウム、シリコンカーバイド（ＳｉＣ）、及びダイヤモンド等の窒化物系化合物半導体材料が注目されている。そこで、そのような窒化物系化合物半導体材料の横型電界効果型トランジスタ（以下、横型ＦＥＴと呼ぶ。）の開発が数多く行なわれている。
【０００３】
横型ＦＥＴは、一般的に、半導体基板と、その半導体基板の表面に形成された、ソース電極、ゲート電極、及びドレイン電極とで構成される。それらの電極は、それぞれ金属配線によって、横型ＦＥＴから離れた位置に形成された、互いに異なるボンディングパッドに接続されており、それらのボンディングパッドは、配線基板へと接続され回路が形成される。
【０００４】
そのようなボンディングパッドは、一般的に、半導体基板の表面上において、半導体素子として動作しない部分に形成される。近年、半導体素子の微細化により、半導体チップの中で半導体素子として動作する部分は非常に縮小されており、半導体チップにおけるボンディングパッドが占める部分の割合は相対的に大きくなっている。これは、半導体チップの小型化の弊害となっている。
【０００５】
そこで、特許文献１では、半導体チップの全体のサイズを縮小するための半導体素子を開示している。特許文献１では、以下に述べる方法により、半導体素子を作製する。
【０００６】
半導体基板の表面上に、互いに一定距離を隔ててドレイン電極、ソース電極、及びゲート電極を形成する。半導体基板の表面全体に絶縁膜を形成する。絶縁膜のうち、ドレイン電極、ソース電極、及びゲート電極のうちのある電極の表面に臨む領域をエッチング処理によって除去することで、その電極の表面に位置合わせされた開口部を形成する。半導体基板の表面上にＡｌ等の金属を推積させ金属膜を形成する。最後に、半導体基板の表面の全面にボンディングパッドを形成する。
【０００７】
上記のように半導体素子を製造することにより、半導体チップにおける半導体素子のサイズに合わせて、そのある電極のためのボンディングパッドが占める部分のサイズも縮小化できる。
【特許文献１】特開２００６‐２７０１１２
【発明の開示】
【発明が解決しようとする課題】
【０００８】
パワー半導体素子として使われているシリコンの半導体素子は、ほとんど縦型構造であり、高電圧をかけたとしても、その電圧は半導体基板にかけられていた。したがって、半導体基板の表面に形成された電極に高電圧をかけることがなかったため、半導体表面での寄生容量の発生は、これまであまり問題視されなかった。
【０００９】
しかし、横型ＦＥＴのパワー半導体素子では、ソース電極、ゲート電極、及びドレイン電極の間には、数百ボルトの電圧がかけられる。そのような大きな電圧をかけた場合、電極間には大きな寄生容量が発生する。特許文献１に記載の半導体素子では、各電極に数百ボルトの電圧をかけた場合、電極間に大きな寄生容量が発生する。
【００１０】
寄生容量を小さくするためには、電極間に形成された絶縁層を厚くすれば良い。しかし、絶縁層を厚くすると、寄生容量は抑えられる一方で、絶縁層に開口部を形成する位置を調整するための精度が悪くなってしまうという問題がある。なぜなら、絶縁層が厚くなることにより、開口部を形成するためのアライメントのマークが見えにくくなるからである。そのため、電極間の絶縁性が低下し、歩留まりが悪くなるという問題がある。
【００１１】
位置を調整するための精度が悪くなる分だけ、電極のサイズを大きくすれば良いと考えられるが、それでは、半導体素子の全体のサイズが大きくなってしまうという問題点がある。
【００１２】
したがって、本発明は、電極間の寄生容量を低く抑えることができ、かつ、大型化を避けることができる半導体装置、その半導体装置の製造方法、及びその半導体装置を含むパワーモジュールを提供することである。
【課題を解決するための手段】
【００１３】
本発明の第１の局面に係る半導体装置は、主表面を有する半導体基板と、主表面の上に形成された電極と、主表面及び電極の上に形成され、電極の上部を露出するように形成された開口部を有する絶縁層と、絶縁層と、電極の、開口部によって露出された部分との上に形成された導電体層とを含む半導体装置である。開口部は、電極に接する位置から主表面と交差する方向に所定の高さまで延びる第１の壁面と、第１の壁面の上端から開口部の外側に向かって、主表面と略平行に延びる第２の壁面と、第２の壁面の外縁から絶縁層の表面に向かって延びる第３の壁面とを有する。
【００１４】
このような半導体装置では、電極の直上に形成される開口部の第１の壁面の高さは、絶縁層の高さより小さくて済む。そのため、この開口部を形成する際の位置合わせは正確に行える。一方で、絶縁層の高さはさらに高くなっているため、上記したような寄生容量の問題は緩和される。その結果、電極間の寄生容量を低く抑えることができ、かつ、大型化を避けることができる半導体装置を提供できる。
【００１５】
好ましくは、絶縁層は、主表面及び電極上に形成され、電極の上部を露出するように形成された開口部を有する第１の絶縁膜と、第１の絶縁膜上に形成され、第１の絶縁膜の表面の、開口部が形成された領域を含む領域を露出するように形成された開口部を有する第２の絶縁膜とを含み、第１の絶縁膜の開口部の内壁が第１の壁面を構成し、第１の絶縁膜の、第２の絶縁膜の開口部によって露出された上面が第２の壁面を構成し、第２の絶縁膜の開口部の内壁が第３の壁面を構成する。
【００１６】
より好ましくは、第１の絶縁膜の厚さは０．５μｍ以上であり、かつ、第２の絶縁膜の厚さは３以上、２０μｍ以下である。
【００１７】
さらに好ましくは、第１の絶縁膜及び第２の絶縁膜はいずれも、ポリイミドにより形成されている。
【００１８】
第１の絶縁膜は酸化膜により形成されていてもよい。
【００１９】
好ましくは、第２の絶縁膜はポリイミドにより形成されていてもよい。
【００２０】
より好ましくは、半導体基板は、ワイドバンドギャップ半導体からなる。
【００２１】
本発明の第２の局面に係るパワーモジュールは、上記したいずれかの半導体装置を含む。
【００２２】
本発明の第３の局面に係る半導体装置の製造方法は、主表面を有する半導体基板の主表面上に電極を形成するステップと、主表面及び電極の上に、電極の上部を露出する開口部が形成された絶縁層を形成するステップと、絶縁層と、電極の、開口部によって露出された部分との上に、導電体層を形成するステップとを含み、開口部は、電極に接する位置から主表面と交差する方向に所定の高さまで延びる第１の壁面と、第１の壁面の上端から開口部の外側に向かって、主表面と略平行に延びる第２の壁面と、第２の壁面の外縁から絶縁層の表面に向かって延びる第３の壁面とを有する。
【００２３】
このような半導体製造方法によれば、電極の直上に形成される開口部の第１の壁面の高さは、絶縁層の高さより小さくて済む。そのため、この開口部を形成する際の位置合わせは正確に行える。一方で、絶縁層の高さはさらに高くなっているため、上記したような寄生容量の問題は緩和される。その結果、電極間の寄生容量を低く抑えることができ、かつ、大型化を避けることができる半導体装置に製造方法を提供できる。
【００２４】
好ましくは、絶縁層を形成するステップは、主表面及び電極上に、電極の上部を露出するように形成された開口部を有する第１の絶縁膜を形成するステップと、第１の絶縁膜の上に、第１の絶縁膜の表面の、開口部が形成された領域を含む領域を露出するように形成された開口部を有する第２の絶縁膜を形成するステップとを含み、第１の絶縁膜の開口部の内壁が第１の壁面を構成し、第１の絶縁膜の、第２の絶縁膜の開口部によって露出された上面が第２の壁面を構成し、第２の絶縁膜の開口部の内壁が第３の壁面を構成する。
【００２５】
より好ましくは、第１の絶縁膜を形成するステップは、主表面及び電極上に、第１のポリイミド層を形成するステップと、第１のポリイミド層の電極上に、電極の上部を露出する開口部を形成するステップと、第１のポリイミド層を硬化するステップとを含む。
【００２６】
さらに好ましくは、第２の絶縁膜を形成するステップは、第１のポリイミド層及び開口部を介して露出された電極上に、第２のポリイミド層を形成するステップと、第２のポリイミド層の、第１のポリイミド層の開口部が形成された領域を含む領域からポリイミドを除去することにより、第２のポリイミド層の開口部を形成するステップとを含む。
【００２７】
第１の絶縁膜を形成するステップは、主表面及び電極上に、酸化膜を形成するステップと、酸化膜の、電極上の部分を除去することにより酸化膜に、電極の上面を露出させる開口部を形成するステップとを含んでもよい。
【００２８】
好ましくは、第２の絶縁膜を形成するステップは、酸化膜及び開口部を介して露出された電極上に、ポリイミド層を形成するステップと、ポリイミド層の、酸化膜の開口部が形成された領域を含む領域からポリイミドを除去することにより、ポリイミド層の開口部を形成するステップとを含む。
【発明の効果】
【００２９】
以上のように本発明によれば、電極の直上に形成される開口部の第１の壁面の高さは、絶縁層の高さより小さくて済む。そのため、この開口部を形成する際の位置合わせは正確に行なえる。一方で、絶縁層の高さはさらに高くなっているため、上記したような寄生容量の問題は緩和される。その結果、電極間の寄生容量を低く抑えることができ、かつ、大型化を避けることができる。
【発明を実施するための最良の形態】
【００３０】
以下の実施の形態の説明では、同一の部品には同一の参照番号を付してある。それらの機能及び名称も同一である。したがって、それらについての詳細な説明は繰返さない。
【００３１】
［第１の実施の形態］
図１は、本発明の第１の実施の形態に係る半導体装置１００の平面図である。図２は、半導体装置１００の上面に形成されているドレイン電極及び絶縁層（これらについては後述する。）を取去ったときの半導体装置１００の平面図である。図３は、半導体装置１００の、図１の一点鎖線３‐３における断面図である。
【００３２】
図１及び図３を参照して、本実施の形態に係る半導体装置１００は、表面及び裏面を有する、扁平な厚さ約１００μｍの略直方体形状の半導体基板である基板１０４と、基板１０４の表面の一部の領域１１０を除くほぼ全面に形成され、後述するスーパーセルを構成する電極群が形成されたスーパーセル電極層１４０と、スーパーセル電極層１４０の上に感光性のポリイミドにより形成された絶縁層１４２と、絶縁層１４２の上にＴｉ、Ｗにより形成された金属膜１４６とを含む。領域１１０は、基板１０４の表面の長方形の互いに対向する２組の２辺のうち、短い方の２辺の内の一方の辺１０８の中央に設けられている。この部分にはスーパーセル電極層１４０は形成されていない。
【００３３】
半導体装置１００はさらに、基板１０４の裏面に形成されたソースボンディングパッド１４４と、金属膜１４６の表面にＡｌにより形成されたドレインボンディングパッド１０２とを含む。
【００３４】
金属膜１４６は、絶縁層１４２に形成された開口部を介して各スーパーセル群の各スーパーセルのドレイン電極と接続されている。ソースボンディングパッド１４４は、基板１０４に形成されたソースバイアホール１５０によって各スーパーセルのソース電極と接続されている。電極層の外周部は各スーパーセルのゲート電極と接続されたゲート電極層となっている。長方形領域１１０上には、このゲート電極層と接続されたゲート電極が形成されており、その上にはゲートボンディングパッド１０６が形成されている。
【００３５】
図２を参照して、基板１０４の表面に形成されたスーパーセル電極層１４０は、以下に述べるように複数個のスーパーセル１２０Ａ，１２０Ｂ，１２０Ｃ，…を形成している。図２に示す例では、スーパーセル１２０Ａ，１２０Ｂ，１２０Ｃ，…の各々は基板１０４の表面積を６×１３＝７８分割したのとほぼ同じ面積を有する。この実施の形態では、これらスーパーセル１２０Ａ，１２０Ｂ，１２０Ｃ，…は全部で７４個あり、基板１０４の表面の長方形領域１１０を除く領域に規則正しく配置されている。
【００３６】
スーパーセル１２０Ａ，１２０Ｂ，１２０Ｃ，…はいずれも同じ構造を有する。以下の説明では、スーパーセル１２０Ａ，１２０Ｂ，１２０Ｃ，…を包括的にスーパーセル１２０と呼ぶ。
【００３７】
図４は、スーパーセル１２０の電極配置を示す平面図である。図５は、スーパーセル１２０の、図４の一点鎖線５‐５における断面図である。
【００３８】
図４及び図５を参照して、スーパーセル１２０は、互いに隙間なく、蜂の巣状になるように、規則正しく３列に配列された、各々が同形の六角形の複数個のセル１６０Ａ，１６０Ｂ，…を含む。ただし、これら３列のうち、中央の列の中央部分にはセルは配置されていない。
【００３９】
図６は、セル１６０の平面図である。図７、図８（Ａ）及び図８（Ｂ）は、それぞれ図６のＸ‐Ｘ線、Ｙ‐Ｙ線、及びＺ‐Ｚ線における断面図である。
【００４０】
図８（Ａ）及び（Ｂ）を参照して、基板１０４は、表面及び裏面を有する、ＳｉからなるＳｉ基板２３２と、Ｓｉ基板２３２の表面上でＧａＮをエピタキシャル成長させることによって形成されたＧａＮ層２３４と、ＧａＮ層２３４上にＡｌＧａＮをエピタキシャル成長させることによって形成されたＡｌＧａＮ層２３６とを含む。
【００４１】
Ｓｉ基板２３２の裏面には、ソースボンディングパッド１４４が形成される。
【００４２】
図６を参照して、各セル１６０は、正六角形のうち対向する一対の辺をその長さ方向に引き伸ばした外形を有する。セル１６０は、その外周部に沿って外形が六角形となるように一定の幅で帯状に形成された、Ｈｆ、Ａｌ、及びＡｕの合金からなるソース電極１８２と、ソース電極１８２の内部の基板表面に、ソース電極１８２と一定距離を隔てて所定の幅で帯状に形成された、Ｈｆ、Ａｌ、及びＡｕの合金からなるゲート電極１８４と、ゲート電極１８４の内部の基板表面に、ゲート電極１８４と間隔を隔てた島となるように形成された、ＷＮ及びＡｕの合金からなるドレイン電極１８０とを含む。ゲート電極１８４の外周及びドレイン電極１８０の外周はいずれもセル１６０の外周と似た六角形状となっている。ソース電極１８２は、基板表面を、ドレイン電極１８０及びゲート電極１８４が形成された素子形成領域とそれ以外の領域とに区分するように形成されている。
【００４３】
図６ではセル１６０が孤立して示されているが、実際には図４に示すようにセル１６０同士は互いに隣接して配置されている。したがって、セル１６０のソース電極１８２は隣接するセルのソース電極１８２と連続している。その結果、ソース電極１８２はスーパーセル１２０の表面に網の目のように形成されており、素子形成領域が互いに離隔して複数個形成されている。また、図４に示す中央列の中央部分には、セルに代えてソース電極部１５２が形成されており、全てのセルのソース電極１８２はこのソース電極部１５２に接続されている。また、スーパーセル１２０の表面の内、セル１６０が形成されている領域の外側には、セル１６０を囲むようにしてゲート電極層１５４が形成されており、ゲート電極層１５４は隣接するスーパーセルのゲート電極層１５４に接続されている。こうして、全てのスーパーセル１２０のゲート電極層１５４は、図１に示す領域１１０に形成されたゲート電極層に接続されている。なお、このソース電極部１５２の下部の基板には、基板裏面のソースボンディングパッド１４４とソース電極部１５２とを接続するためのソースバイアホール１５０が形成されている。
【００４４】
再び図６を参照して、セル１６０においては、上記したようにドレイン電極１８０、ゲート電極１８４及びソース電極１８２が同心に形成されている。一方、ドレイン電極１８０及びゲート電極１８４を、それぞれ図３に示す金属膜１４６及びゲートボンディングパッド１０６に接続する必要がある。本実施の形態では、以下のようにしてこの接続を行なっている。
【００４５】
まず、ゲート電極１８４の接続について図６及び図７を参照して説明する。本実施の形態では、各セル１６０の外周部のソース電極１８２について、その六角形の各辺の中央部分に図７に示すように不連続部分を形成している。その不連続部分に、セル内のゲート電極１８４からのゲート引出電極１８６を形成し、隣接するセルのゲート電極１８４同士をこのゲート引出電極１８６で接続する。ソース電極１８２の最も外側に配置されたセル１６０の、ソース電極１８２の外側境界に面した辺では、そのセルのゲート電極１８４はゲート引出電極１８６によってスーパーセル１２０の外側領域に形成されたゲート電極層１５４に接続される。
【００４６】
一方、セル１６０内のソース電極１８２は以下のようにして互いに接続される。すなわち、図７に示されるように、ゲート引出電極１８６上に絶縁膜１８８を形成し、この絶縁膜上に、ソース電極１８２同士を接続するための金属層１９０を形成する。セル１６０内の六角形の各辺の中央部においてこのような構造を形成することで、セル１６０内のゲート電極１８４が隣接するセル内のゲート電極と接続され、かつ、セル１６０内の全てのソース電極１８２が互いに接続されて、リング状のソース電極が形成される。
【００４７】
図８（Ａ）を参照して、セル１６０のドレイン電極１８０は、前述したとおり絶縁層１４２に形成された開口部によって金属膜１４６と接続される。本実施の形態のようなパワートランジスタでは、ドレイン−ソース間にかなり高い電圧がかかる。したがって、短絡を防ぐために図３に示す絶縁層１４２の厚さをかなり大きくしなければならない。絶縁層１４２の厚さが大きくなると、特にセル１６０を構成する各電極のサイズが小さい場合には、開口部を形成する際の位置決めを正確に行なうことが難しくなる。開口部形成のエッチング形成時の誤差も入れるとさらにこの開口部を形成する作業が困難になり、半導体装置の作製に支障を来たす。そこで、本実施の形態では、所定の作製方法でこの開口部を形成することにより、位置合わせの精度を高めるようにする。ただしその方法については後述することにし、ここでは、電極層上に形成される絶縁層と、その絶縁層を形成した結果として得られる開口部形状について説明する。
【００４８】
図８（Ｂ）を参照して、図６のＺ‐Ｚ線における断面図は、図８（Ａ）とほぼ同様であるが、ゲート電極１８４がゲート引出電極１８６により引き出されている点、及びゲート引出し電極１８６の上部に絶縁膜１８８及び金属層１９０がこの順で形成されている点が異なる。
【００４９】
本実施の形態に係るセル１６０では、開口部２２０は、絶縁層１４２の表面で広く、ドレイン電極１８０付近で狭くなっているが、底部ではその径は約３μｍである。さらにこの開口部２２０は、ドレイン電極１８０の部分から絶縁層１４２の表面に向かってその径を広げながら０．６μｍ程度の高さまで立上がる壁面２２２と、基板１０４の表面から０．６μｍの高さで基板１０４の表面に平行となった踊り場状の平坦面２２４と、この平坦面２２４から絶縁層１４２の表面に向かってその径を広げながら立ち上がる壁面２２６とを有する。すなわち開口部２２０は２段の階段状の壁面を有する。このような形状となっているのは、開口部２２０の形成方法に関連がある。形成については後述する。
【００５０】
再び図６を参照して、本実施の形態では、各セル１６０の長手方向に沿って互いに最も離れている頂点同士の距離Ｌは１００μｍである。この距離Ｌをセル１６０の長さと呼ぶ。セル１６０の、短手方向の距離Ｗは３０μｍである。この距離Ｗをセル１６０の幅と呼ぶ。セル１６０において、Ｙ‐Ｙ線上でのドレイン電極１８０の幅、ソース電極１８２の幅、ゲート電極１８４の幅、及びゲート電極１８４の外周からソース電極１８２の内周までの距離は、それぞれ５μｍ、３μｍ、２μｍ、及び６μｍである。図６のＹ‐Ｙ線上においてドレイン電極１８０の外周上の点から、ゲート電極１８４の内周までの距離は５μｍである。
【００５１】
（製造方法）
以下、セル１６０の製造方法について述べる。半導体装置１００を構成するセル１６０は全て同時に作製される。
【００５２】
先ず、Ｓｉ基板２３２の上に、ＧａＮをエピタキシャル成長させることによりＧａＮ層２３４を形成する。ＧａＮ層２３４の上に、ＡｌＧａＮをエピタキシャル成長させることによりＡｌＧａＮ層２３６を形成する。
【００５３】
基板１０４の表面に、フォトレジストが塗布される。その後、フォトマスクを用いた露光法、干渉露光法、又は電子ビーム露光法等によりドレイン電極１８０、ソース電極１８２、及びゲート電極１８４の平面パターンにしたがってフォトレジストの露光が行なわれる。適切な現像液を用いてフォトレジストを現像し、フォトレジストの不要部分を除去する。この結果、ドレイン電極１８０、ソース電極１８２、及びゲート電極１８４を形成するためのパターンが基板１０４の表面上に形成される。
【００５４】
図９（Ａ）は、基板１０４の表面のセル１６０が形成される部分の平面図であり、図９（Ｂ）及び図９（Ｃ）はそれぞれ、図９（Ａ）の一点鎖線Ｙ‐Ｙ及びＺ‐Ｚにおける断面図である。以後の図１０〜図１２についても同様である。
【００５５】
図９（Ａ）〜（Ｃ）を参照して、基板１０４の表面に形成されたフォトレジストパターンをマスクとするスパッタ法を用いて、ドレイン電極１８０及びソース電極１８２の部分にＨｆ、Ａｌ、Ｈｆ、及びＡｕの順に金属をそれぞれ１０ｎｍ、１００ｎｍ、３５ｎｍ、及び２４０ｎｍの厚さになる様に堆積させた後、リフトオフ法によりフォトレジストを除去し、窒素雰囲気中にて、８００℃で１分間の熱処理を行なう。これにより、金属同士を合金化して、ドレイン電極１８０及びソース電極１８２が形成される。
【００５６】
図１０（Ａ）〜（Ｃ）を参照して、スパッタ法を用いて、スパッタ法により、ＷＮ及びＡｕの順に金属を、それぞれ５０ｎｍ 、２４０ｎｍの厚さになる様に堆積させ、リフトオフ法によりゲート電極１８４及びゲート引出電極１８６を形成する。
【００５７】
図１１（Ａ）〜（Ｃ）を参照して、ゲート引出電極１８６の各々の近傍において、ゲート引出電極１８６及びその両側のソース電極１８２の端部を覆うように絶縁膜１８８を形成する。
【００５８】
図１２（Ａ）〜（Ｃ）を参照して、ゲート引出電極１８６の各々の近傍において、絶縁膜１８８上に、ゲート引出電極１８６の両側のソース電極１８２の端部を接続するように金属層１９０を形成する。
【００５９】
以上でセル１６０のドレイン電極１８０、ソース電極１８２、ゲート電極１８４及びゲート引出電極１８６が完成する。
【００６０】
図１３（Ａ）及び（Ｂ）は、図１２の後のセル１６０の製造工程を示す図である。図１３（Ａ）は図９の一点鎖線Ｘ‐Ｘに相当する位置での断面図であり、図１３（Ｂ）は図１０の、一点鎖線Ｙ‐Ｙに相当する位置での断面図である。図１４〜図１７についても同様である。
【００６１】
図１３（Ａ）及び（Ｂ）を参照して、図１２までの工程で作製された各セルの電極上を含む基板１０４の表面全体に、基板１０４の表面からの高さが均等に０．６μｍになるように、感光性のポリイミドからなる第１の絶縁膜２３８を形成する。第１の絶縁膜２３８の表面のうち、ドレイン電極１８０の表面に臨む領域に、所定のパターンにしたがって紫外線を露光する。
【００６２】
図１４（Ａ）及び（Ｂ）を参照して、適切な現像液を用いて第１の絶縁膜２３８を現像することにより、第１の絶縁膜２３８の表面のうち、紫外線が露光された部分に開口部２３０が形成される。図１４（Ａ）及び（Ｂ）に示される開口部２３０は連続したものである。第１の絶縁膜２３８にベークを施すことにより、第１の絶縁膜２３８を硬化させる。
【００６３】
図１５（Ａ）及び（Ｂ）を参照して、さらに、基板１０４の表面上の全領域に、基板１０４の表面からの高さが均等に１０μｍになるように、感光性のポリイミドからなる第２の絶縁膜２４０が形成される。この場合に利用されるポリイミドには、第１の絶縁膜２３８を形成したときのポリイミドの粘度よりも高い粘度を持つものが使用される。逆に言えば第１の絶縁膜２３８を形成するときのポリイミドの粘度を低くすることで、第１の絶縁膜２３８の表面を平坦に、かつ厚さを小さくすることができる。第１の絶縁膜２３８の厚さが小さいため、開口部２３０を精度よくドレイン電極１８０の上部に形成することができる。
【００６４】
第２の絶縁膜２４０の表面のうち、第１の絶縁膜２３８に形成された開口部２３０に臨む領域に、所定のパターンにしたがって紫外線を露光する。
【００６５】
図１６（Ａ）及び（Ｂ）を参照して、適切な現像液を用いて第２の絶縁膜２４０を現像することにより、第２の絶縁膜２４０の表面のうち、紫外線が露光された部分に開口部２２０が形成される。絶縁層１４２に平坦面２２４が形成されるのは、上のような製造工程を経て形成されるためである。第２の絶縁膜２４０にベークを施すことにより、第２の絶縁膜２４０を硬化させる。
【００６６】
図１７（Ａ）及び（Ｂ）を参照して、さらに、スパッタ法を用いて基板１０４の表面上に、開口部２２０及び開口部２３０の内部を含む全領域においてＴｉ及びＷの順に金属を堆積させ、金属膜１４６を形成する。金属膜１４６は開口部２３０の底部においてドレイン電極１８０と接触して形成される。その結果、各セルのドレイン電極１８０が金属膜１４６と接続される。
【００６７】
図示しないが、最後に基板１０４の表面の全面にドレインボンディングパッド１０２をスパッタ法により形成する。
【００６８】
（本実施の形態の効果）
この様に、本実施の形態に係る半導体装置１００の製造工程において、第１の絶縁膜２３８の上に、第２の絶縁膜２４０を形成することにより、従来と比較して、各電極の上に形成される絶縁層を厚くすることができ、基板１０４の表面と、金属膜１４６との間の距離を大きくすることができる。したがって、各電極に数百ボルトの大きな電圧をかけたとしても、ゲート電極１８４及びソース電極１８２と、金属膜１４６との間に生じる寄生容量を小さくすることができる。
【００６９】
また、半導体装置１００の製造工程において、基板１０４及び各電極の上に第１の絶縁膜２３８が形成され、第１の絶縁膜は、エッチング除去される。その工程によって、第１の絶縁膜２３８は、ドレイン電極１８０の表面を露出するように、精度良くエッチング除去することができ、基板１０４上のドレイン電極１８０が占める面積を小さくすることができる。ドレイン電極１８０の面積を小さくすることにより、基板１０４の表面のサイズも小さくすることができ、半導体装置１００のサイズも小さくすることができる。
【００７０】
第１の絶縁膜２３８及び第２の絶縁膜２４０は、共にポリイミドなので、上記したような比較的厚い絶縁層の形成を容易に行なうことができる。
【００７１】
ポリイミドの比誘電率はおよそ３であり、比誘電率の値が小さいことから、寄生容量を小さくするのに効果がある。
【００７２】
また、ポリイミドは、絶縁破壊電界が大きく、電極間に高い電圧をかけたとしても、各電極間の絶縁性に優れている。
【００７３】
さらに、ポリイミドは、基板１０４上に形成される場合、その表面を基板１０４の表面と略平行にして形成するのが容易であるという性質がある。したがって、金属膜１４６の上にドレインボンディングパッド１０２を形成した場合、そのボンディングパッドとボンディングワイヤとの密着性が良くなり、ボンディングを行ないやすくなる。
【００７４】
（本実施の形態の変形例）
上記した実施の形態では、基板１０４の表面から第１の絶縁膜２３８の表面まで高さは、均等に０．６μｍとなるように、第１の絶縁膜２３８は形成されていた。また、基板１０４の表面からの第２の絶縁膜２４０の高さは、均等に１０μｍとなるように、第２の絶縁膜２４０は形成されていた。しかし、本発明はそのような実施の形態には限定されず、用途に応じてこれらの高さを変化させてもよいことはいうまでもない。
【００７５】
例えば、基板１０４の表面からの第１の絶縁膜２３８の高さは０．５μｍ以上であり、かつ、基板１０４の表面からの第２の絶縁膜２４０の高さは、３〜２０μｍ程度であれば良い。
【００７６】
第１の絶縁膜２３８の高さを０．５μｍ以上にすることによって、第２の絶縁膜２４０に開口部を形成する位置が大きくずれたとしても、以下に説明するように安定した半導体装置を製造することができるからである。すなわち、第２の絶縁膜２４０に開口部を形成する位置が大きくずれてしまった場合、金属膜１４６がドレイン電極１８０の表面の外側にはみ出してしまい、そのはみ出した部分で絶縁破壊が起こることが考えられる。しかし、第１の絶縁膜２３８の高さを０．５μｍ以上とすることで、金属膜１４６がドレイン電極１８０の表面からはみ出したとしても、そのはみ出た部分と基板１０４の表面との間に存在する第１の絶縁膜２３８によって、十分な絶縁性を保つことができる。
【００７７】
また、基板１０４の表面からの第２の絶縁膜２４０の高さを３〜２０μｍにすることによって、各電極間の寄生容量を小さくすることができる。また、ボンディングパッドへの衝撃による、半導体素子として動作する部分へのダメージを小さくすることができる。
【００７８】
［第２の実施の形態］
第２の実施の形態に係る半導体装置は、第１の実施の形態に係る半導体装置１００とほぼ同様の構成であるが、第１の実施の形態での絶縁層１４２に代えて、シリコン酸化膜及び感光性のポリイミドからなる絶縁層３０２を含む点で、第１の実施の形態に係るセル１６０と異なるセル３００を含む点において異なる。
【００７９】
図１８は、第２の実施の形態に係る半導体装置のスーパーセルを構成するセル３００の平面図である。図１９（Ａ）及び（Ｂ）はそれぞれ、図１８のＸ‐Ｘ線、及びＹ‐Ｙ線に沿う断面図である。この実施の形態においても、セル３００の各電極は第１の実施の形態と同様、基板１０４の表面上に形成されている。半導体装置１００を構成するスーパーセルの配置、及びスーパーセルを構成するセル３００の配置も第１の実施の形態の場合と同様である。
【００８０】
図１８、並びに図１９（Ａ）及び（Ｂ）を参照して、基板１０４の表面に形成されているドレイン電極１８０、ゲート電極１８４、ソース電極１８２、絶縁膜１８８、及び金属層１９０の配置は、第１の実施の形態の場合と同様である。図１９（Ａ）及び図１９（Ｂ）を参照して、セル３００はさらに、絶縁層１４２、金属膜１４６、及びドレインボンディングパッド１０２とそれぞれ同様の形状に形成された絶縁膜３０２、金属膜３０８、及びドレインボンディングパッド（図示せず）とを含む。
【００８１】
本実施の形態では、絶縁層３０２に、第１の実施の形態で述べた開口部２２０と同様の形状の開口部３１０が形成される。
【００８２】
（製造工程）
以下、図２０〜図２３を参照して、セル３００の製造方法について述べる。
【００８３】
基板１０４、ドレイン電極１８０、ゲート電極１８４、ソース電極１８２、絶縁膜１８８、及び金属層１９０の形成方法は、第１の実施の形態において、図９〜１２を用いて述べた方法と同様である。
【００８４】
図２０（Ａ）及び（Ｂ）は、セル３００の製造方法を工程順に示す図であり、それぞれ図１８に示す一点鎖線Ｙ‐Ｙ及びＺ‐Ｚに相当する位置での断面図である。図２１〜２３についても同様である。
【００８５】
図２０（Ａ）及び（Ｂ）を参照して、各セルの電極上を含む基板１０４の表面全体に、基板１０４の表面からの高さが均等に０．６μｍになるように、シリコン酸化膜からなる第１の絶縁膜３２２を積層し、第１の絶縁膜３２２の上にレジスト膜３２０を塗布する。レジスト膜３２０の表面のうち、ドレイン電極１８０の表面に臨む領域に、所定のパターンにしたがって紫外線を露光する。
【００８６】
図２１（Ａ）及び（Ｂ）を参照して、適切な現像液を用いてレジスト膜３２０を現像し、レジスト膜３２０の不要部分を除去する。レジスト膜３２０の表面のうち紫外線が露光された部分に開口部３３０が形成される。
【００８７】
図２２（Ａ）及び（Ｂ）を参照して、第１の絶縁膜３２２の表面のうち、ドレイン電極１８０の表面に臨む領域から、ドレイン電極１８０の上面に位置合わせされた開口部３３２を、バッファードフッ酸でウェットエッチングすることにより除去する。
【００８８】
図２３（Ａ）及び（Ｂ）を参照して、レジスト膜３２０を除去する。
【００８９】
その後、本実施の形態に係る第２の絶縁膜、開口部３１０、及び金属膜３０８、及び本実施の形態に係るドレインボンディングパッドが、第１の実施の形態における第２の絶縁膜２４０、開口部２２０、金属膜１４６、及びドレインボンディングパッド１０２と同様にして形成される。
【００９０】
（本実施の形態の効果）
本実施の形態に係るセル３００は、第１の実施の形態に係るセル１６０とは、基板１０４及び各電極の上にポリイミドを形成するか、又はシリコン酸化膜を形成するかという点でのみ異なっており、その他の点では同一である。したがって、第１の実施の形態に係る半導体装置１００と同様、本実施の形態に係る半導体装置も、従来と比較して、各電極の上に形成される絶縁層を厚くすることができる。その結果、各電極に数百ボルトの大きな電圧をかけたとしても、ゲート電極１８４及びソース電極１８２と、金属膜３０８との間に生じる寄生容量を小さくすることができる。
【００９１】
また、本実施の形態に係る半導体装置の製造工程において、第１の絶縁膜３２２は、ドレイン電極１８０の表面を露出するように精度良くエッチング除去される。したがって、基板１０４上のドレイン電極１８０が占める面積を小さくすることができる。ドレイン電極１８０の面積を小さくすることにより、基板１０４の表面のサイズも小さくすることができ、本実施の形態に係る半導体装置のサイズも小さくすることができる。
【００９２】
（本実施の形態の変形例）
上記した実施の形態では、基板１０４の表面から第１の絶縁膜３２２の表面までの高さは、均等に０．６μｍとなるように、第１の絶縁膜３２２は形成されていた。しかし、本発明はそのような実施の形態には限定されず、用途に応じてこの高さを変化させてもよいことはいうまでもない。
【００９３】
例えば、基板１０４の表面からの第１の絶縁膜３２２の高さは０．５μｍ以上であり、かつ、基板１０４の表面からの、本実施の形態に係る第２の絶縁膜の高さは、３〜２０μｍ程度であっても良い。
【００９４】
上記した本実施の形態では、基板１０４並びに、ドレイン電極１８０、ゲート電極１８４、及びソース電極１８２の上には、シリコン酸化膜からなる第１の絶縁膜２３８が形成されていた。しかし、本発明はそのような実施の形態には限定されず、基板１０４及び各電極の上に形成される第１の絶縁膜２３８は、シリコン酸化膜の他に、シリコン窒化膜であっても良い。
【００９５】
［第１及び第２の実施の形態の変形例］
上記した第１及び第２の実施の形態では、セル１６０及びセル３００の平面形状は六角形状である。しかし、本発明はそのような実施の形態には限定されず、各セルの平面形状はどのようなものであってもよい。ただし、基板表面を効率的に使用するためには、セル間に使用されない領域が生じないほうがよい。したがって、効率の点からいうとセルを多角形状にすることが望ましい。その場合でも、例えばセルを三角形とすると、角部分に電界集中が生じ、デバイスが故障するおそれがある。電界集中を避けるためには、セル形状をなるべく円に近いものとすることがよく、その点では三角形より正方形が好ましく、正方形よりも六角形の方が好ましい。
【００９６】
ただし、効率だけを考えずに電界集中を避けることを重視するのであれば、セル形状を略円形又は略楕円形としてもよい。こうした場合にドレイン引出線をどのような位置に設ければよいかは当業者には明らかであろう。
【００９７】
図６及び図１８を参照して、上記した第１及び第２の実施の形態では、各セルの長さＬは１００μｍ、である。この距離Ｌをセルの長さと呼ぶ。セルの、幅Ｗは３０μｍ、ドレイン電極１８０の幅は５μｍ、ソース電極１８２の幅は３μｍ、ゲート電極１８４の幅は２μｍ、及びゲート電極１８４の外周からソース電極１８２の内周までの距離は６μｍ、ドレイン電極１８０の外周から、ゲート電極１８４の内周までの距離は５μｍであった。しかし、本発明はそのような実施の形態には限定されず、用途に応じてこれらの長さを変化させてもよいことはいうまでもない。
【００９８】
上記した実施の形態では、ドレイン電極１８０、ソース電極１８２、及びゲート電極１８４は、ＡｌＧａＮ層２３６の上に形成されていた。しかし、本発明はそのような実施の形態には限定されず、そのバンドギャップが１．１ｅＶより大きい半導体であれば、どのような半導体の上に各電極が形成されていても良い。
【００９９】
以後、バンドギャップが１．１ｅＶより大きい半導体を、「ワイドバンドギャップ半導体」と呼ぶ。
【０１００】
ワイドバンドギャップ半導体として、ＡｌＧａＮの他に、ＧａＮ、シリコンカーバイド、ダイアモンド、及びＡｌＮ等がある。ＧａＮ、シリコンカーバイド、ダイアモンド、及びＡｌＮのバンドギャップは、それぞれ３．４ｅＶ、３．３ｅＶ、５．５ｅＶ、及び６．２ｅＶである。
【０１０１】
各電極を形成するための基板をワイドバンドギャップ半導体とすることで、半導体素子のサイズを小さくできる。なぜなら、ワイドバンドギャップ半導体は絶縁破壊電界が大きく、シリコン基板と比較すると、ソース電極とドレイン電極との間の距離及びゲート電極とドレイン電極との間の距離を小さくすることが可能であるからである。このことから、ドレイン電極１８０の上に形成される金属膜１４６の大きさは、各電極間の距離と比較すると相対的に大きくなる。したがって、半導体素子の全体のサイズの低減に大きな効果が得られる。
【０１０２】
さらに、各電極を形成するための基板の表面のうちゲート電極１８４とドレイン電極１８０との間に誘電膜を形成してもよい。そうすることによって、さらに半導体素子を小型化できる。
【０１０３】
上記した実施の形態では、基板１０４の表面の中央から外周にかけて順番に、ドレイン電極、ゲート電極及びソース電極が形成されていた。しかし、本発明はそのような実施の形態には限定されず、各電極をこれとは反対の順番で形成しても良い。その場合には、ソース電極は基板表面の絶縁体に形成された開口部を介してボンディングパッドに接続され、ドレイン電極は基板に形成されたバイアホールを介して基板裏面に形成されたドレインボンディングパッドに接続されることになる。
【０１０４】
［半導体装置を用いたパワーモジュール］
図２４（Ａ）は、第１の実施の形態に係る半導体装置１００を用いたパワーモジュール３５０の断面構造を示す図である。図２４（Ａ）を参照して、パワーモジュール３５０は、その表面に形成された凹部３６６を有する樹脂ケース３５２と、樹脂ケース３５２の表面並びに凹部３６６の側面及び底面に沿って、互いに離隔して形成された、金属配線３５４、３６２、３６０、３５８、及び３５６とを含む。
【０１０５】
金属配線３５４及び３５６は、樹脂ケース３５２の表面のうち、それぞれ一方の端部及び他方の端部から、凹部３６６の側面に沿って底面にまで形成されている。金属配線３６２、３６４、及び３５８は、金属配線３５４のうち凹部３６６の底面に形成された箇所の近傍から、金属配線３５６のうち凹部３６６の底面に形成された箇所の近傍まで、凹部３６６の底面に沿って、この順番で形成されている。
【０１０６】
パワーモジュール３５０はさらに、金属配線３５８の上に設置された、第１の実施の形態に係る半導体装置１００と、金属配線３６０の上に設置された、制御用ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）３６４とを含む。
【０１０７】
半導体装置１００は、金属配線３５８の表面が、半導体装置１００のソースボンディングパッド１４４に面するように、金属配線３５８に設置されている。
【０１０８】
パワーモジュール３５０はさらに、半導体装置１００のドレインボンディングパッド１０２と、金属配線３５４のうち凹部に形成された箇所とを接続するためのワイヤ３６８、金属配線３５８と、金属配線３５６のうち凹部３６６の底面に形成された箇所とを接続するためのワイヤ３７６、半導体装置１００のゲートボンディングパッド１０６と、制御用ＩＣ３６４の第１の端子とを接続するためのワイヤ３７８、金属配線３６２と制御用ＩＣの第２の端子とを接続するためのワイヤ３８０、及び金属配線３６２に接続され、ケース３５２の表面まで引出されるように形成された金属配線３７０を含む。
【０１０９】
パワーモジュール３５０はさらに、凹部３６６を充填する封止用樹脂３７２と、封止用樹脂３７２が外部に露出しないように、封止用樹脂３７２を覆うように形成された蓋３７４とを含む。
【０１１０】
第１の実施の形態に係る半導体装置１００は、従来と比較して、そのサイズを小さくすることができることは、既に述べたとおりである。上記したように、パワーモジュール３５０に半導体装置１００を備えることにより、パワーモジュール３５０のサイズも小さくすることができる。
【０１１１】
上記した例では、各ワイヤは図２４（Ａ）に示すように配線されていた。しかし、本発明はそのような実施の形態には限定されず、各ワイヤの配線構造を以下に述べるようにしてもよい。
【０１１２】
図２４（Ｂ）は、パワーモジュール３５０のワイヤの配線構造を変化させた場合でのパワーモジュール３９０を示す図である。図２４（Ｂ）を参照して、パワーモジュール３９０は、上記したパワーモジュール３５０とほぼ同様であるが、ワイヤ３７６に代えて、半導体装置１００のドレインボンディングパッド１０２と、金属配線３５６のうち凹部３６６の底面に形成された箇所とを接続するためのワイヤ３９６を含む点と、ワイヤ３６８に代えて、金属配線３５８と、金属配線３５４のうち凹部３６６の底面に形成された箇所とを接続するためのワイヤ４００を含む点とにおいて、第３の実施の形態に係るパワーモジュール３５０と異なる。
【０１１３】
上記した実施の形態では、パワーモジュール３５０は、第１の実施の形態に係る半導体装置１００を含んでいた。しかし、本発明はそのような実施の形態に限定されず、パワーモジュール３５０は、半導体装置１００の代わりに、第２の実施の形態に係る半導体装置を含んでも良い。
【０１１４】
今回開示された実施の形態は単に例示であって、本発明が上記した実施の形態のみに制限されるわけではない。本発明の範囲は、発明の詳細な説明の記載を参酌した上で、特許請求の範囲の各請求項によって示され、そこに記載された文言と均等の意味及び範囲内での全ての変更を含む。
【図面の簡単な説明】
【０１１５】
【図１】第１の実施の形態に係る半導体装置１００の平面図である。
【図２】第１の実施の形態に係る半導体装置１００の、スーパーセル１２０の電極構造を示す平面図である。
【図３】第１の実施の形態に係る半導体装置１００の断面図である。
【図４】図１に示すスーパーセル１２０の平面図である。
【図５】図４に示すスーパーセル１２０の断面図である。
【図６】図４に示すセル１６０の平面図である。
【図７】図６のセル１６０のＸ‐Ｘ線に沿う断面図である。
【図８】図６のセル１６０のＹ‐Ｙ線及びＺ‐Ｚ線に沿う断面図である。
【図９】セル１６０の製造工程を示す平面図及び断面図である。
【図１０】セル１６０の製造工程を示す平面図及び断面図である。
【図１１】セル１６０の製造工程を示す平面図及び断面図である。
【図１２】セル１６０の製造工程を示す平面図及び断面図である。
【図１３】セル１６０の製造工程を示す断面図である。
【図１４】セル１６０の製造工程を示す断面図である。
【図１５】セル１６０の製造工程を示す断面図である。
【図１６】セル１６０の製造工程を示す断面図である。
【図１７】セル１６０の製造工程を示す断面図である。
【図１８】第２の実施の形態に係るセル３００の電極構造の断面図である。
【図１９】図１８のセル３００のＹ‐Ｙ線及びＺ‐Ｚ線に沿う断面図である。
【図２０】セル３００の製造工程を示す断面図である。
【図２１】セル３００の製造工程を示す断面図である。
【図２２】セル３００の製造工程を示す断面図である。
【図２３】セル３００の製造工程を示す断面図である。
【図２４】第３の実施の形態に係るパワーモジュール３５０の断面図である。
【符号の説明】
【０１１６】
１００ 半導体装置
１０２，３０８ ドレインボンディングパッド
１０４ 基板
１０６ ゲートボンディングパッド
１２０（１２０Ａ，１２０Ｂ，１２０Ｃ，１２０Ｄ） スーパーセル
１４０ スーパーセル電極層
１４２，３０２ 絶縁層
１４４ ソースボンディングパッド
１４６，３０８ 金属膜
１５０ ソースバイアホール
１５２ ソース電極部
１５４，１８４ ゲート電極
１６０（１６０Ａ，１６０Ｂ，１６０Ｃ，１６０Ｄ），３００ セル
１８０ ドレイン電極
１８２ ソース電極
１８６ ゲート引出電極
１８８ 絶縁膜
１９０ 金属層
２３２ Ｓｉ基板
２３４ ＧａＮ層
２３６ ＡｌＧａＮ層
２３８，３２２ 第１の絶縁膜
２４０ 第２の絶縁膜
３５０ パワーモジュール
【技術分野】
【０００１】
本発明は、半導体装置、その半導体装置の製造方法、及びその半導体装置を含むパワーモジュールに関し、電極層の上に複数の絶縁層を形成することで、電極間の寄生容量を抑えることができ、かつ、精度良く絶縁層のパターニングが行なえる半導体装置、その半導体装置の製造方法、及びその半導体装置を含むパワーモジュールに関する。
【背景技術】
【０００２】
現在、パワー半導体素子として、シリコン等の半導体材料が多く用いられている。しかし、一方で、絶縁破壊電界が大きく、また、耐熱性に優れていることから、窒化ガリウム、シリコンカーバイド（ＳｉＣ）、及びダイヤモンド等の窒化物系化合物半導体材料が注目されている。そこで、そのような窒化物系化合物半導体材料の横型電界効果型トランジスタ（以下、横型ＦＥＴと呼ぶ。）の開発が数多く行なわれている。
【０００３】
横型ＦＥＴは、一般的に、半導体基板と、その半導体基板の表面に形成された、ソース電極、ゲート電極、及びドレイン電極とで構成される。それらの電極は、それぞれ金属配線によって、横型ＦＥＴから離れた位置に形成された、互いに異なるボンディングパッドに接続されており、それらのボンディングパッドは、配線基板へと接続され回路が形成される。
【０００４】
そのようなボンディングパッドは、一般的に、半導体基板の表面上において、半導体素子として動作しない部分に形成される。近年、半導体素子の微細化により、半導体チップの中で半導体素子として動作する部分は非常に縮小されており、半導体チップにおけるボンディングパッドが占める部分の割合は相対的に大きくなっている。これは、半導体チップの小型化の弊害となっている。
【０００５】
そこで、特許文献１では、半導体チップの全体のサイズを縮小するための半導体素子を開示している。特許文献１では、以下に述べる方法により、半導体素子を作製する。
【０００６】
半導体基板の表面上に、互いに一定距離を隔ててドレイン電極、ソース電極、及びゲート電極を形成する。半導体基板の表面全体に絶縁膜を形成する。絶縁膜のうち、ドレイン電極、ソース電極、及びゲート電極のうちのある電極の表面に臨む領域をエッチング処理によって除去することで、その電極の表面に位置合わせされた開口部を形成する。半導体基板の表面上にＡｌ等の金属を推積させ金属膜を形成する。最後に、半導体基板の表面の全面にボンディングパッドを形成する。
【０００７】
上記のように半導体素子を製造することにより、半導体チップにおける半導体素子のサイズに合わせて、そのある電極のためのボンディングパッドが占める部分のサイズも縮小化できる。
【特許文献１】特開２００６‐２７０１１２
【発明の開示】
【発明が解決しようとする課題】
【０００８】
パワー半導体素子として使われているシリコンの半導体素子は、ほとんど縦型構造であり、高電圧をかけたとしても、その電圧は半導体基板にかけられていた。したがって、半導体基板の表面に形成された電極に高電圧をかけることがなかったため、半導体表面での寄生容量の発生は、これまであまり問題視されなかった。
【０００９】
しかし、横型ＦＥＴのパワー半導体素子では、ソース電極、ゲート電極、及びドレイン電極の間には、数百ボルトの電圧がかけられる。そのような大きな電圧をかけた場合、電極間には大きな寄生容量が発生する。特許文献１に記載の半導体素子では、各電極に数百ボルトの電圧をかけた場合、電極間に大きな寄生容量が発生する。
【００１０】
寄生容量を小さくするためには、電極間に形成された絶縁層を厚くすれば良い。しかし、絶縁層を厚くすると、寄生容量は抑えられる一方で、絶縁層に開口部を形成する位置を調整するための精度が悪くなってしまうという問題がある。なぜなら、絶縁層が厚くなることにより、開口部を形成するためのアライメントのマークが見えにくくなるからである。そのため、電極間の絶縁性が低下し、歩留まりが悪くなるという問題がある。
【００１１】
位置を調整するための精度が悪くなる分だけ、電極のサイズを大きくすれば良いと考えられるが、それでは、半導体素子の全体のサイズが大きくなってしまうという問題点がある。
【００１２】
したがって、本発明は、電極間の寄生容量を低く抑えることができ、かつ、大型化を避けることができる半導体装置、その半導体装置の製造方法、及びその半導体装置を含むパワーモジュールを提供することである。
【課題を解決するための手段】
【００１３】
本発明の第１の局面に係る半導体装置は、主表面を有する半導体基板と、主表面の上に形成された電極と、主表面及び電極の上に形成され、電極の上部を露出するように形成された開口部を有する絶縁層と、絶縁層と、電極の、開口部によって露出された部分との上に形成された導電体層とを含む半導体装置である。開口部は、電極に接する位置から主表面と交差する方向に所定の高さまで延びる第１の壁面と、第１の壁面の上端から開口部の外側に向かって、主表面と略平行に延びる第２の壁面と、第２の壁面の外縁から絶縁層の表面に向かって延びる第３の壁面とを有する。
【００１４】
このような半導体装置では、電極の直上に形成される開口部の第１の壁面の高さは、絶縁層の高さより小さくて済む。そのため、この開口部を形成する際の位置合わせは正確に行える。一方で、絶縁層の高さはさらに高くなっているため、上記したような寄生容量の問題は緩和される。その結果、電極間の寄生容量を低く抑えることができ、かつ、大型化を避けることができる半導体装置を提供できる。
【００１５】
好ましくは、絶縁層は、主表面及び電極上に形成され、電極の上部を露出するように形成された開口部を有する第１の絶縁膜と、第１の絶縁膜上に形成され、第１の絶縁膜の表面の、開口部が形成された領域を含む領域を露出するように形成された開口部を有する第２の絶縁膜とを含み、第１の絶縁膜の開口部の内壁が第１の壁面を構成し、第１の絶縁膜の、第２の絶縁膜の開口部によって露出された上面が第２の壁面を構成し、第２の絶縁膜の開口部の内壁が第３の壁面を構成する。
【００１６】
より好ましくは、第１の絶縁膜の厚さは０．５μｍ以上であり、かつ、第２の絶縁膜の厚さは３以上、２０μｍ以下である。
【００１７】
さらに好ましくは、第１の絶縁膜及び第２の絶縁膜はいずれも、ポリイミドにより形成されている。
【００１８】
第１の絶縁膜は酸化膜により形成されていてもよい。
【００１９】
好ましくは、第２の絶縁膜はポリイミドにより形成されていてもよい。
【００２０】
より好ましくは、半導体基板は、ワイドバンドギャップ半導体からなる。
【００２１】
本発明の第２の局面に係るパワーモジュールは、上記したいずれかの半導体装置を含む。
【００２２】
本発明の第３の局面に係る半導体装置の製造方法は、主表面を有する半導体基板の主表面上に電極を形成するステップと、主表面及び電極の上に、電極の上部を露出する開口部が形成された絶縁層を形成するステップと、絶縁層と、電極の、開口部によって露出された部分との上に、導電体層を形成するステップとを含み、開口部は、電極に接する位置から主表面と交差する方向に所定の高さまで延びる第１の壁面と、第１の壁面の上端から開口部の外側に向かって、主表面と略平行に延びる第２の壁面と、第２の壁面の外縁から絶縁層の表面に向かって延びる第３の壁面とを有する。
【００２３】
このような半導体製造方法によれば、電極の直上に形成される開口部の第１の壁面の高さは、絶縁層の高さより小さくて済む。そのため、この開口部を形成する際の位置合わせは正確に行える。一方で、絶縁層の高さはさらに高くなっているため、上記したような寄生容量の問題は緩和される。その結果、電極間の寄生容量を低く抑えることができ、かつ、大型化を避けることができる半導体装置に製造方法を提供できる。
【００２４】
好ましくは、絶縁層を形成するステップは、主表面及び電極上に、電極の上部を露出するように形成された開口部を有する第１の絶縁膜を形成するステップと、第１の絶縁膜の上に、第１の絶縁膜の表面の、開口部が形成された領域を含む領域を露出するように形成された開口部を有する第２の絶縁膜を形成するステップとを含み、第１の絶縁膜の開口部の内壁が第１の壁面を構成し、第１の絶縁膜の、第２の絶縁膜の開口部によって露出された上面が第２の壁面を構成し、第２の絶縁膜の開口部の内壁が第３の壁面を構成する。
【００２５】
より好ましくは、第１の絶縁膜を形成するステップは、主表面及び電極上に、第１のポリイミド層を形成するステップと、第１のポリイミド層の電極上に、電極の上部を露出する開口部を形成するステップと、第１のポリイミド層を硬化するステップとを含む。
【００２６】
さらに好ましくは、第２の絶縁膜を形成するステップは、第１のポリイミド層及び開口部を介して露出された電極上に、第２のポリイミド層を形成するステップと、第２のポリイミド層の、第１のポリイミド層の開口部が形成された領域を含む領域からポリイミドを除去することにより、第２のポリイミド層の開口部を形成するステップとを含む。
【００２７】
第１の絶縁膜を形成するステップは、主表面及び電極上に、酸化膜を形成するステップと、酸化膜の、電極上の部分を除去することにより酸化膜に、電極の上面を露出させる開口部を形成するステップとを含んでもよい。
【００２８】
好ましくは、第２の絶縁膜を形成するステップは、酸化膜及び開口部を介して露出された電極上に、ポリイミド層を形成するステップと、ポリイミド層の、酸化膜の開口部が形成された領域を含む領域からポリイミドを除去することにより、ポリイミド層の開口部を形成するステップとを含む。
【発明の効果】
【００２９】
以上のように本発明によれば、電極の直上に形成される開口部の第１の壁面の高さは、絶縁層の高さより小さくて済む。そのため、この開口部を形成する際の位置合わせは正確に行なえる。一方で、絶縁層の高さはさらに高くなっているため、上記したような寄生容量の問題は緩和される。その結果、電極間の寄生容量を低く抑えることができ、かつ、大型化を避けることができる。
【発明を実施するための最良の形態】
【００３０】
以下の実施の形態の説明では、同一の部品には同一の参照番号を付してある。それらの機能及び名称も同一である。したがって、それらについての詳細な説明は繰返さない。
【００３１】
［第１の実施の形態］
図１は、本発明の第１の実施の形態に係る半導体装置１００の平面図である。図２は、半導体装置１００の上面に形成されているドレイン電極及び絶縁層（これらについては後述する。）を取去ったときの半導体装置１００の平面図である。図３は、半導体装置１００の、図１の一点鎖線３‐３における断面図である。
【００３２】
図１及び図３を参照して、本実施の形態に係る半導体装置１００は、表面及び裏面を有する、扁平な厚さ約１００μｍの略直方体形状の半導体基板である基板１０４と、基板１０４の表面の一部の領域１１０を除くほぼ全面に形成され、後述するスーパーセルを構成する電極群が形成されたスーパーセル電極層１４０と、スーパーセル電極層１４０の上に感光性のポリイミドにより形成された絶縁層１４２と、絶縁層１４２の上にＴｉ、Ｗにより形成された金属膜１４６とを含む。領域１１０は、基板１０４の表面の長方形の互いに対向する２組の２辺のうち、短い方の２辺の内の一方の辺１０８の中央に設けられている。この部分にはスーパーセル電極層１４０は形成されていない。
【００３３】
半導体装置１００はさらに、基板１０４の裏面に形成されたソースボンディングパッド１４４と、金属膜１４６の表面にＡｌにより形成されたドレインボンディングパッド１０２とを含む。
【００３４】
金属膜１４６は、絶縁層１４２に形成された開口部を介して各スーパーセル群の各スーパーセルのドレイン電極と接続されている。ソースボンディングパッド１４４は、基板１０４に形成されたソースバイアホール１５０によって各スーパーセルのソース電極と接続されている。電極層の外周部は各スーパーセルのゲート電極と接続されたゲート電極層となっている。長方形領域１１０上には、このゲート電極層と接続されたゲート電極が形成されており、その上にはゲートボンディングパッド１０６が形成されている。
【００３５】
図２を参照して、基板１０４の表面に形成されたスーパーセル電極層１４０は、以下に述べるように複数個のスーパーセル１２０Ａ，１２０Ｂ，１２０Ｃ，…を形成している。図２に示す例では、スーパーセル１２０Ａ，１２０Ｂ，１２０Ｃ，…の各々は基板１０４の表面積を６×１３＝７８分割したのとほぼ同じ面積を有する。この実施の形態では、これらスーパーセル１２０Ａ，１２０Ｂ，１２０Ｃ，…は全部で７４個あり、基板１０４の表面の長方形領域１１０を除く領域に規則正しく配置されている。
【００３６】
スーパーセル１２０Ａ，１２０Ｂ，１２０Ｃ，…はいずれも同じ構造を有する。以下の説明では、スーパーセル１２０Ａ，１２０Ｂ，１２０Ｃ，…を包括的にスーパーセル１２０と呼ぶ。
【００３７】
図４は、スーパーセル１２０の電極配置を示す平面図である。図５は、スーパーセル１２０の、図４の一点鎖線５‐５における断面図である。
【００３８】
図４及び図５を参照して、スーパーセル１２０は、互いに隙間なく、蜂の巣状になるように、規則正しく３列に配列された、各々が同形の六角形の複数個のセル１６０Ａ，１６０Ｂ，…を含む。ただし、これら３列のうち、中央の列の中央部分にはセルは配置されていない。
【００３９】
図６は、セル１６０の平面図である。図７、図８（Ａ）及び図８（Ｂ）は、それぞれ図６のＸ‐Ｘ線、Ｙ‐Ｙ線、及びＺ‐Ｚ線における断面図である。
【００４０】
図８（Ａ）及び（Ｂ）を参照して、基板１０４は、表面及び裏面を有する、ＳｉからなるＳｉ基板２３２と、Ｓｉ基板２３２の表面上でＧａＮをエピタキシャル成長させることによって形成されたＧａＮ層２３４と、ＧａＮ層２３４上にＡｌＧａＮをエピタキシャル成長させることによって形成されたＡｌＧａＮ層２３６とを含む。
【００４１】
Ｓｉ基板２３２の裏面には、ソースボンディングパッド１４４が形成される。
【００４２】
図６を参照して、各セル１６０は、正六角形のうち対向する一対の辺をその長さ方向に引き伸ばした外形を有する。セル１６０は、その外周部に沿って外形が六角形となるように一定の幅で帯状に形成された、Ｈｆ、Ａｌ、及びＡｕの合金からなるソース電極１８２と、ソース電極１８２の内部の基板表面に、ソース電極１８２と一定距離を隔てて所定の幅で帯状に形成された、Ｈｆ、Ａｌ、及びＡｕの合金からなるゲート電極１８４と、ゲート電極１８４の内部の基板表面に、ゲート電極１８４と間隔を隔てた島となるように形成された、ＷＮ及びＡｕの合金からなるドレイン電極１８０とを含む。ゲート電極１８４の外周及びドレイン電極１８０の外周はいずれもセル１６０の外周と似た六角形状となっている。ソース電極１８２は、基板表面を、ドレイン電極１８０及びゲート電極１８４が形成された素子形成領域とそれ以外の領域とに区分するように形成されている。
【００４３】
図６ではセル１６０が孤立して示されているが、実際には図４に示すようにセル１６０同士は互いに隣接して配置されている。したがって、セル１６０のソース電極１８２は隣接するセルのソース電極１８２と連続している。その結果、ソース電極１８２はスーパーセル１２０の表面に網の目のように形成されており、素子形成領域が互いに離隔して複数個形成されている。また、図４に示す中央列の中央部分には、セルに代えてソース電極部１５２が形成されており、全てのセルのソース電極１８２はこのソース電極部１５２に接続されている。また、スーパーセル１２０の表面の内、セル１６０が形成されている領域の外側には、セル１６０を囲むようにしてゲート電極層１５４が形成されており、ゲート電極層１５４は隣接するスーパーセルのゲート電極層１５４に接続されている。こうして、全てのスーパーセル１２０のゲート電極層１５４は、図１に示す領域１１０に形成されたゲート電極層に接続されている。なお、このソース電極部１５２の下部の基板には、基板裏面のソースボンディングパッド１４４とソース電極部１５２とを接続するためのソースバイアホール１５０が形成されている。
【００４４】
再び図６を参照して、セル１６０においては、上記したようにドレイン電極１８０、ゲート電極１８４及びソース電極１８２が同心に形成されている。一方、ドレイン電極１８０及びゲート電極１８４を、それぞれ図３に示す金属膜１４６及びゲートボンディングパッド１０６に接続する必要がある。本実施の形態では、以下のようにしてこの接続を行なっている。
【００４５】
まず、ゲート電極１８４の接続について図６及び図７を参照して説明する。本実施の形態では、各セル１６０の外周部のソース電極１８２について、その六角形の各辺の中央部分に図７に示すように不連続部分を形成している。その不連続部分に、セル内のゲート電極１８４からのゲート引出電極１８６を形成し、隣接するセルのゲート電極１８４同士をこのゲート引出電極１８６で接続する。ソース電極１８２の最も外側に配置されたセル１６０の、ソース電極１８２の外側境界に面した辺では、そのセルのゲート電極１８４はゲート引出電極１８６によってスーパーセル１２０の外側領域に形成されたゲート電極層１５４に接続される。
【００４６】
一方、セル１６０内のソース電極１８２は以下のようにして互いに接続される。すなわち、図７に示されるように、ゲート引出電極１８６上に絶縁膜１８８を形成し、この絶縁膜上に、ソース電極１８２同士を接続するための金属層１９０を形成する。セル１６０内の六角形の各辺の中央部においてこのような構造を形成することで、セル１６０内のゲート電極１８４が隣接するセル内のゲート電極と接続され、かつ、セル１６０内の全てのソース電極１８２が互いに接続されて、リング状のソース電極が形成される。
【００４７】
図８（Ａ）を参照して、セル１６０のドレイン電極１８０は、前述したとおり絶縁層１４２に形成された開口部によって金属膜１４６と接続される。本実施の形態のようなパワートランジスタでは、ドレイン−ソース間にかなり高い電圧がかかる。したがって、短絡を防ぐために図３に示す絶縁層１４２の厚さをかなり大きくしなければならない。絶縁層１４２の厚さが大きくなると、特にセル１６０を構成する各電極のサイズが小さい場合には、開口部を形成する際の位置決めを正確に行なうことが難しくなる。開口部形成のエッチング形成時の誤差も入れるとさらにこの開口部を形成する作業が困難になり、半導体装置の作製に支障を来たす。そこで、本実施の形態では、所定の作製方法でこの開口部を形成することにより、位置合わせの精度を高めるようにする。ただしその方法については後述することにし、ここでは、電極層上に形成される絶縁層と、その絶縁層を形成した結果として得られる開口部形状について説明する。
【００４８】
図８（Ｂ）を参照して、図６のＺ‐Ｚ線における断面図は、図８（Ａ）とほぼ同様であるが、ゲート電極１８４がゲート引出電極１８６により引き出されている点、及びゲート引出し電極１８６の上部に絶縁膜１８８及び金属層１９０がこの順で形成されている点が異なる。
【００４９】
本実施の形態に係るセル１６０では、開口部２２０は、絶縁層１４２の表面で広く、ドレイン電極１８０付近で狭くなっているが、底部ではその径は約３μｍである。さらにこの開口部２２０は、ドレイン電極１８０の部分から絶縁層１４２の表面に向かってその径を広げながら０．６μｍ程度の高さまで立上がる壁面２２２と、基板１０４の表面から０．６μｍの高さで基板１０４の表面に平行となった踊り場状の平坦面２２４と、この平坦面２２４から絶縁層１４２の表面に向かってその径を広げながら立ち上がる壁面２２６とを有する。すなわち開口部２２０は２段の階段状の壁面を有する。このような形状となっているのは、開口部２２０の形成方法に関連がある。形成については後述する。
【００５０】
再び図６を参照して、本実施の形態では、各セル１６０の長手方向に沿って互いに最も離れている頂点同士の距離Ｌは１００μｍである。この距離Ｌをセル１６０の長さと呼ぶ。セル１６０の、短手方向の距離Ｗは３０μｍである。この距離Ｗをセル１６０の幅と呼ぶ。セル１６０において、Ｙ‐Ｙ線上でのドレイン電極１８０の幅、ソース電極１８２の幅、ゲート電極１８４の幅、及びゲート電極１８４の外周からソース電極１８２の内周までの距離は、それぞれ５μｍ、３μｍ、２μｍ、及び６μｍである。図６のＹ‐Ｙ線上においてドレイン電極１８０の外周上の点から、ゲート電極１８４の内周までの距離は５μｍである。
【００５１】
（製造方法）
以下、セル１６０の製造方法について述べる。半導体装置１００を構成するセル１６０は全て同時に作製される。
【００５２】
先ず、Ｓｉ基板２３２の上に、ＧａＮをエピタキシャル成長させることによりＧａＮ層２３４を形成する。ＧａＮ層２３４の上に、ＡｌＧａＮをエピタキシャル成長させることによりＡｌＧａＮ層２３６を形成する。
【００５３】
基板１０４の表面に、フォトレジストが塗布される。その後、フォトマスクを用いた露光法、干渉露光法、又は電子ビーム露光法等によりドレイン電極１８０、ソース電極１８２、及びゲート電極１８４の平面パターンにしたがってフォトレジストの露光が行なわれる。適切な現像液を用いてフォトレジストを現像し、フォトレジストの不要部分を除去する。この結果、ドレイン電極１８０、ソース電極１８２、及びゲート電極１８４を形成するためのパターンが基板１０４の表面上に形成される。
【００５４】
図９（Ａ）は、基板１０４の表面のセル１６０が形成される部分の平面図であり、図９（Ｂ）及び図９（Ｃ）はそれぞれ、図９（Ａ）の一点鎖線Ｙ‐Ｙ及びＺ‐Ｚにおける断面図である。以後の図１０〜図１２についても同様である。
【００５５】
図９（Ａ）〜（Ｃ）を参照して、基板１０４の表面に形成されたフォトレジストパターンをマスクとするスパッタ法を用いて、ドレイン電極１８０及びソース電極１８２の部分にＨｆ、Ａｌ、Ｈｆ、及びＡｕの順に金属をそれぞれ１０ｎｍ、１００ｎｍ、３５ｎｍ、及び２４０ｎｍの厚さになる様に堆積させた後、リフトオフ法によりフォトレジストを除去し、窒素雰囲気中にて、８００℃で１分間の熱処理を行なう。これにより、金属同士を合金化して、ドレイン電極１８０及びソース電極１８２が形成される。
【００５６】
図１０（Ａ）〜（Ｃ）を参照して、スパッタ法を用いて、スパッタ法により、ＷＮ及びＡｕの順に金属を、それぞれ５０ｎｍ 、２４０ｎｍの厚さになる様に堆積させ、リフトオフ法によりゲート電極１８４及びゲート引出電極１８６を形成する。
【００５７】
図１１（Ａ）〜（Ｃ）を参照して、ゲート引出電極１８６の各々の近傍において、ゲート引出電極１８６及びその両側のソース電極１８２の端部を覆うように絶縁膜１８８を形成する。
【００５８】
図１２（Ａ）〜（Ｃ）を参照して、ゲート引出電極１８６の各々の近傍において、絶縁膜１８８上に、ゲート引出電極１８６の両側のソース電極１８２の端部を接続するように金属層１９０を形成する。
【００５９】
以上でセル１６０のドレイン電極１８０、ソース電極１８２、ゲート電極１８４及びゲート引出電極１８６が完成する。
【００６０】
図１３（Ａ）及び（Ｂ）は、図１２の後のセル１６０の製造工程を示す図である。図１３（Ａ）は図９の一点鎖線Ｘ‐Ｘに相当する位置での断面図であり、図１３（Ｂ）は図１０の、一点鎖線Ｙ‐Ｙに相当する位置での断面図である。図１４〜図１７についても同様である。
【００６１】
図１３（Ａ）及び（Ｂ）を参照して、図１２までの工程で作製された各セルの電極上を含む基板１０４の表面全体に、基板１０４の表面からの高さが均等に０．６μｍになるように、感光性のポリイミドからなる第１の絶縁膜２３８を形成する。第１の絶縁膜２３８の表面のうち、ドレイン電極１８０の表面に臨む領域に、所定のパターンにしたがって紫外線を露光する。
【００６２】
図１４（Ａ）及び（Ｂ）を参照して、適切な現像液を用いて第１の絶縁膜２３８を現像することにより、第１の絶縁膜２３８の表面のうち、紫外線が露光された部分に開口部２３０が形成される。図１４（Ａ）及び（Ｂ）に示される開口部２３０は連続したものである。第１の絶縁膜２３８にベークを施すことにより、第１の絶縁膜２３８を硬化させる。
【００６３】
図１５（Ａ）及び（Ｂ）を参照して、さらに、基板１０４の表面上の全領域に、基板１０４の表面からの高さが均等に１０μｍになるように、感光性のポリイミドからなる第２の絶縁膜２４０が形成される。この場合に利用されるポリイミドには、第１の絶縁膜２３８を形成したときのポリイミドの粘度よりも高い粘度を持つものが使用される。逆に言えば第１の絶縁膜２３８を形成するときのポリイミドの粘度を低くすることで、第１の絶縁膜２３８の表面を平坦に、かつ厚さを小さくすることができる。第１の絶縁膜２３８の厚さが小さいため、開口部２３０を精度よくドレイン電極１８０の上部に形成することができる。
【００６４】
第２の絶縁膜２４０の表面のうち、第１の絶縁膜２３８に形成された開口部２３０に臨む領域に、所定のパターンにしたがって紫外線を露光する。
【００６５】
図１６（Ａ）及び（Ｂ）を参照して、適切な現像液を用いて第２の絶縁膜２４０を現像することにより、第２の絶縁膜２４０の表面のうち、紫外線が露光された部分に開口部２２０が形成される。絶縁層１４２に平坦面２２４が形成されるのは、上のような製造工程を経て形成されるためである。第２の絶縁膜２４０にベークを施すことにより、第２の絶縁膜２４０を硬化させる。
【００６６】
図１７（Ａ）及び（Ｂ）を参照して、さらに、スパッタ法を用いて基板１０４の表面上に、開口部２２０及び開口部２３０の内部を含む全領域においてＴｉ及びＷの順に金属を堆積させ、金属膜１４６を形成する。金属膜１４６は開口部２３０の底部においてドレイン電極１８０と接触して形成される。その結果、各セルのドレイン電極１８０が金属膜１４６と接続される。
【００６７】
図示しないが、最後に基板１０４の表面の全面にドレインボンディングパッド１０２をスパッタ法により形成する。
【００６８】
（本実施の形態の効果）
この様に、本実施の形態に係る半導体装置１００の製造工程において、第１の絶縁膜２３８の上に、第２の絶縁膜２４０を形成することにより、従来と比較して、各電極の上に形成される絶縁層を厚くすることができ、基板１０４の表面と、金属膜１４６との間の距離を大きくすることができる。したがって、各電極に数百ボルトの大きな電圧をかけたとしても、ゲート電極１８４及びソース電極１８２と、金属膜１４６との間に生じる寄生容量を小さくすることができる。
【００６９】
また、半導体装置１００の製造工程において、基板１０４及び各電極の上に第１の絶縁膜２３８が形成され、第１の絶縁膜は、エッチング除去される。その工程によって、第１の絶縁膜２３８は、ドレイン電極１８０の表面を露出するように、精度良くエッチング除去することができ、基板１０４上のドレイン電極１８０が占める面積を小さくすることができる。ドレイン電極１８０の面積を小さくすることにより、基板１０４の表面のサイズも小さくすることができ、半導体装置１００のサイズも小さくすることができる。
【００７０】
第１の絶縁膜２３８及び第２の絶縁膜２４０は、共にポリイミドなので、上記したような比較的厚い絶縁層の形成を容易に行なうことができる。
【００７１】
ポリイミドの比誘電率はおよそ３であり、比誘電率の値が小さいことから、寄生容量を小さくするのに効果がある。
【００７２】
また、ポリイミドは、絶縁破壊電界が大きく、電極間に高い電圧をかけたとしても、各電極間の絶縁性に優れている。
【００７３】
さらに、ポリイミドは、基板１０４上に形成される場合、その表面を基板１０４の表面と略平行にして形成するのが容易であるという性質がある。したがって、金属膜１４６の上にドレインボンディングパッド１０２を形成した場合、そのボンディングパッドとボンディングワイヤとの密着性が良くなり、ボンディングを行ないやすくなる。
【００７４】
（本実施の形態の変形例）
上記した実施の形態では、基板１０４の表面から第１の絶縁膜２３８の表面まで高さは、均等に０．６μｍとなるように、第１の絶縁膜２３８は形成されていた。また、基板１０４の表面からの第２の絶縁膜２４０の高さは、均等に１０μｍとなるように、第２の絶縁膜２４０は形成されていた。しかし、本発明はそのような実施の形態には限定されず、用途に応じてこれらの高さを変化させてもよいことはいうまでもない。
【００７５】
例えば、基板１０４の表面からの第１の絶縁膜２３８の高さは０．５μｍ以上であり、かつ、基板１０４の表面からの第２の絶縁膜２４０の高さは、３〜２０μｍ程度であれば良い。
【００７６】
第１の絶縁膜２３８の高さを０．５μｍ以上にすることによって、第２の絶縁膜２４０に開口部を形成する位置が大きくずれたとしても、以下に説明するように安定した半導体装置を製造することができるからである。すなわち、第２の絶縁膜２４０に開口部を形成する位置が大きくずれてしまった場合、金属膜１４６がドレイン電極１８０の表面の外側にはみ出してしまい、そのはみ出した部分で絶縁破壊が起こることが考えられる。しかし、第１の絶縁膜２３８の高さを０．５μｍ以上とすることで、金属膜１４６がドレイン電極１８０の表面からはみ出したとしても、そのはみ出た部分と基板１０４の表面との間に存在する第１の絶縁膜２３８によって、十分な絶縁性を保つことができる。
【００７７】
また、基板１０４の表面からの第２の絶縁膜２４０の高さを３〜２０μｍにすることによって、各電極間の寄生容量を小さくすることができる。また、ボンディングパッドへの衝撃による、半導体素子として動作する部分へのダメージを小さくすることができる。
【００７８】
［第２の実施の形態］
第２の実施の形態に係る半導体装置は、第１の実施の形態に係る半導体装置１００とほぼ同様の構成であるが、第１の実施の形態での絶縁層１４２に代えて、シリコン酸化膜及び感光性のポリイミドからなる絶縁層３０２を含む点で、第１の実施の形態に係るセル１６０と異なるセル３００を含む点において異なる。
【００７９】
図１８は、第２の実施の形態に係る半導体装置のスーパーセルを構成するセル３００の平面図である。図１９（Ａ）及び（Ｂ）はそれぞれ、図１８のＸ‐Ｘ線、及びＹ‐Ｙ線に沿う断面図である。この実施の形態においても、セル３００の各電極は第１の実施の形態と同様、基板１０４の表面上に形成されている。半導体装置１００を構成するスーパーセルの配置、及びスーパーセルを構成するセル３００の配置も第１の実施の形態の場合と同様である。
【００８０】
図１８、並びに図１９（Ａ）及び（Ｂ）を参照して、基板１０４の表面に形成されているドレイン電極１８０、ゲート電極１８４、ソース電極１８２、絶縁膜１８８、及び金属層１９０の配置は、第１の実施の形態の場合と同様である。図１９（Ａ）及び図１９（Ｂ）を参照して、セル３００はさらに、絶縁層１４２、金属膜１４６、及びドレインボンディングパッド１０２とそれぞれ同様の形状に形成された絶縁膜３０２、金属膜３０８、及びドレインボンディングパッド（図示せず）とを含む。
【００８１】
本実施の形態では、絶縁層３０２に、第１の実施の形態で述べた開口部２２０と同様の形状の開口部３１０が形成される。
【００８２】
（製造工程）
以下、図２０〜図２３を参照して、セル３００の製造方法について述べる。
【００８３】
基板１０４、ドレイン電極１８０、ゲート電極１８４、ソース電極１８２、絶縁膜１８８、及び金属層１９０の形成方法は、第１の実施の形態において、図９〜１２を用いて述べた方法と同様である。
【００８４】
図２０（Ａ）及び（Ｂ）は、セル３００の製造方法を工程順に示す図であり、それぞれ図１８に示す一点鎖線Ｙ‐Ｙ及びＺ‐Ｚに相当する位置での断面図である。図２１〜２３についても同様である。
【００８５】
図２０（Ａ）及び（Ｂ）を参照して、各セルの電極上を含む基板１０４の表面全体に、基板１０４の表面からの高さが均等に０．６μｍになるように、シリコン酸化膜からなる第１の絶縁膜３２２を積層し、第１の絶縁膜３２２の上にレジスト膜３２０を塗布する。レジスト膜３２０の表面のうち、ドレイン電極１８０の表面に臨む領域に、所定のパターンにしたがって紫外線を露光する。
【００８６】
図２１（Ａ）及び（Ｂ）を参照して、適切な現像液を用いてレジスト膜３２０を現像し、レジスト膜３２０の不要部分を除去する。レジスト膜３２０の表面のうち紫外線が露光された部分に開口部３３０が形成される。
【００８７】
図２２（Ａ）及び（Ｂ）を参照して、第１の絶縁膜３２２の表面のうち、ドレイン電極１８０の表面に臨む領域から、ドレイン電極１８０の上面に位置合わせされた開口部３３２を、バッファードフッ酸でウェットエッチングすることにより除去する。
【００８８】
図２３（Ａ）及び（Ｂ）を参照して、レジスト膜３２０を除去する。
【００８９】
その後、本実施の形態に係る第２の絶縁膜、開口部３１０、及び金属膜３０８、及び本実施の形態に係るドレインボンディングパッドが、第１の実施の形態における第２の絶縁膜２４０、開口部２２０、金属膜１４６、及びドレインボンディングパッド１０２と同様にして形成される。
【００９０】
（本実施の形態の効果）
本実施の形態に係るセル３００は、第１の実施の形態に係るセル１６０とは、基板１０４及び各電極の上にポリイミドを形成するか、又はシリコン酸化膜を形成するかという点でのみ異なっており、その他の点では同一である。したがって、第１の実施の形態に係る半導体装置１００と同様、本実施の形態に係る半導体装置も、従来と比較して、各電極の上に形成される絶縁層を厚くすることができる。その結果、各電極に数百ボルトの大きな電圧をかけたとしても、ゲート電極１８４及びソース電極１８２と、金属膜３０８との間に生じる寄生容量を小さくすることができる。
【００９１】
また、本実施の形態に係る半導体装置の製造工程において、第１の絶縁膜３２２は、ドレイン電極１８０の表面を露出するように精度良くエッチング除去される。したがって、基板１０４上のドレイン電極１８０が占める面積を小さくすることができる。ドレイン電極１８０の面積を小さくすることにより、基板１０４の表面のサイズも小さくすることができ、本実施の形態に係る半導体装置のサイズも小さくすることができる。
【００９２】
（本実施の形態の変形例）
上記した実施の形態では、基板１０４の表面から第１の絶縁膜３２２の表面までの高さは、均等に０．６μｍとなるように、第１の絶縁膜３２２は形成されていた。しかし、本発明はそのような実施の形態には限定されず、用途に応じてこの高さを変化させてもよいことはいうまでもない。
【００９３】
例えば、基板１０４の表面からの第１の絶縁膜３２２の高さは０．５μｍ以上であり、かつ、基板１０４の表面からの、本実施の形態に係る第２の絶縁膜の高さは、３〜２０μｍ程度であっても良い。
【００９４】
上記した本実施の形態では、基板１０４並びに、ドレイン電極１８０、ゲート電極１８４、及びソース電極１８２の上には、シリコン酸化膜からなる第１の絶縁膜２３８が形成されていた。しかし、本発明はそのような実施の形態には限定されず、基板１０４及び各電極の上に形成される第１の絶縁膜２３８は、シリコン酸化膜の他に、シリコン窒化膜であっても良い。
【００９５】
［第１及び第２の実施の形態の変形例］
上記した第１及び第２の実施の形態では、セル１６０及びセル３００の平面形状は六角形状である。しかし、本発明はそのような実施の形態には限定されず、各セルの平面形状はどのようなものであってもよい。ただし、基板表面を効率的に使用するためには、セル間に使用されない領域が生じないほうがよい。したがって、効率の点からいうとセルを多角形状にすることが望ましい。その場合でも、例えばセルを三角形とすると、角部分に電界集中が生じ、デバイスが故障するおそれがある。電界集中を避けるためには、セル形状をなるべく円に近いものとすることがよく、その点では三角形より正方形が好ましく、正方形よりも六角形の方が好ましい。
【００９６】
ただし、効率だけを考えずに電界集中を避けることを重視するのであれば、セル形状を略円形又は略楕円形としてもよい。こうした場合にドレイン引出線をどのような位置に設ければよいかは当業者には明らかであろう。
【００９７】
図６及び図１８を参照して、上記した第１及び第２の実施の形態では、各セルの長さＬは１００μｍ、である。この距離Ｌをセルの長さと呼ぶ。セルの、幅Ｗは３０μｍ、ドレイン電極１８０の幅は５μｍ、ソース電極１８２の幅は３μｍ、ゲート電極１８４の幅は２μｍ、及びゲート電極１８４の外周からソース電極１８２の内周までの距離は６μｍ、ドレイン電極１８０の外周から、ゲート電極１８４の内周までの距離は５μｍであった。しかし、本発明はそのような実施の形態には限定されず、用途に応じてこれらの長さを変化させてもよいことはいうまでもない。
【００９８】
上記した実施の形態では、ドレイン電極１８０、ソース電極１８２、及びゲート電極１８４は、ＡｌＧａＮ層２３６の上に形成されていた。しかし、本発明はそのような実施の形態には限定されず、そのバンドギャップが１．１ｅＶより大きい半導体であれば、どのような半導体の上に各電極が形成されていても良い。
【００９９】
以後、バンドギャップが１．１ｅＶより大きい半導体を、「ワイドバンドギャップ半導体」と呼ぶ。
【０１００】
ワイドバンドギャップ半導体として、ＡｌＧａＮの他に、ＧａＮ、シリコンカーバイド、ダイアモンド、及びＡｌＮ等がある。ＧａＮ、シリコンカーバイド、ダイアモンド、及びＡｌＮのバンドギャップは、それぞれ３．４ｅＶ、３．３ｅＶ、５．５ｅＶ、及び６．２ｅＶである。
【０１０１】
各電極を形成するための基板をワイドバンドギャップ半導体とすることで、半導体素子のサイズを小さくできる。なぜなら、ワイドバンドギャップ半導体は絶縁破壊電界が大きく、シリコン基板と比較すると、ソース電極とドレイン電極との間の距離及びゲート電極とドレイン電極との間の距離を小さくすることが可能であるからである。このことから、ドレイン電極１８０の上に形成される金属膜１４６の大きさは、各電極間の距離と比較すると相対的に大きくなる。したがって、半導体素子の全体のサイズの低減に大きな効果が得られる。
【０１０２】
さらに、各電極を形成するための基板の表面のうちゲート電極１８４とドレイン電極１８０との間に誘電膜を形成してもよい。そうすることによって、さらに半導体素子を小型化できる。
【０１０３】
上記した実施の形態では、基板１０４の表面の中央から外周にかけて順番に、ドレイン電極、ゲート電極及びソース電極が形成されていた。しかし、本発明はそのような実施の形態には限定されず、各電極をこれとは反対の順番で形成しても良い。その場合には、ソース電極は基板表面の絶縁体に形成された開口部を介してボンディングパッドに接続され、ドレイン電極は基板に形成されたバイアホールを介して基板裏面に形成されたドレインボンディングパッドに接続されることになる。
【０１０４】
［半導体装置を用いたパワーモジュール］
図２４（Ａ）は、第１の実施の形態に係る半導体装置１００を用いたパワーモジュール３５０の断面構造を示す図である。図２４（Ａ）を参照して、パワーモジュール３５０は、その表面に形成された凹部３６６を有する樹脂ケース３５２と、樹脂ケース３５２の表面並びに凹部３６６の側面及び底面に沿って、互いに離隔して形成された、金属配線３５４、３６２、３６０、３５８、及び３５６とを含む。
【０１０５】
金属配線３５４及び３５６は、樹脂ケース３５２の表面のうち、それぞれ一方の端部及び他方の端部から、凹部３６６の側面に沿って底面にまで形成されている。金属配線３６２、３６４、及び３５８は、金属配線３５４のうち凹部３６６の底面に形成された箇所の近傍から、金属配線３５６のうち凹部３６６の底面に形成された箇所の近傍まで、凹部３６６の底面に沿って、この順番で形成されている。
【０１０６】
パワーモジュール３５０はさらに、金属配線３５８の上に設置された、第１の実施の形態に係る半導体装置１００と、金属配線３６０の上に設置された、制御用ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）３６４とを含む。
【０１０７】
半導体装置１００は、金属配線３５８の表面が、半導体装置１００のソースボンディングパッド１４４に面するように、金属配線３５８に設置されている。
【０１０８】
パワーモジュール３５０はさらに、半導体装置１００のドレインボンディングパッド１０２と、金属配線３５４のうち凹部に形成された箇所とを接続するためのワイヤ３６８、金属配線３５８と、金属配線３５６のうち凹部３６６の底面に形成された箇所とを接続するためのワイヤ３７６、半導体装置１００のゲートボンディングパッド１０６と、制御用ＩＣ３６４の第１の端子とを接続するためのワイヤ３７８、金属配線３６２と制御用ＩＣの第２の端子とを接続するためのワイヤ３８０、及び金属配線３６２に接続され、ケース３５２の表面まで引出されるように形成された金属配線３７０を含む。
【０１０９】
パワーモジュール３５０はさらに、凹部３６６を充填する封止用樹脂３７２と、封止用樹脂３７２が外部に露出しないように、封止用樹脂３７２を覆うように形成された蓋３７４とを含む。
【０１１０】
第１の実施の形態に係る半導体装置１００は、従来と比較して、そのサイズを小さくすることができることは、既に述べたとおりである。上記したように、パワーモジュール３５０に半導体装置１００を備えることにより、パワーモジュール３５０のサイズも小さくすることができる。
【０１１１】
上記した例では、各ワイヤは図２４（Ａ）に示すように配線されていた。しかし、本発明はそのような実施の形態には限定されず、各ワイヤの配線構造を以下に述べるようにしてもよい。
【０１１２】
図２４（Ｂ）は、パワーモジュール３５０のワイヤの配線構造を変化させた場合でのパワーモジュール３９０を示す図である。図２４（Ｂ）を参照して、パワーモジュール３９０は、上記したパワーモジュール３５０とほぼ同様であるが、ワイヤ３７６に代えて、半導体装置１００のドレインボンディングパッド１０２と、金属配線３５６のうち凹部３６６の底面に形成された箇所とを接続するためのワイヤ３９６を含む点と、ワイヤ３６８に代えて、金属配線３５８と、金属配線３５４のうち凹部３６６の底面に形成された箇所とを接続するためのワイヤ４００を含む点とにおいて、第３の実施の形態に係るパワーモジュール３５０と異なる。
【０１１３】
上記した実施の形態では、パワーモジュール３５０は、第１の実施の形態に係る半導体装置１００を含んでいた。しかし、本発明はそのような実施の形態に限定されず、パワーモジュール３５０は、半導体装置１００の代わりに、第２の実施の形態に係る半導体装置を含んでも良い。
【０１１４】
今回開示された実施の形態は単に例示であって、本発明が上記した実施の形態のみに制限されるわけではない。本発明の範囲は、発明の詳細な説明の記載を参酌した上で、特許請求の範囲の各請求項によって示され、そこに記載された文言と均等の意味及び範囲内での全ての変更を含む。
【図面の簡単な説明】
【０１１５】
【図１】第１の実施の形態に係る半導体装置１００の平面図である。
【図２】第１の実施の形態に係る半導体装置１００の、スーパーセル１２０の電極構造を示す平面図である。
【図３】第１の実施の形態に係る半導体装置１００の断面図である。
【図４】図１に示すスーパーセル１２０の平面図である。
【図５】図４に示すスーパーセル１２０の断面図である。
【図６】図４に示すセル１６０の平面図である。
【図７】図６のセル１６０のＸ‐Ｘ線に沿う断面図である。
【図８】図６のセル１６０のＹ‐Ｙ線及びＺ‐Ｚ線に沿う断面図である。
【図９】セル１６０の製造工程を示す平面図及び断面図である。
【図１０】セル１６０の製造工程を示す平面図及び断面図である。
【図１１】セル１６０の製造工程を示す平面図及び断面図である。
【図１２】セル１６０の製造工程を示す平面図及び断面図である。
【図１３】セル１６０の製造工程を示す断面図である。
【図１４】セル１６０の製造工程を示す断面図である。
【図１５】セル１６０の製造工程を示す断面図である。
【図１６】セル１６０の製造工程を示す断面図である。
【図１７】セル１６０の製造工程を示す断面図である。
【図１８】第２の実施の形態に係るセル３００の電極構造の断面図である。
【図１９】図１８のセル３００のＹ‐Ｙ線及びＺ‐Ｚ線に沿う断面図である。
【図２０】セル３００の製造工程を示す断面図である。
【図２１】セル３００の製造工程を示す断面図である。
【図２２】セル３００の製造工程を示す断面図である。
【図２３】セル３００の製造工程を示す断面図である。
【図２４】第３の実施の形態に係るパワーモジュール３５０の断面図である。
【符号の説明】
【０１１６】
１００ 半導体装置
１０２，３０８ ドレインボンディングパッド
１０４ 基板
１０６ ゲートボンディングパッド
１２０（１２０Ａ，１２０Ｂ，１２０Ｃ，１２０Ｄ） スーパーセル
１４０ スーパーセル電極層
１４２，３０２ 絶縁層
１４４ ソースボンディングパッド
１４６，３０８ 金属膜
１５０ ソースバイアホール
１５２ ソース電極部
１５４，１８４ ゲート電極
１６０（１６０Ａ，１６０Ｂ，１６０Ｃ，１６０Ｄ），３００ セル
１８０ ドレイン電極
１８２ ソース電極
１８６ ゲート引出電極
１８８ 絶縁膜
１９０ 金属層
２３２ Ｓｉ基板
２３４ ＧａＮ層
２３６ ＡｌＧａＮ層
２３８，３２２ 第１の絶縁膜
２４０ 第２の絶縁膜
３５０ パワーモジュール
【特許請求の範囲】
【請求項１】
主表面を有する半導体基板と、
前記主表面の上に形成された電極と、
前記主表面及び前記電極の上に形成され、前記電極の上部を露出するように形成された開口部を有する絶縁層と、
前記絶縁層と、前記電極の、前記開口部によって露出された部分との上に形成された導電体層とを含む半導体装置であって、
前記開口部は、
前記電極に接する位置から前記主表面と交差する方向に所定の高さまで延びる第１の壁面と、
前記第１の壁面の上端から前記開口部の外側に向かって、前記主表面と略平行に延びる第２の壁面と、
前記第２の壁面の外縁から前記絶縁層の表面に向かって延びる第３の壁面とを有する、半導体装置。
【請求項２】
前記絶縁層は、
前記主表面及び前記電極上に形成され、前記電極の上部を露出するように形成された開口部を有する第１の絶縁膜と、
前記第１の絶縁膜上に形成され、前記第１の絶縁膜の表面の、前記開口部が形成された領域を含む領域を露出するように形成された開口部を有する第２の絶縁膜とを含み、
前記第１の絶縁膜の前記開口部の内壁が前記第１の壁面を構成し、
前記第１の絶縁膜の、前記第２の絶縁膜の前記開口部によって露出された上面が前記第２の壁面を構成し、
前記第２の絶縁膜の前記開口部の内壁が前記第３の壁面を構成する、請求項１に記載の半導体装置。
【請求項３】
前記第１の絶縁膜の厚さは０．５μｍ以上であり、かつ、前記第２の絶縁膜の厚さは３以上、２０μｍ以下である、請求項２に記載の半導体装置。
【請求項４】
前記第１の絶縁膜及び前記第２の絶縁膜はいずれも、ポリイミドにより形成されている、請求項２又は請求項３に記載の半導体装置。
【請求項５】
前記第１の絶縁膜は酸化膜により形成されている、請求項２又は請求項３に記載の半導体装置。
【請求項６】
前記第２の絶縁膜はポリイミドにより形成されている、請求項５に記載の半導体装置。
【請求項７】
前記半導体基板は、ワイドバンドギャップ半導体からなる、請求項１〜請求項６のいずれかに記載の半導体装置。
【請求項８】
請求項１〜請求項７のいずれかに記載の半導体装置を含む、パワーモジュール。
【請求項９】
主表面を有する半導体基板の前記主表面上に電極を形成するステップと、
前記主表面及び前記電極の上に、前記電極の上部を露出する開口部が形成された絶縁層を形成するステップと、
前記絶縁層と、前記電極の、前記開口部によって露出された部分との上に、導電体層を形成するステップとを含み、
前記開口部は、
前記電極に接する位置から前記主表面と交差する方向に所定の高さまで延びる第１の壁面と、
前記第１の壁面の上端から前記開口部の外側に向かって、前記主表面と略平行に延びる第２の壁面と、
前記第２の壁面の外縁から前記絶縁層の表面に向かって延びる第３の壁面とを有する、半導体装置の製造方法。
【請求項１０】
前記絶縁層を形成するステップは、
前記主表面及び前記電極上に、前記電極の上部を露出するように形成された開口部を有する第１の絶縁膜を形成するステップと、
前記第１の絶縁膜の上に、前記第１の絶縁膜の表面の、前記開口部が形成された領域を含む領域を露出するように形成された開口部を有する第２の絶縁膜を形成するステップとを含み、
前記第１の絶縁膜の前記開口部の内壁が前記第１の壁面を構成し、
前記第１の絶縁膜の、前記第２の絶縁膜の前記開口部によって露出された上面が前記第２の壁面を構成し、
前記第２の絶縁膜の前記開口部の内壁が前記第３の壁面を構成する、請求項９に記載の半導体装置の製造方法。
【請求項１１】
前記第１の絶縁膜を形成するステップは、
前記主表面及び前記電極上に、第１のポリイミド層を形成するステップと、
前記第１のポリイミド層の前記電極上に、前記電極の上部を露出する前記開口部を形成するステップと、
前記第１のポリイミド層を硬化するステップとを含む、請求項１０に記載の半導体装置の製造方法。
【請求項１２】
前記第２の絶縁膜を形成するステップは、
前記第１のポリイミド層及び前記開口部を介して露出された前記電極上に、第２のポリイミド層を形成するステップと、
前記第２のポリイミド層の、前記第１のポリイミド層の前記開口部が形成された領域を含む領域からポリイミドを除去することにより、前記第２のポリイミド層の前記開口部を形成するステップとを含む、請求項１１に記載の半導体装置の製造方法。
【請求項１３】
前記第１の絶縁膜を形成するステップは、
前記主表面及び前記電極上に、酸化膜を形成するステップと、
前記酸化膜の、前記電極上の部分を除去することにより前記酸化膜に、前記電極の上面を露出させる開口部を形成するステップとを含む、請求項１０に記載の半導体装置の製造方法。
【請求項１４】
前記第２の絶縁膜を形成するステップは、
前記酸化膜及び前記開口部を介して露出された前記電極上に、ポリイミド層を形成するステップと、
前記ポリイミド層の、前記酸化膜の前記開口部が形成された領域を含む領域からポリイミドを除去することにより、前記ポリイミド層の前記開口部を形成するステップとを含む、請求項１３に記載の半導体装置の製造方法。
【請求項１】
主表面を有する半導体基板と、
前記主表面の上に形成された電極と、
前記主表面及び前記電極の上に形成され、前記電極の上部を露出するように形成された開口部を有する絶縁層と、
前記絶縁層と、前記電極の、前記開口部によって露出された部分との上に形成された導電体層とを含む半導体装置であって、
前記開口部は、
前記電極に接する位置から前記主表面と交差する方向に所定の高さまで延びる第１の壁面と、
前記第１の壁面の上端から前記開口部の外側に向かって、前記主表面と略平行に延びる第２の壁面と、
前記第２の壁面の外縁から前記絶縁層の表面に向かって延びる第３の壁面とを有する、半導体装置。
【請求項２】
前記絶縁層は、
前記主表面及び前記電極上に形成され、前記電極の上部を露出するように形成された開口部を有する第１の絶縁膜と、
前記第１の絶縁膜上に形成され、前記第１の絶縁膜の表面の、前記開口部が形成された領域を含む領域を露出するように形成された開口部を有する第２の絶縁膜とを含み、
前記第１の絶縁膜の前記開口部の内壁が前記第１の壁面を構成し、
前記第１の絶縁膜の、前記第２の絶縁膜の前記開口部によって露出された上面が前記第２の壁面を構成し、
前記第２の絶縁膜の前記開口部の内壁が前記第３の壁面を構成する、請求項１に記載の半導体装置。
【請求項３】
前記第１の絶縁膜の厚さは０．５μｍ以上であり、かつ、前記第２の絶縁膜の厚さは３以上、２０μｍ以下である、請求項２に記載の半導体装置。
【請求項４】
前記第１の絶縁膜及び前記第２の絶縁膜はいずれも、ポリイミドにより形成されている、請求項２又は請求項３に記載の半導体装置。
【請求項５】
前記第１の絶縁膜は酸化膜により形成されている、請求項２又は請求項３に記載の半導体装置。
【請求項６】
前記第２の絶縁膜はポリイミドにより形成されている、請求項５に記載の半導体装置。
【請求項７】
前記半導体基板は、ワイドバンドギャップ半導体からなる、請求項１〜請求項６のいずれかに記載の半導体装置。
【請求項８】
請求項１〜請求項７のいずれかに記載の半導体装置を含む、パワーモジュール。
【請求項９】
主表面を有する半導体基板の前記主表面上に電極を形成するステップと、
前記主表面及び前記電極の上に、前記電極の上部を露出する開口部が形成された絶縁層を形成するステップと、
前記絶縁層と、前記電極の、前記開口部によって露出された部分との上に、導電体層を形成するステップとを含み、
前記開口部は、
前記電極に接する位置から前記主表面と交差する方向に所定の高さまで延びる第１の壁面と、
前記第１の壁面の上端から前記開口部の外側に向かって、前記主表面と略平行に延びる第２の壁面と、
前記第２の壁面の外縁から前記絶縁層の表面に向かって延びる第３の壁面とを有する、半導体装置の製造方法。
【請求項１０】
前記絶縁層を形成するステップは、
前記主表面及び前記電極上に、前記電極の上部を露出するように形成された開口部を有する第１の絶縁膜を形成するステップと、
前記第１の絶縁膜の上に、前記第１の絶縁膜の表面の、前記開口部が形成された領域を含む領域を露出するように形成された開口部を有する第２の絶縁膜を形成するステップとを含み、
前記第１の絶縁膜の前記開口部の内壁が前記第１の壁面を構成し、
前記第１の絶縁膜の、前記第２の絶縁膜の前記開口部によって露出された上面が前記第２の壁面を構成し、
前記第２の絶縁膜の前記開口部の内壁が前記第３の壁面を構成する、請求項９に記載の半導体装置の製造方法。
【請求項１１】
前記第１の絶縁膜を形成するステップは、
前記主表面及び前記電極上に、第１のポリイミド層を形成するステップと、
前記第１のポリイミド層の前記電極上に、前記電極の上部を露出する前記開口部を形成するステップと、
前記第１のポリイミド層を硬化するステップとを含む、請求項１０に記載の半導体装置の製造方法。
【請求項１２】
前記第２の絶縁膜を形成するステップは、
前記第１のポリイミド層及び前記開口部を介して露出された前記電極上に、第２のポリイミド層を形成するステップと、
前記第２のポリイミド層の、前記第１のポリイミド層の前記開口部が形成された領域を含む領域からポリイミドを除去することにより、前記第２のポリイミド層の前記開口部を形成するステップとを含む、請求項１１に記載の半導体装置の製造方法。
【請求項１３】
前記第１の絶縁膜を形成するステップは、
前記主表面及び前記電極上に、酸化膜を形成するステップと、
前記酸化膜の、前記電極上の部分を除去することにより前記酸化膜に、前記電極の上面を露出させる開口部を形成するステップとを含む、請求項１０に記載の半導体装置の製造方法。
【請求項１４】
前記第２の絶縁膜を形成するステップは、
前記酸化膜及び前記開口部を介して露出された前記電極上に、ポリイミド層を形成するステップと、
前記ポリイミド層の、前記酸化膜の前記開口部が形成された領域を含む領域からポリイミドを除去することにより、前記ポリイミド層の前記開口部を形成するステップとを含む、請求項１３に記載の半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【公開番号】特開２０１０−６７６５０（Ｐ２０１０−６７６５０Ａ）
【公開日】平成２２年３月２５日（２０１０．３．２５）
【国際特許分類】
【出願番号】特願２００８−２３０４２２（Ｐ２００８−２３０４２２）
【出願日】平成２０年９月９日（２００８．９．９）
【出願人】（０００００５０４９）シャープ株式会社 (33,933)
【Ｆターム（参考）】
【公開日】平成２２年３月２５日（２０１０．３．２５）
【国際特許分類】
【出願日】平成２０年９月９日（２００８．９．９）
【出願人】（０００００５０４９）シャープ株式会社 (33,933)
【Ｆターム（参考）】
[ Back to top ]