【課題】処理工程で変化した多孔質誘電体層の初期特性を回復させ保持する方法を提供する。
【解決手段】処理された多孔質誘電層であって少なくとも部分的に露出した多孔質誘電層１０を上部に有する基板を提供する工程と、処理された多孔質誘電層１０の少なくとも露出した部分に薄い水性膜を形成する工程と、表面に水性膜を有する露出した多孔質誘電体膜１０を、少なくとも１のシリル化剤と濃縮ＣＯ_２を含む混合物を含む雰囲気に接触させる工程とを含み、これにより多孔質誘電体１０の初期特性を回復させる。 （もっと読む）

【課題】半導体装置の製造方法に関し、ゲート電極のトリミングを良好に実施できるように、また、レジストトリミングを行ってもレジスト倒れやレジスト変形が発生しないように、更に、従来のトリミングがプラズマエッチングで実施されていることに起因する問題を解消し、更にまた、ゲート電極のトリミングに関連してサイドウォールの形成時にＳＴＩ部が過剰に損傷されないようにしようとする。
【解決手段】金属を含む材料である金属シリサイド或いは金属単体から成るゲート電極をもつ半導体装置を作製する工程に於いて、ゲート電極１４Ｇのエッチング後にゲート部の表面を酸化させ、ゲート部を有機酸を含むガス状物質に曝露すると共に加熱して金属と有機酸との反応生成物を揮発させてゲート電極１４Ｇのトリミングを行う。 （もっと読む）

【課題】
多孔質シリカ前駆体膜を用い、研磨を行なってもマイクロスクラッチや剥離の発生を抑制できる半導体装置の製造方法を提供する。
【解決手段】
半導体装置の製造方法は、（ａ）半導体ウエハの下地上に、ノンテンプレートタイプの多孔質シリカ前駆体膜をスピン塗布する工程と、（ｂ）多孔質シリカ前駆体膜の外周から内側に向けて走査しつつリンス液を噴射する工程を含み、多孔質シリカ前駆体膜の外周部で外側に向かって厚さが減少する傾斜部を形成する工程と、（ｃ）多孔質シリカ前駆体膜をキュア処理して多孔質シリカ膜に変換する工程と、を含む。 （もっと読む）

【課題】半導体装置を構成する金属に残留するフッ素を低減して、信頼性の高い半導体装置を提供する。
【解決手段】被処理基板に形成される半導体装置の電極あるいは配線を形成している金属に生成した金属フッ化物を除去する処理を行うフッ化物除去工程を有する半導体装置の製造方法であって、前記フッ化物除去工程では、前記被処理基板に気体状態の蟻酸を供給し、前記金属フッ化物を除去することを特徴とする半導体装置の製造方法。 （もっと読む）

【課題】製造工程におけるプラズマによる電荷の蓄積に起因するゲート絶縁膜の破壊を防ぐとともに、素子の面積の増大を抑制する。
【解決手段】アクティブ領域２２が設定されている半導体基板２０の、アクティブ領域に設定されたトランジスタ形成領域２４にＭＯＳ型電界効果トランジスタが形成されている。ＭＯＳ型電界効果トランジスタの制御電極４０は、第１導電型の電極部４２、４５及び４８と、第２導電型の電極部４６と、第１導電型の電極部及び第２導電型の電極部の間にｐｎ接合４９とを有している。第１導電型の電極部は、アクティブ領域から素子分離領域にわたって形成されている。第２導電型の電極部は、素子分離領域に形成されていて、アクティブ領域の半導体基板に、電気的に接続されている。 （もっと読む）

【課題】 簡単な構成且つ工程で、プラズマダメージ、特に金属膜形成以降の工程におけるプラズマダメージを低減して好適なデバイス特性を実現することができる半導体装置の製造方法を提供する。
【解決手段】 ダイシング領域１２２を含むウエハ１２０上の領域に短絡配線１２５を形成し、半導体装置形成領域１２１内に配設される複数のデバイスの入出力信号用の各電極パッド１０３を短絡配線１２５を介して互いに電気的に短絡することにより、ウエハ１２０に対して各種プラズマ処理を行った場合にも、プラズマダメージの発生を抑制する。そして、プラズマ処理を行った後のウエハ１２０をダイシング領域１２２で切断して個々の半導体装置１００に個片化する際に、短絡配線１２５による各電極パッド１０３を電気的に解放することにより、各デバイス等の機能上不要な短絡を的確に解放する。 （もっと読む）

【課題】フッ素添加カーボン膜をダメージを生じさせずにかつ良好な加工形状でエッチングすることができるエッチング方法を提供すること。
【解決手段】基板上に形成されたフッ素添加カーボン膜をプラズマによりエッチングするエッチング方法は、酸素を含む処理ガスのプラズマによりエッチングを行う第１段階と、フッ素を含む処理ガスのプラズマによりエッチングを行う第２段階とを有する。 （もっと読む）

【課題】半導体基板の裏面から表に渡り設けられる貫通穴をストレートに形成し、この穴の側壁に設けられる導電材料の被覆性を向上させる。
【解決手段】半導体基板１０には、絶縁層１５が設けられ、その上層に形成される接続電極１８は、開口部を介して、半導体基板１０と電気的に接続させている。この状態で、この半導体基板１０とコンタクトしている接続電極１８の部分に向かって貫通穴３０を形成すると、絶縁層に溜まるチャージは、接続電極１８を介して放出させることができ、ストレートな貫通穴が形成できる。 （もっと読む）

【課題】導電パッドの外観異常に起因した歩留まりの低下を抑制することができる半導体装置の製造方法を提供する。
【解決手段】本発明に係る半導体装置の製造方法は、絶縁膜１０上に導電パッド１２を形成する工程と、絶縁膜１０上及び導電パッド１２上に保護膜１４を形成する工程と、ＰＦＣガスを用いたドライエッチングを行うことにより、保護膜１４に、導電パッド１２上に位置する開口部１４ａを形成する工程と、開口部１４ａ内に位置している導電パッド１２の表面全面をフッ化する工程とを具備する。開口部１４ａ内に位置している導電パッド１２の表面全面をフッ化する工程は、例えば導電パッド１２の表面をフッ素ガス又はフッ化アンモニウム水溶液を用いて処理する工程である。 （もっと読む）

【課題】自己整合コンタクトプラグを形成する層間膜に、酸化シリコン膜のエッチング速度に対するエッチング速度比が１００以上となる材料を適用し、コンタクトプラグとワード配線、あるいはコンタクトプラグとビット配線のショートを防止する信頼性の高いコンタクトプラグの形成方法を提供する。
【解決手段】上面及び側面が酸化シリコン膜で覆われた配線１０５ｂを形成した後、配線を覆って全面にシリコンを含有しない有機塗布膜からなる犠牲層間膜１３２ａを形成し、犠牲層間膜および下層絶縁膜を順次にエッチングしてコンタクトホール１０８を形成し、コンタクトプラグを形成する。その後、犠牲層間膜を除去してコンタクトプラグの柱を形成し、その上に層間絶縁膜１０６を形成し、さらに層間絶縁膜を表面から一部除去し、容量コンタクトプラグの表面を露出させるようにした。 （もっと読む）

【課題】新規な特徴を有する半導体装置とその製造方法を提供すること。
【解決手段】シリコン基板１０の上方に第１絶縁膜２５を形成する工程と、第１絶縁膜２５の所定の深さに不純物をイオン注入することにより、第１絶縁膜２５に不純物層２２を形成する工程と、不純物層２２を形成した後、第１絶縁膜をアニールすることにより、不純物層２２をバリア絶縁膜２３に改質する工程とを有する半導体装置の製造方法による。 （もっと読む）

【課題】低誘電率層間絶縁膜と多層配線とを備える半導体装置において、低誘電率層間絶縁膜の表面が雰囲気に露出して吸湿するのを防止し、また、金属配線の界面及び低誘電率層間絶縁膜がコンタクトホール内に露出してオーバーエッチングされるのを防止することを目的とする。
【解決手段】水分の透過を防止しつつエッチングストッパとしても機能するエッチング防止膜４を低誘電率層間絶縁膜３の表面に形成し、更に、水分の透過を防止しつつエッチングストッパとしても機能するエッチング防止膜６を形成して、吸湿防止効果を有するエッチング防止膜を二重にする。 （もっと読む）

【課題】コンタクト不良を防止して半導体装置の歩留まりを向上させることが可能な半導体装置の製造方法、半導体装置、及び半導体ウエハ構造を提供すること。
【解決手段】シリコン基板１０の上方に第１絶縁膜２５を形成する工程と、第１絶縁膜２５のうち、膜厚が基準値ΔT₁よりも厚い肉厚部２５ｘを選択的に薄くする工程と、薄くされた部分の第１絶縁膜２５にコンタクトホール３８ｃ、３８ｄを形成する工程と、コンタクトホール３８ｃ、３８ｄ内に導電性プラグ４０ｃ、４０ｄを形成する工程とを有する半導体装置の製造方法による。 （もっと読む）

【課題】半導体素子の微細金属配線パターンの形成方法を提供する。
【解決手段】絶縁膜を露出させるように絶縁膜上に第１レイアウトで配置される複数のモールドパターンを形成する。第１スペース内に金属ハードマスクパターンを形成し、モールドパターンを除去した後、金属ハードマスクパターンをエッチングマスクとして絶縁膜をエッチングして、第１レイアウトと同じレイアウトの陰刻パターンが形成された絶縁膜パターン１２０ａを形成する。絶縁膜パターン１２０ａに形成された第２スペース内に第１レイアウトと同じレイアウトを有する金属配線パターン１５０を形成する半導体素子の微細金属配線パターンの形成方法である。これにより、金属配線パターンでＲＣ遅延による問題を抑制でき、さらに安定な電気的特性が得られる。 （もっと読む）

【課題】パッシベーション膜の損傷を防ぎつつ、導電性パッドに導電性の針を当接させて行われる電気的な試験を正確に行うことが可能な半導体装置、半導体ウエハ構造、及び半導体装置の製造方法を提供すること。
【解決手段】シリコン基板１０と、シリコン基板１０の上方に形成された層間絶縁膜４０と、層間絶縁膜４０の上に形成され、主導電膜４３ｂと、該主導電膜４３ｂよりも硬い表面導電膜４３ｄとを順に形成してなる導電性パッド４３ｐと、層間絶縁膜４０の上に形成され、導電性パッド４３ｐが露出する窓５１ａを備えたパッシベーション膜５１とを有し、導電性パッド４３ｐの上面に、表面導電膜４３ｄよりなる凸パターンPが形成された半導体装置による。 （もっと読む）

【課題】強誘電体キャパシタの電極を構成する金属膜相互間の接合強度を増大し、層間剥離を防止することができる強誘電体メモリセルおよび強誘電体メモリセルの製造方法を提供する。
【解決手段】半導体基板に形成されたトランジスタと、半導体基板上に形成された絶縁膜と、絶縁膜上に形成されてトランジスタと電気的に接続された下部電極と、下部電極上に形成された強誘電体からなる容量絶縁膜と、容量絶縁膜上に形成された上部電極と、を含む強誘電体メモリセルにおいて、下部電極は、酸化イリジウムからなる第１電極層と、前記第１電極層よりも上方に設けられた白金からなる第２電極層と、第１および第２電極層の剥離強度を強化する剥離強度強化手段と、を有する。 （もっと読む）

【課題】信頼性の高い半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、以下の工程を有している。層間絶縁膜１内に下部配線５を備えた第一層を準備する。第一層上にライナー膜１１を設ける。層間絶縁膜１２をライナー膜１１上に設ける。層間絶縁膜１２およびライナー膜１１を貫通して下部配線５に達するトレンチ１４を形成する。トレンチ１４の側壁に沿った層間絶縁膜１２上及びライナー膜１１上と、下部配線５上に位置するトレンチ１４の底部とにバリアメタル１３を形成する。トレンチ１４底部を物理エッチングすることにより、トレンチ１４底部のバリアメタル１３と下部配線５とを削り、円錐形状又は半球形状の孔６をトレンチ１４の下側に設ける。トレンチ１４の側壁上のバリアメタル１３上及び孔６内に導電膜１５を形成する。トレンチ１４及び孔６内にＣｕ膜１９を埋め込む。 （もっと読む）

【課題】動作特性及び信頼性の向上した新規な構造の半導体装置及びその作製方法を提供する。
【解決手段】基板上に設けられ、一対の不純物領域の間に設けられたチャネル形成領域を含む島状の半導体層と、半導体層の側面に接して設けられた第１絶縁層と、チャネル形成領域上に設けられ、半導体層を横断するように設けられたゲート電極と、チャネル形成領域及びゲート電極の間に設けられた第２絶縁層と、を有する。半導体層は局所的に薄膜化され、薄膜化された領域にチャネル形成領域が設けられており、第２絶縁層は、少なくともゲート電極が重畳する領域の半導体層の側面に設けられた第１絶縁層を覆う。 （もっと読む）

【課題】既設露光装置における解像力以下のピッチを有するマスクを用いたコンタクトホール形成方法を提供する。
【解決手段】第１，第２パターンを用いたエッチング工程を行い、後工程で形成されるコンタクトホール領域である層間絶縁膜(103)の一部領域を露出させてハードマスクパターン（図６参照：111）を形成する。このハードマスクパターンを用いたエッチング工程で半導体基板(100)が露出されるコンタクトホール(112)を形成する。SOG膜による第２パターン(110)を形成すれば、例えば、60nmの解像能力を有するASML1400 ArF DRY装備を用いて30nmのピッチを有するハードマスクパターン(111)を形成できる。すなわち、高価な露光装置を装備投資する必要がなく、既存露光装備で最大２倍のピッチ縮小効果が得られる。 （もっと読む）

【課題】シリコンと炭素とを含む被エッチング基板に対してプラズマエッチングを行ってホールを形成する場合、ホール同士の端部の間隔が例えば１０μｍ以上に広い場合や０．１μｍ程度に狭い場合であっても、エッチングストップ膜を貫通することなく、更に途中でエッチングが停止することなくエッチングを行うこと。
【解決手段】メインエッチングの後のオーバーエッチングを行う際に、炭素とフッ素とを含む処理ガスをプラズマ化して、更に基板に対向するように設けられた上部電極に負の直流電圧を印加する。 （もっと読む）