【課題】半導体デバイスにおけるビアホールのドライエッチ処理において、ビアホール内に残渣が発生しない半導体装置の製造方法を提供する。
【解決手段】ＧａＡｓ半導体基板２上に含シリコン薄膜１を堆積し、含シリコン薄膜１上に光を照射することにより親水化するシラン誘導体被膜３を形成し、該シラン誘導体被膜３の所望の部位を露光して親水化部４の被膜を形成する。この親水化部４上にレジスト５を塗布し、該レジスト５の所望の部位に開口部を形成し、フッ素を含む薬液によりレジスト開口部内の親水化部４および含シリコン薄膜１に、開口部を形成してＧａＡｓ半導体基板２の表面を露出し、ドライエッチ法によりＧａＡｓ半導体基板２にビアホール６をエッチング形成する。 （もっと読む）

【課題】通常のウィンドウ開口と自己整合接点ウィンドウ開口を同時に開ける方法を提供すること。
【解決手段】フィールド酸化物領域と、そこから離間した活性領域とを有するシリコン製基板と、フィールド酸化物領域と、活性領域にそれぞれ関連して、第１と第２の自己整合接点ウィンドウ開口内にそれぞれ形成された第１と第２の自己整合接点と、フィールド酸化物領域の上で、かつ前記第１自己整合接点ウィンドウ開口の下に形成されたダミーのポリシリコンランディングパッドと、ダミーのポリシリコンランディングパッドの上に形成された動作用ポリシリコンランディングパッドとを有する。 （もっと読む）

【課題】レジストのサイドエッチングの発生が抑制され、下地膜を所望の形状に良好に加工することが可能なドライエッチング方法、及びそれを用いた半導体装置の製造方法を提供する。
【解決手段】下層レジスト１２０、中間層１３０、及び上層レジスト１４０が下から順に積層されてなる多層レジストを用いて下地膜１１０をエッチングするドライエッチング方法であって、下地膜１１０上に多層レジストを形成した後、上層レジスト１４０及び中間層１３０をマスクとして、第１のガス及び第２のガスを含むエッチングガスを用いて下層レジスト１２０をエッチングする工程（ａ）と、工程（ａ）の後、下層レジスト１２０をマスクとして、第２のガスを含むエッチングガスを用いて下地膜１１０をエッチングする工程（ｂ）とを備えている。第２のガスは、下地膜１１０をエッチングするためのガスである。 （もっと読む）

【課題】
互いにパターン（平面形状）の異なる２種類以上の薄膜を積層した積層構造を形成する工程にて、１回のフォトリソグラフィ工程で夫々の薄膜形状を画定すること。
【解決手段】
基板１上に２層の薄膜３，２を順次成膜し、次に薄膜２の上面に形成された第１マスクパターン４を用いて薄膜２のエッチングを行い、第１の薄膜パターン６を形成する。その後、第１マスクパターン４を残した状態で第１マスクパターン４及び薄膜２の上に、有機材料のオフセット印刷、インクジェット印刷、又はディスペンサノズルによる追加塗布で第２マスクパターン５を形成する。最後に、薄膜３を第１マスクパターン４及び第２マスクパターン５を用いて第２の薄膜パターン７に成形し、続いて２つのマスクパターン４，５を除去する。以上の工程により、フォトリソグラフィが第１マスクパターン４を形成する１回のみに制限されるも、基板１の主面に所望の積層構造が形成される。 （もっと読む）

【課題】金属配線層同士のショートを防止することの可能な半導体装置の製造方法を提供する。
【解決手段】層間絶縁膜２２Ｄがポジ型の材料からなる場合には、層間絶縁膜２２Ｄのうち金属配線層２３，２４との対向部分の残膜率がゼロとなる露光感度よりも低い露光量で上記対向部分の所定の領域を露光したのち層間絶縁膜２２Ｄを現像する。一方、層間絶縁膜２２Ｄがネガ型の材料からなる場合には、露光感度よりも高い露光量で上記所定の領域を露光すると共にその露光量よりも高い露光量で層間絶縁膜２２Ｄのうち上記所定の領域を除く領域を露光する。次に、層間絶縁膜２２Ｄを含む表面全体に対して金属酸化処理を行ったのち、酸化反応を利用したアッシングを行うことにより層間絶縁膜２２Ｄのうち上記所定の領域に対応する部分（残膜２２Ｅ）を除去する。 （もっと読む）

【課題】ＣＭＰ等の後処理工程を必要としない埋め込み成膜方法及び装置を提供する。
【解決手段】ラジカルＣｌ^*で、Ｃｕを含む被エッチング部材をエッチングして前駆体ＣｕＣｌを形成する一方、バリアメタル膜２５が形成された基板３に形成した凹部３ａにＣｕＣｌを吸着させ、その後ＣｕＣｌをＣｌ^*で還元してＣｕ膜２６を形成する成膜反応と、このＣｕ膜２６をＣｌ^*でエッチングするエッチング反応とを共存させるとともに、成膜反応の速度がエッチング反応の速度よりも大きくなるように制御することにより凹部３ａにその底部から順にＣｕ膜２６を積層して埋め込みを行なうとともに、Ｃｕ膜２６が基板３における凹部３ａの開口部よりも若干突出するまで成膜し、その後エッチングモードとすることにより開口部より突出したＣｕのエッチングを行なうとともに基板３の表面のバリアメタル膜２５も除去し、Ｃｕ膜２６と基板３の表面とが面一になるように制御する。 （もっと読む）

【課題】半導体基板に貫通配線層を形成する際の貫通孔底部での壁状付着物や有機マスク残渣の発生を防ぐことにより、貫通接続部の接続不良や機械的信頼性が改善された半導体装置を提供する。
【解決手段】貫通孔３を有する半導体基板２の表面に、該貫通孔３よりも小径の開口４ａを有する第１の絶縁層４が被覆され、その上に第１の配線層５が開口４ａを覆い形成されている。また、貫通孔３内および半導体基板２の裏面に第２の絶縁層６が被覆され、その上には拡散防止機能を有する高抵抗金属からなる金属マスク層７が形成されている。第２の絶縁層６および金属マスク層７は、第１の絶縁層４の開口４ａと同径の開口６ａ、７ａを有している。さらに、貫通孔３内に第２の配線層８が充填・形成され、この第２の配線層８は第１の絶縁層４および第２の絶縁層６の開口４ａ、６ａを介して第１の配線層５に内接している。 （もっと読む）

【課題】基板上に形成された有機膜をエッチングするにあたり、良好なエッチング形状を得ること。
【解決手段】シリコン含有膜をプラズマによりエッチングして当該膜上のパターンマスクのパターンを転写する工程と、前記パターンマスクを除去して前記シリコン含有膜の表面を露出させる工程と、プラズマ中の酸素の活性種により前記シリコン含有膜のパターンを介して前記有機膜の表面をエッチングし、凹部を形成する工程と、その後、前記シリコン含有膜をスパッタして前記凹部の内壁面にシリコン含有物からなる保護膜を形成する工程と、凹部を、プラズマ中の酸素の活性種により前記シリコン含有膜のパターンを介して更に深さ方向にエッチングする工程と、を行うことで、凹部の側壁を酸素の活性種から保護しながらエッチングを行うことができるため良好なパターン形状が得られる。 （もっと読む）

【課題】本発明は、接着剤の特性に依存せずに電気的な絶縁信頼性を確保することを目的とする。
【解決手段】電子デバイスは、半導体装置と、複数の基板電極４０を有する配線パターン３６が形成されて半導体装置が搭載された配線基板３４と、を有する。複数の配線２４と複数の基板電極４０とが対向して電気的に接続する。樹脂突起１８は、半導体装置と配線基板３４の対向方向に圧縮されて、露出部２８が基板電極４０に密着する。樹脂突起１８の表面は、複数の第１の領域２０と、複数の第１の領域２０よりも低くなった複数の第２の領域２２と、を交互に有する。それぞれの第１の領域２０は、いずれかの配線２４が載る支持部２６と、支持部２６及び第２の領域２２の間で配線２４から露出する露出部２８と、を含む。 （もっと読む）

【課題】低誘電率で信頼性の高い積層絶縁膜構造体および多層配線を得ることができる。また、この多層配線により、特に半導体装置等の応答速度の高速化に寄与することができる。
【解決手段】基板上に多孔質絶縁膜前駆体の層を形成し、特定のシリコン化合物の層を形成し、必要に応じてそのシリコン化合物の層をプリキュアし、シリコン化合物の層またはプリキュア層を介して多孔質絶縁膜前駆体に紫外線を照射する。 （もっと読む）

【課題】基板上にシリコンを含む低誘電率膜を塗布法により形成するにあたり、簡便な方法により低誘電率膜中に気孔を形成すること。
【解決手段】低誘電率膜の前駆体であるシリコンを含む化合物の塗布液中に、負電荷を持ち、かつ浮力がほぼゼロの極めて小さな気泡であるナノバブルを導入し、この塗布液を基板上に塗布した後に、基板を加熱して低誘電率膜を形成する。このナノバブルが負電荷を持っているので、凝集しにくく、溶液中に均一に分散し、また基板の加熱後にも気泡として低誘電率膜中に取り込まれるため、均一で小さな気孔を形成することができる。 （もっと読む）

【課題】サイドウォール形成時に異常放電が生じることを抑制できる半導体装置の製造方
法を提供する。
【解決手段】本発明に係る半導体装置の製造方法は、縁から２．５ｍｍ以上離れた領域に
位置するゲート絶縁膜３ａ，３ｂを表面に有する半導体ウェハ１の全面上に、導電膜４及
び反射防止膜１０を形成する工程と、第１マスクパターン５０をマスクとしたエッチング
により、半導体ウェハ１の周縁部１ｃ上に位置する反射防止膜１０を除去する工程と、反
射防止膜１０上に第２マスクパターンを形成し、該第２マスクパターンをマスクとして反
射防止膜１０及び導電膜４をエッチングすることによりゲート電極を形成する工程と、ゲ
ート電極上、ゲート絶縁膜３ａ，３ｂ上、及び素子分離膜２上に絶縁膜を形成する工程と
、この絶縁膜を、平行平板型のエッチング装置を用いてエッチバックすることにより、サ
イドウォールを形成する工程とを具備する。 （もっと読む）

【課題】
ＣＭＯＳ装置の製造工程におけるコンタクト不良発生を抑制する。
【解決手段】
半導体装置の製造方法は、（ａ）Ｓｉ基板に、ｎ型の第１の活性領域、ｐ型の第２の活性領域を形成する工程と、（ｂ）活性領域に、第１、第２のゲート電極構造、第１、第２のソース・ドレイン領域をそれぞれ形成する工程と、（ｃ）第１のソース／ドレイン領域に、凹部を形成する工程と、（ｄ）凹部にＳｉ−Ｇｅを含むｐ型の圧縮応力を有する半導体エピタキシャル層を形成する工程と、（ｅ）半導体基板上に引張応力を有する窒化シリコンのエッチストッパ膜、層間絶縁膜を形成する工程と、（ｆ）層間絶縁膜、エッチストッパ膜を貫通して、コンタクト孔をエッチングする工程と、（ｇ）半導体基板上方に酸素を含むプラズマを発生する工程と、（ｈ）コンタクト孔に導電性プラグを埋め込む工程と、を有する。 （もっと読む）

【課題】ビアホールの形成に関連する歩留まりの低下を抑制することができる半導体装置及びその製造方法を提供する。
【解決手段】絶縁性基板１上にＧａＮ層２及びｎ型ＡｌＧａＮ層３を形成し、その後、ゲート電極４ｇ、ソース電極４ｓ及びドレイン電極４ｄを形成する。次に、ソース電極４ｓ、ＧａＮ層２及びｎ型ＡｌＧａＮ層３に、少なくとも絶縁性基板１の表面まで到達する開口部６を形成する。次いで、開口部６内にＮｉ層８を形成する。その後、Ｎｉ層８をエッチングストッパとするドライエッチングを行うことにより、絶縁性基板１に、その裏面側からＮｉ層８まで到達するビアホール１ｓを形成する。そして、ビアホール１ｓ内から絶縁性基板１の裏面にわたってビア配線１６を形成する。 （もっと読む）

【課題】ＳＡＣプロセスによるコンタクト形成において、ゲート電極とコンタクトとのショートを生じにくくし、歩留まりの向上を図ること。
【解決手段】シリコン基板１に直交する面内において、ゲート電極３，４，５のうちゲートマスク６，７に近い第２電極部（窒化タングステン）４及び第３電極部（タングステン）５をゲートマスク６，７よりも幅小となるようにし、ゲート電極３，４，５とセルコンタクトプラグ１５との間のショートマージンを増加させた。 （もっと読む）

【課題】消費電力が抑制され、配線層の歩留まりや信頼性が向上される。
【解決手段】半導体基板１を形成し（Ａ）、半導体基板１上に、層間絶縁膜２の組成材料２ａを塗布して（Ｂ）、組成材料２ａを固化して、層間絶縁膜２を形成するとともに、組成材料２ａに、層間絶縁膜２を疎水化する疎水化処理剤３を導入して（Ｃ）、層間絶縁膜２中のシラノール基が低減するようにした。これにより、疎水化し、リーク電流を低減でき、消費電力を抑え、信頼性を向上させることができる。 （もっと読む）

【課題】ビアの径を調節するスペーサ膜と、ビア間絶縁膜上に形成されたエッチングストッパ膜を有し、スペーサ膜とエッチングストッパ膜の界面におけるリーク電流の発生を抑えた半導体装置、およびその製造方法を提供する。
【解決手段】本発明の実施の形態による半導体装置は、表面に半導体素子を有する半導体基板と、前記半導体基板上に形成された配線と、前記配線の下側に接続されるビアと、前記ビアと同じ層に形成された第１の絶縁膜と、前記第１の絶縁膜と前記配線との間、および前記第１の絶縁膜と前記ビアとの間に一体に形成された第２の絶縁膜と、を有する。 （もっと読む）

【課題】金属面上に配置した場合でも磁束のトラップが少ない半導体装置を提供する。
【解決手段】半導体基板１１の一方の面上の第１の絶縁層１３上に複数本が略平行に並設された第１の金属配線１９と、他方の面上の第２の絶縁層１４上に複数本が略平行に並設された第２の金属配線１８と、第２の金属配線１８の一端１８ａ側で半導体基板１１を貫通した複数個の第１の貫通配線１７ａと、第２の金属配線１８の他端１８ｂ側で半導体基板１１を貫通した複数個の第２の貫通配線１７ｂとを備え、第１の金属配線１９の一端１９ａと第２の金属配線１８の一端１８ａが第１の貫通配線１７ａを介して接続され、第１の金属配線１９の他端１９ｂと第２の金属配線１８の他端１８ｂが第２の貫通配線１７ｂを介して接続され、配線１７ａ，１７ｂ，１８，１９からなる配線結線が半導体基板１１の平面方向と垂直な向きに中心軸線を有するソレノイドアンテナ２０を構成している。 （もっと読む）

【課題】材料や形成されたパターンが異なる複数の層が積層された構造の半導体装置において、ＣＭＰ法による研磨処理やＳＯＧ膜成膜による平坦化処理を行わなくても平坦化でき、さらに基板材料を選ばず、簡便に平坦化を行う方法を提供することを課題とする
【解決手段】異なる層が複数積層されて形成された半導体装置において、絶縁膜に開口部を形成し、その開口部内に配線（電極）または半導体層を形成することにより、絶縁膜および配線（電極）または半導体層上に形成される絶縁膜に対してＣＭＰ法による研磨処理またはＳＯＧ膜の成膜による平坦化を行わなくても表面の平坦化を行うことができる。 （もっと読む）

【課題】湾曲を軽減し上下比を改善するためにアドバンスドパターニングフィルム（ＡＰＦ）を用いてウェハをエッチングする方法である。
【解決手段】ＡＰＦ層を有するウェハを約１６２ＭＨｚで作動する電源を備えた処理チャンバ内に設置し、処理ガスをチャンバに供給し、１６２ＭＨｚ電源を用いてソース電力を印加し、バイアス電力をウェハに印加することを含む。処理ガスは水素ガス（Ｈ_２）、窒素ガス（Ｎ_２）、及び一酸化炭素ガス（ＣＯ）を含む。Ｈ_２：Ｎ_２の比は約１：１である。加えて、ウェハ温度を調節してエッチング特性を改善する。 （もっと読む）