【課題】本発明は、固体構造、特に半導体構造内部に一つ乃至複数のエアギャップを形成して金属線の如き電気部品間の誘電的カップリングを減じる方法に関する。そのような方法によって、集積回路やパッケージの如き半導体構造内の誘電的カップリングを減じようとした前述の従来の試みに関連する一つ乃至複数の欠点を克服することができる。
【解決手段】本発明の一つの局面によれば、半導体構造内にエアギャップを形成する方法は、（ｉ）半導体構造内の閉鎖された内部空間を占めるための犠牲材料としてノルボルネン型ポリマーを利用し、（ｉｉ）該犠牲材料を一つ以上のガス状分解物へと分解（好ましくは熱処理によって自己分解）し、（ｉｉｉ）該内部空間に隣接する固体層の少なくとも一つを通じて上記ガス状分解物の少なくとも一つを排除する、工程からなる。 （もっと読む）

【課題】 接続不良の発生や配線層へのダメージの付与を防止することができ、歩留まり良く信頼性の高い接続状態を実現することが可能な配線構造及び表示装置を提供する。
【解決手段】 基板上に形成された配線の幅広部分（配線部２２）において、配線上に形成された絶縁膜２３に設けられたコンタクトホールを介して外部接続用の接続パッド（例えばＯＬＢパッド４）との電気的接続が図られてなる配線構造である。配線を覆う絶縁膜２３が塗布方式により形成された絶縁膜２３であり、幅広の配線部２２においては、周辺領域にのみコンタクトホール２６が形成されている。あるいは、幅広の配線部２２の周辺領域に形成されたコンタクトホール２６の開口寸法が、内部領域に形成されたコンタクトホール２８，２９の開口寸法よりも小となるように形成してもよい。 （もっと読む）

プラズマ処理装置１のチャンバ２内に、シリコン化合物ガス、酸化性ガス、および希ガスを供給する。マイクロ波をチャンバ２内に供給し、マイクロ波により生成されたプラズマで、被処理基板上にシリコン酸化膜を形成する。希ガスの分圧比は、シリコン化合物ガスと酸化性ガスと希ガスを併せたトータルガス圧の１０％以上の割合であって、シリコン化合物ガスと酸化性ガスの有効流量比（酸化性ガス／シリコン化合物ガス）は、３以上１１以下とする。
（もっと読む）

【課題】生産性が向上し、かつ寸法精度が良い金属配線の製造方法、ＴＦＴの製造方法、及びそれを用いて製造されたＴＦＴを提供すること。
【解決手段】本発明にかかる金属配線の製造方法では、まず、主成分金属に、主成分金属より酸化物の生成エネルギーが低い添加金属が添加された第２の金属膜３０を成膜する。そして、第２の金属膜３０を酸化させて金属酸化物を形成し、第２の金属膜３０の表面に酸化層３２を形成する。次に、酸化層３２上にフォトレジスト３１を形成して、第１のドライエッチング条件により、酸化層３２をエッチングする。そして、第１のドライエッチング条件の場合と比較して、主成分金属の金属酸化物に対する選択比が高い第２のドライエッチング条件により、下層の第２の金属膜３０をエッチングする。 （もっと読む）

【課題】半導体装置表面に堆積された犠牲層を短時間に除去することができ、製造歩留りの向上する半導体装置およびその製造方法を提供する。
【解決手段】半導体基板上に形成されたゲート電極１、ドレイン電極２およびソース電極３を有する電界効果トランジスタ４と、ゲート電極１、ドレイン電極２およびソース電極３を被覆し、半導体基板４Ａ上に設けられた中空保護膜５とを備え、中空保護膜５は、第１のキャップ層７と、第１のキャップ層７上に配置された第２のキャップ層１０と、ドレイン電極２およびソース電極３の上方の第１のキャップ層７の位置に形成された複数の開口部１２と、開口部１２を第２のキャップ層１０により封止する封止部１２Ａとを有し、開口部１２を介して酸素プラズマを供給して犠牲層６をアッシング除去する半導体装置およびその製造方法。 （もっと読む）

【課題】エッチング溝の幅を一様に形成することができるドライエッチング処理装置及びドライエッチング方法を提供する。
【解決手段】バイアス用高周波電源５２は、処理容器１０内に導入されたエッチングガス（例えば、ＨＢｒ）をマイクロ波導入装置２００で励起して発生させたプラズマ中のイオン及び活性種を半導体ウェハＷの方向へ加速させるためのバイアス電圧（例えば、２００Ｖ以下）を半導体ウェハＷに印加する。バイアス電圧の絶対値を２００Ｖ以下にすることにより、シリコン基板に到達するプラズマ中のイオン（例えば、Ｂｒ⁺ ）のエネルギーを小さくし、Ｓｉ−Ｓｉの共有結合が切断されて活性粒子（例えば、ＳｉＢｒ₃ 、ＳｉＢｒ₂ 、ＳｉＢｒ等）が生成されることを抑制する。 （もっと読む）

本発明は、半導体基板（１）上に酸化層（９）を形成する方法を提供する。この方法は、例えば３次元構造を含む、少なくとも１つの孔（５）を含むような半導体基板（１）を得る工程と、酸性の電解質溶液中で基板を陽極酸化することにより、例えば３次元構造を含む半導体基板（１）上に酸化層（９）を形成する工程と、を含む。
（もっと読む）

【課題】コンタクトおよび配線形成時の合わせマージンがゼロであり、集積度を大幅に向上し、パターンレイアウトの自由度の拡大を可能とする薄膜半導体素子及びその製造方法を提供する。
【解決手段】透明絶縁性基板１０上に形成され、第１導電型の不純物を含むソース領域及びドレイン領域を有する島状半導体層、前記ソース領域及びドレイン領域の間の島状半導体層上に形成されたゲート絶縁膜及びゲート電極１８、前記ソース領域又はドレイン領域の表面に形成された高融点金属と半導体との化合物からなる層、前記島状半導体層及びゲート電極を覆う層間絶縁膜２９、及び前記ソース領域又はドレイン領域に接続された局所配線２８を具備し、前記局所配線２８は、前記ソース領域又はドレイン領域の表面に形成された前記化合物層と高融点金属層との２層構造、及び前記ソース領域又はドレイン領域の外側に形成された前記高融点金属層の延長からなることを特徴とする。 （もっと読む）

【課題】薄膜特性及び接着性が改善が可能な基板構造形成方法及びこれを用いて形成された基板構造を提供する
【解決手段】基板構造を形成する方法は、基板１０をエッチングして垂直面５１を有するエッチング部５０を形成する段階と、基板１０の全面上にまたは基板１０に部分的に拡散物質層６０を形成する段階と、拡散物質層６０を熱処理して、一部が上記エッチング部５０の表面の下へと拡散したシード層６０’を形成する段階、及びシード層６０’上に金属層７０を形成する段階とを含む。上記方法によれば、シード層６０’によって基板１０のエッチング部５０の表面特性が改善されることもあるので、エッチング部５０の垂直面５１に接着性に優れ且つ均一な厚さの金属層７０を形成することができる。 （もっと読む）

【課題】コンタクト抵抗の上昇を防止することが可能な半導体装置の製造方法および半導体装置を提供すること。
【解決手段】シリコン基板１上に第１アモルファスカーボン膜２４を形成する工程と、第１アモルファスカーボン膜２４上にＢＰＳＧ膜１３を形成する工程と、ＢＰＳＧ膜１３上に第２アモルファスカーボン膜１６を形成する工程と、第２アモルファスカーボン膜１６をパターニングし、第２アモルファスカーボン膜１６をハードマスクとしてＢＰＳＧ膜１３を第１アモルファスカーボン膜２４が露出するまでエッチングする工程と、露出した第１アモルファスカーボン膜２４および第２アモルファスカーボン膜１６をアッシングする工程とを備える。第１アモルファスカーボン膜２４がエッチングストッパ層として作用する。よってシリコン基板１がオーバーエッチングによりダメージを受けることが防止される。 （もっと読む）

【課題】パッドと半導体装置の製造方法において、パッドの配置密度を向上させると共に、電気的試験で使用されるプローブによってパシベーション膜が欠損するのを防止する手段の提供。
【解決手段】開口面以外がパシベーション膜４０、４１で覆われたパッド３７ｂにおいて、半導体装置に設けられた三角形状又は台形状の第１の金属膜３７ｘと、第１の金属膜３７ｘ上であって、パッド３７ｂの開口面の一部分に開口４１ａの側面と接するように形成された第２の金属膜３７ｙとを備えたパッドとする。 （もっと読む）

【課題】基板の反りを低減できる基板へのビアの形成方法を提供する。
【解決手段】貫通孔形成工程の後で基板２０ａの一表面側に各貫通孔２２が閉塞されないように金属薄膜２６を形成した後、基板２０ａの上記一表面側に各貫通孔２２および各貫通孔２２の周部の金属薄膜２６を露出させる複数の開口部６１ａを有するレジスト層６１を形成してから、基板２０ａの上記一表面側に各貫通孔２２を閉塞する複数の島状の導体部２７を電気めっきにより形成し、その後で基板２０ａの上記他表面側に対向配置した上記陽極と基板２０ａの上記一表面側において各貫通孔２２を閉塞している導体部２７からなる陰極との間に通電してそれぞれビア２４となる複数の金属部を各導体部２７における貫通孔２２側の露出表面から基板２０ａの厚み方向に沿って析出させ、その後、レジスト層６１および当該レジスト層６１下の金属薄膜２６を除去する。 （もっと読む）

【課題】アナログデバイスを有する半導体装置のホール形成工程において、プラズマダメージに弱いアナログトランジスタのゲート絶縁膜に加えられるプラズマダメージを抑制できる半導体装置を提供する。
【解決手段】 本発明に係る半導体装置は、アナログ部及びデジタル部それぞれにトランジスタを有し、シリコン基板上に形成された前記アナログ部及び前記デジタル部それぞれのゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記ゲート電極上に形成された層間絶縁膜と、前記層間絶縁膜に形成された前記アナログ部のゲート電極上に位置するコンタクトホール９と、前記層間絶縁膜に形成された前記デジタル部のゲート電極上に位置するコンタクトホール９ａと、を具備し、コンタクトホール９の径をコンタクトホール９ａの径より小さくすることを特徴とする。 （もっと読む）

【課題】疎密に配置された複数のパターンを正確に形成できるパターン形成方法を提供する。
【解決手段】基板１４上に第１絶縁膜１５を形成し、第１絶縁膜１５上に疎密に配置された第１開口パターン３１ａ〜３１ｄを有する第１マスク材３１を形成し、第１マスク材３１を用いて第１絶縁膜１５をエッチングして第１開口パターン３１ａ〜３１ｄを転写する工程と、第１マスク材３１を除去し、第１開口パターン１５ａ〜１５ｄの上面を塞いで第１絶縁膜１５上に、第１絶縁膜１５と異なる材質の第２絶縁膜３２を形成する工程と、第２絶縁膜３２上に、第１開口パターン１５ａ〜１５ｄと対向する第２開口パターン３６ａ〜３６ｄを有する第２マスク材３６を形成し、第２マスク材３６を用いて第２絶縁膜３２をエッチングし、第２マスク材３６を用いて第１絶縁膜１５を予め定められた深さまでエッチングする工程と、を具備する。 （もっと読む）

【課題】多層配線形成時のプラズマダメージによるＶｔ変動を利用してＶｔを制御した高耐圧半導体デバイス、及びその製造方法を提供する。
【解決手段】同一のシリコン基板上に、３５０Å以上のゲート絶縁膜２０、４０を有する複数のＭＯＳトランジスタ１０、３０を備え、ゲート電極１２、３２が前記ゲート絶縁膜２０、４０と接している部分の面積Ｓｇと、前記ゲート電極２０、４０側から見たときに前記ゲート電極２０、４０上に形成されたコンタクト１４、３４の総開口面積Ｓｃと、の面積比が異なるＭＯＳトランジスタ１０、３０を有することを特徴とする高耐圧半導体デバイス。 （もっと読む）

【課題】配線回路パターンを形成するエッチングにおいて、加工変換差のバラツキを抑制すると共に、ウエハを載置する下部電極の温度を短時間で切り替え可能にする。
【解決手段】本発明の半導体製造装置は、反応室２と、半導体基板５を載置する下部電極４と、反応室２内に下部電極４と対向するように配設された上部電極３とを備え、２つの電極３、４間に高周波電力を供給してプラズマを発生させるように構成されたものであって、反応室２の外側に、発光した光を反応室２の透明な室壁２ａを通して上部電極３の周辺部に照射して加熱する発光加熱装置６を配設したものである。 （もっと読む）

【課題】ドライエッチング時のゲート絶縁膜へのプラズマチャージを抑制した半導体装置
及びその製造方法を提供する。
【解決手段】本発明に係る半導体装置は、シリコン基板１上に形成されたゲート絶縁膜３
と、ゲート絶縁膜上に形成されたゲート電極１２と、ゲート電極上に形成された第１の層
間絶縁膜５と、ゲート電極上のコンタクトホール８と、シリコン基板上に位置するダミー
コンタクトホール８ａと、コンタクトホール内、ダミーコンタクトホール内及び第１の層
間絶縁膜上に形成されたＡｌ配線７及びダミーＡｌ配線７ａと、第１の層間絶縁膜上、Ａ
ｌ配線及びダミーＡｌ配線上に形成された第２の層間絶縁膜６と、ダミーＡｌ配線の上方
に位置する凹部１６と、Ａｌ配線上のｖｉａホール９と、凹部下に位置し且つダミーＡｌ
配線上に位置するダミーｖｉａホール９ａと、を具備することを特徴とする半導体装置。 （もっと読む）

【課題】半導体基板上のサブミクロン構造について、メタライゼーションに先立つ予備洗浄を提供する。
【解決手段】この方法は、酸素、CF4/O2の混合物またはHe/NF3の混合物のような反応性ガスのプラズマからのラジカルを用いてサブミクロン構造を洗浄することを含み、このプラズマは、好ましくは遠隔プラズマ源により発生され、ラジカルは基板が配置されるチャンバーに供給される。サブミクロン構造内に残留する自然酸化物は、好ましくは、第二の工程において水素を含むプラズマからのラジカルで還元される。第一のまたは両方の洗浄工程に続いて、当該構造は、利用可能なメタライゼーション技術によって金属で充填することができる。これは、典型的には、アルミニウム、銅またはタングステンの蒸着に先立って、露出した誘電体表面にバリア／ライナー層を蒸着することを含む。この予備洗浄およびメタライゼーション工程は、入手可能な一貫処理プラットホーム上で行うことができる。 （もっと読む）

【課題】絶縁膜に設けたホールパターンに形成された導電体膜の断線を防止できる構造を備えた半導体装置を提供する。
【解決手段】半導体装置の製造方法は、第１の導電体膜上に絶縁膜を形成し、絶縁膜を露出する開口部を有するマスク膜を用いた異方性エッチングにより、開口部に露出した絶縁膜の上部に凹部を形成すると共に、マスク膜の側壁部下部に反応生成物を付着させる。次に、等方性エッチングにより、マスク膜の側壁部を水平方向に後退させると共に、異方性エッチングにより、凹部の底部に露出した絶縁膜を垂直方向に掘り下げながら、マスク膜の側壁部下部に付着した反応生成物を除去する。次に、異方性エッチングにより、凹部の周囲に存在する絶縁膜を鉛直方向に掘り下げて段差部を形成すると共に、凹部の底部を貫通させて第１の導電体膜を露出させる。その後、第１の導電体膜の上に第２の導電体膜を形成する。 （もっと読む）

【課題】ウエハレベルＣＳＰにおいて、傾斜面を有する樹脂ポストが存在する場合であっても、樹脂ポスト近辺に微細な再配線を設計どおりに高密度に形成することができ、チップの小型化及び端子数の増加に対応することが可能な半導体装置の製造方法を提供する。
【解決手段】本発明に係る半導体装置の製造方法は、少なくとも一面に電極３を備えた基板２上の所定位置に、面状をなす第一頂部４ａを備えた突起状の第一樹脂ポスト４を形成する工程αと、前記第一樹脂ポストの第一頂部上に、該第一頂部の一部を少なくとも露出させるように、該第一頂部よりも小さい面状をなす第二頂部５ａを備えた突起状の第二樹脂ポスト５を形成する工程βと、を少なくとも備えたことを特徴とする。 （もっと読む）