【課題】切削速度、アライメント時間及び歩留りを改善しスループットを高める。
【解決手段】基板の第１の面側から、基板の全深さには満たない所定の深さまで、紫外または可視放射レーザによって溝を掘る。次に、第１の面の反対側である第２の面側から、前記溝が貫通するように基板の材料を除去する。この材料の除去は、例えば、ラッピング及び研磨、化学的エッチング、プラズマエッチングまたはレーザアブレーションによって行う。 （もっと読む）

【課題】パッド領域上での堆積物の生成を抑制することのできる、半導体装置の製造方法を提供する。
【解決手段】パッド領域を有する配線層群を形成するステップと、前記配線層群が被覆されるように、絶縁性のカバー層を形成するステップと、前記パッド領域が露出するように、前記カバー層をプラズマエッチングにより除去するステップとを具備し、前記パッド領域は、アルミニウムにより形成され、前記プラズマエッチングにより除去するステップは、炭素ラジカル及びフッ素ラジカルを発生させるＣＦ系ガスを用いて、前記パッド領域を露出させるステップと、前記露出させるステップの後に、塩素ラジカル又は塩素イオンを発生させるＣｌ_２系ガスを用いて、前記パッド領域の表面に生成した堆積物を除去するステップとを備える。 （もっと読む）

【課題】破壊検査をしなくても、形成された貫通孔に係る良否の状態を推定することができ、貫通電極の品質が保証された半導体装置を提供する。
【解決手段】本発明に係る半導体装置１は、半導体基板２の一方の面２ａに配された絶縁層３と、前記絶縁層上に配された導電層３と、前記半導体基板の他方の面２ｂから前記導電層の少なくとも一部が露呈するように前記半導体基板内に配された第一貫通孔６と、前記半導体基板の他方の面から前記絶縁層の少なくとも一部が露呈するように前記半導体基板内に配された第二貫通孔７と、を少なくとも備えたことを特徴とする。 （もっと読む）

【課題】 選択性トップバリアを用いた配線におけるリークを抑制することができ、配線の信頼性の向上をはかる。
【解決手段】 埋め込み配線を有する半導体装置の製造方法であって、配線間絶縁膜１０２上に該絶縁膜１０２とは材料の異なる犠牲膜１０３を形成した後、犠牲膜１０３及び配線間絶縁膜１０２を選択的にエッチングして配線用溝１０５を形成し、次いで配線用溝１０５内にＣｕを主成分とする導電膜１０７を埋め込み形成し、次いで導電膜１０７の上面に選択的にトップバリア層１０８を形成し、次いで犠牲膜１０３を除去することによりメタル残渣１０８ａを除去する。 （もっと読む）

デュアルダマシンプロセスに使用される組成物が開示される。
（もっと読む）

【課題】本発明は、少なくとも二つのボンディングパッド間に水平方向の電気接続を確立することを可能にする装置に関する。
【解決手段】本装置はボンディングパッドの垂直壁を接続する水平なカーボンナノチューブを備え、ボンディングパッドは少なくとも二つの物質を積層させることによって形成されていて、その一つはナノチューブ成長に触媒作用をもたらし、他の一つはナノチューブ成長に触媒作用をもたらす物質の層間のスペーサとして機能する。 （もっと読む）

【課題】ＴＦＴに接続された各配線を形成する際のプラズマエッチング工程においてチャージアップに起因するプラズマダメージが生じることを防止する。
【解決手段】ＴＦＴ１０のソース領域１３ｓに接続されたソース配線１７ｓ、ＴＦＴ１０のドレイン領域１３ｄに接続されたドレイン配線１７ｄ、およびＴＦＴ１０に対して電気的に接続されない配線１８を共通のプラズマエッチング工程によって形成する際、ソース配線１７ｓとドレイン配線１７ｄとの間隔を、ソース配線１７ｓと配線１８との間隔およびドレイン配線１７ｄと配線１８との間隔よりも狭くする。 （もっと読む）

【課題】 ビア開口の下部分を多層ライナで内側を覆うことにより強化したエレクトロマイグレーション耐性を有する相互接続構造体を提供する。
【解決手段】 多層ライナは、誘電体材料のパターン付けされた表面から外側に、拡散障壁、マルチ材料層、及び金属含有ハード・マスクを含む。マルチ材料層は、下層の誘電体キャッピング層からの残留物からなる第１材料層と、下層の金属キャッピング層からの残留物からなる第２材料層とを含む。本発明はまた、誘電体材料内に形成されたビア開口の下部分内に多層ライナを含む相互接続構造体を形成する方法を提供する。 （もっと読む）

【課題】 膜をパターン形成する方法及びこれらの得られた構造を提供する。
【解決手段】 実施形態において、基板、例えば、ダマシン層の上にアモルファス炭素マスクを形成する。アモルファス炭素マスクの上にスペーサ層を堆積させ、スペーサ層をエッチングして、スペーサを形成するとともにアモルファス炭素マスクをさらす。アモルファス炭素マスクを選択的にスペーサまで除去して、基板層をさらす。ギャップ充填層がスペーサの周りに堆積されて、基板層を覆うがスペーサをさらす。スペーサを除去して、選択的に基板の上にギャップ充填マスクを形成する。ギャップ充填マスクのパターンは、一実施態様においては、ダマシン層に転写されて、ＩＭＤの少なくとも一部を除去するとともにエアギャップを形成する。 （もっと読む）

【課題】チップ裏面に貫通電極および裏面配線を形成すると、貫通電極の一部である裏面配線パッドおよび裏面配線によって、チップ裏面に凸部が形成される。これが原因で、チップ吸着時に空気のリークが起こりチップ吸着力の低下が起きる。
【解決手段】裏面配線パッド４ｄおよび裏面配線４ｅを形成する領域に、あらかじめ凹部１００を形成する。この凹部１００内部に裏面配線パッド４ｄおよび裏面配線４ｅを設ける。これにより、裏面配線パッド４ｄおよび裏面配線４ｅ厚さのため生じる凸部によって、チップ１Ｃ裏面の平坦性が確保され、チップ１Ｃを取り扱う際の吸着力の低下が起きない。 （もっと読む）

【課題】貫通電極構造を有する半導体装置において、半導体基板と裏面配線との間に形成される絶縁膜の信頼性を向上させることにより、高品質の半導体装置を提供する。
【解決手段】
その表面に表面電極が形成された半導体基板の裏面にシリコン酸化膜とシリコン窒化膜とからなる積層絶縁膜を形成する。半導体基板の裏面側から積層絶縁膜および半導体基板をエッチングして表面電極に達する貫通孔を形成する。貫通孔の側壁および底面と積層絶縁膜を覆う絶縁膜を形成した後、この絶縁膜を部分的にエッチングして貫通孔の底面において表面電極を露出させるとともに貫通孔側壁の絶縁膜を残す。その後、貫通孔の内部を充たし且つ積層絶縁膜を覆う導電膜を形成して貫通孔内部に表面電極に接続された貫通電極を形成するとともに、積層絶縁膜上に裏面配線を形成する。 （もっと読む）

【課題】Ａｌ合金膜のシリコン残渣が除去できて、製造工程の簡素化、製造コストが低減される半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法はシリコン基板１上にシリコンを含有するＡｌ合金膜３を形成する工程と、Ａｌ合金膜３上にレジストパターン４を設ける工程と、レジストパターン４をマスクとしてＡｌ合金膜３をエッチングする工程と、エッチ後洗浄する工程と、２流体ノズル６によってシリコン残渣５を除去する工程とを備える。 （もっと読む）

【課題】 容量低減とビア加工マージンの確保を効率的に達成する。
【解決手段】 複数の配線層を有する半導体装置であって、所定領域を有する第１配線層２６と、第１配線層の上層に位置する第２配線層４７と、第１配線層と第２配線層との間に設けられる層間絶縁膜３６と、層間絶縁膜と第１配線層の配線との間に設けられるバリア絶縁膜（２９，３１）とを有し、所定領域における配線上部のバリア絶縁膜の厚さは、所定領域以外の領域における配線上部のバリア絶縁膜の厚さよりも厚く、所定領域においては隣接する配線間にエアギャップ３５が形成され、所定領域以外においては隣接する配線間にエアギャップが形成されない。 （もっと読む）

【課題】半導体装置とその製造方法において、絶縁膜のホール内に形成される導電性プラグ等の導電性材料のコンタクト抵抗が基板面内でばらつくのを防止すること。
【解決手段】シリコン基板３０の上方に第１の層間絶縁膜４５を形成する工程と、第１の層間絶縁膜４５の上方に強誘電体キャパシタQを形成する工程と、強誘電体キャパシタQの上方に、水素バリア絶縁膜５５、５７、６２と第２の層間絶縁膜５８とを有する積層膜を形成する工程と、エッチングにより積層膜にホール５８ｂ、５８ｃを形成する工程と、ホール５８ｂ、５８ｃ内に金属配線（導電性材料）６９を埋め込む工程とを有し、ホール５８ｂ、５８ｃを形成する工程において、水素バリア絶縁膜５５、５７、６２のエッチングを、第２の層間絶縁膜５８のエッチングとは異なるエッチング手法で行う半導体装置の製造方法による。 （もっと読む）

【課題】低温での熱処理後も十分に低い電気抵抗率を示し、かつ直接接続された透明画素電極とのコンタクト抵抗が十分に低減されると共に、耐食性および耐熱性に優れた表示装置用Ａｌ合金膜を提供する。
【解決手段】表示装置の基板上で、透明導電膜と直接接続されるＡｌ合金膜であって、該Ａｌ合金膜は、Ｎｉを０．０５〜０．５原子％、Ｇｅを０．４〜１．５原子％、および希土類元素群から選ばれる少なくとも１種の元素を合計で０．０５〜０．３原子％含有すると共に、ＮｉおよびＧｅの合計量が１．７原子％以下である。 （もっと読む）

【課題】高誘電率ゲート誘電膜を用いるｐチャネルFETをゲート先作りプロセスにより形成すると閾値が大きくなる。
【解決手段】High-Kゲート誘電膜104の側面と接触するようにHigh-K誘電膜102を形成した後、酸素雰囲気中でアニールする。 （もっと読む）

【課題】半導体装置とその製造方法において、エッチング生成物を直接観察することなくその有無を判断すること。
【解決手段】シリコン基板１の上方に、第１の導電膜１９、強誘電体膜２０、及び第２の導電膜２１を形成する工程と、第２の導電膜２１をパターニングして上部電極２１ａにする工程と、強誘電体膜２０をパターニングしてキャパシタ誘電体膜２０ａにする工程と、レジストパターン３０をマスクにして、該レジストパターン３０の側面を後退させながら、第１の導電膜１９をエッチングし、下部電極１９ａを形成する工程と、上部電極２０ａの上面のうち、レジストパターン３０の後退を反映して他の領域よりも高位となった段差面２１ｘの幅を測定する工程と、段差面２１ｘの幅C₁に基づいて、キャパシタ誘電体膜２０ａの側面に付着したエッチング生成物の有無を判断する工程とを有する半導体装置の製造方法による。 （もっと読む）

【課題】低温での熱処理を適用した場合でも十分に低い電気抵抗率を示すと共に、直接接続された透明画素電極とのコンタクト抵抗が十分に低減され、かつ耐食性に優れた表示装置用Ａｌ合金膜を提供する。
【解決手段】表示装置の基板上で、透明導電膜と直接接続されるＡｌ合金膜であって、該Ａｌ合金膜は、Ｃｏを０．０５〜０．５原子％、およびＧｅを０．２〜１．０原子％含み、かつＡｌ合金膜中のＣｏ量とＧｅ量が下記式（１）を満たすことを特徴とする表示装置用Ａｌ合金膜。
［Ｇｅ］≧−０．２５×［Ｃｏ］＋０．２ …（１）
（式（１）中、［Ｇｅ］はＡｌ合金膜中のＧｅ量（原子％）、［Ｃｏ］はＡｌ合金膜中のＣｏ量（原子％）を示す） （もっと読む）

【課題】半導体装置の製造方法において、簡便な手法で半導体基板の端面と裏面側の周縁部とをクリーニングすること。
【解決手段】シリコン基板５０の縁部を保持する工程と、シリコン基板５０の裏面Aの周縁部Rにブラシ１２を摺接させることにより、シリコン基板５０の裏面Aに付着している堆積物を除去する工程とを有し、上記の堆積物を除去する工程において、ブラシ１２の一部をシリコン基板５０の裏面Aからはみ出させる半導体装置の製造方法による。 （もっと読む）

【課題】 接続不良の発生や配線層へのダメージの付与を防止することができ、歩留まり良く信頼性の高い接続状態を実現することが可能な配線構造及び表示装置を提供する。
【解決手段】 基板上に形成された配線の幅広部分（配線部２２）において、配線上に形成された絶縁膜２３に設けられたコンタクトホールを介して外部接続用の接続パッド（例えばＯＬＢパッド４）との電気的接続が図られてなる配線構造である。配線を覆う絶縁膜２３が塗布方式により形成された絶縁膜２３であり、幅広の配線部２２においては、周辺領域にのみコンタクトホール２６が形成されている。あるいは、幅広の配線部２２の周辺領域に形成されたコンタクトホール２６の開口寸法が、内部領域に形成されたコンタクトホール２８，２９の開口寸法よりも小となるように形成してもよい。 （もっと読む）