【課題】高速情報処理用デジタル集積回路チップ内、およびそのチップを搭載するためのパッケージ、モジュール、ボードなどの実装系内における多層配線構造において、インピーダンス制御された高密度微細多層配線構造の製造方法を提供する。
【解決手段】フォトリソグラフィによりビア穴が形成された絶縁層４，４Ａ，４Ｂ，４Ｃと、絶縁層を介して積層された信号線７，７Ａ及びグランド層３，３Ａとを備える。絶縁層、信号線、グランド層を重ねると共に、上下のグランド層をビア６，６Ａ，６Ｂによって接続してシールド壁を形成する。信号線を中間に、グランド層を上側および下側に配置したデュアルストリップ線路を形成する。 （もっと読む）

【課題】 耐湿性を向上させた半導体装置及びその製造方法を提供する。
【解決手段】 半導体チップ２ａ内の半導体集積回路１に接続され、当該半導体チップ２ａ上の側面部近傍に形成されたパッド電極４と、前記半導体チップ２ａの側面部及び裏面部に形成された絶縁膜９と、前記パッド電極４の裏面に接続され、前記絶縁膜９に接するようにして前記半導体チップ２ａの側面部から裏面部に延在する配線層１０と、前記半導体チップ２ａの側面部及び裏面部を埋設するように形成された保護層１３と、前記保護層１３に形成された開口部を介して前記配線層１０に電気的に接続される導電端子１４とを有することを特徴とする。 （もっと読む）

【課題】複数の能動素子が積層されて両面に電極が形成され、能動素子間の相互干渉が抑制された半導体装置を提供する。
【解決手段】能動素子２が形成された基体１の第１の面１Ａに溝５を形成し、溝５に導電層９を形成して電極１３に接続する。基体１を第１の面１Ａとは反対側の裏面側から溝５の底部５ｂまで薄化し、第１の面１Ａから反対側の第２の面１Ｂに貫通する配線部４０を形成する。基体１を反転させて、第２の面１Ｂ上に、能動素子２２が形成され且つ薄化及び個片化された他の基体２１を搭載し、第１及び第２の面１Ａ及び１Ｂに貫通する配線部４０上に電極１３、３６を形成する。 （もっと読む）

【課題】分離溝形成のためのシリコン基板エッチングにおいてエッチングレートを低下させることなく、且つ、チップ面積の増加を防ぐとともに貫通電極形成領域の十分な広さを確保することが可能なチップ積層型の半導体装置及びその製造方法を提供する。
【解決手段】シリコン基板１００を貫通する貫通電極１１６と、貫通電極１１６を取り囲むようにシリコン基板１００を貫通して設けられたリング状の分離溝１０３と、分離溝１０３の内周側面１０３ｉｓ及び外周側面１０３ｏｓとそれぞれ接するシリコン膜１０４ｉｓ及びシリコン膜１０４ｏｓと、シリコン膜１０４ｉｓとシリコン膜１０４ｏｓとの間に設けられた絶縁膜１０５とを備える。 （もっと読む）

【課題】チップを積層する３次元構造用の貫通電極の製造において、均一の深さのトレンチを形成し、膜厚成長速度を最小化する貫通導電膜を形成することができる構造を有する貫通電極を提供する。
【解決手段】半導体基板１１、２１を貫通し、該半導体基板とは絶縁分離され、内部貫通電極１２、２２とリング状半導体１１ａ、２１ａと外周貫通電極１４、２４とを備えた貫通電極Ｇ_３、Ｇ_４である。内部貫通電極は、複数の柱状半導体１１ｄ、２１ｄと内部貫通導電膜１２ａ、２２ａとを有し、柱状半導体は、４角形もしくは多角形のいずれかの断面形状を２種類以上用いて構成され、リング状半導体および隣接する柱状半導体に対して等間隔で配置され、リング状半導体及び柱状半導体との間には内部貫通導電膜が充填されている。 （もっと読む）

【課題】金属ペーストを用いた直描方式パターニング配線を形成するに際して、低温かつ短時間でひび割れなく金属ペーストを乾燥させ、導電性の高い金属配線を提供する。
【解決手段】本発明は、有機溶媒中に金属粒子が含有されている金属ペーストを用いたパターニング配線を直描方式により形成し、該配線に対して、有機溶媒を昇華させる凍結乾燥処理を行い、そして、凍結乾燥処理配線を原子状水素により金属表面酸化膜の還元をする。 （もっと読む）

【課題】半導体基板への導電材料の拡散を防ぐとともに、半導体基板に設けられた孔部への導電層の埋め込み不良を抑制する回路基板の製造方法および回路基板を提供する。
【解決手段】まず、第１工程では、半導体基板１１に表面に向かって開口された複数の第１孔部１３を形成する。次に、第２工程では、複数の第１孔部１３の底部側に絶縁層２１を埋め込む。次いで、底部側に絶縁層２１が埋め込まれた第１孔部１３を第１導電層１５で埋め込む。続いて、複数の第１孔部１３に埋め込まれた各絶縁層２１が露出するまで、半導体基板１１を裏面側から研磨する。その後、露出された各絶縁層２１に、第１導電層１５に達する状態の第２孔部を形成し、第２孔部内に第１導電層１５に接続される第２導電層を埋め込み形成することを特徴とする回路基板の製造方法および回路基板である。 （もっと読む）

【課題】有効画素領域とオプティカルブラック画素領域との暗電流差を低減できる光電変換装置及び撮像システムを提供する。
【解決手段】本発明の第１側面に係る光電変換装置は、画素信号を出力するための有効画素領域と、黒基準信号を出力するためのオプティカルブラック画素領域とを有する光電変換装置であって、光電変換部と、前記光電変換部の上方に設けられ、前記有効画素領域と前記オプティカルブラック画素領域とで単位画素あたりの面積が異なる遮光層と、前記有効画素領域と前記オプティカルブラック画素領域とのそれぞれにおいて、前記遮光層の下面に沿って配置され、前記遮光層よりも反射率が低く前記遮光層よりも水素吸蔵能力が高い第１の材料で形成された第１の材料層とを備え、前記第１の材料層の単位画素あたりの面積は、前記オプティカルブラック画素領域において、前記遮光層の単位画素あたりの面積に比べて小さいことを特徴とする。 （もっと読む）

【課題】回路装置における配線の接続信頼性を向上する技術を提供する。
【解決手段】回路装置１０は、回路素子が形成された半導体基板１２と、半導体基板１２の表面Ｓに形成された電極１４と、繊維の向きが基板の表面に垂直な方向と交差するように配向されたガラス繊維１７を内部に含有し、電極１４の上に設けられた絶縁樹脂層１６と、絶縁樹脂層１６の上に設けられた再配線パターン１８と、絶縁樹脂層１６を貫通して電極１４および再配線パターン１８を電気的に接続する導電性バンプ２０と、を備える。ガラス繊維１７は、絶縁樹脂層１６より熱膨張係数が小さく、導電性バンプ２０の近傍において再配線パターン１８に向かって湾曲している。 （もっと読む）

【課題】特に半導体製造プロセスにおける基板表面に形成された銅等の導電性物質の研磨において、低い印加電圧で導電性物質に対するより高い加工速度を確保しつつ、高い平坦化特性を有する加工面を得ること、ディッシングやエロージョン、バリア膜と金属（導電性物質）の界面でのエッチングを生じさせることなく、不要な導電性物質を除去してバリア膜を露出させることができるようにする。
【解決手段】被研磨物表面の導電性物質を研磨する電解研磨に用いる電解液であって、有機酸またはその塩の１種類以上と、スルホン酸基を有する強酸の１種類以上と、腐食抑制剤と、水溶性高分子化合物を含む水溶液であることを特徴とする。 （もっと読む）

【課題】側面パッドを備えるチップ、その製造方法及びそのチップを利用したパッケージを提供する。
【解決手段】上部表面、下部表面及び上部表面と下部表面とに連結された側部表面を持つ第１チップ１００を備える半導体装置であり、第１チップは、チップ基板、チップ基板上の下部導電性パターン、下部導電性パターン上の層間誘電層及び層間誘電層上の上部導電性パターンを備え、下部導電性パターン１２０ｂの少なくとも一部及び上部導電性パターンの少なくとも一部は、集合的に側面パッド１２０を形成するように第１チップの側部表面上に露出される。 （もっと読む）

【課題】電気的に絶縁された状態で導電膜を残留させることなく除去して、導電膜の下層のバリア膜を露出させることができるようにする。
【解決手段】電源の一方の極に接続された第１の電極と電源の他方の電極に接続されて研磨対象物の導電膜に給電する第２の電極との間に電圧を印加し、第１の電極と研磨対象物の導電膜との間に電解液を満たし、該導電膜を研磨パッドの研磨面に押付けながら擦り付けて研磨するに際し、導電膜の下層のバリア膜３０５が基板Ｗの中心部から外周部の順に露出するように導電膜（銅膜３０７（及びシード膜３０６））を研磨する。 （もっと読む）

【課題】切断装置を使用して半導体基板を切断する作業を不要とする。
【解決手段】半導体基板１の表面に半導体集積回路を作製し、半導体基板１の表面にスクライブラインパターン３およびビアホールパターン４を有するエッチングマスクを形成し、半導体基板１の表面に半導体基板１の裏面にまでは達しないスクライブライン用穴５およびビアホール用穴６を形成し、ビアホール用穴６の内面にメッキ膜からなる導電体層９を形成し、半導体基板１の裏面がスクライブライン用穴５、ビアホール用穴６の底面に達するまで、半導体基板１の裏面を研磨して、スクライブライン用穴５に沿って半導体基板１を切断することにより、各半導体装置１０に分離するとともに、貫通ビアホール１１を形成する。 （もっと読む）

【課題】各貫通電極配線の信号遅延時間を同等にする。
【解決手段】半導体装置１０１は、複数の半導体チップ１０２ａ，１０２ｂからなる。半導体チップ１０２ａ，１０２ｂは、それぞれ複数の貫通電極１０６（１０６ａ又は１０６ｂ）を備え、貫通電極１０６が積層方向に沿って連結された貫通電極配線１１０，１１１により入出力端子１０３と電気的に接続されている。複数の貫通電極１０６のうち少なくとも一部は、各貫通電極配線１１０，１１１の信号遅延時間が等しくなるように、当該貫通電極を含む貫通電極配線１１０，１１１の長さに応じて成形された形状の信号遅延調整用貫通電極である。 （もっと読む）

【課題】ダマシン構造の金属配線形成において、バリアメタル膜形成工程を省略し、タングステンのグレインサイズを大きくし、電気抵抗の低いタングステン配線を形成する方法を提供する。
【解決手段】半導体基板の上部に絶縁膜及びグルー膜を形成する段階と、上記グルー膜及び絶縁膜の一部を除去してトレンチを形成する段階と、トレンチ側壁に絶縁膜を形成する段階と、トレンチ内部をクリーニングする段階と、ＡＬＤ法により核生成を行う段階と、トレンチ及びグルー膜を含む上記半導体基板の上部にＣＶＤ法によりタングステン膜を形成する段階と、上記絶縁膜が露出されるまで研磨工程を実施してダマシン構造のタングステン配線を形成する段階からなる。 （もっと読む）

【課題】 配線、該配線の接続パッド部上に設けられた柱状電極および該柱状電極の周囲を覆う封止膜を有するＣＳＰと呼ばれる半導体装置において、封止膜をシリカ粒子等のフィラーを含む樹脂によって形成しても、配線間に気泡が残存しないようにする。
【解決手段】 配線８を含む保護膜５の上面において柱状電極９の周囲には第１、第２の封止膜１０、１１がこの順で設けられている。第１の封止膜１０はエポキシ樹脂のみからなっている。第２の封止膜１１はエポキシ樹脂１１ａ中にフィラー１１ｂが混入されたものからなっている。この場合、配線８間は第１の封止膜形成用膜１０Ａにより完全に埋められているので、フィラー１１ｂの径が配線８間の間隔よりも大きく、フィラー１１ｂが隣接する配線８上に跨って配置されても、この配置されたフィラー１１ｂ下における配線８間に空間が形成されることがなく、この空間に起因する気泡の発生を確実に防止することができる。 （もっと読む）

【課題】ウェハ裏面側から貫通電極を形成する場合において、大口径ウェハに対しても低コストかつ短ＴＡＴで貫通電極形成を可能とする半導体ウェハならびに半導体装置の構造とその製造方法を提供する。
【解決手段】半導体ウェハは、ウェハの貫通電極を形成する位置に形成された筒状の深溝トレンチ２と、深溝トレンチ２の内部および上面に埋め込まれた絶縁材料４と、絶縁材料４の上面に形成されたゲート電極膜５および金属膜６と、金属膜６の上面に形成された多段の柱状配線ビア７と、金属膜６に多段の柱状配線ビア７を介して電気的に接続されて形成された外部接続電極９とを有する。これにより、ウェハを薄型化した後にドライエッチングによって貫通電極を形成する新規のプロセス、装置開発が不要となり、さらに専用設計の導入によって各プロセス難易度を大幅に低減した貫通電極の形成が可能となる。 （もっと読む）

【課題】 柱状電極を電解メッキにより形成するとき、半導体ウエハ上の全面に形成された下地金属層の周辺部からなるメッキ用接続端子部の部分へのメッキ液の浸入を確実に防止する。
【解決手段】 半導体ウエハ２１上の全面に形成された下地金属層７の上面においてメッキ用接続端子部７ａの内側には、配線８形成用の第１のメッキレジスト膜２３と同一の材料からなるリング状のシールリング接触部２６が形成されている。そして、第２のメッキレジスト膜２８の開口部２８ａ内に柱状電極９を電解メッキにより形成するとき、メッキ治具のシールリング２７を第２のメッキレジスト膜２８の周辺部上面ではなくシールリング接触部２６の上面に接触させる。すると、第２のメッキレジスト膜２８の周辺部にステップ露光に起因する外側が開放されたダミー開口部が形成されていても、メッキ用接続端子部７ａの部分へのメッキ液の浸入を確実に防止することができる。 （もっと読む）

【課題】生産効率が高く、信頼性及び歩留まりの高い半導体装置の製造方法を提供する。
【解決手段】半導体基板１の裏面研削（バックグラインド）を行い、半導体基板１を薄くする。次に、裏面研削で生じたダメージ層７の除去をこの段階では行わずに、レジスト層８を半導体基板の裏面に選択的に形成する。次に、レジスト層８をマスクとして半導体基板１をエッチングし、ビアホール９を形成する。次に、当該エッチング工程で利用したエッチング装置内に半導体基板１を配置したまま、ビアホール９形成と連続的にレジスト層８を除去する。このように、エッチング工程とその後のアッシング工程とを一つの処理装置で連続的に行う。次に、半導体基板１の裏面のダメージ層７の除去及び、ビアホール９の内壁面の平坦化工程についても、上記アッシング工程と同一装置で連続的に行う。 （もっと読む）

【課題】金属層と絶縁層といったように研磨レートが異なる材料が混在している場合でも、基板の表面を平坦面に研磨することができ、金属層を所定の膜厚にばらつきなく仕上げることを可能にする。
【解決手段】所定パターンの金属層１０の表面を覆って基板表面に絶縁膜１１を被着形成した後、絶縁膜の表面にストッパー膜２０を成膜する工程と、前記金属層１０を被覆する前記絶縁膜１１の膨出部分１１ａのみを露出させるレジストパターン２２を形成し、前記膨出部分１１ａの表面から前記ストッパー膜２０を除去し、前記レジストパターンにより被覆された前記絶縁膜の表面にストッパー層２０ａを形成する工程と、前記基板５の表面を研磨加工し、前記ストッパー層２０ａにより規制された位置まで前記膨出部分１１ａを研磨する研磨工程と、前記絶縁膜１１の表面から前記ストッパー層２０ａを除去した後、前記基板５の表面を仕上げ研磨する工程とを備えることを特徴とする。 （もっと読む）