【課題】配線の表面にホイスカが残留するのを抑制する。
【解決手段】下地１１２に支持された絶縁膜１１５にコンタクトホール１２０を形成し、絶縁膜の上およびコンタクトホールの内に付着するメタルがコンタクトホールを充満する程度に溶融する第１温度に下地を加熱した状態で、当該メタルをスパッタリングすることにより、絶縁膜の上およびコンタクトホールの内に第１メタル膜１３０を成膜し、さらに、第１温度よりも低くかつ第１メタル膜の上に付着するメタルが溶融しても流動しない程度に抑制された第２温度に下地を加熱した状態で、当該メタルをスパッタリングすることにより、第１メタル膜の上に第２メタル膜１３５を成膜する。 （もっと読む）

【課題】互いに積層される半導体チップ間の接続信頼性を確保するために電極の面積を大きくすると、その電極と半導体層との間に発生する静電容量が増大してしまう。
【解決手段】半導体装置１は、半導体チップ１０を備えている。半導体チップ１０は、半導体基板１２、配線層１４、裏面電極１６（第１の本電極）、および裏面ダミー電極１７（第１のダミー電極）を有している。半導体基板１２上には、配線１３を含む配線層１４が形成されている。また、半導体基板１２の裏面Ｓ１上には、配線１３と電気的に接続された裏面電極１６が形成されている。この裏面Ｓ１上には、配線１３と電気的に絶縁された裏面ダミー電極１７も形成されている。 （もっと読む）

【課題】 全表面を絶縁材で覆われた半導体装置において、放熱性を良くする。
【解決手段】 シリコン基板４、入出力用の柱状電極１４および放熱用柱状電極１５を有する半導体構成体２の下面、側面および上面は、樹脂等からなるベース板１、絶縁層１７、絶縁層１８およぴオーバーコート膜２５によって覆われている。そして、半導体構成体２の放熱用柱状電極１５（放熱用再配線１３および放熱用下地金属層１２を含む）に接続された放熱層２３（放熱用下地金属層２２を含む）は、オーバーコート膜２５の開口部２８を介して外部に露出されている。これにより、放熱性を良くすることができる。 （もっと読む）

金属ベースの相互接続線に対して導電性キャッピング層（１０６）を設けることで、エレクトロマイグレーションに対するパフォーマンスを強化することができる。さらに、銅ベースの材料などの下方の金属（１０５ｂ）を露出せずにビア開口部（１１０）をキャッピング層（１０６）に確実にエッチングし、これによりエレクトロマイグレーションパフォーマンスを具体的には銅線とビアの間の遷移において強化することができる。
（もっと読む）

【課題】半導体ウエハ上に形成された金属層を効果的に研磨する。
【解決手段】半導体ウエハ上に形成された金属層（６１２）を研磨する方法であって、この金属層（６１２）は、障壁層（６０４）上に形成されており、障壁層（６０４）は、凹部領域（６０６）と非凹部領域（６１０）を具備する誘電体層（６０８）上に形成されており、この金属層（６１２）は、誘電体層の凹部領域（６０６）と非凹部領域（６１０）を覆っているものにおいて、金属層（６１２）を研磨し、非凹部領域（６１０）を覆っている金属層（６１２）を除去する段階と、凹部領域（６０６）内の金属層を非凹部領域（６１０）の高さに研磨する段階であって、この高さを障壁層（６０４）の厚さ以上とする方法。 （もっと読む）

【課題】基板上に設けられた半導体素子を複数積層させた場合であっても、積層した半導体素子が基板を通して電気的に接続可能となる半導体装置およびその作製方法を提供することを目的とする。
【解決手段】基板の一方の面に選択的に凹部または基板の一方の面から他方の面に貫通する開口部を形成し、基板の一方の面および凹部または開口部を覆うようにトランジスタを有する素子群を形成し、基板を他方の面から薄膜化することによって、凹部または開口部に形成された素子群を露出させることを特徴としている。基板を薄膜化する手段としては、基板の他方の面から研削処理、研磨処理、化学処理によるエッチング等を行うことによって基板を部分的に除去することによって行うことができる。 （もっと読む）

【課題】例えばダマシン法により基板上の配線を形成する場合に、基板にダメージを与えることなく、低い圧力で基板の表面を全面にわたって均一に平坦化することができる電解加工装置を提供する。
【解決手段】電解加工装置１０は、表面に金属膜が形成されたウェハを保持しつつ、ウェハを回転させるウェハホルダ１４と、ウェハに対して電解加工を行う電解加工ユニット１６とを備えている。電解加工ユニット１６は、回転可能な加工電極５２と、加工電極５２に取り付けられた研磨パッド５３と、研磨パッド５３をウェハに押圧する押圧機構７２と、電解加工液をウェハと加工電極５２との間に供給する液供給機構と、ウェハと加工電極５２とを相対運動させる相対運動機構と、加工電極５２がカソード、ウェハの金属膜がアノードとなるように、加工電極５２とウェハの金属膜との間に電圧を印加する電源１０３とを備えている。 （もっと読む）

【課題】ダマシーン法による基板上の配線形成において、微細な凹凸を有する基板上の金属膜の表面を低い加工圧力で平坦化することができ、かつ金属膜をその全面に亘って均一な加工速度で加工することができる電解加工方法を提供する。
【解決手段】給電電極３１と加工電極３２とをテーブル１２上に配置し、給電電極３１と加工電極３２の間に絶縁体３６を配置し、金属膜６が給電電極３１および加工電極３２に対向するように基板Ｗを絶縁体３６に接触させ、第１の電解液および第２の電解液を、絶縁体３６により電気的に絶縁させた状態で給電電極３１と基板Ｗとの間、および加工電極３２と基板Ｗとの間にそれぞれ供給し、給電電極３１と加工電極３２との間に電圧を印加し、基板キャリアー１１とテーブル１２を相対運動させて基板Ｗ上の金属膜６の電解加工を行う。 （もっと読む）

【課題】 貫通電極が設けられたシリコン基板（インターポーザ）に信頼性よく封止キャップを設けることができる電子部品実装構造体を提供する。
【解決手段】 両面側の配線層３２，２６が貫通電極１６を介して相互接続された構造を有するシリコン回路基板１の上に、電子部品４０が実装又は形成され、ガラスよりなるリング状の突起状接合部５０ｂとそれによってキャビティ５０ａが構成された構造の封止キャップ５０ｘの突起状接合部５０ｂがシリコン回路基板１の接合部１０ｂに陽極接合されている。これによって、電子部品４０が封止キャップ５０ｘのキャビティ５０ａ内に気密封止されている。 （もっと読む）

【課題】従来よりも小さいピッチを有した半導体デバイスにおいて周期パターンの製造方法を提供する。
【解決手段】周期的構造を有するパターン層の細片様構造の側壁にスペーサ５が形成される。そして、該パターン層が除去され、該スペーサが、第２の側壁スペーサとなる別のスペーサ層７によって覆われる。上記スペーサとスペーサとの間は補充層８によって充填される。上記第１のスペーサ５と、第２のスペーサ７と、上記補充層の残留部分８とが周期的に連続している部分を残して、表面を平坦化する。横寸法は、１つ以上の残留層を除去することによってピッチの小さい周期パターンが形成されるように調節される。 （もっと読む）

【課題】ダマシン法を用いて形成された銅配線の絶縁破壊耐性（信頼性）を向上する。
【解決手段】シリコン酸化膜３９の配線溝４０に埋め込むＣｕ配線４６ａ〜４６ｅをＣＭＰを用いた研磨で形成する。それから、ＣＭＰ後の洗浄工程を経た後に、シリコン酸化膜３９およびＣｕ配線４６ａ〜４６ｅの表面を還元性プラズマ（アンモニアプラズマ）で処理する。その後、真空破壊することなく、連続的にキャップ膜（シリコン窒化膜４７）を形成する。 （もっと読む）

【課題】エアギャップを形成する際にミスアライメントビアがエアギャップを貫通するのを極力低減すること。
【解決手段】ダミーフィーチャ（４８ａ，４８ｂ）が、層間誘電体層（３６）内に形成される。一実施形態では、非ギャップ充填誘電体層（７２）がダミーフィーチャ上に形成され、ダミーフィーチャ間、またはダミーフィーチャと導電領域（４４）間に空隙（７４）を形成する。一実施形態では、パッシベーション膜（３２および５４）が無電解めっきによって形成され、下層にある導電性領域（４４，４８ａ，４８ｂ，および３０）をエアギャップ（７４）が貫通するのを保護する。さらに、パッシベーション膜は、下層にある導電性領域に覆い被さって、それにより、導電性領域に隣接するダミーフィーチャを画定する。パッシベーション膜は、追加のパターニング工程なしに形成することができ、ミスアライメントビアがエアギャップを貫通するのを極力低減する。 （もっと読む）

貫通ウェーハ相互接続および同相互接続を製造する方法が開示される。本方法は、導電ウェーハの材料を除去することによって、パターン形成したトレンチを形成するために導電ウェーハから出発する。パターン形成したトレンチは、深さがウェーハの前面から裏面に達し、全体的に導電ウェーハを内部分と外部分とに分割する環状開口部を有し、それによって導電ウェーハの内部分は、外部分から絶縁されて貫通ウェーハ導体としての役目をする。誘電材料が、パターン形成したトレンチの中へ形成または追加され、貫通ウェーハ導体を機械的に支持しおよび電気絶縁する。多導体を、アレイとして形成することもできる。
（もっと読む）

【課題】高抵抗化や接触不良の低減が可能になるように改良された半導体装置を提供することを主要な目的とする。
【解決手段】配線層１０６を持つ半導体装置１５０ａ、１５０ｂ、１５０ｃにおいて、その表面から裏面に達する貫通孔１１０が存在し、貫通孔１１０の内壁には、各配線層１０６の側壁の一部が露出している。貫通孔１１０の内部には導電材料１１２が存在し、該貫通孔１１０内で、各配線層１０６の側壁の一部と、導電材料１１２が電気的に接続されている。この発明によれば、半導体装置１５０ａ、１５０ｂ、１５０ｃを積層する際の、積層段数増加による貫通孔形成用マスク数の増加無く形成する事ができ、同一設計寸法の貫通孔１１０で全ての半導体装置を形成できる為、半導体装置面積の縮小もできる。 （もっと読む）

【課題】 半導体装置の製造方法の薄型化・貫通電極形成工程において、主面から内部に向けて非貫通電極が形成された半導体基板の主面に対向する裏面の研磨により、非貫通電極を構成する導電材料が裏面に露出するのを精度良く検知し、導電材料の露出不良、研磨し過ぎなどを防止する。
【解決手段】 主面５からその内部に向けて非貫通電極７が形成される半導体基板２と、異方性導電フィルム３と、導電性支持体４とを貼り合わせた研磨構造体１を作製し、研磨面６の研磨により非貫通電極７を構成する導電材料が研磨面６表面に露出すると電流が流れるように電圧を印加し、半導体基板２の厚み方向における電気抵抗値の変化により導電材料の露出を検知する。 （もっと読む）

【課題】 配線に対する膜剥がれや腐食等の不具合が発生せず、高密度で高速動作が可能な半導体装置とその製造方法を提供する。
【解決手段】 第１の配線パターン３の表面にＳＲＯ膜９Ａを形成し、この配線パターン３を埋めるようにＳＲＯ膜９Ａの表面全体に比誘電率が低いＦＳＧ膜５Ａを形成する。ＦＳＧ膜５Ａの表面全体にＳＲＯ膜９Ｂを形成し、更にこのＳＲＯ膜９Ｂの表面全体にＦＳＧ膜５Ｂを形成し、このＦＳＧ膜５Ｂの表面を平坦化する。ＦＳＧ膜５Ｂの表面にほぼ一定の膜厚でＳＲＯ膜９Ｃを形成し、このＳＲＯ膜９Ｃ上に配線パターン７を形成する。配線パターン３，７間は、必要に応じて金属製のヴィアプラグ８で接続される。ＳＲＯ膜は弗化水素を捕獲する性質があるので、ヴィアプラグ等の形成時の熱処理でＦＳＧ膜から発生する弗化水素をトラップし、配線パターンへの影響を無くすことができる。 （もっと読む）

【課題】 半導体ウェハの一面側にメッキにより形成されたメッキ膜を形成するとともに、半導体ウェハをその他面側から薄肉化するようにした半導体装置の製造方法において、ウェハの反りを実用レベルまで低減する。
【解決手段】 半導体ウェハ１００の表面１００ａ側にメッキ膜１３を形成した後、半導体ウェハ１００をその他面１００ｂ側から薄肉化して所望の厚さにするようにした製造方法において、半導体ウェハ１００を薄肉化する工程では、半導体ウェハ１００の他面１００ｂ側を研削して、半導体ウェハ１００の反りが１．３ｍｍ以下となるように半導体ウェハ１００を所望の厚さよりも厚い状態にとどめた後、研削された半導体ウェハ１００の他面１００ｂ側をウェットエッチングにより除去し、半導体ウェハ１００を所望の厚さとする。 （もっと読む）

【課題】貫通電極を備えた半導体チップを積層した３次元半導体装置において、貫通電極と半導体基板間の容量が大きく、高速データ転送ができないという問題と、貫通電極を形成する導電膜の埋め込み時間が長く、導電膜質が不均一という問題がある。
【解決手段】貫通電極を、内部貫通電極１２、リング状半導体１１ａ、外周貫通電極１４とで構成する。内部貫通電極１２は、等間隔のスペースで柱状半導体を配置することで、薄い膜厚の導電膜により形成することができる。さらにリング状半導体１１ａと外周貫通電極１４とをフローティング状態とすることで、内部貫通電極１２と半導体基板１１の間に生じる容量が小さくなる。容量が小さくなることで高速データ転送が可能な、生産しやすい構造を有する貫通電極が得られる。 （もっと読む）

本発明は、導電性又は半導電性の基板の第１（上側）表面と第２（下側）表面との間に電気的接続を作る方法に関する。本発明は、第１表面にトレンチを作成、前記トレンチによって規定される前記基板の一部分を完全に分離する絶縁性囲いの設置を含む。本発明は、また、マイクロエレクトロニック及び／又はマイクロメカニック素子の製造用の出発基板として用いることができる製造物に関し、平坦な半導電性又は導電性基板を含み、第１表面及び第２表面、及び前記基板を貫通して伸びる少なくとも一つの電気的接続部材を有する。電気的接続部材は、絶縁性材料からなる限定された層によって平坦な基板からなる周辺材料から絶縁されており、基板と同じ材料を含んでいる、すなわち、ウエハ材料から作られている。
（もっと読む）

【課題】 下面を研削されたシリコン基板の下面および側面にクラックが発生しにくいようにする。
【解決手段】 シリコン基板１の下面側を適宜に研削し、次いで第１のダイシングストリート２１に沿って、シリコン基板１の下面側から封止膜１０の途中までハーフカットし、溝１２を形成する。この場合、シリコン基板１の下面および周側面に微細で鋭角な凸凹（シリコンの結晶破壊層）が形成される。次に、ウェットエッチングにより、シリコン基板１の下面および周側面を段差１〜５μｍの粗面仕上げとする。次に、溝１２内を含むシリコン基板１の下面にエポキシ系樹脂などからなる保護膜１３を形成する。この場合、シリコン基板１の下面および周側面は段差１〜５μｍの粗面となっているので、この粗面は保護膜１３によって確実に覆われ、シリコン基板の下面および側面にクラックが発生しにくいようにすることができる。 （もっと読む）