【課題】静電気防止素子のノーマルコンタクトと半導体素子のブランケットコンタクトを同時に形成する。
【解決手段】本発明の半導体素子の製造方法は、基板上に静電気防止素子に対するアクティブ領域と、第１ポリゲート及び半導体素子に対するアクティブ領域と、ブランケットトレンチ形態の第２ポリゲートとを形成する段階と、前記基板上に第１絶縁膜と第２絶縁膜を含む層間絶縁層を形成する段階と、前記層間絶縁層に平坦化工程を行う段階と、前記第１ポリゲート上に形成された層間絶縁層の一部を開口させたコンタクトパターンを形成する段階と、前記コンタクトパターンの下の第２絶縁膜を第１エッチングして第１ポリゲート上のトレンチを形成する段階と、第２エッチングを行って前記第１ポリゲート上のトレンチ内部の第１絶縁膜を除去し、前記第２ポリゲートを除いた前記半導体素子のアクティブ領域上の第１絶縁膜を除去する段階とを含む。 （もっと読む）

【課題】開口率の高い半導体装置又はその作製方法を提供することを目的の一とする。また、消費電力の低い半導体装置又はその作製方法を提供することを目的の一とする。
【解決手段】絶縁表面を有する基板上に設けられた酸化物半導体層と、酸化物半導体層を覆うゲート絶縁膜と、ゲート絶縁膜上に設けられた第１の導電層と第２の導電層との順で積層されたゲート電極を含むゲート配線と、酸化物半導体層と、前記ゲート電極を含む前記ゲート配線を覆う絶縁膜と、絶縁膜上に設けられ、酸化物半導体層と電気的に接続され、第３の導電層と第４の導電層との順で積層されたソース電極を含むソース配線と、を有し、ゲート電極は、第１の導電層で形成され、ゲート配線は、第１の導電層と第２の導電層で形成され、ソース電極は、第３の導電層で形成され、ソース配線は、第３の導電層と第４の導電層で形成されている。 （もっと読む）

【課題】 エレクトロマイグレーション耐性を有するビア・ライン間相互接続構造体及びその製造方法を提供する。
【解決手段】 導電性ビアの上層金属ライナと、下方の金属ラインの下層金属ライナとの間に、ライナ・ライナ間接触を形成する。ライナ・ライナ間接触は、急激なエレクトロマイグレーションによる故障を抑制し、金属相互接続構造体のエレクトロマイグレーション耐性を強化する。少なくとも１つの誘電体材料部分は、上層金属ライナと下層金属ライナの間の直接接触を保証するように配置された複数の誘電体材料部分を含むことができる。代替的に、少なくとも１つの誘電体材料部分は、リソグラフィ・オーバーレイ変動の許容範囲内でライナ・ライナ間直接接触が形成されるのを保証するのに十分な、導電性ビア領域との横方向の重なりを有する領域の単一の誘電体部分を含むことができる。 （もっと読む）

【課題】 冷却機構を有する接合型半導体基板を形成するための構造体、設計構造体、及びその形成方法を提供すること。
【解決手段】 ２つの半導体基板を備える接合型基板が提供される。各々の半導体基板は、半導体デバイスを含む。少なくとも１つの基板貫通ビアが２つの半導体基板の間に設けられ、それらの間に単一の経路を提供する。２つの半導体基板の底側は、冷却機構を含む少なくとも１つの接合材料層によって接合される。１つの実施形態において、冷却機構は冷却チャネルであり、その中を通って冷却流体が流動し、接合型基板内の半導体デバイスの動作中に接合型半導体基板を冷却する。別の実施形態において、冷却機構は、２つの端部とそれらの間の連続した経路を備えた導電性冷却フィンである。冷却フィンはヒートシンクに接続され、接合型基板内の半導体デバイスの動作中に接合型半導体基板を冷却する。 （もっと読む）

【課題】ＳＯＩ（セミコンダクタ・オン・インシュレータ）基板内の底部半導体層からの半導体デバイスについて強化された信号分離を可能とする半導体構造、これを製造する方法、およびこれを操作する方法を提供する。
【解決手段】底部半導体層１０と反対の導電性タイプを有するドープ接点領域１８は底部半導体層１０内の埋め込み絶縁体層２０の下に設ける。少なくとも１つの導電ビア構造４７，７７は、相互接続レベル金属ライン９４から、中間工程（ＭＯＬ）誘電体層８０、最上部半導体層３０内の浅いトレンチ分離構造３３、および埋め込み絶縁体層２０を通り、ドープ接点領域１８まで延びる構造とする。 （もっと読む）

【課題】コバルト前駆体の保存安定性に優れ、長期保存後に化学気相成長法に供した場合であっても昇華残存物の少ないコバルト前駆体組成物及びコバルト前駆体の使用効率の高い、化学気相成長法によるコバルト膜の形成方法を提供すること。
【解決手段】上記組成物は、コバルトカルボニル錯体及び溶媒を含有する組成物であって、前記溶媒に溶存する一酸化炭素の濃度が０．００１〜１重量％であることを特徴とする。上記方法は、上記のコバルトカルボニル錯体組成物に由来するコバルトカルボニル錯体を昇華して基体上に供給し、該基体上で該コバルトカルボニル錯体をコバルトに変換することを特徴とする。 （もっと読む）

【課題】マトリクス状に配置した光電変換素子が捉える光の強度分布を、再現よく電気信号に変換して取り出せる大型のエリアセンサおよび、エリアセンサを搭載した書き込み速度が速く、表示ムラが少ない表示装置を提供する。
【解決手段】インジウム、ガリウム、および亜鉛を含む酸化物半導体を用いた薄膜トランジスタは、大面積基板にマトリクス状に配置することが容易であり、また特性にバラツキが少ない。インジウム、ガリウム、および亜鉛を含む酸化物半導体を用いた薄膜トランジスタで構成した特性にバラツキが少ない増幅回路と表示素子の駆動回路を用いて、マトリクス状に配置したフォトダイオードが捉える光の強度分布を再現よく電気信号に変換して取り出し、マトリクス状に配置した表示素子をムラなく駆動する。 （もっと読む）

【課題】ＳＯＩ基板における容量結合を減少した集積回路を提供する。
【解決手段】底部半導体層と同じ導電型のドーパントを含む第１のドープされた半導体領域１８及び反対導電型のドーパントを含む第２のドープされた半導体領域２８がＳＯＩ基板の埋め込み絶縁層２０の直下に形成される。第１のドープされた半導体領域１８及び第２のドープされた半導体領域２８は、共にグランド電位に接続されるか、又は底部半導体層への少数キャリアの順方向バイアス注入に基づく過剰な電流を生じるには不十分は電圧、即ち、０．６Ｖ乃至０．８Ｖを越えない電位差を保って底部半導体層に対して順方向バイアスされる。上部半導体の半導体装置内の電気信号により誘起される電荷層内の電荷は第１及び第２のドープされた半導体領域に接続されている電気的コンタクトを介して引き出され、これにより半導体装置内の高調波信号を減少させる。 （もっと読む）

【課題】酸素ガスを主に含有したガスでエッチングを行う必要がある金属材料を用いてピラー型電極を形成する際に、ピラー型電極のアスペクト比が高くなると製造が困難になるという課題があった。
【解決手段】層間絶縁膜上に第１〜第６の絶縁膜を積層した後、第１のフォトレジスト膜を形成する工程と、前記第１のフォトレジスト膜をマスクとして第１の溝部を形成する工程と、前記第１の溝部を充填するように電極材料を堆積する工程と、前記第４の絶縁膜上に第７〜第９の絶縁膜を形成した後、第２のフォトレジスト膜を形成する工程と、前記第２のフォトレジスト膜をマスクとして第２の溝部を形成すると共に、前記電極材料をピラー型に残存させる工程と、前記第８、前記第７、前記第４および前記第２の絶縁膜を除去して、前記電極材料からなるピラー型電極を露出する工程と、を有する半導体装置１０１の製造方法を用いることにより、上記課題を解決できる。 （もっと読む）

【課題】デュアルダマシン溝（接続孔）内への異物の残留を回避し、配線接続の信頼性および半導体装置性能の向上を図る。
【解決手段】第４配線層の配線３３上に絶縁膜３４〜３８を順次形成し（絶縁膜３４，３６，３８はシリコン窒化膜からなる。絶縁膜３５，３７はシリコン酸化膜からなる）、絶縁膜３８に溝パターン４０ａ、４０ｂをフォトリソグラフィを用いて転写する。絶縁膜３８の溝パターン４０を埋め込む反射防止膜４１を形成し、さらに孔パターン４３を有するレジスト膜４２を形成する。レジスト膜４２の存在下でエッチング処理を施し、絶縁膜３８，３７，３６および絶縁膜３５の一部に孔パターン４３を転写する。その後、レジスト膜４２，反射防止膜４１を除去し、絶縁膜３８をマスクとして溝パターン４０を絶縁膜３７に、孔パターン４３を絶縁膜３５に転写する。 （もっと読む）

【課題】加熱による不具合の発生を回避した半導体装置の製造方法を提供する。
【解決手段】本発明に係る半導体装置１の製造方法は、表面に酸化膜、ゲートパターンおよび不純物イオン注入部を有し所定の深さに水素イオン注入部４１が形成されているＳｉ基板を用いてＳｉ薄膜トランジスタを形成しており、水素イオン注入部４１にマイクロ波Ｍ１を照射して水素イオン注入部４１を熱処理する照射工程と、照射工程の後、水素イオン注入部４１においてＳｉ基板を劈開剥離して、酸化膜、ゲートパターンおよび不純物イオン注入部を有するＳｉ薄膜を分離する剥離工程と、Ｓｉ薄膜を絶縁基板上に接合する接合工程とを含む。 （もっと読む）

【課題】エッチングストッパ膜を有し、配線間容量の増大を抑制可能な半導体装置及び半導体装置の製造方法を提供する。
【解決手段】半導体基板１１と、半導体基板１１の表面上部に配設された層間絶縁膜２９と、層間絶縁膜２９に埋め込まれ、半導体基板１１に対向する上面が層間絶縁膜２９の上面と面一に配設され、互いに離間して配置された複数のビアプラグ３１と、層間絶縁膜２９及びビアプラグ３１の表面上部に配設された層間絶縁膜３９と、層間絶縁膜３９によって分離され、ビアプラグ３１と接続され、ビアプラグ３１に対向する上面が層間絶縁膜３９の上面と面一に配設され、層間絶縁膜３９を挟んで相対向する側面に、層間絶縁膜２９の側から順に、層間絶縁膜２９とはエッチング性が異なり且つ層間絶縁膜３９より比誘電率の高い側壁絶縁膜３５、及び側壁絶縁膜３５とはエッチング性が異なる側壁絶縁膜３７を有する複数の第２配線３３とを備える。 （もっと読む）

【課題】薄膜トランジスタの電気特性の信頼性を高めることが可能な薄膜トランジスタ及びその作製方法を提供する。また、画質を向上させることが可能な表示装置及びその作製方法を提供する。
【解決手段】また、ゲート電極と、ゲート電極上に形成されるゲート絶縁層と、ゲート電極に重畳し、且つゲート絶縁層上に形成される酸化物半導体層と、ゲート絶縁層及び酸化物半導体層上に形成される配線と、酸化物半導体層及び配線に接する有機樹脂層とを有する薄膜トランジスタである。 （もっと読む）

【課題】酸化物半導体を用いた薄膜トランジスタにおいて、電界効果移動度を向上させることを課題の一とする。また、薄膜トランジスタの電界効果移動度を向上させても、オフ電流の増大を抑制することを課題の一とする。
【解決手段】酸化物半導体層を用いた薄膜トランジスタにおいて、酸化物半導体層とゲート絶縁層の間に、該酸化物半導体層より導電率が高く、膜厚が薄い半導体層を形成することによって、該薄膜トランジスタの電界効果移動度を向上させ、且つオフ電流の増大を抑制することができる。 （もっと読む）

【課題】安定した電気特性を有する薄膜トランジスタを有する、信頼性のよい半導体装置を提供することを課題の一とする。また、高信頼性の半導体装置を低コストで生産性よく作製することを課題の一とする。
【解決手段】薄膜トランジスタを有する半導体装置において、薄膜トランジスタの半導体層を、金属元素が添加された酸化物半導体層とする。金属元素として鉄、ニッケル、コバルト、銅、金、モリブデン、タングステン、ニオブ、及びタンタルの少なくとも一種類以上の金属元素を用いる。また、酸化物半導体層はインジウム、ガリウム、及び亜鉛を含む。 （もっと読む）

【課題】後工程における、キャパシタの下部電極と接続されるべき第２コンタクトプラグの形成の際の洗浄液による第１コンタクトパッドの損傷を防止できる、半導体装置の配線構造物及びその形成方法を提供する。
【解決手段】配線構造物は、第１コンタクトパッド１２６、第１コンタクトプラグ１５０、スペーサー１４０、及び層間絶縁膜パターン１２０、１３０を含む。第１コンタクトパッド１２６は、基板１００の第１コンタクト領域１１６ａと電気的に接続される。第１コンタクトプラグ１５０は、第１コンタクトパッド１２６上に具備され、第１コンタクトパッド１２６と電気的に接続される。スペーサー１４０は、第１コンタクトプラグ１５０の側壁と第１コンタクトパッド１２６の側壁の上部とに同時に面接する。層間絶縁膜パターン１２０，１３０は、コンタクトパッド１２６とスペーサー１４０を収容する開口を有する。 （もっと読む）

【課題】配線層間の正常な電気的導通が取れている半導体装置を提供することを課題とする。
【解決手段】基板上又は基板の表面層に少なくとも２層の配線層を備え、前記２層の配線層の内、下層配線層がシリコンからなる際に、前記下層配線層と上層配線層間に炭化珪素層を備えたことを特徴とする半導体装置により上記課題を解決する。 （もっと読む）

【課題】窒化珪素膜でＣｕ配線を挟み込むことによりＣｕによりＴＦＴが汚染されるのを防ぐ。
【解決手段】結晶性半導体膜と、結晶性半導体膜上のゲート絶縁膜とゲート絶縁膜上のゲート電極と、結晶性半導体膜及びゲート電極上の第１の層間絶縁膜と、第１の層間絶縁膜に設けられた第１のコンタクト部を介して結晶性半導体膜に電気的に接続される第１の配線と、第１の層間絶縁膜及び第１の配線上の、第１の配線の一部を露出させた第２のコンタクト部が設けられた第１の窒化珪素膜及び第１の窒化珪素膜上の第２の層間絶縁膜と、第２のコンタクト部により露出させた第１の配線上に設けられたＣｕの拡散を防ぐバリア層と、第２のコンタクト部に設けられたバリア層上のＣｕでなる第２の配線と、第２の配線を被覆して設けられた第２の窒化珪素膜とを有する。 （もっと読む）

【課題】表示装置の高精細化に伴い、画素数が増加し、ゲート線数、及び信号線数が増加する。ゲート線数、及び信号線数が増加すると、それらを駆動するための駆動回路を有するＩＣチップをボンディング等により実装することが困難となり、製造コストが増大するという問題がある。
【解決手段】同一基板上に画素部と、画素部を駆動する駆動回路とを有し、駆動回路の少なくとも一部の回路を、上下をゲート電極で挟んだ酸化物半導体を用いた薄膜トランジスタで構成する。同一基板上に画素部及び駆動回路を設けることによって製造コストを低減する。 （もっと読む）

【課題】ソース及びドレインとの接触抵抗のばらつきが少なく、ソース同士が容易に接続
可能なコンタクトプラグ構成の半導体装置を提供する。
【解決手段】ソース及びドレイン領域１８、１９を有する半導体基板１１と、浮遊ゲート
膜２２を有し、ソース及びドレイン領域１８、１９の間の表面に配設されたゲート電極膜
２８と、ゲート電極膜２８の上に上下を絶縁されたソース接続膜３３と、ゲート電極膜２
８及びソース接続膜３３を被うサイドウォール絶縁膜３７及びバリア絶縁膜３９と、バリ
ア絶縁膜３９を埋め込む下部及び上部層間絶縁膜４１、４３と、ソース領域１８に接続さ
れ、下部及び上部層間絶縁膜４１、４３を貫通し断面が楕円形の柱状体をなし、柱状体の
側面でソース接続膜３３と接続されたソースコンタクト４５と、ドレイン領域１９に接続
され、下部及び上部層間絶縁膜４１、４３を貫通し断面が楕円形の柱状体をなすドレイン
コンタクト４７とを備える。 （もっと読む）