【課題】フラッシュメモリ素子の製造方法に関するものであり、ワードライン間の干渉効果を改善し、ロバスト(robust)なハイスピード(high speed)素子を具現する。
【解決手段】オーバーハング形状を有する絶縁膜１１８を用いて後続のワードライン１１０ａ間の酸化膜１２０の内部にエアーギャップ(air-gap)１２２を形成する。コントロールゲート用タングステン膜(W)１１０ａの側壁にタングステン窒化膜(WN)１１４を形成し、後続のアニーリング工程時にタングステン膜１１０ａの異常酸化(abnormal oxidation)を防止しながらタングステン膜１１０ａの断面積を増加させる。 （もっと読む）

【課題】ゲート電極とコンタクトの間の容量とフリンジ容量の両者を低減することが半導体装置及びその製造方法を提供する。
【解決手段】チャネル形成領域を有する半導体基板１０上にゲート絶縁膜２０とゲート電極２１が形成され、ゲート電極の両側部における半導体基板にソース・ドレイン領域１３が形成されて、電界効果トランジスタが構成されており、電界効果トランジスタを被覆して第１絶縁膜２６が形成され、第１絶縁膜においてソース・ドレイン領域に達するようにコンタクトホールＣＨ_ＳＤが開口され、コンタクトホール内にコンタクトプラグ（２８，２９，３０）が埋め込まれ、第１絶縁膜の上層に第２絶縁膜（３１，３３）が形成されており、ゲート電極とコンタクトプラグの間の領域における第１絶縁膜が除去され、ゲート電極の側面とコンタクトプラグの側面を含む面から空隙Ｖが構成されている構成とする。 （もっと読む）

【課題】配線間の容量が低く、歩留りや信頼性が高い半導体装置を提供する。
【解決手段】ギャップ１１０の形成によりキャップ膜１０８厚が薄くなったまたは消失したとしても、ギャップ１１０を形成した後に、下層配線１０７上にキャップ膜１１１を選択的に成長させることにより、キャップ膜の厚さを確保することができるため、配線間の容量を十分に低減でき、かつ、歩留りや信頼性を高く維持することができる。 （もっと読む）

【課題】良好な信号伝送特性を有する積層デバイスを提供する。
【解決手段】この積層デバイスは、下側基板１の上面に溝３を形成し、上側基板２の下面に溝３に対向する溝７を形成するとともに溝７の底に貫通孔８を形成し、溝３，７および貫通孔８の内壁に導電層４，９を形成し、溝３，７間の空間の長さ方向の中心線に沿って信号線５を設けるとともに貫通孔８の中心線に沿って信号線１０を設け、信号線１０の一方端を信号線５に接続したものである。したがって、積層デバイスの配線を同軸線路で構成できる。 （もっと読む）

【目的】配線幅の微細化を図る半導体装置の製造方法を提供することを目的とする。
【構成】本発明の一態様の半導体装置の製造方法は、基板上に第１の絶縁膜を形成する工程（Ｓ１０２〜Ｓ１０４）と、第１の絶縁膜に開口部を形成する開口部形成工程（Ｓ１０６）と、開口部の側面および底面に触媒特性膜を形成する触媒特性膜形成工程（Ｓ１０８）と、触媒特性膜が側面および底面に形成された開口部にＣｕ膜を埋め込むめっき工程（Ｓ１１２）と、開口部の側面に形成された触媒特性膜を除去する触媒特性膜除去工程（Ｓ１１６）と、触媒特性膜が除去された後に、第１の絶縁膜およびＣｕ膜上に第２の絶縁膜を形成する第２の絶縁膜形成工程（Ｓ１２０）と、を備えたことを特徴とする。 （もっと読む）

【課題】配線用の導電体相互間のクロストークを減少した半導体装置を提供する。
【解決手段】半導体装置内に空洞を形成する方法が開示される。本発明の方法は、半導体装置のＩＬＤ層内の空洞の内面上に核化防止層を付着することを含む。この核化防止層は、後に付着される誘電体層が空洞内に付着することを防止する。誘電体層が空洞内に付着することを防止することにより、キャパシタンスが減少され、これにより、改善された半導体動作特性を実現する。 （もっと読む）

【課題】エアブリッジ配線の機械的強度を向上させた高周波半導体装置を提供する。
【解決手段】半導体基板１１上に形成された第１の配線層１２と、この第１の配線層１２の両側において、この第１の配線層１２と交差する方向に配置される第２、第３の配線層１３−１、１３−２と、これらの第２、第３の配線層１３−１、１３−２間を、前記第１の配線層１２上の空気層を介して相互に接続するエアブリッジ配線層１４とを備え、このエアブリッジ配線層１４の全体形状は上に凸のアーチ型をなしており、且つ、エアブリッジ配線１４の横断面形状は下に凸状に湾曲している半導体装置。 （もっと読む）

【課題】二酸化ケイ素や窒化ケイ素など非常に薄い低応力誘電体材料と半導体層とで
形成された可とう性の膜で集積回路（２４、２６、２８、．．．３０）を製造する汎用手
法を提供する。
【解決手段】膜（３６）の半導体層中に半導体デバイス（２４、２６、２８．．．３
０）を形成する。最初に、標準厚さの基板（１８）から半導体膜層（３６）を形成し、次
いで、基板の薄い表面層をエッチングまたは研磨する。他のバージョンでは、ボンディン
グされた従来の集積回路ダイ用の支持および電気的相互接続として可とう性膜を使用し、
膜中の複数の層に相互接続部を形成する。１つのそのような膜に複数のダイを接続するこ
とができ、膜は次いでマルチチップ・モジュールとしてパッケージされる。 （もっと読む）

【課題】耐熱性および機械的強度に優れ、かつ、アッシング後の残渣が少ない膜を形成することができる導電層間の空洞形成用組成物、ならびに、前記重合体を用いた導電層間の空洞形成用犠牲膜および導電層間の空洞形成方法を提供することを提供する。
【解決手段】導電層間の空洞形成用組成物は、（Ａ）芳香族ポリアリーレンおよび芳香族ポリアリーレンエーテルもしくはいずれか一方である重合体、ならびに（Ｂ）有機溶剤を含有する。 （もっと読む）

【課題】配線構造体内に空隙を生成するための新規な方法を提供する。
【解決手段】基板上に配置されると共に互いに空隙によって分離された導電体からなる少なくとも１つのレベルの配線を含み、電気絶縁材料層が前記配線のレベルを覆う、集積回路用のダマシンタイプの電気配線の構造体を製造する方法であって、前記方法は、基板上に犠牲材料層を堆積する段階と、導電体に対応するパターンを有して犠牲材料層をエッチングする段階と、犠牲材料層のエッチングされた表面に、犠牲材料を分解することができる攻撃剤に対して透過性の材料で膜層を堆積する段階と、攻撃剤を用いて犠牲材料を分解する段階であって、空隙が分解された犠牲材料の位置に形成されるような段階と、空隙によって分離された導電体を得るために、エッチングされたパターンに導電体を形成する段階と、得られた配線のレベルを覆うために、電気絶縁材料層を堆積する段階と、からなる段階を含む方法。 （もっと読む）

【課題】アライメントずれが生じる場合に、配線にダメージを与えることがなく、また、AirGapと接続孔とが貫通することがない半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、第１の絶縁膜１０１中に、複数の下層配線１０３を形成する工程と下層配線１０３間に存在する部分を除去して配線間ギャップを形成する工程と、下層配線１０３と配線間ギャップが形成された第１の絶縁膜１０１との上に、エアギャップ１０８が形成されるように、第２の絶縁膜１０７を形成する工程と、第２の絶縁膜１０７中に、下層配線１０３と接続するビア１０９を形成すると共に、ビア１０９と接続する上層配線１１０を形成する工程とを備える。ビア１０９は、エアギャップ１０８とは接触しないように形成される。 （もっと読む）

本開示の一の実施例によると、回路素子用の保護膜を作製する方法は概して、基板表面を有する基板を供する工程、前記基板表面上に電気部品を作製する工程、並びに、前記基板表面及び電気部品を第1保護誘電膜でコーティングする工程を有する。前記第1保護誘電膜は概して、透湿性が0.01g/m²/日、吸湿率が0.04%未満、誘電率が10未満、誘電損失が0.005未満、絶縁破壊電圧強度が8×10⁶V/cmよりも大きく、シート抵抗が10¹⁵Ω-cmで、かつ欠陥密度が0.5/cm²未満である、水蒸気に溶けない材料で作られる。
（もっと読む）

【課題】カーボンナノチューブを有する電気配線構造及びその形成方法を提供する。
【解決手段】集積回路装置は、カーボンナノチューブを含む導電性配線を含む。電気配線は、第１金属領域を含む。第１導電性バリア層が前記第１金属領域の上部表面上に提供され、第２金属領域は、前記第１導電性バリア層上に提供される。前記第１導電性バリア層は、前記第１金属領域からの前記第１金属の外部拡散を抑制する物質を含み、前記第２金属領域は、内部に触媒金属を含む。内部に開口を有する絶縁層が前記第２金属領域上に提供される。多数のカーボンナノチューブが、前記開口内に垂直電気配線として提供される。 （もっと読む）

【課題】必要な領域にのみエアギャップを有し、エアギャップに起因する機械的強度の低下を抑える半導体装置、およびその製造方法を提供する。
【解決手段】本発明の実施の形態による半導体装置は、表面に半導体素子を有する半導体基板と、前記半導体基板上に形成された配線構造を含む層間絶縁膜と、前記層間絶縁膜内に形成されたメタルリングと、前記層間絶縁膜の前記メタルリングの片側の領域に形成されたエアギャップと、を有する。 （もっと読む）

【目的】多層配線の容量低減を図る半導体装置の製造方法或いは半導体装置を提供することを目的とする。
【構成】本発明の一態様の半導体装置の製造方法は、基体上に犠牲膜を形成する犠牲膜形成工程（Ｓ１０４）と、犠牲膜上に絶縁膜を形成する絶縁膜形成工程（Ｓ１０６）と、犠牲膜と絶縁膜とに複数の第１の開口部を形成する第１の開口部形成工程（Ｓ１０８）と、複数の第１の開口部に導電性材料を堆積させる導電性材料堆積工程（Ｓ１１４）と、複数の第１の開口部に堆積した各導電性材料間の領域のうち、導電性材料のピッチが最小となる最小寸法領域とは異なる絶縁膜の所定の領域に第２の開口部を形成する第２の開口部形成工程（Ｓ１１６）と、第２の開口部を介して最小寸法領域に位置する犠牲膜を含む犠牲膜を除去する犠牲膜除去工程（Ｓ１１８）と、を備えたことを特徴とする。 （もっと読む）

【課題】中空構造において温度上昇による層間絶縁膜の変形を抑制する。
【解決手段】本発明の例に係る半導体装置は、半導体基板Ｓ上に互いに上下に隣接してスタックされる中空構造の第１及び第２配線層Ｌ４，Ｌ５と、第１配線層Ｌ４内に形成され、信号線として機能しないダミーパターンＰと、第２配線層Ｌ５内に形成される導電パターンＰとを備える。そして、半導体基板Ｓ上からみて、ダミーパターンＰと導電パターンＰとは、互いにオーバーラップする部分とそれ以外の部分とを有する。 （もっと読む）

【課題】本発明は、導通不良や絶縁不良の発生を抑制し、また量産性に優れ、かつプロセス温度の低温化により集積回路へのダメージを低減できる半導体装置およびその製造方法を提供することを目的とする。
【解決手段】本発明の半導体装置は、電極配線を備えた半導体基板とこの半導体基板の厚み方向に形成され１つの開口部を備えた孔と、この孔に形成された電極部とを有し、電極部は、その一端が前記開口部と反対側に設けられた底部に接合されて電極配線に導通し、孔との間に間隙を設けて形成される。本発明の半導体装置の製造方法は、半導体基板の厚み方向に孔を形成する第１工程と、一端が開口部と反対側に設けられた底部に接合され、底部から開口部に向けて導電材料を堆積することで電極部を形成する第２工程と、エッチングにより孔と電極部との間に間隙を形成する第３工程とを有する。 （もっと読む）

【目的】多層配線の容量低減を図る半導体装置の製造方法或いは半導体装置を提供することを目的とする。
【構成】本発明の一態様の半導体装置の製造方法は、配線が形成された配線層上に第１の絶縁性材料膜を形成する絶縁膜形成工程（Ｓ１０８）と、前記絶縁性材料膜に前記配線層まで貫通する複数の孔を形成する開口工程（Ｓ１１２）と、前記複数の孔のうち、前記配線上に位置する孔内にヴィアコンタクト膜を選択的に形成するヴィアコンタクト膜形成工程（Ｓ１１６）と、前記複数の孔のうち前記ヴィアコンタクト膜が形成されずに残った孔にふたをするように、第２の絶縁性材料膜を形成する絶縁膜形成工程（Ｓ１２０）と、を備えたことを特徴とする。 （もっと読む）

【課題】基板表面に対して大きな高さを有するＰＩＮダイオードを歩留りよく製造する。
【解決手段】半導体基板１１０上に順次積層された、下部半導体層１１２、真性半導体層１２２および上部半導体層１２４を含むＰＩＮ構造体１２０と、下部電極１４０および上部電極１６０とを有するＰＩＮダイオード１００を製造する製造方法であって、半導体基板１１０の表面にＰＩＮ構造体１２０を形成する工程と、半導体基板１１０の表面にレジスト材料を塗布して、半導体基板１１０の表面に対してその表面がＰＩＮ構造体１２０より高くなる厚さを有するレジスト層１５０を形成する工程と、レジスト層１５０の一部を除去する工程と、レジスト層１５０から露出した領域に導体材料を堆積させる工程とを備える。 （もっと読む）

【課題】従来の構成では、エアーギャップを形成する絶縁膜が段差被覆性の低いプラズマＣＶＤ法により形成されているため、絶縁膜の表面の平坦性が良好ではない。このためこの絶縁膜上に形成される耐湿性の高い絶縁膜の被覆性が低減してしまう可能性があり、これにより、半導体装置の耐湿性が低減してしまう可能性があった。
【解決手段】本願発明の半導体装置の製造方法では、半導体基板上に形成された第１の絶縁膜上に、互いに隣接するように複数の配線を形成する工程と、第１の絶縁膜上にプラズマＣＶＤ法により第２の絶縁膜を形成して、隣接する配線の配線間にエアーギャップが形成されるように配線を第２の絶縁膜により覆う工程と、第２の絶縁膜上に高密度プラズマＣＶＤ法により、第３の絶縁膜を形成する工程と、第３の絶縁膜上に耐湿性の高い第４の絶縁膜を形成する工程とを有する。 （もっと読む）