半導体装置および半導体装置の製造方法
【課題】配線間の容量が低く、歩留りや信頼性が高い半導体装置を提供する。
【解決手段】ギャップ１１０の形成によりキャップ膜１０８厚が薄くなったまたは消失したとしても、ギャップ１１０を形成した後に、下層配線１０７上にキャップ膜１１１を選択的に成長させることにより、キャップ膜の厚さを確保することができるため、配線間の容量を十分に低減でき、かつ、歩留りや信頼性を高く維持することができる。
【解決手段】ギャップ１１０の形成によりキャップ膜１０８厚が薄くなったまたは消失したとしても、ギャップ１１０を形成した後に、下層配線１０７上にキャップ膜１１１を選択的に成長させることにより、キャップ膜の厚さを確保することができるため、配線間の容量を十分に低減でき、かつ、歩留りや信頼性を高く維持することができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線間の容量を低減するエアギャップ構造を備える半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
近年、半導体集積回路素子の微細化に伴い、素子間および素子内を結ぶ配線の間隔が狭くなってきている。このため、配線間の容量が増加し、信号の伝搬速度の低下を引き起こす課題が顕在化している。そこで、配線間にエアギャップを形成して容量を下げる方法が検討されている。以下、従来のエアギャップを形成した半導体装置の製造方法を、図１６，図１７を参照しながら説明する。
【０００３】
図１６は従来の半導体装置の製造方法におけるギャップ形成工程を説明する工程断面図、図１７は従来の半導体装置の製造方法を説明する工程断面図である。
まず、図１６（ａ）に示すように、半導体基板１の表面に層間絶縁膜２および配線間絶縁膜３を堆積した後、フォトリソグラフィーおよびドライエッチングにより、層間絶縁膜２および配線間絶縁膜３積層膜の上部に配線溝４を形成する。
【０００４】
次に、図１６（ｂ）に示すように、配線間絶縁膜３の上部および配線溝４の内部にバリア膜５およびＣｕ膜６を順次堆積後、配線溝４からはみ出したバリア膜５およびＣｕ膜６をＣＭＰにより除去し、下層配線７を形成する。
【０００５】
次に、図１６（ｃ）に示すように、下層配線７の表面にキャップ膜８を選択的に成長させる。
次に、図１６（ｄ）に示すように、配線間絶縁膜３およびキャップ膜８の表面における所定の位置にレジストパターン９を形成する。レジストパターン９を形成する目的については後に詳しく説明する。
【０００６】
次に、図１６（ｅ）に示すように、キャップ膜８およびレジストパターン９をマスクとして層間絶縁膜２および配線間絶縁膜３の一部をエッチングすることにより、下層配線７の間にギャップ１０を形成する。
【０００７】
次に、図１７（ａ）に示すように、レジストパターン９を除去する。
次に、図１７（ｂ）に示すように、配線間絶縁膜３およびキャップ膜８の表面に、段差被覆性の低い条件で層間絶縁膜１１を堆積する。これにより、ギャップ１０の上部が層間絶縁膜１１により閉じられ、下層配線７の間にエアギャップ１２が形成される。
【０００８】
次に、図１７（ｃ）に示すように、層間絶縁膜１１の表面に配線間絶縁膜１３を堆積した後、リソグラフィーおよびドライエッチングにより、層間絶縁膜１１および配線間絶縁膜１３の内部にビアホール１４および上部に配線溝１５を形成する。
【０００９】
最後に、図１７（ｄ）に示すように、配線間絶縁膜１３の表面、ビアホール１４の内部および配線溝１５の内部にバリア膜１６およびＣｕ膜１７を堆積後、配線溝１５からはみ出したバリア膜１６およびＣｕ膜１７をＣＭＰにより除去すると、ビア１８および上層配線１９が形成される。
【００１０】
ここで、レジストパターン９を形成する目的について説明する。レジストパターン９を形成する理由としては、以下の２つが挙げられる。
第１の理由は、「凹凸の発生の防止」である。下層配線７の間隔が狭い場合には、層間絶縁膜１１によりギャップ１０の上部が完全にふさがれ、良好な形状のエアギャップ１２を形成することができる。ところが、下層配線７の間隔が広い場合には、層間絶縁膜１１を堆積してもギャップ１０の上部が閉じずに、大きな凹凸が発生してしまう。このような凹凸が半導体装置内に形成されると、フォトリソグラフィーにおける寸法制御性が低下し、例えば、配線の幅が設計よりも広くなったり細くなったりする。この現象は、半導体装置の歩留まりや信頼性を低下させるため、下層配線７の間隔が広い場合には、その領域にレジストパターン９を形成して、ギャップ１０が形成されるのを防止することが必要である。
【００１１】
第２の理由は、「ビアとエアギャップの接触の防止」である。レジストパターン９を用いない場合、ビア１８の周囲にもエアギャップ１２が形成される。このような状況下で、下層配線７とビア１８の合わせズレが発生すると、ビア１８とエアギャップ１２が接触する。その場合、図１７（ｃ）および図１７（ｄ）で示されている工程において、様々な物資がエアギャップ１２の内部に流入することになり、半導体装置の歩留まりや信頼性を低下させる。
【００１２】
これらの現象を防止するため、ビア１８が形成される領域にはレジストパターン９を形成して、ギャップ１０が形成される位置を調整することが必要である（例えば、特許文献１参照）。
【特許文献１】特開２００６−１２０９８８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら、従来の技術には、以下のような課題があることが、発明者により見出された。
従来の技術では、ギャップ１０を形成するために、キャップ膜８およびレジストパターン９をマスクとして層間絶縁膜２および配線間絶縁膜３の一部をエッチングしている。しかしながら、キャップ膜８と層間絶縁膜２および配線間絶縁膜３の選択比は有限であるので、このエッチングの際に、キャップ膜８の薄膜化もしくは消失を避けることができない。
【００１４】
キャップ膜８が薄膜化もしくは消失すると、キャップ膜８に求められる特性である、
（１）Ｃｕ膜６との密着性
（２）Ｃｕ膜６中のＣｕ原子に対するバリア性
（３）層間絶縁膜１１中のＳｉ原子やＯ原子に対するバリア性
が損なわれ、半導体装置の歩留りや信頼性が低下するという課題がある。
【００１５】
本発明は、上記の課題を鑑みてなされたものであり、その目的は、配線間の容量を十分に低減でき、かつ、歩留りや信頼性が高い半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【００１６】
上記目的を達成するために、本発明の半導体装置の製造方法は、１または複数層の配線層が形成され、任意の配線層領域に配線間容量を低減させるためのエアギャップを備える半導体装置の製造方法であって、前記エアギャップが形成される前記配線層を形成する際に、半導体基板または下層配線層上に第１の絶縁膜を形成する工程と、前記第１の絶縁膜の上部に複数の配線を形成する工程と、前記は配線上に第１のキャップ膜を形成する工程と、前記第１の絶縁膜および前記第１のキャップ膜のエアギャップ非形成領域上にマスクパターンを形成する工程と、前記マスクパターンをマスクとしてエアギャップ形成領域の前記第１のキャップ膜の一部および前記第１の絶縁膜の少なくとも一部をエッチングしてギャップを形成する工程と、前記マスクパターンを除去する工程と、前記エアギャップ形成領域の前記第１のキャップ膜上に第２のキャップ膜を形成する工程と、前記ギャップおよび前記第１のキャップ膜ならびに前記第２のキャップ膜の上に第２の絶縁膜を堆積して前記エアギャップ形成領域の前記ギャップから前記エアギャップを形成する工程とを有することを特徴とする。
【００１７】
また、１または複数層の配線層が形成され、任意の配線層領域に配線間容量を低減させるためのエアギャップを備える半導体装置の製造方法であって、前記エアギャップが形成される前記配線層を形成する際に、半導体基板または下層配線層上に第１の絶縁膜を形成する工程と、前記第１の絶縁膜の上部に複数の配線を形成する工程と、前記は配線上に第１のキャップ膜を形成する工程と、前記第１の絶縁膜および前記第１のキャップ膜のエアギャップ非形成領域上にマスクパターンを形成する工程と、前記マスクパターンをマスクとしてエアギャップ形成領域の前記第１のキャップ膜の一部および前記第１の絶縁膜の少なくとも一部をエッチングしてギャップを形成する工程と、前記マスクパターンをマスクとして用いて前記エアギャップ形成領域の前記第１のキャップ膜上に第２のキャップ膜を形成する工程と、前記マスクパターンを除去する工程と、前記ギャップおよび前記第１のキャップ膜ならびに前記第２のキャップ膜の上に第２の絶縁膜を堆積して前記エアギャップ形成領域の前記ギャップから前記エアギャップを形成する工程とを有することを特徴とする。
【００１８】
また、１または複数層の配線層が形成され、任意の配線層領域に配線間容量を低減させるためのエアギャップを備える半導体装置の製造方法であって、前記エアギャップが形成される前記配線層を形成する際に、半導体基板または下層配線層上に第１の絶縁膜を形成する工程と、前記第１の絶縁膜の上部に複数の配線を形成する工程と、前記は配線上に第１のキャップ膜を形成する工程と、前記第１の絶縁膜および前記第１のキャップ膜のエアギャップ非形成領域上にマスクパターンを形成する工程と、前記マスクパターンをマスクとしてエアギャップ形成領域の前記第１のキャップ膜および前記第１の絶縁膜の少なくとも一部をエッチングしてギャップを形成する工程と、前記マスクパターンを除去する工程と、前記エアギャップ形成領域の前記配線上に第２のキャップ膜を形成する工程と、前記ギャップおよび前記第１のキャップ膜ならびに前記第２のキャップ膜の上に第２の絶縁膜を堆積して前記エアギャップ形成領域の前記ギャップから前記エアギャップを形成する工程とを有することを特徴とする。
【００１９】
また、１または複数層の配線層が形成され、任意の配線層領域に配線間容量を低減させるためのエアギャップを備える半導体装置の製造方法であって、前記エアギャップが形成される前記配線層を形成する際に、半導体基板または下層配線層上に第１の絶縁膜を形成する工程と、前記第１の絶縁膜の上部に複数の配線を形成する工程と、前記は配線上に第１のキャップ膜を形成する工程と、前記第１の絶縁膜および前記第１のキャップ膜のエアギャップ非形成領域上にマスクパターンを形成する工程と、前記マスクパターンをマスクとしてエアギャップ形成領域の前記第１のキャップ膜および前記第１の絶縁膜の少なくとも一部をエッチングしてギャップを形成する工程と、前記マスクパターンをマスクとして用いて前記エアギャップ形成領域の前記配線上に第２のキャップ膜を形成する工程と、前記マスクパターンを除去する工程と、前記ギャップおよび前記第１のキャップ膜ならびに前記第２のキャップ膜の上に第２の絶縁膜を堆積して前記エアギャップ形成領域の前記ギャップから前記エアギャップを形成する工程とを有することを特徴とする。
【００２０】
また、１または複数層の配線層が形成され、任意の配線層領域に配線間容量を低減させるためのエアギャップを備える半導体装置の製造方法であって、前記エアギャップが形成される前記配線層を形成する際に、半導体基板または下層配線層上に第１の絶縁膜を形成する工程と、前記第１の絶縁膜の上部に複数の配線を形成する工程と、前記は配線上に第１のキャップ膜を形成する工程と、前記第１の絶縁膜および前記第１のキャップ膜上にライナー膜を形成する工程と、前記第１の絶縁膜および前記第１のキャップ膜のエアギャップ非形成領域上にマスクパターンを形成する工程と、前記マスクパターンをマスクとしてエアギャップ形成領域の前記ライナー膜をエッチングして除去する工程と、前記マスクパターンをマスクとしてエアギャップ形成領域の前記第１のキャップ膜の一部および前記第１の絶縁膜の少なくとも一部をエッチングしてギャップを形成する工程と、前記マスクパターンを除去する工程と、前記エアギャップ形成領域の前記第１のキャップ膜上に第２のキャップ膜を形成する工程と、前記ギャップおよび前記ライナー膜ならびに前記第２のキャップ膜の上に第２の絶縁膜を堆積して前記エアギャップ形成領域の前記ギャップから前記エアギャップを形成する工程とを有することを特徴とする。
【００２１】
また、１または複数層の配線層が形成され、任意の配線層領域に配線間容量を低減させるためのエアギャップを備える半導体装置の製造方法であって、前記エアギャップが形成される前記配線層を形成する際に、半導体基板または下層配線層上に第１の絶縁膜を形成する工程と、前記第１の絶縁膜の上部に複数の配線を形成する工程と、前記は配線上に第１のキャップ膜を形成する工程と、前記第１の絶縁膜および前記第１のキャップ膜上にライナー膜を形成する工程と、前記第１の絶縁膜および前記第１のキャップ膜のエアギャップ非形成領域上にマスクパターンを形成する工程と、前記マスクパターンをマスクとしてエアギャップ形成領域の前記ライナー膜をエッチングして除去する工程と、前記マスクパターンをマスクとしてエアギャップ形成領域の前記第１のキャップ膜の一部および前記第１の絶縁膜の少なくとも一部をエッチングしてギャップを形成する工程と、前記マスクパターンをマスクとして用いて前記エアギャップ形成領域の前記第１のキャップ膜上に第２のキャップ膜を形成する工程と、前記マスクパターンを除去する工程と、前記ギャップおよび前記ライナー膜ならびに前記第２のキャップ膜の上に第２の絶縁膜を堆積して前記エアギャップ形成領域の前記ギャップから前記エアギャップを形成する工程とを有することを特徴とする。
【００２２】
また、１または複数層の配線層が形成され、任意の配線層領域に配線間容量を低減させるためのエアギャップを備える半導体装置の製造方法であって、前記エアギャップが形成される前記配線層を形成する際に、半導体基板または下層配線層上に第１の絶縁膜を形成する工程と、前記第１の絶縁膜の上部に複数の配線を形成する工程と、前記第１の絶縁膜および前記配線上にライナー膜を形成する工程と、前記ライナー膜のエアギャップ非形成領域上にマスクパターンを形成する工程と、前記マスクパターンをマスクとしてエアギャップ形成領域の前記ライナー膜をエッチングして除去する工程と、前記マスクパターンをマスクとしてエアギャップ形成領域の前記第１の絶縁膜の少なくとも一部をエッチングしてギャップを形成する工程と、前記マスクパターンを除去する工程と、前記エアギャップ形成領域の前記配線上に第２のキャップ膜を形成する工程と、前記ギャップおよび前記ライナー膜ならびに前記第２のキャップ膜の上に第２の絶縁膜を堆積して前記エアギャップ形成領域の前記ギャップから前記エアギャップを形成する工程とを有することを特徴とする。
【００２３】
また、１または複数層の配線層が形成され、任意の配線層領域に配線間容量を低減させるためのエアギャップを備える半導体装置の製造方法であって、前記エアギャップが形成される前記配線層を形成する際に、半導体基板または下層配線層上に第１の絶縁膜を形成する工程と、前記第１の絶縁膜の上部に複数の配線を形成する工程と、前記第１の絶縁膜および前記配線上にライナー膜を形成する工程と、前記ライナー膜のエアギャップ非形成領域上にマスクパターンを形成する工程と、前記マスクパターンをマスクとしてエアギャップ形成領域の前記ライナー膜をエッチングして除去する工程と、前記マスクパターンをマスクとしてエアギャップ形成領域の前記第１の絶縁膜の少なくとも一部をエッチングしてギャップを形成する工程と、前記マスクパターンをマスクとして用いて前記エアギャップ形成領域の前記配線上に第２のキャップ膜を形成する工程と、前記マスクパターンを除去する工程と、前記ギャップおよび前記ライナー膜ならびに前記第２のキャップ膜の上に第２の絶縁膜を堆積して前記エアギャップ形成領域の前記ギャップから前記エアギャップを形成する工程とを有することを特徴とする。
【００２４】
また、前記第１のキャップ膜および前記第２のキャップ膜の材料が同一であることを特徴とする。
また、前記第１のキャップ膜および前記第２のキャップ膜の材料が異なることを特徴とする。
【００２５】
また、１または複数層の配線層が形成され、任意の配線層領域に配線間容量を低減させるためのエアギャップを備える半導体装置の製造方法であって、前記エアギャップが形成される前記配線層を形成する際に、半導体基板または下層配線層上に第１の絶縁膜を形成する工程と、前記第１の絶縁膜の上部に複数の配線を形成する工程と、前記第１の絶縁膜および前記配線上にライナー膜を形成する工程と、前記ライナー膜上にウェッティング膜を堆積する工程と、前記第１の絶縁膜のエアギャップ非形成領域上にマスクパターンを形成する工程と、前記マスクパターンをマスクとしてエアギャップ形成領域の前記ライナー膜および前記ウェッティング膜をエッチングして除去する工程と、前記マスクパターンをマスクとしてエアギャップ形成領域の前記第１の絶縁膜の少なくとも一部をエッチングしてギャップを形成する工程と、前記マスクパターンを除去する工程と、前記配線上に第２のキャップ膜を形成する工程と、前記ギャップおよび前記ウェッティング膜および前記第２のキャップ膜の上に第２の絶縁膜を堆積して前記エアギャップ形成領域の前記ギャップから前記エアギャップを形成する工程とを有することを特徴とする。
【００２６】
また、前記配線を形成する工程と前記ライナー膜を形成する工程の間に、前記配線上に第１のキャップ膜を形成する工程を有することを特徴とする。
また、前記ウェッティング膜は前記ライナー膜と比較して親水性が高いことを特徴とする。
【００２７】
また、前記ウェッティング膜が、ＳｉＯ２を主成分とする膜であることを特徴とする。
また、前記ライナー膜がＳｉＣ膜、ＳｉＣＯ膜、ＳｉＣＮ膜、ＳｉＣ膜、ＳｉＮ膜、ＳｉＯＮ膜のいずれかもしくは任意のいずれかの膜の積層膜であることを特徴とする。
【００２８】
また、１または複数層の配線層が形成され、任意の配線層領域に配線間容量を低減させるためのエアギャップを備える半導体装置の製造方法であって、前記エアギャップが形成される前記配線層を形成する際に、半導体基板または下層配線層上に第１の絶縁膜を形成する工程と、前記第１の絶縁膜の上部に金属膜とバリアメタル膜から成る複数の配線を形成する工程と、前記第１の絶縁膜のエアギャップ非形成領域上にマスクパターンを形成する工程と、前記マスクパターンをマスクとしてエアギャップ形成領域の前記バリアメタル膜および前記第１の絶縁膜の少なくとも一部をエッチングしてギャップを形成する工程と、前記マスクパターンを除去する工程と、前記エアギャップ形成領域の前記金属膜の上部および側壁部に第２のキャップ膜を形成する工程と、前記ギャップおよび前記第２のキャップ膜の上に第２の絶縁膜を堆積して前記エアギャップ形成領域の前記ギャップから前記エアギャップを形成する工程とを有することを特徴とする。
【００２９】
また、前記配線を形成する工程と前記マスクパターンを形成する工程の間に、前記配線上に第１のキャップ膜を形成する工程を有し、前記ギャップを形成する工程において前記マスクパターンをマスクとして前記第１のキャップ膜もエッチングすることを特徴とする。
【００３０】
また、前記金属膜が銅膜もしくは銅合金膜を含むことを特徴とする。
また、前記配線が銅膜もしくは銅合金膜を含むことを特徴とする。
また、前記第１のキャップ膜および第２のキャップ膜がそれぞれＣｏ膜、Ｃｏ合金膜、Ｎｉ膜、Ｎｉ合金膜、Ｗ膜、Ｗ合金膜、Ｃｕ合金膜のいずれかであることを特徴とする。
【００３１】
また、第１の絶縁膜がＳｉＯ２膜、ＳｉＯＣ膜、ＳｉＯＦ膜、ＢＣＢ膜、ＳｉＬＫ膜のいずれかであることを特徴とする。
さらに、本発明の半導体装置は、１または複数層の配線層が形成され、任意の配線層領域に配線間容量を低減させるためのエアギャップを備える半導体装置であって、前記エアギャップが形成される前記配線層が、半導体基板または下層配線層上に形成される第１の絶縁膜と、前記第１の絶縁膜の上部に形成される配線と、前記配線の表面に選択的に形成されるキャップ層と、前記第１の絶縁膜および前記配線ならびに前記キャップ層の上部に形成される第２の絶縁膜と、任意の前記配線間に形成されたエアギャップとを有し、前記エアギャップを含むエアギャップ形成領域の前記キャップ層は少なくとも第２のキャップ膜を含み、エアギャップ形成領域外のエアギャップ非形成領域の前記キャップ層は第１のキャップ膜を少なくとも含むことを特徴とする。
【００３２】
また、前記エアギャップ形成領域の前記キャップ層の前記第２のキャップ膜が、前記第１のキャップ膜上に積層されることを特徴とする。
また、前記エアギャップ非形成領域の前記キャップ層の前記第１のキャップ膜上に前記第２のキャップ膜が積層されることを特徴とする。
【００３３】
また、前記エアギャップ形成領域の前記キャップ層は、前記エアギャップ非形成領域の前記キャップ層よりも厚いことを特徴とする。
また、前記第１のキャップ膜と前記第２のキャップ膜とが同一の材料であることを特徴とする。
【００３４】
また、前記第１のキャップ膜と前記第２のキャップ膜とが異なる材料であることを特徴とする。
また、前記エアギャップ非形成領域にライナー膜が形成されていることを特徴とする。
【００３５】
また、１または複数層の配線層が形成され、任意の配線層領域に配線間容量を低減させるためのエアギャップを備える半導体装置であって、前記エアギャップが形成される前記配線層が、半導体基板または下層配線層上に形成される第１の絶縁膜と、前記第１の絶縁膜の上部に形成される配線と、前記配線の表面に選択的に形成される第２のキャップ膜と、前記配線の表面上の一部および前記第１の絶縁膜上に形成されたライナー膜と、前記ライナー膜の上に形成されたウェッティング膜と、前記ウェッティング膜および前記第２のキャップ膜の上部に形成される第２の絶縁膜と、任意の前記配線間に形成されたエアギャップとを有することを特徴とする。
【００３６】
また、前記配線と前記ライナー膜の間に第３のキャップ膜が介在することを特徴とする。
また、前記ウェッティング膜は前記ライナー膜と比較して親水性が高いことを特徴とする。
【００３７】
また、前記ウェッティング膜が、ＳｉＯ２を主成分とする膜であることを特徴とする。
また、前記ライナー膜がＳｉＣ膜、ＳｉＣＯ膜、ＳｉＣＮ膜、ＳｉＣ膜、ＳｉＮ膜、ＳｉＯＮ膜のいずれかもしくは任意のいずれかの膜の積層膜であることを特徴とする。
【００３８】
また、１または複数層の配線層が形成され、任意の配線層領域に配線間容量を低減させるためのエアギャップを備える半導体装置であって、前記エアギャップが形成される前記配線層が、半導体基板または下層配線層上に形成される第１の絶縁膜と、前記第１の絶縁膜の上部に形成される配線と、前記配線の表面に形成される第２のキャップ膜と、前記第１の絶縁膜および前記第２のキャップ膜の上部に形成される第２の絶縁膜と、任意の前記配線間に形成されたエアギャップとを有し、前記配線底部にはバリアメタル膜が形成されており、前記配線側壁部には前記第２のキャップ膜が形成されていることを特徴とする。
【００３９】
また、前記配線が銅膜もしくは銅合金膜を含むことを特徴とする。
また、前記第１のキャップ膜および第２のキャップ膜がそれぞれＣｏ膜、Ｃｏ合金膜、Ｎｉ膜、Ｎｉ合金膜、Ｗ膜、Ｗ合金膜、Ｃｕ合金膜のいずれかであることを特徴とする。
【００４０】
また、第１の絶縁膜がＳｉＯ２膜、ＳｉＯＣ膜、ＳｉＯＦ膜、ＢＣＢ膜、ＳｉＬＫ膜のいずれかであることを特徴とする。
以上により、配線間の容量を十分に低減でき、かつ、歩留りや信頼性を高くすることができる。
【発明の効果】
【００４１】
以上のように、本発明における半導体装置および半導体装置の製造方法によると、ギャップの形成によりキャップ膜厚が薄くなったまたは消失したとしても、ギャップを形成した後に、少なくとも薄くなったキャップ膜上あるいは露出した配線上にキャップ膜を選択的に成長させることにより、キャップ膜の厚さを確保することができるため、配線間の容量を十分に低減でき、かつ、歩留りや信頼性を高く維持することができる。
【発明を実施するための最良の形態】
【００４２】
（第１の実施例）
以下、本発明の第１の実施例について、図１，図２，図３を参照しながら説明する。図１は第１の実施例の半導体装置の製造方法におけるギャップ形成工程を説明する工程断面図、図２は第１の実施例における半導体装置の製造方法を説明する工程断面図、図３は第１の実施例における第２のキャップ膜をレジストパターンを除去する前に形成する半導体装置の製造方法を説明する工程断面図である。
【００４３】
まず、図１（ａ）に示すように、半導体基板１０１の表面に層間絶縁膜１０２および配線間絶縁膜１０３を堆積した後、フォトリソグラフィーおよびドライエッチングにより、層間絶縁膜１０２および配線間絶縁膜１０３の積層膜の上部に配線溝１０４を形成する。本実施例では、層間絶縁膜１０２としてＳｉＯＣ膜、配線間絶縁膜１０３としてＳｉＯ２膜を使用している。また、配線溝１０４は、お互いの間隔が例えば７０ｎｍ以上となるように設計されている。ここで、配線間隔の上限は層間絶縁膜１１２の堆積方法にもよるが、概ね、最小の配線間隔の２倍程度となる。
【００４４】
次に、図１（ｂ）に示すように、配線間絶縁膜１０３の上面および配線溝１０４の内部にバリア膜１０５およびＣｕ膜１０６を順次形成後、配線溝１０４からはみ出したバリア膜１０５およびＣｕ膜１０６をＣＭＰにより除去し、下層配線１０７を形成する。本実施例では、バリア膜１０５として、Ｔａ膜とＴａＮ膜をこの順番に下層から積層した膜を使用している。
【００４５】
次に、図１（ｃ）に示すように、Ｃｕ膜１０６の表面に第１のキャップ膜１０８を選択的に成長させる。本実施例では、第１のキャップ膜１０８として、厚さ約１５ｎｍのＣｏＷＰ膜を使用している。
【００４６】
次に、図１（ｄ）に示すように、リソグラフィーにより、配線間絶縁膜１０３および第１のキャップ膜１０８の表面のエアギャップを形成しない位置であるエアギャップ非形成領域上にレジストパターン１０９を形成する。
【００４７】
次に、図１（ｅ）に示すように、レジストパターン１０９をマスクとして層間絶縁膜１０２および配線間絶縁膜１０３の一部をエッチングすることにより、下層配線１０７間の間隔が所定の間隔以下であり、ビアが形成されない領域であるエアギャップ形成領域の下層配線１０７の間にギャップ１１０を形成する。この際、レジストパターン１０９で被覆されていない領域では、第１のキャップ膜１０８が薄膜化する。本実施例では、レジストパターン１０９で被覆されていない領域の第１のキャップ膜１０８の厚さは約５ｎｍとなる。
【００４８】
次に、図２（ａ）に示すように、レジストパターン１０９を除去した後、第１のキャップ膜１０８の表面に第２のキャップ膜１１１を選択的に成長させる。ここが本実施例の最大の特徴である。
【００４９】
第２のキャップ膜１１１が第１のキャップ膜１０８と異なる材料であっても良いが、このとき用いられる第２のキャップ膜１１１が第１のキャップ膜１０８と同じ材料であれば、第１のキャップ膜１０８と第２のキャップ膜１１１の密着性を高めることができる。
【００５０】
また、本実施例では、第２のキャップ膜１１１の厚さを約１５ｎｍに設定している。これにより、レジストパターン１０９で被覆されていなかった領域のキャップ膜の厚みは第１のキャップ膜１０８の約５ｎｍと第２のキャップ膜１１１の約１５ｎｍとの合計で約２０ｎｍとなる。このため、レジストパターン１０９で被覆されていなかった領域においても、十分な密着性やバリア性が得られるようになるため、歩留まりや信頼性が高い半導体装置を製造することができる。
【００５１】
次に、図２（ｂ）に示すように、段差被覆性の悪いＣＶＤにより配線間絶縁膜１０３、第１のキャップ膜１０８および第２のキャップ膜１１１の表面に層間絶縁膜１１２を堆積する。これにより、ギャップ１１０の上部が層間絶縁膜１１２により閉じられ、下層配線１０７の間にエアギャップ１１３が形成される。本実施例では、層間絶縁膜１１２としてＳｉＯＣ膜を使用している。これにより、層間絶縁膜の容量を低減することができる。
【００５２】
次に、図２（ｃ）に示すように、層間絶縁膜１１２の表面に配線間絶縁膜１１４を堆積した後、リソグラフィーおよびドライエッチングにより、層間絶縁膜１１２および配線間絶縁膜１１４の積層膜の内部にビアホール１１５および配線溝１１６を形成する。
【００５３】
本実施例では、配線間絶縁膜１１４としてＳｉＯ２膜を使用している。
最後に、図２（ｄ）に示すように、配線間絶縁膜１１４の表面、ビアホール１１５の内部および配線溝１１６の内部にバリア膜１１７およびＣｕ膜１１８を堆積後、配線溝１１６からはみ出したバリア膜１１７およびＣｕ膜１１８をＣＭＰにより除去し、ビア１１９および上層配線１２０を形成する。
【００５４】
完成した半導体装置は、
（１）配線と配線の間の一部にエアギャップが形成されている。
（２）配線の表面にはキャップ膜が選択的に堆積されている。
【００５５】
という特徴を有している。
このように、ギャップ形成後に配線上に第２のキャップ膜を堆積することにより、エアギャップに隣接する配線において第１のキャップ膜が薄くなっても、第２のキャップ膜により第１のキャップ膜と第２のキャップ膜とで構成されるキャップ層の厚さを適切に設定することができるため、配線間の容量が十分に低く、かつ、歩留りや信頼性を高くすることができる。
【００５６】
ここで、第１のキャップ膜１０８の厚さの好ましい設定方法を説明する。第１のキャップ膜１０８の厚さは、下層配線１０７の間隔の３０％以下に設定することが好ましい。これは、第１のキャップ膜１０８の厚さを厚く設定しすぎると、配線間絶縁膜１０３の表面の金属汚染を核として、第１のキャップ膜１０８が粒状に成長するようになるためである。この現象は、下層配線１０７の間のショートを引き起こし、半導体装置の歩留まりや信頼性を低下させる。
【００５７】
次に、第２のキャップ膜１１１の厚さの好ましい設定方法を説明する。第２のキャップ膜１１１の厚さは、第１のキャップ膜１０８がエッチングにより薄膜化する厚さと等しいか、それより大きく設定することが好ましい。これにより、第１のキャップ膜１０８と第２のキャップ膜１１１の合計の厚さが十分に大きくなるため、キャップ膜に求められる特性である、
（１）Ｃｕ膜１０６との密着性
（２）Ｃｕ膜１０６中のＣｕ原子に対するバリア性
（３）層間絶縁膜１１２中のＳｉ原子やＯ原子に対するバリア性
を確保することができ、良好な歩留りや信頼性を有する半導体装置を製造することが可能となる。
【００５８】
ここで、ビアが形成されず、かつ下層配線１０７の間隔が狭い領域では、配線間絶縁膜１０３が除去されているので、配線間絶縁膜１０３の表面の金属汚染を核とした第１のキャップ膜１０８の成長は発生しない。一方、ビアが形成されず、かつ下層配線１０７の間隔が狭い領域では、下層配線１０７の間の意図せぬ導通は発生しない。このため、第２のキャップ膜１１１は、第１のキャップ膜１０８に比べて厚く堆積することが可能であり、より良好な歩留りや信頼性を確保することができる。
【００５９】
なお、第１のキャップ膜１０８および第２のキャップ膜１１１としてＣｏＷＰ膜を使用するが、下層配線１０７の表面に選択的に成長可能な膜であれば、ＣｏＷＰ膜の代わりに使用することができる。そのような膜としては、例えば、Ｃｏ膜、Ｃｏ合金膜、Ｎｉ膜、Ｎｉ合金膜、Ｗ膜、Ｗ合金膜、Ｃｕ合金膜などが挙げられる。
【００６０】
また、前述のように、このとき用いられる第２のキャップ膜１１１を第１のキャップ膜１０８と異なる材料を用いてもよい。第２のキャップ膜１１１の材料としては、第１のキャップ膜１０８をシランなどのシリコン化合物に暴露した後、アンモニアなどの窒素化合物のプラズマに暴露することにより成長できるＣｏ・Ｗ・Ｓｉ・Ｎのアモルファス化合物などが挙げられる。このアモルファス化合物は、例えば、層間絶縁膜１１２を堆積する前の前処理として成長させることが可能である。これにより、第１のキャップ膜と第２のキャップ膜の組み合わせによって、キャップとしての効果を高めることができる。
【００６１】
第１のキャップ膜１０８と第２のキャップ膜１１１が異なる材料であるときは第１のキャップ膜１０８としてＣｏＷＰ膜を、第２のキャップ膜１２１としてＣｕＳｉＮ膜を使用することができるが、これを逆にしてもよい。また、下層配線１０７の表面に選択的に成長可能な膜であれば、ＣｏＷＰ膜やＣｕＳｉＮ膜の代わりに使用することができる。そのような膜としては、例えば、Ｃｏ膜、Ｃｏ合金膜、Ｎｉ膜、Ｎｉ合金膜、Ｗ膜、Ｗ合金膜、Ｃｕ合金膜などが挙げられる。
【００６２】
なお、以上の説明では、レジストパターン１０９を除去した後に、第１のキャップ膜１０８の表面に第２のキャップ膜１１１を選択的に成長させているが、図３（ａ）に示すように、レジストパターン１０９を除去する前に、第１のキャップ膜１０８の表面に第２のキャップ膜１１１を選択的に成長させる形態も考えられる。その後、図３（ｂ）に示すように、レジストパターン１０９を除去し、図２（ｂ）〜（ｄ）で示されているような工程を実施することにより、図３（ｃ）のような半導体装置が完成する。
【００６３】
ここでは、第１のキャップ膜１０８および第２のキャップ膜１１１の厚さを先に説明したものと同様に形成する。これにより、レジストパターン１０９で被覆されていなかったエアギャップ形成領域のキャップ膜の厚みは第１のキャップ膜１０８の約５ｎｍと第２のキャップ膜１１１の約１５ｎｍとの合計で約２０ｎｍ、レジストパターン１０９で被覆されていたエアギャップ非形成領域のキャップ膜の厚みは第１のキャップ膜１０８のみで約１５ｎｍとなり、キャップ膜全体の膜厚はレジストパターン１０９で被覆されていなかった領域の方が、レジストパターン１０９で被覆されていた領域よりも厚くなる。
【００６４】
完成した半導体装置は、
（１）配線と配線の間の一部にエアギャップが形成されている。
（２）配線の表面にはキャップ膜が選択的に堆積されている。
【００６５】
という構造的特徴を有している。さらに、本実施例では、
（３）エアギャップに隣接しないエアギャップ非形成領域のキャップ膜よりもエアギャップに隣接するキャップ膜の方が厚い。
【００６６】
とすることもでき、これにより信頼性の劣化を抑制できる。
このように、ギャップ形成後に配線上に第２のキャップ膜を堆積することにより、エアギャップに隣接する配線において第１のキャップ膜が薄くなっても、第２のキャップ膜により第１のキャップ膜と第２のキャップ膜とで構成されるキャップ層の厚さを適切に設定することができるため、配線間の容量が十分に低く、かつ、歩留りや信頼性を高くすることができる。
【００６７】
なお、この場合でも、第１のキャップ膜１０８と第２のキャップ膜１１１の材料は、異なる材料にしても良い。
（第２の実施例）
以下、本発明の第２の実施例について、図４，図５，図６を参照しながら説明する。なお、説明は、本実施例が第１の実施例と異なっている部分のみとし、第１の実施例と同様の部分の説明は省略する。
【００６８】
図４は第２の実施例の半導体装置の製造方法におけるギャップ形成工程を説明する工程断面図、図５は第２の実施例における半導体装置の製造方法を説明する工程断面図、図６は第２の実施例における第２のキャップ膜をレジストパターンを除去する前に形成する半導体装置の製造方法を説明する工程断面図である。
【００６９】
本実施例が第１の実施例と異なる点は、図５（ａ）において、第１のキャップ膜１０８の厚さを１０ｎｍに統一する点である。そのために、図４（ｅ）において、下層配線１０７の間にギャップ１１０を形成する際に、レジストパターン１０９で被覆されていない領域であるエアギャップ形成領域の第１のキャップ膜１０８を消失させる。そして、図５（ａ）に示すように、レジストパターン１０９を除去した後、露出したＣｕ膜１０６の表面および第１のキャップ膜１０８表面に第２のキャップ膜１１１を選択的に成長させる。ここが本実施例の最大の特徴である。
【００７０】
このように、エアギャップに隣接する配線上の第１のキャップ膜を除去し、あらためて、除去されない第１のキャップ膜上および露出した配線におけるＣｕ膜上に第２のキャップ膜を形成することにより、エアギャップに隣接する配線において第２のキャップ膜よりなるキャップ層の厚さを適切に設定することができるため、配線間の容量を十分に低減し、歩留りや信頼性を高くすることができる。
【００７１】
第２のキャップ膜１１１が第１のキャップ膜１０８と異なる材料であっても良いが、このとき用いられる第２のキャップ膜１１１が第１のキャップ膜１０８と同じ材料であれば、第１のキャップ膜１０８と第２のキャップ膜１１１の密着性を高めることができる。
【００７２】
また、本実施例では、第２のキャップ膜１１１の厚さを約１５ｎｍに設定している。これにより、レジストパターン１０９で被覆されていなかった領域のキャップ膜の厚みは第２のキャップ膜１１１のみの約１５ｎｍ、レジストパターン１０９で被覆されていた領域のキャップ膜の厚みは第１のキャップ膜１０８と第２のキャップ膜１１１の合計で約２５ｎｍとなり、キャップ膜全体の膜厚はレジストパターン１０９で被覆されていた領域の方が、レジストパターン１０９で被覆されていなかった領域よりも厚くなる。
【００７３】
完成した半導体装置は、
（１）配線と配線の間の一部にエアギャップが形成されている。
（２）配線の表面にはキャップ膜が選択的に堆積されている。
【００７４】
という構造的特徴を有している。これにより、エアギャップに隣接する配線において、ギャップ形成の際に第１のエアキャップが除去されたとしても、露出した銅膜上に第２のキャップ膜を形成してキャップ膜の厚さを適切に保つことができるため、配線間の容量が十分に低く、かつ、歩留りや信頼性を高くすることができる。
【００７５】
なお、本実施例では第１のキャップ膜１０８および第２のキャップ膜１１１としてＣｏＷＰ膜を使用する場合について説明するが、下層配線１０７の表面に選択的に成長可能な膜であれば、第１のキャップ膜１０８および第２のキャップ膜１１１として使用することができる。そのような膜としては、例えば、Ｃｏ膜、Ｃｏ合金膜、Ｎｉ膜、Ｎｉ合金膜、Ｗ膜、Ｗ合金膜、Ｃｕ合金膜などが挙げられる。
【００７６】
また、前述のように、このとき用いられる第２のキャップ膜１１１を第１のキャップ膜１０８と異なる材料を用いてもよい。第２のキャップ膜１１１の材料としては、第１のキャップ膜１０８をシランなどのシリコン化合物に暴露した後、アンモニアなどの窒素化合物のプラズマに暴露することにより成長できるＣｏ・Ｗ・Ｓｉ・Ｎのアモルファス化合物などが挙げられる。このアモルファス化合物は、例えば、層間絶縁膜１１２を堆積する前の前処理として成長させることが可能である。これにより、第１のキャップ膜と第２のキャップ膜の組み合わせによって、キャップとしての効果を高めることができる。
【００７７】
第１のキャップ膜１０８と第２のキャップ膜１１１が異なる材料であるときは第１のキャップ膜１０８としてＣｏＷＰ膜を、第２のキャップ膜１２１としてＣｕＳｉＮ膜を使用することができるが、これを逆にしてもよい。また、下層配線１０７の表面に選択的に成長可能な膜であれば、ＣｏＷＰ膜やＣｕＳｉＮ膜の代わりに使用することができる。そのような膜としては、例えば、Ｃｏ膜、Ｃｏ合金膜、Ｎｉ膜、Ｎｉ合金膜、Ｗ膜、Ｗ合金膜、Ｃｕ合金膜などが挙げられる。
【００７８】
なお、以上の説明では、レジストパターン１０９を除去した後に、第１のキャップ膜１０８の表面に第２のキャップ膜１１１を選択的に成長させているが、図６（ａ）に示すように、レジストパターン１０９を除去する前に、第１のキャップ膜１０８の表面に第２のキャップ膜１１１を選択的に成長させる形態も考えられる。その後、図６（ｂ）に示すように、レジストパターン１０９を除去し、図５（ｂ）〜（ｄ）で示されているような工程を実施することにより、図６（ｃ）のような半導体装置が完成する。
【００７９】
ここでは、第１のキャップ膜１０８および第２のキャップ膜１１１の厚さを先に説明したものと同様に形成する。これにより、レジストパターン１０９で被覆されていなかった領域のキャップ膜の厚みは第２のキャップ膜１１１のみで約１５ｎｍ、レジストパターン１０９で被覆されていたエアギャップ非形成領域のキャップ膜の厚みは第１のキャップ膜１０８のみで約１０ｎｍとなり、キャップ膜全体の膜厚はレジストパターン１０９で被覆されていなかった領域の方が、レジストパターン１０９で被覆されていた領域よりも厚くなる。
【００８０】
完成した半導体装置は、
（１）配線と配線の間の一部にエアギャップが形成されている。
（２）配線の表面にはキャップ膜が選択的に堆積されている。
【００８１】
（３）キャップ膜は単層膜である。
のような構造的特徴を有している。さらに、本実施例では、
（４）エアギャップに隣接しないエアギャップ非形成領域のキャップ膜よりもエアギャップに隣接するキャップ膜の方が厚い。
【００８２】
とすることもできる。
以上のように、エアギャップに隣接する配線において、ギャップ形成の際に第１のエアキャップが除去されたとしても、露出した銅膜上に第２のキャップ膜を形成してキャップ膜の厚さを適切に保つことができるため、配線間の容量が十分に低く、かつ、歩留りや信頼性を高くすることができる。
【００８３】
なお、本実施形態についても第１の実施形態と同様に第１のキャップ膜１０８と第２のキャップ膜１１１の材料は、異なる材料にしても良い。
（第３の実施例）
以下、本発明の第３の実施例について、図７，図８，図９を参照しながら説明する。なお、説明は、本実施例が第１の実施例と異なっている部分のみとし、第１の実施例と同様の部分の詳細な説明は省略する。
【００８４】
図７は第３の実施例の半導体装置の製造方法におけるレジスト形成工程を説明する工程断面図、図８は第３の実施例の半導体装置の製造方法におけるエアギャップ形成工程を説明する工程断面図、図９は第３の実施例における半導体装置の製造方法を説明する工程断面図である。
【００８５】
本実施例が第１の実施例と異なるのは、図７（ｄ）に示すように、配線間絶縁膜１０３および第１のキャップ膜１０８の表面に、ライナー膜１２１を堆積する点である。
まず、図７（ａ）に示すように、半導体基板１０１の表面に層間絶縁膜１０２および配線間絶縁膜１０３を堆積した後、層間絶縁膜１０２および配線間絶縁膜１０３の積層層の内部に配線溝１０４を形成する。次に、図７（ｂ）に示すように、配線間絶縁膜１０３の表面および配線溝１０４の内部にバリア膜１０５およびＣｕ膜１０６を堆積後、配線溝１０４からはみ出したバリア膜１０５およびＣｕ膜１０６をＣＭＰにより除去すると、下層配線１０７が形成される。次に、図７（ｃ）に示すように、Ｃｕ膜１０６の表面に第１のキャップ膜１０８を選択的に成長させる。本実施例では、第１のキャップ膜１０８として、厚さ１５ｎｍのＣｏＷＰ膜を使用している。
【００８６】
次に、図７（ｄ）に示すように、リソグラフィーにより、配線間絶縁膜１０３および第１のキャップ膜１０８の表面に、ライナー膜１２１を約１５ｎｍ堆積する。本実施例では、ライナー膜１２１として、ＳｉＣＮとＳｉＣＯをこの順に堆積した膜を使用している。
【００８７】
続いて、図７（ｅ）に示すように、ライナー膜１２１の表面にレジストパターン１０９を形成する。次に、図８（ａ）に示すように、レジストパターン１０９をマスクとしてライナー膜１２１をエッチングする。次に、図８（ｂ）に示すように、レジストパターン１０９をマスクとして層間絶縁膜１０２および配線間絶縁膜１０３の一部をエッチングすることにより下層配線１０７の間にギャップ１１０を形成する。この際、レジストパターン１０９で被覆されていない領域では、第１のキャップ膜１０８が薄膜化する。本実施例では、第１のキャップ膜１０８の厚さは約５ｎｍとなる。
【００８８】
次に、図８（ｃ）に示すように、ライナー膜１２１から露出した第１のキャップ膜１０８の表面に、第２のキャップ膜１１１を選択的に成長させる。本実施例では、第２のキャップ膜１１１の厚さを約１０ｎｍに設定している。これにより、レジストパターン１０９で被覆されていなかった領域のキャップ膜の厚みは第１のキャップ膜１０８の約５ｎｍと第２のキャップ膜１１１の約１０ｎｍとの合計で約１５ｎｍ、レジストパターン１０９で被覆されていた領域のキャップ膜の厚みは第１のキャップ膜１０８の約１５ｎｍとなり、キャップ膜全体の膜厚はレジストパターン１０９で被覆されていた領域とレジストパターン１０９で被覆されていなかった領域とで等しくなる。
【００８９】
次に、図８（ｄ）に示すように、ライナー膜１２１および第２のキャップ膜１１１の表面に層間絶縁膜１１２を堆積する。これにより、ギャップ１１０の上部が層間絶縁膜１１２により閉じられ、下層配線１０７の間にエアギャップ１１３が形成される。
【００９０】
次に、図９（ａ）に示すように、層間絶縁膜１１２の表面に配線間絶縁膜１１４を堆積した後、リソグラフィーおよびドライエッチングにより、ライナー膜１２１、層間絶縁膜１１２および配線間絶縁膜１１４の積層層の内部に、ビアホール１１５および配線溝１１６を形成する。最後に、図９（ｂ）に示すように、配線間絶縁膜１１４の表面、ビアホール１１５の内部および配線溝１１６の内部にバリア膜１１７およびＣｕ膜１１８を堆積後、配線溝１１６からはみ出したバリア膜１１７およびＣｕ膜１１８をＣＭＰにより除去すると、ビア１１９および上層配線１２０が形成される。
【００９１】
完成した半導体装置は、
（１）配線と配線の間の一部にエアギャップが形成されている。
（２）配線の表面にはキャップ膜が選択的に堆積されている。
【００９２】
（３）エアギャップから離れたエアギャップ非形成領域のキャップ膜は単層膜であり、ライナー膜により被覆されている。
（４）エアギャップの近くのエアギャップ形成領域のキャップ膜は積層膜であり、ライナー膜で被覆されていない。
のような構造的特徴を有している。さらに、本実施例では、
（５）エアギャップに隣接しないエアギャップ非形成領域のキャップ膜よりもエアギャップに隣接するキャップ膜の方が厚い。
とすることもできる。
【００９３】
このように、エアギャップに隣接する配線において第１のキャップ膜が薄くなったとしても、薄くなった第１のキャップ膜上に第２のキャップ膜を形成してキャップ膜の材料および厚さを適切な状態に保つため、配線間の容量が十分に低く、かつ、歩留りや信頼性を高くすることができる。さらに、エアギャップ非形成領域にのみライナー膜で被膜することにより、ビアホールを形成するエッチングの際のエッチングストッパーとして用いることができ、さらに、ライナー膜にもバリア性があるのでキャップ膜を薄くすることができる。また、ライナー膜を用いることによってキャップ膜を薄膜化している場合には、多めにキャップ膜の積み増しを行って、しっかりバリア性を確保することができる。
【００９４】
なお、本実施例では、ライナー膜１２１としてＳｉＣＮとＳｉＣＯをこの順に堆積した膜を使用しているが、ＳｉＣ、ＳｉＣＯ、ＳｉＣＮ、ＳｉＣなどのＳｉＣ系材料やＳｉＮ、ＳｉＯＮなどのＳｉＮ系材料膜の単層膜もしくは積層膜を代わりに用いることができる。
【００９５】
また、本実施例では、第１の実施例に対して、ライナー膜１２１が追加されており、これに伴って、レジストパターン１０９により加工される膜や、ビアホール１１５が貫通する絶縁膜が変化している。このような変形は、第１の実施例〜第２の実施例に対しても、同様に考えられる。
【００９６】
なお、以上の説明では、レジストパターン１０９を除去した後に、第１のキャップ膜１０８の表面に第２のキャップ膜１１１を選択的に成長させているが、図９（ｃ）に示すように、レジストパターン１０９を除去する前に、第１のキャップ膜１０８の表面に第２のキャップ膜１１１を選択的に成長させる形態も考えられる。その後、レジストパターン１０９を除去すると、図８（ｃ）に示されている状態と同様の状態となり、図８（ｄ）〜図９（ｂ）で示されているような工程を実施することにより、図９（ｂ）のような半導体装置が完成する。ここでは、第２のキャップ膜を約１５ｎｍ形成することで、レジストパターン１０９で被覆されていなかった領域のキャップ膜の厚みは第１のキャップ膜１０８の約５ｎｍと第２のキャップ膜１１１の約１５ｎｍとの合計で約２０ｎｍ、レジストパターン１０９で被覆されていた領域のキャップ膜の厚みは第１のキャップ膜１０８の約１５ｎｍとなり、キャップ膜全体の膜厚はレジストパターン１０９で被覆されていた領域の方が、レジストパターン１０９で被覆されていなかった領域よりも薄くなっている。
（第４の実施例）
以下、本発明の第４の実施例について、図１０，図１１を参照しながら説明する。なお、説明は、本実施例が第３の実施例と異なっている部分のみとし、第３の実施例と同様の部分の詳細な説明は省略する。
【００９７】
図１０は第４の実施例の半導体装置の製造方法におけるキャップ膜形成工程を説明する工程断面図、図１１は第４の実施例における半導体装置の製造方法を説明する工程断面図である。
【００９８】
本実施例が第３の実施例と異なるのは、図１０（ｃ）〜（ｄ）に示すように、下層配線１０７を形成した後、キャップ膜を成長させることなく、ライナー膜１２１を堆積することである。このように、ライナー膜の種類を適切に選択すると、キャップ膜とライナー膜の積層構造としなくても、ライナー膜だけで十分な密着性・バリア性を確保できる場合がある。そのようなライナー膜として、例えば、ＳｉＣＮとＳｉＣＯをこの順番で積層した膜が挙げられる。これにより、半導体製造に要する費用を低減することができる。
【００９９】
まず、図１０（ａ）に示すように、半導体基板１０１の表面に層間絶縁膜１０２および配線間絶縁膜１０３を堆積した後、層間絶縁膜１０２および配線間絶縁膜１０３の積層層の内部に配線溝１０４を形成する。次に、図１０（ｂ）に示すように、配線間絶縁膜１０３の表面および配線溝１０４の内部にバリア膜１０５およびＣｕ膜１０６を堆積後、配線溝１０４からはみ出したバリア膜１０５およびＣｕ膜１０６をＣＭＰにより除去すると、下層配線１０７が形成される。次に、図１０（ｃ）に示すように、配線間絶縁膜１０３および下層配線１０７の表面に、ライナー膜１２１を約１５ｎｍ堆積する。
【０１００】
続いて、図１０（ｄ）に示すように、リソグラフィーにより、ライナー膜１２１の表面にレジストパターン１０９を形成する。次に、図１０（ｅ）に示すように、レジストパターン１０９をマスクとしてライナー膜をエッチングし、さらに、レジストパターン１０９をマスクとして層間絶縁膜１０２および配線間絶縁膜１０３の一部をエッチングすることにより下層配線１０７の間にギャップ１１０を形成する。
【０１０１】
次に、図１０（ｆ）に示すように、レジストパターン１０９を除去した後、ライナー膜１２１から露出したＣｕ膜１０６の表面に、キャップ膜１２２を選択的に成長させる。本実施例では、キャップ膜１２２として、厚さ約１５ｎｍのＣｏＷＰ膜を使用している。
【０１０２】
次に、図１１（ａ）に示すように、ライナー膜１２１およびキャップ膜１２２の表面に層間絶縁膜１１２を堆積する。これにより、ギャップ１１０の上部が層間絶縁膜１１２により閉じられ、下層配線１０７の間にエアギャップ１１３が形成される。
【０１０３】
次に、図１１（ｂ）に示すように、層間絶縁膜１１２の表面に配線間絶縁膜１１４を堆積した後、リソグラフィーおよびドライエッチングにより、ライナー膜１２１、層間絶縁膜１１２および配線間絶縁膜１１４の内部に、ビアホール１１５および配線溝１１６を形成する。最後に、図１１（ｃ）に示すように、配線間絶縁膜１１４の表面、ビアホール１１５の内部および配線溝１１６の内部にバリア膜１１７およびＣｕ膜１１８を堆積後、配線溝１１６からはみ出したバリア膜１１７およびＣｕ膜１１８をＣＭＰにより除去すると、ビア１１９および上層配線１２０が形成される。
【０１０４】
完成した半導体装置は、
（１）配線と配線の間の一部にエアギャップが形成されている。
（２）エアギャップから離れたエアギャップ非形成領域の下層配線は、キャップ膜でなくライナー膜で被覆されている。
【０１０５】
（３）エアギャップの近くであるエアギャップ形成領域の下層配線は、ライナー膜でなく、キャップ膜で被覆されている。
のような構造的特徴を有している。
【０１０６】
これにより、エアギャップに隣接する配線においてライナー膜が除去されたとしても、露出したＣｕ膜上にキャップ膜を適切な厚さになるように形成するため、配線間の容量が十分に低く、かつ、歩留りや信頼性を高くすることができる。さらに、ビア周りをライナー膜で被膜することにより、ビアホールを形成するエッチングの際のエッチングストッパーとして用いることができ、さらに、ライナー膜にもバリア性があるのでキャップ膜を薄くすることができる。また、ライナー膜を用いることによってキャップ膜を薄膜化している場合には、多めにキャップ膜の積み増しを行って、しっかりバリア性を確保することができる。
【０１０７】
なお、本実施例では、ライナー膜１２１としてＳｉＣＮとＳｉＣＯをこの順に堆積した膜を使用しているが、ＳｉＣ、ＳｉＣＯ、ＳｉＣＮ、ＳｉＣなどのＳｉＣ系材料やＳｉＮ、ＳｉＯＮなどのＳｉＮ系材料膜の単層膜もしくは積層膜を代わりに用いることができる。
【０１０８】
また、本実施例では、キャップ膜１２２としてＣｏＷＰ膜を使用しているが、Ｃｏ膜、Ｃｏ合金膜、Ｎｉ膜、Ｎｉ合金膜、Ｗ膜、Ｗ合金膜、Ｃｕ合金膜など、下層配線１０７の表面に選択的に成長可能な膜であれば、代わりに使用することができる。
【０１０９】
なお、以上の説明では、レジストパターン１０９を除去した後に、下層配線１０７の表面にキャップ膜１２２を選択的に成長させているが、図１１（ｄ）に示すように、レジストパターン１０９を除去する前に、第１下層配線１０７の表面にキャップ膜１２２を選択的に成長させる形態も考えられる。その後、レジストパターン１０９を除去すると、図１０（ｆ）に示されている状態と同様の状態となり、図１１（ａ）〜（ｃ）で示されているような工程を実施することにより、図１１（ｃ）のような半導体装置が完成する。
（第５の実施例）
以下、本発明の第５の実施例について、図１２、図１３を参照しながら説明する。図１２は第５の実施例の半導体装置の製造方法におけるキャップ膜形成工程を説明する工程断面図、図１３は第５の実施例における半導体装置の製造方法を説明する工程断面図である。
【０１１０】
本実施例が第４の実施例と異なるのは、図１２（ｃ）に示すように、ライナー膜１２１の表面にウェッティング膜１２３を堆積することである。ウェッティング膜１２３を堆積する理由は下記の通りである。キャップ膜１２２を形成するためにメッキ法を用いる場合、メッキ液と接触する絶縁膜の表面は親水性であることが望ましい。これは、絶縁膜の表面が疎水性であると、メッキ液の濡れ性が悪化し、配線上には、キャップ膜１２２の膜厚が薄い領域や、キャップ膜１２２が全く形成されない領域が発生するためである。そこで、本実施例では、疎水性のライナー膜１２１の表面に親水性のウェッティング膜１２３を堆積することにより、メッキ液の濡れ性の改善を図っている。このように、疎水性のライナー膜１２１表面がメッキ液と直接接触せずに、親水性のウェッティング膜１２３表面がメッキ液と直接接触するために、メッキ液の濡れ性の改善を図ることができる。本実施例では、ウェッティング膜１２３として、親水性基をライナー膜よりも相対的に多く有するＳｉＯ２膜を使用している。
【０１１１】
まず、図１２（ａ）に示すように、半導体基板１０１の表面に層間絶縁膜１０２および配線間絶縁膜１０３を堆積した後、層間絶縁膜１０２および配線間絶縁膜１０３の積層層の内部に配線溝１０４を形成する。次に、図１２（ｂ）に示すように、配線間絶縁膜１０３の表面および配線溝１０４の内部にバリア膜１０５およびＣｕ膜１０６を堆積後、配線溝１０４からはみ出したバリア膜１０５およびＣｕ膜１０６をＣＭＰにより除去すると、下層配線１０７が形成される。次に、図１２（ｃ）に示すように、配線間絶縁膜１０３および下層配線１０７の表面に、ライナー膜１２１を約１５ｎｍ、ウェッティング膜１２３を１０ｎｍ堆積する。
【０１１２】
続いて、図１２（ｄ）に示すように、リソグラフィーにより、ウェッティング膜１２３の表面にレジストパターン１０９を形成する。次に、図１２（ｅ）に示すように、レジストパターン１０９をマスクとしてウェッティング膜１２３およびライナー膜１２１をエッチングし、さらに、レジストパターン１０９をマスクとして層間絶縁膜１０２および配線間絶縁膜１０３の一部をエッチングすることにより下層配線１０７の間にギャップ１１０を形成する。
【０１１３】
次に、図１２（ｆ）に示すように、レジストパターン１０９を除去した後、ライナー膜１２１から露出したＣｕ膜１０６の表面に、キャップ膜１２２を選択的に成長させる。本実施例では、キャップ膜１２２として、厚さ約１５ｎｍのＣｏＷＰ膜を使用している。
【０１１４】
次に、図１３（ａ）に示すように、ライナー膜１２１およびキャップ膜１２２の表面に層間絶縁膜１１２を堆積する。これにより、ギャップ１１０の上部が層間絶縁膜１１２により閉じられ、下層配線１０７の間にエアギャップ１１３が形成される。
【０１１５】
次に、図１３（ｂ）に示すように、層間絶縁膜１１２の表面に配線間絶縁膜１１４を堆積した後、リソグラフィーおよびドライエッチングにより、ライナー膜１２１、層間絶縁膜１１２および配線間絶縁膜１１４の積層層の内部に、ビアホール１１５および配線溝１１６を形成する。最後に、図１３（ｃ）に示すように、配線間絶縁膜１１４の表面、ビアホール１１５の内部および配線溝１１６の内部にバリア膜１１７およびＣｕ膜１１８を堆積後、配線溝１１６からはみ出したバリア膜１１７およびＣｕ膜１１８をＣＭＰにより除去すると、ビア１１９および上層配線１２０が形成される。
【０１１６】
このようにして完成された半導体装置は、ライナー膜の上にウェッティング層が形成されているために、配線表面に確実にキャップ膜を形成することができるという効果がある。
【０１１７】
なお、本実施例は、第４の実施例に対し、ライナー膜１２１の表面にウェッティング膜１２３を堆積するという改良を加えたものであるが、このような改良は、第３の実施例に対しても、同様に加えることができる。つまり、図１２（ｃ）において、下層配線１０７表面にライナー膜１２１を堆積する前に、下層配線１０７表面にキャップ膜を形成する構成としてもよい。こうすることで、配線表面に確実にキャップ膜を形成することができ、配線間容量が十分に低く、かつ歩留りや信頼性をさらに高めることができるという効果がある。
【０１１８】
なお、本実施例では、ライナー膜１２１としてＳｉＣＮとＳｉＣＯをこの順に堆積した膜を使用しているが、ＳｉＣ、ＳｉＣＯ、ＳｉＣＮ、ＳｉＣなどのＳｉＣ系材料やＳｉＮ、ＳｉＯＮなどのＳｉＮ系材料膜の単層膜もしくは積層膜を代わりに用いることができる。
【０１１９】
また、本実施例では、キャップ膜１２２としてＣｏＷＰ膜を使用しているが、Ｃｏ膜、Ｃｏ合金膜、Ｎｉ膜、Ｎｉ合金膜、Ｗ膜、Ｗ合金膜、Ｃｕ合金膜など、下層配線１０７の表面に選択的に成長可能な膜であれば、代わりに使用することができる。
【０１２０】
（第６の実施例）
以下、本発明の第６の実施例について、図１４、図１５を参照しながら説明する。図１４は第６の実施例の半導体装置の製造方法におけるキャップ膜形成工程を説明する工程断面図、図１５は第６の実施例における半導体装置の製造方法を説明する工程断面図である。なお、説明は、本実施例が第２の実施例と異なっている部分のみとし、第２の実施例と同様の部分の説明は省略する。
【０１２１】
本実施例が第２の実施例と異なる点は、図１４（ｅ）に示すように、レジストパターン１０９をマスクとして層間絶縁膜１０２および配線間絶縁膜１０３の一部をエッチングすることにより下層配線１０７の間にギャップ１１０を形成する際に、第１のキャップ膜１０８およびバリア膜１０５の一部も同時に削り込むことである。そして、図１４（ｆ）に示すように、レジストパターン１０９を除去した後、露出したＣｕ膜１０６の表面および第１のキャップ膜１０８表面に第２のキャップ膜１１１を選択的に成長させる。これにより、Ｃｕ膜１０６がキャップ膜により被覆される割合が増加するために、下層配線１０７のエレクトロマイグレーション（ＥＭ）やストレスマイグレーション（ＳＭ）に対する耐性を向上させることができる。バリア膜１０５を第２のキャップ膜１１１に置き換えることによりＥＭやＳＭに対する耐性が向上する理由は下記の通りである。通常、バリア膜１０５はスパッタ法により堆積される。スパッタ法は指向性の高い成膜方法であるため、配線溝１０４の側面に堆積されたバリア膜１０５の膜厚は、底面に堆積されたバリア膜１０５の膜厚よりも薄くなる。近年の半導体装置の微細化に伴ってバリア膜１０５を薄膜化すると、配線溝１０４の側面に堆積されたバリア膜１０５の膜厚は極端に薄くなるために膜の連続性が低下し、Ｃｕ原子が高速で拡散する経路が発生する。そこで、このようなバリア膜１０５を一旦除去し、被覆性の高い第２のキャップ膜１１１に置き換えることにより、ＥＭやＳＭに対する耐性が向上する。
【０１２２】
まず、図１４（ａ）に示すように、半導体基板１０１の表面に層間絶縁膜１０２および配線間絶縁膜１０３を堆積した後、層間絶縁膜１０２および配線間絶縁膜１０３の積層層の内部に配線溝１０４を形成する。
【０１２３】
次に、図１４（ｂ）に示すように、配線間絶縁膜１０３の表面および配線溝１０４の内部にバリア膜１０５およびＣｕ膜１０６を堆積後、配線溝１０４からはみ出したバリア膜１０５およびＣｕ膜１０６をＣＭＰにより除去すると、下層配線１０７が形成される。
【０１２４】
次に、図１４（ｃ）に示すように、Ｃｕ膜１０６の表面に第１のキャップ膜１０８を選択的に成長させる。
次に、図１４（ｄ）に示すように、リソグラフィーにより、配線間絶縁膜１０３および第１のキャップ膜１０８の表面にレジストパターン１０９を形成する。
【０１２５】
次に、図１４（ｅ）に示すように、レジストパターン１０９をマスクとして層間絶縁膜１０２および配線間絶縁膜１０３の一部をエッチングすることにより下層配線１０７の間にギャップ１１０を形成する。この際、第１のキャップ膜１０８およびバリア膜１０５の一部も同時に削り込むように、エッチングの条件を調整する。
【０１２６】
次に、図１４（ｆ）に示すように、レジストパターン１０９を除去した後、Ｃｕ膜１０６および第１のキャップ膜１０８の表面に、第２のキャップ膜１１１を選択的に成長させる。
【０１２７】
次に、図１５（ａ）に示すように、配線間絶縁膜１０３及び第２のキャップ膜１１１の表面に層間絶縁膜１１２を堆積する。これにより、ギャップ１１０の上部が層間絶縁膜１１２により閉じられ、下層配線１０７の間にエアギャップ１１３が形成される。
【０１２８】
次に、図１５（ｂ）に示すように、層間絶縁膜１１２の表面に配線間絶縁膜１１４を堆積した後、リソグラフィーおよびドライエッチングにより、層間絶縁膜１１２および配線間絶縁膜１１４の積層層の内部に、ビアホール１１５および配線溝１１６を形成する。
【０１２９】
最後に、図１５（ｃ）に示すように、配線間絶縁膜１１４の表面、ビアホール１１５の内部および配線溝１１６の内部にバリア膜１１７およびＣｕ膜１１８を堆積後、配線溝１１６からはみ出したバリア膜１１７およびＣｕ膜１１８をＣＭＰにより除去すると、ビア１１９および上層配線１２０が形成される。
【０１３０】
このようにして完成された半導体装置は、Ｃｕ膜１０６がキャップ膜により被覆される割合が増加するために、下層配線１０７のエレクトロマイグレーション（ＥＭ）やストレスマイグレーション（ＳＭ）に対する耐性が向上するという効果がある。
【０１３１】
なお、本実施形態においては、図１４（ｆ）の断面図に示す工程において、Ｃｕ膜１０６表面にキャップメタル膜を選択的に成長するのであれば、図１４（ｃ）の断面図に示す工程において、Ｃｕ膜１０６の表面に第１のキャップ膜１０８を選択的に成長させなくてもよい。このような形成方法であっても、下層配線１０７のエレクトロマイグレーション（ＥＭ）やストレスマイグレーション（ＳＭ）に対する耐性を十分に向上させることができる。ただし、図１４（ｃ）の断面図に示す工程において、Ｃｕ膜１０６の表面に第１のキャップ膜１０８を選択的に成長させた方が、させない場合に比べて、より確実に効果が期待できることは言うまでもない。
【０１３２】
なお、本実施例では、キャップ膜１２２としてＣｏＷＰ膜を使用しているが、Ｃｏ膜、Ｃｏ合金膜、Ｎｉ膜、Ｎｉ合金膜、Ｗ膜、Ｗ合金膜、Ｃｕ合金膜など、下層配線１０７の表面に選択的に成長可能な膜であれば、代わりに使用することができる。
【０１３３】
以上、発明を実施するための最良の形態について、６つの実施例を用いて説明してきたが、本発明はこれらの実施例に限定されるものではない。例えば、以上の実施例では、シングルダマシン法で形成した配線の間にエアギャップを形成し、その上に、デュアルダマシン法によりビアおよび配線を形成しているが、デュアルダマシン法で形成した配線の間にエアギャップを形成することも可能である。また、以上の実施例では、エアギャップを形成する領域の制御のため、レジストパターンをマスクとして使用しているが、レジスト以外の材料、例えば、絶縁膜などをマスクとして使用することも可能である。以上の実施例では、配線の構成材料としてＣｕ膜を用いているが、銅合金膜、銀膜、金膜、タングステン膜、アルミニウム膜など、電気抵抗の低い膜であれば代わりに使用することができる。また、以上の実施例では、層間絶縁膜や配線間絶縁膜としてＳｉＯ２膜やＳｉＯＣ膜を使用しているが、ＳｉＯＦ膜、ＢＣＢ膜、ＳｉＬＫ膜など、配線間を絶縁可能な膜であれば代わりに使用することができる。その他、本発明の趣旨を逸脱しない範囲で、様々な形態に変形して適用することが可能である。
【産業上の利用可能性】
【０１３４】
本発明は、配線間の容量を十分に低減でき、かつ、歩留りや信頼性を高く維持することができ、配線間の容量を低減するエアギャップ構造を備える半導体装置およびその製造方法等に有用である。
【図面の簡単な説明】
【０１３５】
【図１】第１の実施例の半導体装置の製造方法におけるギャップ形成工程を説明する工程断面図
【図２】第１の実施例における半導体装置の製造方法を説明する工程断面図
【図３】第１の実施例における第２のキャップ膜をレジストパターンを除去する前に形成する半導体装置の製造方法を説明する工程断面図
【図４】第２の実施例の半導体装置の製造方法におけるギャップ形成工程を説明する工程断面図
【図５】第２の実施例における半導体装置の製造方法を説明する工程断面図
【図６】第２の実施例における第２のキャップ膜をレジストパターンを除去する前に形成する半導体装置の製造方法を説明する工程断面図
【図７】第３の実施例の半導体装置の製造方法におけるレジスト形成工程を説明する工程断面図
【図８】第３の実施例の半導体装置の製造方法におけるエアギャップ形成工程を説明する工程断面図
【図９】第３の実施例における半導体装置の製造方法を説明する工程断面図
【図１０】第４の実施例の半導体装置の製造方法におけるキャップ膜形成工程を説明する工程断面図
【図１１】第４の実施例における半導体装置の製造方法を説明する工程断面図
【図１２】第５の実施例の半導体装置の製造方法におけるキャップ膜形成工程を説明する工程断面図
【図１３】第５の実施例における半導体装置の製造方法を説明する工程断面図
【図１４】第６の実施例の半導体装置の製造方法におけるキャップ膜形成工程を説明する工程断面図
【図１５】第６の実施例における半導体装置の製造方法を説明する工程断面図
【図１６】従来の半導体装置の製造方法におけるギャップ形成工程を説明する工程断面図
【図１７】従来の半導体装置の製造方法を説明する工程断面図
【符号の説明】
【０１３６】
１ 半導体基板
２ 層間絶縁膜
３ 配線間絶縁膜
４ 配線溝
５ バリア膜
６ Ｃｕ膜
７ 下層配線
８ キャップ膜
９ レジストパターン
１０ ギャップ
１１ 層間絶縁膜
１２ エアギャップ
１３ 配線間絶縁膜
１４ ビアホール
１５ 配線溝
１６ バリア膜
１７ Ｃｕ膜
１８ ビア
１９ 上層配線
１０１ 半導体基板
１０２ 層間絶縁膜
１０３ 配線間絶縁膜
１０４ 配線溝
１０５ バリア膜
１０６ Ｃｕ膜
１０７ 下層配線
１０８ 第１のキャップ膜
１０９ レジストパターン
１１０ ギャップ
１１１ 第２のキャップ膜
１１２ 層間絶縁膜
１１３ エアギャップ
１１４ 配線間絶縁膜
１１５ ビアホール
１１６ 配線溝
１１７ バリア膜
１１８ Ｃｕ膜
１１９ ビア
１２０ 上層配線
１２１ ライナー膜
１２２ キャップ膜
１２３ ウェッティング膜
【技術分野】
【０００１】
本発明は、配線間の容量を低減するエアギャップ構造を備える半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
近年、半導体集積回路素子の微細化に伴い、素子間および素子内を結ぶ配線の間隔が狭くなってきている。このため、配線間の容量が増加し、信号の伝搬速度の低下を引き起こす課題が顕在化している。そこで、配線間にエアギャップを形成して容量を下げる方法が検討されている。以下、従来のエアギャップを形成した半導体装置の製造方法を、図１６，図１７を参照しながら説明する。
【０００３】
図１６は従来の半導体装置の製造方法におけるギャップ形成工程を説明する工程断面図、図１７は従来の半導体装置の製造方法を説明する工程断面図である。
まず、図１６（ａ）に示すように、半導体基板１の表面に層間絶縁膜２および配線間絶縁膜３を堆積した後、フォトリソグラフィーおよびドライエッチングにより、層間絶縁膜２および配線間絶縁膜３積層膜の上部に配線溝４を形成する。
【０００４】
次に、図１６（ｂ）に示すように、配線間絶縁膜３の上部および配線溝４の内部にバリア膜５およびＣｕ膜６を順次堆積後、配線溝４からはみ出したバリア膜５およびＣｕ膜６をＣＭＰにより除去し、下層配線７を形成する。
【０００５】
次に、図１６（ｃ）に示すように、下層配線７の表面にキャップ膜８を選択的に成長させる。
次に、図１６（ｄ）に示すように、配線間絶縁膜３およびキャップ膜８の表面における所定の位置にレジストパターン９を形成する。レジストパターン９を形成する目的については後に詳しく説明する。
【０００６】
次に、図１６（ｅ）に示すように、キャップ膜８およびレジストパターン９をマスクとして層間絶縁膜２および配線間絶縁膜３の一部をエッチングすることにより、下層配線７の間にギャップ１０を形成する。
【０００７】
次に、図１７（ａ）に示すように、レジストパターン９を除去する。
次に、図１７（ｂ）に示すように、配線間絶縁膜３およびキャップ膜８の表面に、段差被覆性の低い条件で層間絶縁膜１１を堆積する。これにより、ギャップ１０の上部が層間絶縁膜１１により閉じられ、下層配線７の間にエアギャップ１２が形成される。
【０００８】
次に、図１７（ｃ）に示すように、層間絶縁膜１１の表面に配線間絶縁膜１３を堆積した後、リソグラフィーおよびドライエッチングにより、層間絶縁膜１１および配線間絶縁膜１３の内部にビアホール１４および上部に配線溝１５を形成する。
【０００９】
最後に、図１７（ｄ）に示すように、配線間絶縁膜１３の表面、ビアホール１４の内部および配線溝１５の内部にバリア膜１６およびＣｕ膜１７を堆積後、配線溝１５からはみ出したバリア膜１６およびＣｕ膜１７をＣＭＰにより除去すると、ビア１８および上層配線１９が形成される。
【００１０】
ここで、レジストパターン９を形成する目的について説明する。レジストパターン９を形成する理由としては、以下の２つが挙げられる。
第１の理由は、「凹凸の発生の防止」である。下層配線７の間隔が狭い場合には、層間絶縁膜１１によりギャップ１０の上部が完全にふさがれ、良好な形状のエアギャップ１２を形成することができる。ところが、下層配線７の間隔が広い場合には、層間絶縁膜１１を堆積してもギャップ１０の上部が閉じずに、大きな凹凸が発生してしまう。このような凹凸が半導体装置内に形成されると、フォトリソグラフィーにおける寸法制御性が低下し、例えば、配線の幅が設計よりも広くなったり細くなったりする。この現象は、半導体装置の歩留まりや信頼性を低下させるため、下層配線７の間隔が広い場合には、その領域にレジストパターン９を形成して、ギャップ１０が形成されるのを防止することが必要である。
【００１１】
第２の理由は、「ビアとエアギャップの接触の防止」である。レジストパターン９を用いない場合、ビア１８の周囲にもエアギャップ１２が形成される。このような状況下で、下層配線７とビア１８の合わせズレが発生すると、ビア１８とエアギャップ１２が接触する。その場合、図１７（ｃ）および図１７（ｄ）で示されている工程において、様々な物資がエアギャップ１２の内部に流入することになり、半導体装置の歩留まりや信頼性を低下させる。
【００１２】
これらの現象を防止するため、ビア１８が形成される領域にはレジストパターン９を形成して、ギャップ１０が形成される位置を調整することが必要である（例えば、特許文献１参照）。
【特許文献１】特開２００６−１２０９８８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら、従来の技術には、以下のような課題があることが、発明者により見出された。
従来の技術では、ギャップ１０を形成するために、キャップ膜８およびレジストパターン９をマスクとして層間絶縁膜２および配線間絶縁膜３の一部をエッチングしている。しかしながら、キャップ膜８と層間絶縁膜２および配線間絶縁膜３の選択比は有限であるので、このエッチングの際に、キャップ膜８の薄膜化もしくは消失を避けることができない。
【００１４】
キャップ膜８が薄膜化もしくは消失すると、キャップ膜８に求められる特性である、
（１）Ｃｕ膜６との密着性
（２）Ｃｕ膜６中のＣｕ原子に対するバリア性
（３）層間絶縁膜１１中のＳｉ原子やＯ原子に対するバリア性
が損なわれ、半導体装置の歩留りや信頼性が低下するという課題がある。
【００１５】
本発明は、上記の課題を鑑みてなされたものであり、その目的は、配線間の容量を十分に低減でき、かつ、歩留りや信頼性が高い半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【００１６】
上記目的を達成するために、本発明の半導体装置の製造方法は、１または複数層の配線層が形成され、任意の配線層領域に配線間容量を低減させるためのエアギャップを備える半導体装置の製造方法であって、前記エアギャップが形成される前記配線層を形成する際に、半導体基板または下層配線層上に第１の絶縁膜を形成する工程と、前記第１の絶縁膜の上部に複数の配線を形成する工程と、前記は配線上に第１のキャップ膜を形成する工程と、前記第１の絶縁膜および前記第１のキャップ膜のエアギャップ非形成領域上にマスクパターンを形成する工程と、前記マスクパターンをマスクとしてエアギャップ形成領域の前記第１のキャップ膜の一部および前記第１の絶縁膜の少なくとも一部をエッチングしてギャップを形成する工程と、前記マスクパターンを除去する工程と、前記エアギャップ形成領域の前記第１のキャップ膜上に第２のキャップ膜を形成する工程と、前記ギャップおよび前記第１のキャップ膜ならびに前記第２のキャップ膜の上に第２の絶縁膜を堆積して前記エアギャップ形成領域の前記ギャップから前記エアギャップを形成する工程とを有することを特徴とする。
【００１７】
また、１または複数層の配線層が形成され、任意の配線層領域に配線間容量を低減させるためのエアギャップを備える半導体装置の製造方法であって、前記エアギャップが形成される前記配線層を形成する際に、半導体基板または下層配線層上に第１の絶縁膜を形成する工程と、前記第１の絶縁膜の上部に複数の配線を形成する工程と、前記は配線上に第１のキャップ膜を形成する工程と、前記第１の絶縁膜および前記第１のキャップ膜のエアギャップ非形成領域上にマスクパターンを形成する工程と、前記マスクパターンをマスクとしてエアギャップ形成領域の前記第１のキャップ膜の一部および前記第１の絶縁膜の少なくとも一部をエッチングしてギャップを形成する工程と、前記マスクパターンをマスクとして用いて前記エアギャップ形成領域の前記第１のキャップ膜上に第２のキャップ膜を形成する工程と、前記マスクパターンを除去する工程と、前記ギャップおよび前記第１のキャップ膜ならびに前記第２のキャップ膜の上に第２の絶縁膜を堆積して前記エアギャップ形成領域の前記ギャップから前記エアギャップを形成する工程とを有することを特徴とする。
【００１８】
また、１または複数層の配線層が形成され、任意の配線層領域に配線間容量を低減させるためのエアギャップを備える半導体装置の製造方法であって、前記エアギャップが形成される前記配線層を形成する際に、半導体基板または下層配線層上に第１の絶縁膜を形成する工程と、前記第１の絶縁膜の上部に複数の配線を形成する工程と、前記は配線上に第１のキャップ膜を形成する工程と、前記第１の絶縁膜および前記第１のキャップ膜のエアギャップ非形成領域上にマスクパターンを形成する工程と、前記マスクパターンをマスクとしてエアギャップ形成領域の前記第１のキャップ膜および前記第１の絶縁膜の少なくとも一部をエッチングしてギャップを形成する工程と、前記マスクパターンを除去する工程と、前記エアギャップ形成領域の前記配線上に第２のキャップ膜を形成する工程と、前記ギャップおよび前記第１のキャップ膜ならびに前記第２のキャップ膜の上に第２の絶縁膜を堆積して前記エアギャップ形成領域の前記ギャップから前記エアギャップを形成する工程とを有することを特徴とする。
【００１９】
また、１または複数層の配線層が形成され、任意の配線層領域に配線間容量を低減させるためのエアギャップを備える半導体装置の製造方法であって、前記エアギャップが形成される前記配線層を形成する際に、半導体基板または下層配線層上に第１の絶縁膜を形成する工程と、前記第１の絶縁膜の上部に複数の配線を形成する工程と、前記は配線上に第１のキャップ膜を形成する工程と、前記第１の絶縁膜および前記第１のキャップ膜のエアギャップ非形成領域上にマスクパターンを形成する工程と、前記マスクパターンをマスクとしてエアギャップ形成領域の前記第１のキャップ膜および前記第１の絶縁膜の少なくとも一部をエッチングしてギャップを形成する工程と、前記マスクパターンをマスクとして用いて前記エアギャップ形成領域の前記配線上に第２のキャップ膜を形成する工程と、前記マスクパターンを除去する工程と、前記ギャップおよび前記第１のキャップ膜ならびに前記第２のキャップ膜の上に第２の絶縁膜を堆積して前記エアギャップ形成領域の前記ギャップから前記エアギャップを形成する工程とを有することを特徴とする。
【００２０】
また、１または複数層の配線層が形成され、任意の配線層領域に配線間容量を低減させるためのエアギャップを備える半導体装置の製造方法であって、前記エアギャップが形成される前記配線層を形成する際に、半導体基板または下層配線層上に第１の絶縁膜を形成する工程と、前記第１の絶縁膜の上部に複数の配線を形成する工程と、前記は配線上に第１のキャップ膜を形成する工程と、前記第１の絶縁膜および前記第１のキャップ膜上にライナー膜を形成する工程と、前記第１の絶縁膜および前記第１のキャップ膜のエアギャップ非形成領域上にマスクパターンを形成する工程と、前記マスクパターンをマスクとしてエアギャップ形成領域の前記ライナー膜をエッチングして除去する工程と、前記マスクパターンをマスクとしてエアギャップ形成領域の前記第１のキャップ膜の一部および前記第１の絶縁膜の少なくとも一部をエッチングしてギャップを形成する工程と、前記マスクパターンを除去する工程と、前記エアギャップ形成領域の前記第１のキャップ膜上に第２のキャップ膜を形成する工程と、前記ギャップおよび前記ライナー膜ならびに前記第２のキャップ膜の上に第２の絶縁膜を堆積して前記エアギャップ形成領域の前記ギャップから前記エアギャップを形成する工程とを有することを特徴とする。
【００２１】
また、１または複数層の配線層が形成され、任意の配線層領域に配線間容量を低減させるためのエアギャップを備える半導体装置の製造方法であって、前記エアギャップが形成される前記配線層を形成する際に、半導体基板または下層配線層上に第１の絶縁膜を形成する工程と、前記第１の絶縁膜の上部に複数の配線を形成する工程と、前記は配線上に第１のキャップ膜を形成する工程と、前記第１の絶縁膜および前記第１のキャップ膜上にライナー膜を形成する工程と、前記第１の絶縁膜および前記第１のキャップ膜のエアギャップ非形成領域上にマスクパターンを形成する工程と、前記マスクパターンをマスクとしてエアギャップ形成領域の前記ライナー膜をエッチングして除去する工程と、前記マスクパターンをマスクとしてエアギャップ形成領域の前記第１のキャップ膜の一部および前記第１の絶縁膜の少なくとも一部をエッチングしてギャップを形成する工程と、前記マスクパターンをマスクとして用いて前記エアギャップ形成領域の前記第１のキャップ膜上に第２のキャップ膜を形成する工程と、前記マスクパターンを除去する工程と、前記ギャップおよび前記ライナー膜ならびに前記第２のキャップ膜の上に第２の絶縁膜を堆積して前記エアギャップ形成領域の前記ギャップから前記エアギャップを形成する工程とを有することを特徴とする。
【００２２】
また、１または複数層の配線層が形成され、任意の配線層領域に配線間容量を低減させるためのエアギャップを備える半導体装置の製造方法であって、前記エアギャップが形成される前記配線層を形成する際に、半導体基板または下層配線層上に第１の絶縁膜を形成する工程と、前記第１の絶縁膜の上部に複数の配線を形成する工程と、前記第１の絶縁膜および前記配線上にライナー膜を形成する工程と、前記ライナー膜のエアギャップ非形成領域上にマスクパターンを形成する工程と、前記マスクパターンをマスクとしてエアギャップ形成領域の前記ライナー膜をエッチングして除去する工程と、前記マスクパターンをマスクとしてエアギャップ形成領域の前記第１の絶縁膜の少なくとも一部をエッチングしてギャップを形成する工程と、前記マスクパターンを除去する工程と、前記エアギャップ形成領域の前記配線上に第２のキャップ膜を形成する工程と、前記ギャップおよび前記ライナー膜ならびに前記第２のキャップ膜の上に第２の絶縁膜を堆積して前記エアギャップ形成領域の前記ギャップから前記エアギャップを形成する工程とを有することを特徴とする。
【００２３】
また、１または複数層の配線層が形成され、任意の配線層領域に配線間容量を低減させるためのエアギャップを備える半導体装置の製造方法であって、前記エアギャップが形成される前記配線層を形成する際に、半導体基板または下層配線層上に第１の絶縁膜を形成する工程と、前記第１の絶縁膜の上部に複数の配線を形成する工程と、前記第１の絶縁膜および前記配線上にライナー膜を形成する工程と、前記ライナー膜のエアギャップ非形成領域上にマスクパターンを形成する工程と、前記マスクパターンをマスクとしてエアギャップ形成領域の前記ライナー膜をエッチングして除去する工程と、前記マスクパターンをマスクとしてエアギャップ形成領域の前記第１の絶縁膜の少なくとも一部をエッチングしてギャップを形成する工程と、前記マスクパターンをマスクとして用いて前記エアギャップ形成領域の前記配線上に第２のキャップ膜を形成する工程と、前記マスクパターンを除去する工程と、前記ギャップおよび前記ライナー膜ならびに前記第２のキャップ膜の上に第２の絶縁膜を堆積して前記エアギャップ形成領域の前記ギャップから前記エアギャップを形成する工程とを有することを特徴とする。
【００２４】
また、前記第１のキャップ膜および前記第２のキャップ膜の材料が同一であることを特徴とする。
また、前記第１のキャップ膜および前記第２のキャップ膜の材料が異なることを特徴とする。
【００２５】
また、１または複数層の配線層が形成され、任意の配線層領域に配線間容量を低減させるためのエアギャップを備える半導体装置の製造方法であって、前記エアギャップが形成される前記配線層を形成する際に、半導体基板または下層配線層上に第１の絶縁膜を形成する工程と、前記第１の絶縁膜の上部に複数の配線を形成する工程と、前記第１の絶縁膜および前記配線上にライナー膜を形成する工程と、前記ライナー膜上にウェッティング膜を堆積する工程と、前記第１の絶縁膜のエアギャップ非形成領域上にマスクパターンを形成する工程と、前記マスクパターンをマスクとしてエアギャップ形成領域の前記ライナー膜および前記ウェッティング膜をエッチングして除去する工程と、前記マスクパターンをマスクとしてエアギャップ形成領域の前記第１の絶縁膜の少なくとも一部をエッチングしてギャップを形成する工程と、前記マスクパターンを除去する工程と、前記配線上に第２のキャップ膜を形成する工程と、前記ギャップおよび前記ウェッティング膜および前記第２のキャップ膜の上に第２の絶縁膜を堆積して前記エアギャップ形成領域の前記ギャップから前記エアギャップを形成する工程とを有することを特徴とする。
【００２６】
また、前記配線を形成する工程と前記ライナー膜を形成する工程の間に、前記配線上に第１のキャップ膜を形成する工程を有することを特徴とする。
また、前記ウェッティング膜は前記ライナー膜と比較して親水性が高いことを特徴とする。
【００２７】
また、前記ウェッティング膜が、ＳｉＯ２を主成分とする膜であることを特徴とする。
また、前記ライナー膜がＳｉＣ膜、ＳｉＣＯ膜、ＳｉＣＮ膜、ＳｉＣ膜、ＳｉＮ膜、ＳｉＯＮ膜のいずれかもしくは任意のいずれかの膜の積層膜であることを特徴とする。
【００２８】
また、１または複数層の配線層が形成され、任意の配線層領域に配線間容量を低減させるためのエアギャップを備える半導体装置の製造方法であって、前記エアギャップが形成される前記配線層を形成する際に、半導体基板または下層配線層上に第１の絶縁膜を形成する工程と、前記第１の絶縁膜の上部に金属膜とバリアメタル膜から成る複数の配線を形成する工程と、前記第１の絶縁膜のエアギャップ非形成領域上にマスクパターンを形成する工程と、前記マスクパターンをマスクとしてエアギャップ形成領域の前記バリアメタル膜および前記第１の絶縁膜の少なくとも一部をエッチングしてギャップを形成する工程と、前記マスクパターンを除去する工程と、前記エアギャップ形成領域の前記金属膜の上部および側壁部に第２のキャップ膜を形成する工程と、前記ギャップおよび前記第２のキャップ膜の上に第２の絶縁膜を堆積して前記エアギャップ形成領域の前記ギャップから前記エアギャップを形成する工程とを有することを特徴とする。
【００２９】
また、前記配線を形成する工程と前記マスクパターンを形成する工程の間に、前記配線上に第１のキャップ膜を形成する工程を有し、前記ギャップを形成する工程において前記マスクパターンをマスクとして前記第１のキャップ膜もエッチングすることを特徴とする。
【００３０】
また、前記金属膜が銅膜もしくは銅合金膜を含むことを特徴とする。
また、前記配線が銅膜もしくは銅合金膜を含むことを特徴とする。
また、前記第１のキャップ膜および第２のキャップ膜がそれぞれＣｏ膜、Ｃｏ合金膜、Ｎｉ膜、Ｎｉ合金膜、Ｗ膜、Ｗ合金膜、Ｃｕ合金膜のいずれかであることを特徴とする。
【００３１】
また、第１の絶縁膜がＳｉＯ２膜、ＳｉＯＣ膜、ＳｉＯＦ膜、ＢＣＢ膜、ＳｉＬＫ膜のいずれかであることを特徴とする。
さらに、本発明の半導体装置は、１または複数層の配線層が形成され、任意の配線層領域に配線間容量を低減させるためのエアギャップを備える半導体装置であって、前記エアギャップが形成される前記配線層が、半導体基板または下層配線層上に形成される第１の絶縁膜と、前記第１の絶縁膜の上部に形成される配線と、前記配線の表面に選択的に形成されるキャップ層と、前記第１の絶縁膜および前記配線ならびに前記キャップ層の上部に形成される第２の絶縁膜と、任意の前記配線間に形成されたエアギャップとを有し、前記エアギャップを含むエアギャップ形成領域の前記キャップ層は少なくとも第２のキャップ膜を含み、エアギャップ形成領域外のエアギャップ非形成領域の前記キャップ層は第１のキャップ膜を少なくとも含むことを特徴とする。
【００３２】
また、前記エアギャップ形成領域の前記キャップ層の前記第２のキャップ膜が、前記第１のキャップ膜上に積層されることを特徴とする。
また、前記エアギャップ非形成領域の前記キャップ層の前記第１のキャップ膜上に前記第２のキャップ膜が積層されることを特徴とする。
【００３３】
また、前記エアギャップ形成領域の前記キャップ層は、前記エアギャップ非形成領域の前記キャップ層よりも厚いことを特徴とする。
また、前記第１のキャップ膜と前記第２のキャップ膜とが同一の材料であることを特徴とする。
【００３４】
また、前記第１のキャップ膜と前記第２のキャップ膜とが異なる材料であることを特徴とする。
また、前記エアギャップ非形成領域にライナー膜が形成されていることを特徴とする。
【００３５】
また、１または複数層の配線層が形成され、任意の配線層領域に配線間容量を低減させるためのエアギャップを備える半導体装置であって、前記エアギャップが形成される前記配線層が、半導体基板または下層配線層上に形成される第１の絶縁膜と、前記第１の絶縁膜の上部に形成される配線と、前記配線の表面に選択的に形成される第２のキャップ膜と、前記配線の表面上の一部および前記第１の絶縁膜上に形成されたライナー膜と、前記ライナー膜の上に形成されたウェッティング膜と、前記ウェッティング膜および前記第２のキャップ膜の上部に形成される第２の絶縁膜と、任意の前記配線間に形成されたエアギャップとを有することを特徴とする。
【００３６】
また、前記配線と前記ライナー膜の間に第３のキャップ膜が介在することを特徴とする。
また、前記ウェッティング膜は前記ライナー膜と比較して親水性が高いことを特徴とする。
【００３７】
また、前記ウェッティング膜が、ＳｉＯ２を主成分とする膜であることを特徴とする。
また、前記ライナー膜がＳｉＣ膜、ＳｉＣＯ膜、ＳｉＣＮ膜、ＳｉＣ膜、ＳｉＮ膜、ＳｉＯＮ膜のいずれかもしくは任意のいずれかの膜の積層膜であることを特徴とする。
【００３８】
また、１または複数層の配線層が形成され、任意の配線層領域に配線間容量を低減させるためのエアギャップを備える半導体装置であって、前記エアギャップが形成される前記配線層が、半導体基板または下層配線層上に形成される第１の絶縁膜と、前記第１の絶縁膜の上部に形成される配線と、前記配線の表面に形成される第２のキャップ膜と、前記第１の絶縁膜および前記第２のキャップ膜の上部に形成される第２の絶縁膜と、任意の前記配線間に形成されたエアギャップとを有し、前記配線底部にはバリアメタル膜が形成されており、前記配線側壁部には前記第２のキャップ膜が形成されていることを特徴とする。
【００３９】
また、前記配線が銅膜もしくは銅合金膜を含むことを特徴とする。
また、前記第１のキャップ膜および第２のキャップ膜がそれぞれＣｏ膜、Ｃｏ合金膜、Ｎｉ膜、Ｎｉ合金膜、Ｗ膜、Ｗ合金膜、Ｃｕ合金膜のいずれかであることを特徴とする。
【００４０】
また、第１の絶縁膜がＳｉＯ２膜、ＳｉＯＣ膜、ＳｉＯＦ膜、ＢＣＢ膜、ＳｉＬＫ膜のいずれかであることを特徴とする。
以上により、配線間の容量を十分に低減でき、かつ、歩留りや信頼性を高くすることができる。
【発明の効果】
【００４１】
以上のように、本発明における半導体装置および半導体装置の製造方法によると、ギャップの形成によりキャップ膜厚が薄くなったまたは消失したとしても、ギャップを形成した後に、少なくとも薄くなったキャップ膜上あるいは露出した配線上にキャップ膜を選択的に成長させることにより、キャップ膜の厚さを確保することができるため、配線間の容量を十分に低減でき、かつ、歩留りや信頼性を高く維持することができる。
【発明を実施するための最良の形態】
【００４２】
（第１の実施例）
以下、本発明の第１の実施例について、図１，図２，図３を参照しながら説明する。図１は第１の実施例の半導体装置の製造方法におけるギャップ形成工程を説明する工程断面図、図２は第１の実施例における半導体装置の製造方法を説明する工程断面図、図３は第１の実施例における第２のキャップ膜をレジストパターンを除去する前に形成する半導体装置の製造方法を説明する工程断面図である。
【００４３】
まず、図１（ａ）に示すように、半導体基板１０１の表面に層間絶縁膜１０２および配線間絶縁膜１０３を堆積した後、フォトリソグラフィーおよびドライエッチングにより、層間絶縁膜１０２および配線間絶縁膜１０３の積層膜の上部に配線溝１０４を形成する。本実施例では、層間絶縁膜１０２としてＳｉＯＣ膜、配線間絶縁膜１０３としてＳｉＯ２膜を使用している。また、配線溝１０４は、お互いの間隔が例えば７０ｎｍ以上となるように設計されている。ここで、配線間隔の上限は層間絶縁膜１１２の堆積方法にもよるが、概ね、最小の配線間隔の２倍程度となる。
【００４４】
次に、図１（ｂ）に示すように、配線間絶縁膜１０３の上面および配線溝１０４の内部にバリア膜１０５およびＣｕ膜１０６を順次形成後、配線溝１０４からはみ出したバリア膜１０５およびＣｕ膜１０６をＣＭＰにより除去し、下層配線１０７を形成する。本実施例では、バリア膜１０５として、Ｔａ膜とＴａＮ膜をこの順番に下層から積層した膜を使用している。
【００４５】
次に、図１（ｃ）に示すように、Ｃｕ膜１０６の表面に第１のキャップ膜１０８を選択的に成長させる。本実施例では、第１のキャップ膜１０８として、厚さ約１５ｎｍのＣｏＷＰ膜を使用している。
【００４６】
次に、図１（ｄ）に示すように、リソグラフィーにより、配線間絶縁膜１０３および第１のキャップ膜１０８の表面のエアギャップを形成しない位置であるエアギャップ非形成領域上にレジストパターン１０９を形成する。
【００４７】
次に、図１（ｅ）に示すように、レジストパターン１０９をマスクとして層間絶縁膜１０２および配線間絶縁膜１０３の一部をエッチングすることにより、下層配線１０７間の間隔が所定の間隔以下であり、ビアが形成されない領域であるエアギャップ形成領域の下層配線１０７の間にギャップ１１０を形成する。この際、レジストパターン１０９で被覆されていない領域では、第１のキャップ膜１０８が薄膜化する。本実施例では、レジストパターン１０９で被覆されていない領域の第１のキャップ膜１０８の厚さは約５ｎｍとなる。
【００４８】
次に、図２（ａ）に示すように、レジストパターン１０９を除去した後、第１のキャップ膜１０８の表面に第２のキャップ膜１１１を選択的に成長させる。ここが本実施例の最大の特徴である。
【００４９】
第２のキャップ膜１１１が第１のキャップ膜１０８と異なる材料であっても良いが、このとき用いられる第２のキャップ膜１１１が第１のキャップ膜１０８と同じ材料であれば、第１のキャップ膜１０８と第２のキャップ膜１１１の密着性を高めることができる。
【００５０】
また、本実施例では、第２のキャップ膜１１１の厚さを約１５ｎｍに設定している。これにより、レジストパターン１０９で被覆されていなかった領域のキャップ膜の厚みは第１のキャップ膜１０８の約５ｎｍと第２のキャップ膜１１１の約１５ｎｍとの合計で約２０ｎｍとなる。このため、レジストパターン１０９で被覆されていなかった領域においても、十分な密着性やバリア性が得られるようになるため、歩留まりや信頼性が高い半導体装置を製造することができる。
【００５１】
次に、図２（ｂ）に示すように、段差被覆性の悪いＣＶＤにより配線間絶縁膜１０３、第１のキャップ膜１０８および第２のキャップ膜１１１の表面に層間絶縁膜１１２を堆積する。これにより、ギャップ１１０の上部が層間絶縁膜１１２により閉じられ、下層配線１０７の間にエアギャップ１１３が形成される。本実施例では、層間絶縁膜１１２としてＳｉＯＣ膜を使用している。これにより、層間絶縁膜の容量を低減することができる。
【００５２】
次に、図２（ｃ）に示すように、層間絶縁膜１１２の表面に配線間絶縁膜１１４を堆積した後、リソグラフィーおよびドライエッチングにより、層間絶縁膜１１２および配線間絶縁膜１１４の積層膜の内部にビアホール１１５および配線溝１１６を形成する。
【００５３】
本実施例では、配線間絶縁膜１１４としてＳｉＯ２膜を使用している。
最後に、図２（ｄ）に示すように、配線間絶縁膜１１４の表面、ビアホール１１５の内部および配線溝１１６の内部にバリア膜１１７およびＣｕ膜１１８を堆積後、配線溝１１６からはみ出したバリア膜１１７およびＣｕ膜１１８をＣＭＰにより除去し、ビア１１９および上層配線１２０を形成する。
【００５４】
完成した半導体装置は、
（１）配線と配線の間の一部にエアギャップが形成されている。
（２）配線の表面にはキャップ膜が選択的に堆積されている。
【００５５】
という特徴を有している。
このように、ギャップ形成後に配線上に第２のキャップ膜を堆積することにより、エアギャップに隣接する配線において第１のキャップ膜が薄くなっても、第２のキャップ膜により第１のキャップ膜と第２のキャップ膜とで構成されるキャップ層の厚さを適切に設定することができるため、配線間の容量が十分に低く、かつ、歩留りや信頼性を高くすることができる。
【００５６】
ここで、第１のキャップ膜１０８の厚さの好ましい設定方法を説明する。第１のキャップ膜１０８の厚さは、下層配線１０７の間隔の３０％以下に設定することが好ましい。これは、第１のキャップ膜１０８の厚さを厚く設定しすぎると、配線間絶縁膜１０３の表面の金属汚染を核として、第１のキャップ膜１０８が粒状に成長するようになるためである。この現象は、下層配線１０７の間のショートを引き起こし、半導体装置の歩留まりや信頼性を低下させる。
【００５７】
次に、第２のキャップ膜１１１の厚さの好ましい設定方法を説明する。第２のキャップ膜１１１の厚さは、第１のキャップ膜１０８がエッチングにより薄膜化する厚さと等しいか、それより大きく設定することが好ましい。これにより、第１のキャップ膜１０８と第２のキャップ膜１１１の合計の厚さが十分に大きくなるため、キャップ膜に求められる特性である、
（１）Ｃｕ膜１０６との密着性
（２）Ｃｕ膜１０６中のＣｕ原子に対するバリア性
（３）層間絶縁膜１１２中のＳｉ原子やＯ原子に対するバリア性
を確保することができ、良好な歩留りや信頼性を有する半導体装置を製造することが可能となる。
【００５８】
ここで、ビアが形成されず、かつ下層配線１０７の間隔が狭い領域では、配線間絶縁膜１０３が除去されているので、配線間絶縁膜１０３の表面の金属汚染を核とした第１のキャップ膜１０８の成長は発生しない。一方、ビアが形成されず、かつ下層配線１０７の間隔が狭い領域では、下層配線１０７の間の意図せぬ導通は発生しない。このため、第２のキャップ膜１１１は、第１のキャップ膜１０８に比べて厚く堆積することが可能であり、より良好な歩留りや信頼性を確保することができる。
【００５９】
なお、第１のキャップ膜１０８および第２のキャップ膜１１１としてＣｏＷＰ膜を使用するが、下層配線１０７の表面に選択的に成長可能な膜であれば、ＣｏＷＰ膜の代わりに使用することができる。そのような膜としては、例えば、Ｃｏ膜、Ｃｏ合金膜、Ｎｉ膜、Ｎｉ合金膜、Ｗ膜、Ｗ合金膜、Ｃｕ合金膜などが挙げられる。
【００６０】
また、前述のように、このとき用いられる第２のキャップ膜１１１を第１のキャップ膜１０８と異なる材料を用いてもよい。第２のキャップ膜１１１の材料としては、第１のキャップ膜１０８をシランなどのシリコン化合物に暴露した後、アンモニアなどの窒素化合物のプラズマに暴露することにより成長できるＣｏ・Ｗ・Ｓｉ・Ｎのアモルファス化合物などが挙げられる。このアモルファス化合物は、例えば、層間絶縁膜１１２を堆積する前の前処理として成長させることが可能である。これにより、第１のキャップ膜と第２のキャップ膜の組み合わせによって、キャップとしての効果を高めることができる。
【００６１】
第１のキャップ膜１０８と第２のキャップ膜１１１が異なる材料であるときは第１のキャップ膜１０８としてＣｏＷＰ膜を、第２のキャップ膜１２１としてＣｕＳｉＮ膜を使用することができるが、これを逆にしてもよい。また、下層配線１０７の表面に選択的に成長可能な膜であれば、ＣｏＷＰ膜やＣｕＳｉＮ膜の代わりに使用することができる。そのような膜としては、例えば、Ｃｏ膜、Ｃｏ合金膜、Ｎｉ膜、Ｎｉ合金膜、Ｗ膜、Ｗ合金膜、Ｃｕ合金膜などが挙げられる。
【００６２】
なお、以上の説明では、レジストパターン１０９を除去した後に、第１のキャップ膜１０８の表面に第２のキャップ膜１１１を選択的に成長させているが、図３（ａ）に示すように、レジストパターン１０９を除去する前に、第１のキャップ膜１０８の表面に第２のキャップ膜１１１を選択的に成長させる形態も考えられる。その後、図３（ｂ）に示すように、レジストパターン１０９を除去し、図２（ｂ）〜（ｄ）で示されているような工程を実施することにより、図３（ｃ）のような半導体装置が完成する。
【００６３】
ここでは、第１のキャップ膜１０８および第２のキャップ膜１１１の厚さを先に説明したものと同様に形成する。これにより、レジストパターン１０９で被覆されていなかったエアギャップ形成領域のキャップ膜の厚みは第１のキャップ膜１０８の約５ｎｍと第２のキャップ膜１１１の約１５ｎｍとの合計で約２０ｎｍ、レジストパターン１０９で被覆されていたエアギャップ非形成領域のキャップ膜の厚みは第１のキャップ膜１０８のみで約１５ｎｍとなり、キャップ膜全体の膜厚はレジストパターン１０９で被覆されていなかった領域の方が、レジストパターン１０９で被覆されていた領域よりも厚くなる。
【００６４】
完成した半導体装置は、
（１）配線と配線の間の一部にエアギャップが形成されている。
（２）配線の表面にはキャップ膜が選択的に堆積されている。
【００６５】
という構造的特徴を有している。さらに、本実施例では、
（３）エアギャップに隣接しないエアギャップ非形成領域のキャップ膜よりもエアギャップに隣接するキャップ膜の方が厚い。
【００６６】
とすることもでき、これにより信頼性の劣化を抑制できる。
このように、ギャップ形成後に配線上に第２のキャップ膜を堆積することにより、エアギャップに隣接する配線において第１のキャップ膜が薄くなっても、第２のキャップ膜により第１のキャップ膜と第２のキャップ膜とで構成されるキャップ層の厚さを適切に設定することができるため、配線間の容量が十分に低く、かつ、歩留りや信頼性を高くすることができる。
【００６７】
なお、この場合でも、第１のキャップ膜１０８と第２のキャップ膜１１１の材料は、異なる材料にしても良い。
（第２の実施例）
以下、本発明の第２の実施例について、図４，図５，図６を参照しながら説明する。なお、説明は、本実施例が第１の実施例と異なっている部分のみとし、第１の実施例と同様の部分の説明は省略する。
【００６８】
図４は第２の実施例の半導体装置の製造方法におけるギャップ形成工程を説明する工程断面図、図５は第２の実施例における半導体装置の製造方法を説明する工程断面図、図６は第２の実施例における第２のキャップ膜をレジストパターンを除去する前に形成する半導体装置の製造方法を説明する工程断面図である。
【００６９】
本実施例が第１の実施例と異なる点は、図５（ａ）において、第１のキャップ膜１０８の厚さを１０ｎｍに統一する点である。そのために、図４（ｅ）において、下層配線１０７の間にギャップ１１０を形成する際に、レジストパターン１０９で被覆されていない領域であるエアギャップ形成領域の第１のキャップ膜１０８を消失させる。そして、図５（ａ）に示すように、レジストパターン１０９を除去した後、露出したＣｕ膜１０６の表面および第１のキャップ膜１０８表面に第２のキャップ膜１１１を選択的に成長させる。ここが本実施例の最大の特徴である。
【００７０】
このように、エアギャップに隣接する配線上の第１のキャップ膜を除去し、あらためて、除去されない第１のキャップ膜上および露出した配線におけるＣｕ膜上に第２のキャップ膜を形成することにより、エアギャップに隣接する配線において第２のキャップ膜よりなるキャップ層の厚さを適切に設定することができるため、配線間の容量を十分に低減し、歩留りや信頼性を高くすることができる。
【００７１】
第２のキャップ膜１１１が第１のキャップ膜１０８と異なる材料であっても良いが、このとき用いられる第２のキャップ膜１１１が第１のキャップ膜１０８と同じ材料であれば、第１のキャップ膜１０８と第２のキャップ膜１１１の密着性を高めることができる。
【００７２】
また、本実施例では、第２のキャップ膜１１１の厚さを約１５ｎｍに設定している。これにより、レジストパターン１０９で被覆されていなかった領域のキャップ膜の厚みは第２のキャップ膜１１１のみの約１５ｎｍ、レジストパターン１０９で被覆されていた領域のキャップ膜の厚みは第１のキャップ膜１０８と第２のキャップ膜１１１の合計で約２５ｎｍとなり、キャップ膜全体の膜厚はレジストパターン１０９で被覆されていた領域の方が、レジストパターン１０９で被覆されていなかった領域よりも厚くなる。
【００７３】
完成した半導体装置は、
（１）配線と配線の間の一部にエアギャップが形成されている。
（２）配線の表面にはキャップ膜が選択的に堆積されている。
【００７４】
という構造的特徴を有している。これにより、エアギャップに隣接する配線において、ギャップ形成の際に第１のエアキャップが除去されたとしても、露出した銅膜上に第２のキャップ膜を形成してキャップ膜の厚さを適切に保つことができるため、配線間の容量が十分に低く、かつ、歩留りや信頼性を高くすることができる。
【００７５】
なお、本実施例では第１のキャップ膜１０８および第２のキャップ膜１１１としてＣｏＷＰ膜を使用する場合について説明するが、下層配線１０７の表面に選択的に成長可能な膜であれば、第１のキャップ膜１０８および第２のキャップ膜１１１として使用することができる。そのような膜としては、例えば、Ｃｏ膜、Ｃｏ合金膜、Ｎｉ膜、Ｎｉ合金膜、Ｗ膜、Ｗ合金膜、Ｃｕ合金膜などが挙げられる。
【００７６】
また、前述のように、このとき用いられる第２のキャップ膜１１１を第１のキャップ膜１０８と異なる材料を用いてもよい。第２のキャップ膜１１１の材料としては、第１のキャップ膜１０８をシランなどのシリコン化合物に暴露した後、アンモニアなどの窒素化合物のプラズマに暴露することにより成長できるＣｏ・Ｗ・Ｓｉ・Ｎのアモルファス化合物などが挙げられる。このアモルファス化合物は、例えば、層間絶縁膜１１２を堆積する前の前処理として成長させることが可能である。これにより、第１のキャップ膜と第２のキャップ膜の組み合わせによって、キャップとしての効果を高めることができる。
【００７７】
第１のキャップ膜１０８と第２のキャップ膜１１１が異なる材料であるときは第１のキャップ膜１０８としてＣｏＷＰ膜を、第２のキャップ膜１２１としてＣｕＳｉＮ膜を使用することができるが、これを逆にしてもよい。また、下層配線１０７の表面に選択的に成長可能な膜であれば、ＣｏＷＰ膜やＣｕＳｉＮ膜の代わりに使用することができる。そのような膜としては、例えば、Ｃｏ膜、Ｃｏ合金膜、Ｎｉ膜、Ｎｉ合金膜、Ｗ膜、Ｗ合金膜、Ｃｕ合金膜などが挙げられる。
【００７８】
なお、以上の説明では、レジストパターン１０９を除去した後に、第１のキャップ膜１０８の表面に第２のキャップ膜１１１を選択的に成長させているが、図６（ａ）に示すように、レジストパターン１０９を除去する前に、第１のキャップ膜１０８の表面に第２のキャップ膜１１１を選択的に成長させる形態も考えられる。その後、図６（ｂ）に示すように、レジストパターン１０９を除去し、図５（ｂ）〜（ｄ）で示されているような工程を実施することにより、図６（ｃ）のような半導体装置が完成する。
【００７９】
ここでは、第１のキャップ膜１０８および第２のキャップ膜１１１の厚さを先に説明したものと同様に形成する。これにより、レジストパターン１０９で被覆されていなかった領域のキャップ膜の厚みは第２のキャップ膜１１１のみで約１５ｎｍ、レジストパターン１０９で被覆されていたエアギャップ非形成領域のキャップ膜の厚みは第１のキャップ膜１０８のみで約１０ｎｍとなり、キャップ膜全体の膜厚はレジストパターン１０９で被覆されていなかった領域の方が、レジストパターン１０９で被覆されていた領域よりも厚くなる。
【００８０】
完成した半導体装置は、
（１）配線と配線の間の一部にエアギャップが形成されている。
（２）配線の表面にはキャップ膜が選択的に堆積されている。
【００８１】
（３）キャップ膜は単層膜である。
のような構造的特徴を有している。さらに、本実施例では、
（４）エアギャップに隣接しないエアギャップ非形成領域のキャップ膜よりもエアギャップに隣接するキャップ膜の方が厚い。
【００８２】
とすることもできる。
以上のように、エアギャップに隣接する配線において、ギャップ形成の際に第１のエアキャップが除去されたとしても、露出した銅膜上に第２のキャップ膜を形成してキャップ膜の厚さを適切に保つことができるため、配線間の容量が十分に低く、かつ、歩留りや信頼性を高くすることができる。
【００８３】
なお、本実施形態についても第１の実施形態と同様に第１のキャップ膜１０８と第２のキャップ膜１１１の材料は、異なる材料にしても良い。
（第３の実施例）
以下、本発明の第３の実施例について、図７，図８，図９を参照しながら説明する。なお、説明は、本実施例が第１の実施例と異なっている部分のみとし、第１の実施例と同様の部分の詳細な説明は省略する。
【００８４】
図７は第３の実施例の半導体装置の製造方法におけるレジスト形成工程を説明する工程断面図、図８は第３の実施例の半導体装置の製造方法におけるエアギャップ形成工程を説明する工程断面図、図９は第３の実施例における半導体装置の製造方法を説明する工程断面図である。
【００８５】
本実施例が第１の実施例と異なるのは、図７（ｄ）に示すように、配線間絶縁膜１０３および第１のキャップ膜１０８の表面に、ライナー膜１２１を堆積する点である。
まず、図７（ａ）に示すように、半導体基板１０１の表面に層間絶縁膜１０２および配線間絶縁膜１０３を堆積した後、層間絶縁膜１０２および配線間絶縁膜１０３の積層層の内部に配線溝１０４を形成する。次に、図７（ｂ）に示すように、配線間絶縁膜１０３の表面および配線溝１０４の内部にバリア膜１０５およびＣｕ膜１０６を堆積後、配線溝１０４からはみ出したバリア膜１０５およびＣｕ膜１０６をＣＭＰにより除去すると、下層配線１０７が形成される。次に、図７（ｃ）に示すように、Ｃｕ膜１０６の表面に第１のキャップ膜１０８を選択的に成長させる。本実施例では、第１のキャップ膜１０８として、厚さ１５ｎｍのＣｏＷＰ膜を使用している。
【００８６】
次に、図７（ｄ）に示すように、リソグラフィーにより、配線間絶縁膜１０３および第１のキャップ膜１０８の表面に、ライナー膜１２１を約１５ｎｍ堆積する。本実施例では、ライナー膜１２１として、ＳｉＣＮとＳｉＣＯをこの順に堆積した膜を使用している。
【００８７】
続いて、図７（ｅ）に示すように、ライナー膜１２１の表面にレジストパターン１０９を形成する。次に、図８（ａ）に示すように、レジストパターン１０９をマスクとしてライナー膜１２１をエッチングする。次に、図８（ｂ）に示すように、レジストパターン１０９をマスクとして層間絶縁膜１０２および配線間絶縁膜１０３の一部をエッチングすることにより下層配線１０７の間にギャップ１１０を形成する。この際、レジストパターン１０９で被覆されていない領域では、第１のキャップ膜１０８が薄膜化する。本実施例では、第１のキャップ膜１０８の厚さは約５ｎｍとなる。
【００８８】
次に、図８（ｃ）に示すように、ライナー膜１２１から露出した第１のキャップ膜１０８の表面に、第２のキャップ膜１１１を選択的に成長させる。本実施例では、第２のキャップ膜１１１の厚さを約１０ｎｍに設定している。これにより、レジストパターン１０９で被覆されていなかった領域のキャップ膜の厚みは第１のキャップ膜１０８の約５ｎｍと第２のキャップ膜１１１の約１０ｎｍとの合計で約１５ｎｍ、レジストパターン１０９で被覆されていた領域のキャップ膜の厚みは第１のキャップ膜１０８の約１５ｎｍとなり、キャップ膜全体の膜厚はレジストパターン１０９で被覆されていた領域とレジストパターン１０９で被覆されていなかった領域とで等しくなる。
【００８９】
次に、図８（ｄ）に示すように、ライナー膜１２１および第２のキャップ膜１１１の表面に層間絶縁膜１１２を堆積する。これにより、ギャップ１１０の上部が層間絶縁膜１１２により閉じられ、下層配線１０７の間にエアギャップ１１３が形成される。
【００９０】
次に、図９（ａ）に示すように、層間絶縁膜１１２の表面に配線間絶縁膜１１４を堆積した後、リソグラフィーおよびドライエッチングにより、ライナー膜１２１、層間絶縁膜１１２および配線間絶縁膜１１４の積層層の内部に、ビアホール１１５および配線溝１１６を形成する。最後に、図９（ｂ）に示すように、配線間絶縁膜１１４の表面、ビアホール１１５の内部および配線溝１１６の内部にバリア膜１１７およびＣｕ膜１１８を堆積後、配線溝１１６からはみ出したバリア膜１１７およびＣｕ膜１１８をＣＭＰにより除去すると、ビア１１９および上層配線１２０が形成される。
【００９１】
完成した半導体装置は、
（１）配線と配線の間の一部にエアギャップが形成されている。
（２）配線の表面にはキャップ膜が選択的に堆積されている。
【００９２】
（３）エアギャップから離れたエアギャップ非形成領域のキャップ膜は単層膜であり、ライナー膜により被覆されている。
（４）エアギャップの近くのエアギャップ形成領域のキャップ膜は積層膜であり、ライナー膜で被覆されていない。
のような構造的特徴を有している。さらに、本実施例では、
（５）エアギャップに隣接しないエアギャップ非形成領域のキャップ膜よりもエアギャップに隣接するキャップ膜の方が厚い。
とすることもできる。
【００９３】
このように、エアギャップに隣接する配線において第１のキャップ膜が薄くなったとしても、薄くなった第１のキャップ膜上に第２のキャップ膜を形成してキャップ膜の材料および厚さを適切な状態に保つため、配線間の容量が十分に低く、かつ、歩留りや信頼性を高くすることができる。さらに、エアギャップ非形成領域にのみライナー膜で被膜することにより、ビアホールを形成するエッチングの際のエッチングストッパーとして用いることができ、さらに、ライナー膜にもバリア性があるのでキャップ膜を薄くすることができる。また、ライナー膜を用いることによってキャップ膜を薄膜化している場合には、多めにキャップ膜の積み増しを行って、しっかりバリア性を確保することができる。
【００９４】
なお、本実施例では、ライナー膜１２１としてＳｉＣＮとＳｉＣＯをこの順に堆積した膜を使用しているが、ＳｉＣ、ＳｉＣＯ、ＳｉＣＮ、ＳｉＣなどのＳｉＣ系材料やＳｉＮ、ＳｉＯＮなどのＳｉＮ系材料膜の単層膜もしくは積層膜を代わりに用いることができる。
【００９５】
また、本実施例では、第１の実施例に対して、ライナー膜１２１が追加されており、これに伴って、レジストパターン１０９により加工される膜や、ビアホール１１５が貫通する絶縁膜が変化している。このような変形は、第１の実施例〜第２の実施例に対しても、同様に考えられる。
【００９６】
なお、以上の説明では、レジストパターン１０９を除去した後に、第１のキャップ膜１０８の表面に第２のキャップ膜１１１を選択的に成長させているが、図９（ｃ）に示すように、レジストパターン１０９を除去する前に、第１のキャップ膜１０８の表面に第２のキャップ膜１１１を選択的に成長させる形態も考えられる。その後、レジストパターン１０９を除去すると、図８（ｃ）に示されている状態と同様の状態となり、図８（ｄ）〜図９（ｂ）で示されているような工程を実施することにより、図９（ｂ）のような半導体装置が完成する。ここでは、第２のキャップ膜を約１５ｎｍ形成することで、レジストパターン１０９で被覆されていなかった領域のキャップ膜の厚みは第１のキャップ膜１０８の約５ｎｍと第２のキャップ膜１１１の約１５ｎｍとの合計で約２０ｎｍ、レジストパターン１０９で被覆されていた領域のキャップ膜の厚みは第１のキャップ膜１０８の約１５ｎｍとなり、キャップ膜全体の膜厚はレジストパターン１０９で被覆されていた領域の方が、レジストパターン１０９で被覆されていなかった領域よりも薄くなっている。
（第４の実施例）
以下、本発明の第４の実施例について、図１０，図１１を参照しながら説明する。なお、説明は、本実施例が第３の実施例と異なっている部分のみとし、第３の実施例と同様の部分の詳細な説明は省略する。
【００９７】
図１０は第４の実施例の半導体装置の製造方法におけるキャップ膜形成工程を説明する工程断面図、図１１は第４の実施例における半導体装置の製造方法を説明する工程断面図である。
【００９８】
本実施例が第３の実施例と異なるのは、図１０（ｃ）〜（ｄ）に示すように、下層配線１０７を形成した後、キャップ膜を成長させることなく、ライナー膜１２１を堆積することである。このように、ライナー膜の種類を適切に選択すると、キャップ膜とライナー膜の積層構造としなくても、ライナー膜だけで十分な密着性・バリア性を確保できる場合がある。そのようなライナー膜として、例えば、ＳｉＣＮとＳｉＣＯをこの順番で積層した膜が挙げられる。これにより、半導体製造に要する費用を低減することができる。
【００９９】
まず、図１０（ａ）に示すように、半導体基板１０１の表面に層間絶縁膜１０２および配線間絶縁膜１０３を堆積した後、層間絶縁膜１０２および配線間絶縁膜１０３の積層層の内部に配線溝１０４を形成する。次に、図１０（ｂ）に示すように、配線間絶縁膜１０３の表面および配線溝１０４の内部にバリア膜１０５およびＣｕ膜１０６を堆積後、配線溝１０４からはみ出したバリア膜１０５およびＣｕ膜１０６をＣＭＰにより除去すると、下層配線１０７が形成される。次に、図１０（ｃ）に示すように、配線間絶縁膜１０３および下層配線１０７の表面に、ライナー膜１２１を約１５ｎｍ堆積する。
【０１００】
続いて、図１０（ｄ）に示すように、リソグラフィーにより、ライナー膜１２１の表面にレジストパターン１０９を形成する。次に、図１０（ｅ）に示すように、レジストパターン１０９をマスクとしてライナー膜をエッチングし、さらに、レジストパターン１０９をマスクとして層間絶縁膜１０２および配線間絶縁膜１０３の一部をエッチングすることにより下層配線１０７の間にギャップ１１０を形成する。
【０１０１】
次に、図１０（ｆ）に示すように、レジストパターン１０９を除去した後、ライナー膜１２１から露出したＣｕ膜１０６の表面に、キャップ膜１２２を選択的に成長させる。本実施例では、キャップ膜１２２として、厚さ約１５ｎｍのＣｏＷＰ膜を使用している。
【０１０２】
次に、図１１（ａ）に示すように、ライナー膜１２１およびキャップ膜１２２の表面に層間絶縁膜１１２を堆積する。これにより、ギャップ１１０の上部が層間絶縁膜１１２により閉じられ、下層配線１０７の間にエアギャップ１１３が形成される。
【０１０３】
次に、図１１（ｂ）に示すように、層間絶縁膜１１２の表面に配線間絶縁膜１１４を堆積した後、リソグラフィーおよびドライエッチングにより、ライナー膜１２１、層間絶縁膜１１２および配線間絶縁膜１１４の内部に、ビアホール１１５および配線溝１１６を形成する。最後に、図１１（ｃ）に示すように、配線間絶縁膜１１４の表面、ビアホール１１５の内部および配線溝１１６の内部にバリア膜１１７およびＣｕ膜１１８を堆積後、配線溝１１６からはみ出したバリア膜１１７およびＣｕ膜１１８をＣＭＰにより除去すると、ビア１１９および上層配線１２０が形成される。
【０１０４】
完成した半導体装置は、
（１）配線と配線の間の一部にエアギャップが形成されている。
（２）エアギャップから離れたエアギャップ非形成領域の下層配線は、キャップ膜でなくライナー膜で被覆されている。
【０１０５】
（３）エアギャップの近くであるエアギャップ形成領域の下層配線は、ライナー膜でなく、キャップ膜で被覆されている。
のような構造的特徴を有している。
【０１０６】
これにより、エアギャップに隣接する配線においてライナー膜が除去されたとしても、露出したＣｕ膜上にキャップ膜を適切な厚さになるように形成するため、配線間の容量が十分に低く、かつ、歩留りや信頼性を高くすることができる。さらに、ビア周りをライナー膜で被膜することにより、ビアホールを形成するエッチングの際のエッチングストッパーとして用いることができ、さらに、ライナー膜にもバリア性があるのでキャップ膜を薄くすることができる。また、ライナー膜を用いることによってキャップ膜を薄膜化している場合には、多めにキャップ膜の積み増しを行って、しっかりバリア性を確保することができる。
【０１０７】
なお、本実施例では、ライナー膜１２１としてＳｉＣＮとＳｉＣＯをこの順に堆積した膜を使用しているが、ＳｉＣ、ＳｉＣＯ、ＳｉＣＮ、ＳｉＣなどのＳｉＣ系材料やＳｉＮ、ＳｉＯＮなどのＳｉＮ系材料膜の単層膜もしくは積層膜を代わりに用いることができる。
【０１０８】
また、本実施例では、キャップ膜１２２としてＣｏＷＰ膜を使用しているが、Ｃｏ膜、Ｃｏ合金膜、Ｎｉ膜、Ｎｉ合金膜、Ｗ膜、Ｗ合金膜、Ｃｕ合金膜など、下層配線１０７の表面に選択的に成長可能な膜であれば、代わりに使用することができる。
【０１０９】
なお、以上の説明では、レジストパターン１０９を除去した後に、下層配線１０７の表面にキャップ膜１２２を選択的に成長させているが、図１１（ｄ）に示すように、レジストパターン１０９を除去する前に、第１下層配線１０７の表面にキャップ膜１２２を選択的に成長させる形態も考えられる。その後、レジストパターン１０９を除去すると、図１０（ｆ）に示されている状態と同様の状態となり、図１１（ａ）〜（ｃ）で示されているような工程を実施することにより、図１１（ｃ）のような半導体装置が完成する。
（第５の実施例）
以下、本発明の第５の実施例について、図１２、図１３を参照しながら説明する。図１２は第５の実施例の半導体装置の製造方法におけるキャップ膜形成工程を説明する工程断面図、図１３は第５の実施例における半導体装置の製造方法を説明する工程断面図である。
【０１１０】
本実施例が第４の実施例と異なるのは、図１２（ｃ）に示すように、ライナー膜１２１の表面にウェッティング膜１２３を堆積することである。ウェッティング膜１２３を堆積する理由は下記の通りである。キャップ膜１２２を形成するためにメッキ法を用いる場合、メッキ液と接触する絶縁膜の表面は親水性であることが望ましい。これは、絶縁膜の表面が疎水性であると、メッキ液の濡れ性が悪化し、配線上には、キャップ膜１２２の膜厚が薄い領域や、キャップ膜１２２が全く形成されない領域が発生するためである。そこで、本実施例では、疎水性のライナー膜１２１の表面に親水性のウェッティング膜１２３を堆積することにより、メッキ液の濡れ性の改善を図っている。このように、疎水性のライナー膜１２１表面がメッキ液と直接接触せずに、親水性のウェッティング膜１２３表面がメッキ液と直接接触するために、メッキ液の濡れ性の改善を図ることができる。本実施例では、ウェッティング膜１２３として、親水性基をライナー膜よりも相対的に多く有するＳｉＯ２膜を使用している。
【０１１１】
まず、図１２（ａ）に示すように、半導体基板１０１の表面に層間絶縁膜１０２および配線間絶縁膜１０３を堆積した後、層間絶縁膜１０２および配線間絶縁膜１０３の積層層の内部に配線溝１０４を形成する。次に、図１２（ｂ）に示すように、配線間絶縁膜１０３の表面および配線溝１０４の内部にバリア膜１０５およびＣｕ膜１０６を堆積後、配線溝１０４からはみ出したバリア膜１０５およびＣｕ膜１０６をＣＭＰにより除去すると、下層配線１０７が形成される。次に、図１２（ｃ）に示すように、配線間絶縁膜１０３および下層配線１０７の表面に、ライナー膜１２１を約１５ｎｍ、ウェッティング膜１２３を１０ｎｍ堆積する。
【０１１２】
続いて、図１２（ｄ）に示すように、リソグラフィーにより、ウェッティング膜１２３の表面にレジストパターン１０９を形成する。次に、図１２（ｅ）に示すように、レジストパターン１０９をマスクとしてウェッティング膜１２３およびライナー膜１２１をエッチングし、さらに、レジストパターン１０９をマスクとして層間絶縁膜１０２および配線間絶縁膜１０３の一部をエッチングすることにより下層配線１０７の間にギャップ１１０を形成する。
【０１１３】
次に、図１２（ｆ）に示すように、レジストパターン１０９を除去した後、ライナー膜１２１から露出したＣｕ膜１０６の表面に、キャップ膜１２２を選択的に成長させる。本実施例では、キャップ膜１２２として、厚さ約１５ｎｍのＣｏＷＰ膜を使用している。
【０１１４】
次に、図１３（ａ）に示すように、ライナー膜１２１およびキャップ膜１２２の表面に層間絶縁膜１１２を堆積する。これにより、ギャップ１１０の上部が層間絶縁膜１１２により閉じられ、下層配線１０７の間にエアギャップ１１３が形成される。
【０１１５】
次に、図１３（ｂ）に示すように、層間絶縁膜１１２の表面に配線間絶縁膜１１４を堆積した後、リソグラフィーおよびドライエッチングにより、ライナー膜１２１、層間絶縁膜１１２および配線間絶縁膜１１４の積層層の内部に、ビアホール１１５および配線溝１１６を形成する。最後に、図１３（ｃ）に示すように、配線間絶縁膜１１４の表面、ビアホール１１５の内部および配線溝１１６の内部にバリア膜１１７およびＣｕ膜１１８を堆積後、配線溝１１６からはみ出したバリア膜１１７およびＣｕ膜１１８をＣＭＰにより除去すると、ビア１１９および上層配線１２０が形成される。
【０１１６】
このようにして完成された半導体装置は、ライナー膜の上にウェッティング層が形成されているために、配線表面に確実にキャップ膜を形成することができるという効果がある。
【０１１７】
なお、本実施例は、第４の実施例に対し、ライナー膜１２１の表面にウェッティング膜１２３を堆積するという改良を加えたものであるが、このような改良は、第３の実施例に対しても、同様に加えることができる。つまり、図１２（ｃ）において、下層配線１０７表面にライナー膜１２１を堆積する前に、下層配線１０７表面にキャップ膜を形成する構成としてもよい。こうすることで、配線表面に確実にキャップ膜を形成することができ、配線間容量が十分に低く、かつ歩留りや信頼性をさらに高めることができるという効果がある。
【０１１８】
なお、本実施例では、ライナー膜１２１としてＳｉＣＮとＳｉＣＯをこの順に堆積した膜を使用しているが、ＳｉＣ、ＳｉＣＯ、ＳｉＣＮ、ＳｉＣなどのＳｉＣ系材料やＳｉＮ、ＳｉＯＮなどのＳｉＮ系材料膜の単層膜もしくは積層膜を代わりに用いることができる。
【０１１９】
また、本実施例では、キャップ膜１２２としてＣｏＷＰ膜を使用しているが、Ｃｏ膜、Ｃｏ合金膜、Ｎｉ膜、Ｎｉ合金膜、Ｗ膜、Ｗ合金膜、Ｃｕ合金膜など、下層配線１０７の表面に選択的に成長可能な膜であれば、代わりに使用することができる。
【０１２０】
（第６の実施例）
以下、本発明の第６の実施例について、図１４、図１５を参照しながら説明する。図１４は第６の実施例の半導体装置の製造方法におけるキャップ膜形成工程を説明する工程断面図、図１５は第６の実施例における半導体装置の製造方法を説明する工程断面図である。なお、説明は、本実施例が第２の実施例と異なっている部分のみとし、第２の実施例と同様の部分の説明は省略する。
【０１２１】
本実施例が第２の実施例と異なる点は、図１４（ｅ）に示すように、レジストパターン１０９をマスクとして層間絶縁膜１０２および配線間絶縁膜１０３の一部をエッチングすることにより下層配線１０７の間にギャップ１１０を形成する際に、第１のキャップ膜１０８およびバリア膜１０５の一部も同時に削り込むことである。そして、図１４（ｆ）に示すように、レジストパターン１０９を除去した後、露出したＣｕ膜１０６の表面および第１のキャップ膜１０８表面に第２のキャップ膜１１１を選択的に成長させる。これにより、Ｃｕ膜１０６がキャップ膜により被覆される割合が増加するために、下層配線１０７のエレクトロマイグレーション（ＥＭ）やストレスマイグレーション（ＳＭ）に対する耐性を向上させることができる。バリア膜１０５を第２のキャップ膜１１１に置き換えることによりＥＭやＳＭに対する耐性が向上する理由は下記の通りである。通常、バリア膜１０５はスパッタ法により堆積される。スパッタ法は指向性の高い成膜方法であるため、配線溝１０４の側面に堆積されたバリア膜１０５の膜厚は、底面に堆積されたバリア膜１０５の膜厚よりも薄くなる。近年の半導体装置の微細化に伴ってバリア膜１０５を薄膜化すると、配線溝１０４の側面に堆積されたバリア膜１０５の膜厚は極端に薄くなるために膜の連続性が低下し、Ｃｕ原子が高速で拡散する経路が発生する。そこで、このようなバリア膜１０５を一旦除去し、被覆性の高い第２のキャップ膜１１１に置き換えることにより、ＥＭやＳＭに対する耐性が向上する。
【０１２２】
まず、図１４（ａ）に示すように、半導体基板１０１の表面に層間絶縁膜１０２および配線間絶縁膜１０３を堆積した後、層間絶縁膜１０２および配線間絶縁膜１０３の積層層の内部に配線溝１０４を形成する。
【０１２３】
次に、図１４（ｂ）に示すように、配線間絶縁膜１０３の表面および配線溝１０４の内部にバリア膜１０５およびＣｕ膜１０６を堆積後、配線溝１０４からはみ出したバリア膜１０５およびＣｕ膜１０６をＣＭＰにより除去すると、下層配線１０７が形成される。
【０１２４】
次に、図１４（ｃ）に示すように、Ｃｕ膜１０６の表面に第１のキャップ膜１０８を選択的に成長させる。
次に、図１４（ｄ）に示すように、リソグラフィーにより、配線間絶縁膜１０３および第１のキャップ膜１０８の表面にレジストパターン１０９を形成する。
【０１２５】
次に、図１４（ｅ）に示すように、レジストパターン１０９をマスクとして層間絶縁膜１０２および配線間絶縁膜１０３の一部をエッチングすることにより下層配線１０７の間にギャップ１１０を形成する。この際、第１のキャップ膜１０８およびバリア膜１０５の一部も同時に削り込むように、エッチングの条件を調整する。
【０１２６】
次に、図１４（ｆ）に示すように、レジストパターン１０９を除去した後、Ｃｕ膜１０６および第１のキャップ膜１０８の表面に、第２のキャップ膜１１１を選択的に成長させる。
【０１２７】
次に、図１５（ａ）に示すように、配線間絶縁膜１０３及び第２のキャップ膜１１１の表面に層間絶縁膜１１２を堆積する。これにより、ギャップ１１０の上部が層間絶縁膜１１２により閉じられ、下層配線１０７の間にエアギャップ１１３が形成される。
【０１２８】
次に、図１５（ｂ）に示すように、層間絶縁膜１１２の表面に配線間絶縁膜１１４を堆積した後、リソグラフィーおよびドライエッチングにより、層間絶縁膜１１２および配線間絶縁膜１１４の積層層の内部に、ビアホール１１５および配線溝１１６を形成する。
【０１２９】
最後に、図１５（ｃ）に示すように、配線間絶縁膜１１４の表面、ビアホール１１５の内部および配線溝１１６の内部にバリア膜１１７およびＣｕ膜１１８を堆積後、配線溝１１６からはみ出したバリア膜１１７およびＣｕ膜１１８をＣＭＰにより除去すると、ビア１１９および上層配線１２０が形成される。
【０１３０】
このようにして完成された半導体装置は、Ｃｕ膜１０６がキャップ膜により被覆される割合が増加するために、下層配線１０７のエレクトロマイグレーション（ＥＭ）やストレスマイグレーション（ＳＭ）に対する耐性が向上するという効果がある。
【０１３１】
なお、本実施形態においては、図１４（ｆ）の断面図に示す工程において、Ｃｕ膜１０６表面にキャップメタル膜を選択的に成長するのであれば、図１４（ｃ）の断面図に示す工程において、Ｃｕ膜１０６の表面に第１のキャップ膜１０８を選択的に成長させなくてもよい。このような形成方法であっても、下層配線１０７のエレクトロマイグレーション（ＥＭ）やストレスマイグレーション（ＳＭ）に対する耐性を十分に向上させることができる。ただし、図１４（ｃ）の断面図に示す工程において、Ｃｕ膜１０６の表面に第１のキャップ膜１０８を選択的に成長させた方が、させない場合に比べて、より確実に効果が期待できることは言うまでもない。
【０１３２】
なお、本実施例では、キャップ膜１２２としてＣｏＷＰ膜を使用しているが、Ｃｏ膜、Ｃｏ合金膜、Ｎｉ膜、Ｎｉ合金膜、Ｗ膜、Ｗ合金膜、Ｃｕ合金膜など、下層配線１０７の表面に選択的に成長可能な膜であれば、代わりに使用することができる。
【０１３３】
以上、発明を実施するための最良の形態について、６つの実施例を用いて説明してきたが、本発明はこれらの実施例に限定されるものではない。例えば、以上の実施例では、シングルダマシン法で形成した配線の間にエアギャップを形成し、その上に、デュアルダマシン法によりビアおよび配線を形成しているが、デュアルダマシン法で形成した配線の間にエアギャップを形成することも可能である。また、以上の実施例では、エアギャップを形成する領域の制御のため、レジストパターンをマスクとして使用しているが、レジスト以外の材料、例えば、絶縁膜などをマスクとして使用することも可能である。以上の実施例では、配線の構成材料としてＣｕ膜を用いているが、銅合金膜、銀膜、金膜、タングステン膜、アルミニウム膜など、電気抵抗の低い膜であれば代わりに使用することができる。また、以上の実施例では、層間絶縁膜や配線間絶縁膜としてＳｉＯ２膜やＳｉＯＣ膜を使用しているが、ＳｉＯＦ膜、ＢＣＢ膜、ＳｉＬＫ膜など、配線間を絶縁可能な膜であれば代わりに使用することができる。その他、本発明の趣旨を逸脱しない範囲で、様々な形態に変形して適用することが可能である。
【産業上の利用可能性】
【０１３４】
本発明は、配線間の容量を十分に低減でき、かつ、歩留りや信頼性を高く維持することができ、配線間の容量を低減するエアギャップ構造を備える半導体装置およびその製造方法等に有用である。
【図面の簡単な説明】
【０１３５】
【図１】第１の実施例の半導体装置の製造方法におけるギャップ形成工程を説明する工程断面図
【図２】第１の実施例における半導体装置の製造方法を説明する工程断面図
【図３】第１の実施例における第２のキャップ膜をレジストパターンを除去する前に形成する半導体装置の製造方法を説明する工程断面図
【図４】第２の実施例の半導体装置の製造方法におけるギャップ形成工程を説明する工程断面図
【図５】第２の実施例における半導体装置の製造方法を説明する工程断面図
【図６】第２の実施例における第２のキャップ膜をレジストパターンを除去する前に形成する半導体装置の製造方法を説明する工程断面図
【図７】第３の実施例の半導体装置の製造方法におけるレジスト形成工程を説明する工程断面図
【図８】第３の実施例の半導体装置の製造方法におけるエアギャップ形成工程を説明する工程断面図
【図９】第３の実施例における半導体装置の製造方法を説明する工程断面図
【図１０】第４の実施例の半導体装置の製造方法におけるキャップ膜形成工程を説明する工程断面図
【図１１】第４の実施例における半導体装置の製造方法を説明する工程断面図
【図１２】第５の実施例の半導体装置の製造方法におけるキャップ膜形成工程を説明する工程断面図
【図１３】第５の実施例における半導体装置の製造方法を説明する工程断面図
【図１４】第６の実施例の半導体装置の製造方法におけるキャップ膜形成工程を説明する工程断面図
【図１５】第６の実施例における半導体装置の製造方法を説明する工程断面図
【図１６】従来の半導体装置の製造方法におけるギャップ形成工程を説明する工程断面図
【図１７】従来の半導体装置の製造方法を説明する工程断面図
【符号の説明】
【０１３６】
１ 半導体基板
２ 層間絶縁膜
３ 配線間絶縁膜
４ 配線溝
５ バリア膜
６ Ｃｕ膜
７ 下層配線
８ キャップ膜
９ レジストパターン
１０ ギャップ
１１ 層間絶縁膜
１２ エアギャップ
１３ 配線間絶縁膜
１４ ビアホール
１５ 配線溝
１６ バリア膜
１７ Ｃｕ膜
１８ ビア
１９ 上層配線
１０１ 半導体基板
１０２ 層間絶縁膜
１０３ 配線間絶縁膜
１０４ 配線溝
１０５ バリア膜
１０６ Ｃｕ膜
１０７ 下層配線
１０８ 第１のキャップ膜
１０９ レジストパターン
１１０ ギャップ
１１１ 第２のキャップ膜
１１２ 層間絶縁膜
１１３ エアギャップ
１１４ 配線間絶縁膜
１１５ ビアホール
１１６ 配線溝
１１７ バリア膜
１１８ Ｃｕ膜
１１９ ビア
１２０ 上層配線
１２１ ライナー膜
１２２ キャップ膜
１２３ ウェッティング膜
【特許請求の範囲】
【請求項１】
１または複数層の配線層が形成され、任意の配線層領域に配線間容量を低減させるためのエアギャップを備える半導体装置の製造方法であって、
前記エアギャップが形成される前記配線層を形成する際に、
半導体基板または下層配線層上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜の上部に複数の配線を形成する工程と、
前記配線上に第１のキャップ膜を形成する工程と、
前記第１の絶縁膜および前記第１のキャップ膜のエアギャップ非形成領域上にマスクパターンを形成する工程と、
前記マスクパターンをマスクとしてエアギャップ形成領域の前記第１のキャップ膜の一部および前記第１の絶縁膜の少なくとも一部をエッチングしてギャップを形成する工程と、
前記マスクパターンを除去する工程と、
前記エアギャップ形成領域の前記第１のキャップ膜上に第２のキャップ膜を形成する工程と、
前記ギャップおよび前記第１のキャップ膜ならびに前記第２のキャップ膜の上に第２の絶縁膜を堆積して前記エアギャップ形成領域の前記ギャップから前記エアギャップを形成する工程と
を有することを特徴とする半導体装置の製造方法。
【請求項２】
１または複数層の配線層が形成され、任意の配線層領域に配線間容量を低減させるためのエアギャップを備える半導体装置の製造方法であって、
前記エアギャップが形成される前記配線層を形成する際に、
半導体基板または下層配線層上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜の上部に複数の配線を形成する工程と、
前記配線上に第１のキャップ膜を形成する工程と、
前記第１の絶縁膜および前記第１のキャップ膜のエアギャップ非形成領域上にマスクパターンを形成する工程と、
前記マスクパターンをマスクとしてエアギャップ形成領域の前記第１のキャップ膜の一部および前記第１の絶縁膜の少なくとも一部をエッチングしてギャップを形成する工程と、
前記マスクパターンをマスクとして用いて前記エアギャップ形成領域の前記第１のキャップ膜上に第２のキャップ膜を形成する工程と、
前記マスクパターンを除去する工程と、
前記ギャップおよび前記第１のキャップ膜ならびに前記第２のキャップ膜の上に第２の絶縁膜を堆積して前記エアギャップ形成領域の前記ギャップから前記エアギャップを形成する工程と
を有することを特徴とする半導体装置の製造方法。
【請求項３】
１または複数層の配線層が形成され、任意の配線層領域に配線間容量を低減させるためのエアギャップを備える半導体装置の製造方法であって、
前記エアギャップが形成される前記配線層を形成する際に、
半導体基板または下層配線層上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜の上部に複数の配線を形成する工程と、
前記配線上に第１のキャップ膜を形成する工程と、
前記第１の絶縁膜および前記第１のキャップ膜のエアギャップ非形成領域上にマスクパターンを形成する工程と、
前記マスクパターンをマスクとしてエアギャップ形成領域の前記第１のキャップ膜および前記第１の絶縁膜の少なくとも一部をエッチングしてギャップを形成する工程と、
前記マスクパターンを除去する工程と、
前記エアギャップ形成領域の前記配線上に第２のキャップ膜を形成する工程と、
前記ギャップおよび前記第１のキャップ膜ならびに前記第２のキャップ膜の上に第２の絶縁膜を堆積して前記エアギャップ形成領域の前記ギャップから前記エアギャップを形成する工程と
を有することを特徴とする半導体装置の製造方法。
【請求項４】
１または複数層の配線層が形成され、任意の配線層領域に配線間容量を低減させるためのエアギャップを備える半導体装置の製造方法であって、
前記エアギャップが形成される前記配線層を形成する際に、
半導体基板または下層配線層上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜の上部に複数の配線を形成する工程と、
前記配線上に第１のキャップ膜を形成する工程と、
前記第１の絶縁膜および前記第１のキャップ膜のエアギャップ非形成領域上にマスクパターンを形成する工程と、
前記マスクパターンをマスクとしてエアギャップ形成領域の前記第１のキャップ膜および前記第１の絶縁膜の少なくとも一部をエッチングしてギャップを形成する工程と、
前記マスクパターンをマスクとして用いて前記エアギャップ形成領域の前記配線上に第２のキャップ膜を形成する工程と、
前記マスクパターンを除去する工程と、
前記ギャップおよび前記第１のキャップ膜ならびに前記第２のキャップ膜の上に第２の絶縁膜を堆積して前記エアギャップ形成領域の前記ギャップから前記エアギャップを形成する工程と
を有することを特徴とする半導体装置の製造方法。
【請求項５】
１または複数層の配線層が形成され、任意の配線層領域に配線間容量を低減させるためのエアギャップを備える半導体装置の製造方法であって、
前記エアギャップが形成される前記配線層を形成する際に、
半導体基板または下層配線層上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜の上部に複数の配線を形成する工程と、
前記配線上に第１のキャップ膜を形成する工程と、
前記第１の絶縁膜および前記第１のキャップ膜上にライナー膜を形成する工程と、
前記第１の絶縁膜および前記第１のキャップ膜のエアギャップ非形成領域上にマスクパターンを形成する工程と、
前記マスクパターンをマスクとしてエアギャップ形成領域の前記ライナー膜をエッチングして除去する工程と、
前記マスクパターンをマスクとしてエアギャップ形成領域の前記第１のキャップ膜の一部および前記第１の絶縁膜の少なくとも一部をエッチングしてギャップを形成する工程と、
前記マスクパターンを除去する工程と、
前記エアギャップ形成領域の前記第１のキャップ膜上に第２のキャップ膜を形成する工程と、
前記ギャップおよび前記ライナー膜ならびに前記第２のキャップ膜の上に第２の絶縁膜を堆積して前記エアギャップ形成領域の前記ギャップから前記エアギャップを形成する工程と
を有することを特徴とする半導体装置の製造方法。
【請求項６】
１または複数層の配線層が形成され、任意の配線層領域に配線間容量を低減させるためのエアギャップを備える半導体装置の製造方法であって、
前記エアギャップが形成される前記配線層を形成する際に、
半導体基板または下層配線層上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜の上部に複数の配線を形成する工程と、
前記配線上に第１のキャップ膜を形成する工程と、
前記第１の絶縁膜および前記第１のキャップ膜上にライナー膜を形成する工程と、
前記第１の絶縁膜および前記第１のキャップ膜のエアギャップ非形成領域上にマスクパターンを形成する工程と、
前記マスクパターンをマスクとしてエアギャップ形成領域の前記ライナー膜をエッチングして除去する工程と、
前記マスクパターンをマスクとしてエアギャップ形成領域の前記第１のキャップ膜の一部および前記第１の絶縁膜の少なくとも一部をエッチングしてギャップを形成する工程と、
前記マスクパターンをマスクとして用いて前記エアギャップ形成領域の前記第１のキャップ膜上に第２のキャップ膜を形成する工程と、
前記マスクパターンを除去する工程と、
前記ギャップおよび前記ライナー膜ならびに前記第２のキャップ膜の上に第２の絶縁膜を堆積して前記エアギャップ形成領域の前記ギャップから前記エアギャップを形成する工程と
を有することを特徴とする半導体装置の製造方法。
【請求項７】
１または複数層の配線層が形成され、任意の配線層領域に配線間容量を低減させるためのエアギャップを備える半導体装置の製造方法であって、
前記エアギャップが形成される前記配線層を形成する際に、
半導体基板または下層配線層上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜の上部に複数の配線を形成する工程と、
前記第１の絶縁膜および前記配線上にライナー膜を形成する工程と、
前記ライナー膜のエアギャップ非形成領域上にマスクパターンを形成する工程と、
前記マスクパターンをマスクとしてエアギャップ形成領域の前記ライナー膜をエッチングして除去する工程と、
前記マスクパターンをマスクとしてエアギャップ形成領域の前記第１の絶縁膜の少なくとも一部をエッチングしてギャップを形成する工程と、
前記マスクパターンを除去する工程と、
前記エアギャップ形成領域の前記配線上に第２のキャップ膜を形成する工程と、
前記ギャップおよび前記ライナー膜ならびに前記第２のキャップ膜の上に第２の絶縁膜を堆積して前記エアギャップ形成領域の前記ギャップから前記エアギャップを形成する工程と
を有することを特徴とする半導体装置の製造方法。
【請求項８】
１または複数層の配線層が形成され、任意の配線層領域に配線間容量を低減させるためのエアギャップを備える半導体装置の製造方法であって、
前記エアギャップが形成される前記配線層を形成する際に、
半導体基板または下層配線層上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜の上部に複数の配線を形成する工程と、
前記第１の絶縁膜および前記配線上にライナー膜を形成する工程と、
前記ライナー膜のエアギャップ非形成領域上にマスクパターンを形成する工程と、
前記マスクパターンをマスクとしてエアギャップ形成領域の前記ライナー膜をエッチングして除去する工程と、
前記マスクパターンをマスクとしてエアギャップ形成領域の前記第１の絶縁膜の少なくとも一部をエッチングしてギャップを形成する工程と、
前記マスクパターンをマスクとして用いて前記エアギャップ形成領域の前記配線上に第２のキャップ膜を形成する工程と、
前記マスクパターンを除去する工程と、
前記ギャップおよび前記ライナー膜ならびに前記第２のキャップ膜の上に第２の絶縁膜を堆積して前記エアギャップ形成領域の前記ギャップから前記エアギャップを形成する工程と
を有することを特徴とする半導体装置の製造方法。
【請求項９】
前記第１のキャップ膜および前記第２のキャップ膜の材料が同一であることを特徴とする請求項１〜請求項８のいずれかに記載の半導体装置の製造方法。
【請求項１０】
前記第１のキャップ膜および前記第２のキャップ膜の材料が異なることを特徴とする請求項１〜請求項８のいずれかに記載の半導体装置の製造方法。
【請求項１１】
１または複数層の配線層が形成され、任意の配線層領域に配線間容量を低減させるためのエアギャップを備える半導体装置の製造方法であって、
前記エアギャップが形成される前記配線層を形成する際に、
半導体基板または下層配線層上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜の上部に複数の配線を形成する工程と、
前記第１の絶縁膜および前記配線上にライナー膜を形成する工程と、
前記ライナー膜上にウェッティング膜を堆積する工程と、
前記第１の絶縁膜のエアギャップ非形成領域上にマスクパターンを形成する工程と、
前記マスクパターンをマスクとしてエアギャップ形成領域の前記ライナー膜および前記ウェッティング膜をエッチングして除去する工程と、
前記マスクパターンをマスクとしてエアギャップ形成領域の前記第１の絶縁膜の少なくとも一部をエッチングしてギャップを形成する工程と、
前記マスクパターンを除去する工程と、
前記配線上に第２のキャップ膜を形成する工程と、
前記ギャップおよび前記ウェッティング膜および前記第２のキャップ膜の上に第２の絶縁膜を堆積して前記エアギャップ形成領域の前記ギャップから前記エアギャップを形成する工程とを有することを特徴とする半導体装置の製造方法。
【請求項１２】
前記配線を形成する工程と前記ライナー膜を形成する工程の間に、前記配線上に第１のキャップ膜を形成する工程を有することを特徴とする請求項１１に記載の半導体装置の製造方法。
【請求項１３】
前記ウェッティング膜は前記ライナー膜と比較して親水性が高いことを特徴とする請求項１１または請求項１２のいずれかに記載の半導体装置の製造方法。
【請求項１４】
前記ウェッティング膜が、ＳｉＯ２を主成分とする膜であることを特徴とする請求項１１〜請求項１３のいずれかに記載の半導体装置の製造方法。
【請求項１５】
前記ライナー膜がＳｉＣ膜、ＳｉＣＯ膜、ＳｉＣＮ膜、ＳｉＣ膜、ＳｉＮ膜、ＳｉＯＮ膜のいずれかもしくは任意のいずれかの膜の積層膜であることを特徴とする請求項５〜請求項１４のいずれかに記載の半導体装置の製造方法。
【請求項１６】
１または複数層の配線層が形成され、任意の配線層領域に配線間容量を低減させるためのエアギャップを備える半導体装置の製造方法であって、
前記エアギャップが形成される前記配線層を形成する際に、
半導体基板または下層配線層上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜の上部に金属膜とバリアメタル膜から成る複数の配線を形成する工程と、
前記第１の絶縁膜のエアギャップ非形成領域上にマスクパターンを形成する工程と、
前記マスクパターンをマスクとしてエアギャップ形成領域の前記バリアメタル膜および前記第１の絶縁膜の少なくとも一部をエッチングしてギャップを形成する工程と、
前記マスクパターンを除去する工程と、
前記エアギャップ形成領域の前記金属膜の上部および側壁部に第２のキャップ膜を形成する工程と、
前記ギャップおよび前記第２のキャップ膜の上に第２の絶縁膜を堆積して前記エアギャップ形成領域の前記ギャップから前記エアギャップを形成する工程とを有することを特徴とする半導体装置の製造方法。
【請求項１７】
前記配線を形成する工程と前記マスクパターンを形成する工程の間に、前記配線上に第１のキャップ膜を形成する工程を有し、前記ギャップを形成する工程において前記マスクパターンをマスクとして前記第１のキャップ膜もエッチングすることを特徴とする請求項１６に記載の半導体装置の製造方法。
【請求項１８】
前記金属膜が銅膜もしくは銅合金膜を含むことを特徴とする請求項１６または請求項１７のいずれかに記載の半導体装置の製造方法。
【請求項１９】
前記配線が銅膜もしくは銅合金膜を含むことを特徴とする請求項１〜請求項１８のいずれかに記載の半導体装置の製造方法。
【請求項２０】
前記第１のキャップ膜および第２のキャップ膜がそれぞれＣｏ膜、Ｃｏ合金膜、Ｎｉ膜、Ｎｉ合金膜、Ｗ膜、Ｗ合金膜、Ｃｕ合金膜のいずれかであることを特徴とする請求項１〜請求項１９のいずれかに記載の半導体装置の製造方法。
【請求項２１】
第１の絶縁膜がＳｉＯ２膜、ＳｉＯＣ膜、ＳｉＯＦ膜、ＢＣＢ膜、ＳｉＬＫ膜のいずれかであることを特徴とする請求項１〜請求項２０のいずれかに記載の半導体装置の製造方法。
【請求項２２】
１または複数層の配線層が形成され、任意の配線層領域に配線間容量を低減させるためのエアギャップを備える半導体装置であって、
前記エアギャップが形成される前記配線層が、
半導体基板または下層配線層上に形成される第１の絶縁膜と、
前記第１の絶縁膜の上部に形成される配線と、
前記配線の表面に選択的に形成されるキャップ層と、
前記第１の絶縁膜および前記配線ならびに前記キャップ層の上部に形成される第２の絶縁膜と、
任意の前記配線間に形成されたエアギャップと
を有し、前記エアギャップを含むエアギャップ形成領域の前記キャップ層は少なくとも第２のキャップ膜を含み、エアギャップ形成領域外のエアギャップ非形成領域の前記キャップ層は第１のキャップ膜を少なくとも含むことを特徴とする半導体装置。
【請求項２３】
前記エアギャップ形成領域の前記キャップ層の前記第２のキャップ膜が、前記第１のキャップ膜上に積層されることを特徴とする請求項２２に記載の半導体装置。
【請求項２４】
前記エアギャップ非形成領域の前記キャップ層の前記第１のキャップ膜上に前記第２のキャップ膜が積層されることを特徴とする請求項２２または請求項２３のいずれかに記載の半導体装置。
【請求項２５】
前記エアギャップ形成領域の前記キャップ層は、前記エアギャップ非形成領域の前記キャップ層よりも厚いことを特徴とする請求項２２〜請求項２４のいずれかに記載の半導体装置。
【請求項２６】
前記第１のキャップ膜と前記第２のキャップ膜とが同一の材料であることを特徴とする請求項２２〜請求項２５のいずれかに記載の半導体装置。
【請求項２７】
前記第１のキャップ膜と前記第２のキャップ膜とが異なる材料であることを特徴とする請求項２２〜請求項２５のいずれかに記載の半導体装置。
【請求項２８】
前記エアギャップ非形成領域にライナー膜が形成されていることを特徴とする請求項２２〜請求項２７のいずれかに記載の半導体装置。
【請求項２９】
１または複数層の配線層が形成され、任意の配線層領域に配線間容量を低減させるためのエアギャップを備える半導体装置であって、
前記エアギャップが形成される前記配線層が、
半導体基板または下層配線層上に形成される第１の絶縁膜と、
前記第１の絶縁膜の上部に形成される配線と、
前記配線の表面に選択的に形成される第２のキャップ膜と、
前記配線の表面上の一部および前記第１の絶縁膜上に形成されたライナー膜と、
前記ライナー膜の上に形成されたウェッティング膜と、
前記ウェッティング膜および前記第２のキャップ膜の上部に形成される第２の絶縁膜と、
任意の前記配線間に形成されたエアギャップと
を有することを特徴とする半導体装置。
【請求項３０】
前記配線と前記ライナー膜の間に第３のキャップ膜が介在することを特徴とする請求項２９に記載の半導体装置。
【請求項３１】
前記ウェッティング膜は前記ライナー膜と比較して親水性が高いことを特徴とする請求項２９または請求項３０に記載の半導体装置。
【請求項３２】
前記ウェッティング膜が、ＳｉＯ２を主成分とする膜であることを特徴とする請求項２９〜請求項３１のいずれかに記載の半導体装置。
【請求項３３】
前記ライナー膜がＳｉＣ膜、ＳｉＣＯ膜、ＳｉＣＮ膜、ＳｉＣ膜、ＳｉＮ膜、ＳｉＯＮ膜のいずれかもしくは任意のいずれかの膜の積層膜であることを特徴とする請求項２８〜請求項３２のいずれかに記載の半導体装置。
【請求項３４】
１または複数層の配線層が形成され、任意の配線層領域に配線間容量を低減させるためのエアギャップを備える半導体装置であって、
前記エアギャップが形成される前記配線層が、
半導体基板または下層配線層上に形成される第１の絶縁膜と、
前記第１の絶縁膜の上部に形成される配線と、
前記配線の表面に形成される第２のキャップ膜と、
前記第１の絶縁膜および前記第２のキャップ膜の上部に形成される第２の絶縁膜と、
任意の前記配線間に形成されたエアギャップと
を有し、前記配線底部にはバリアメタル膜が形成されており、前記配線側壁部には前記第２のキャップ膜が形成されていることを特徴とする半導体装置。
【請求項３５】
前記配線が銅膜もしくは銅合金膜を含むことを特徴とする請求項２２〜請求項３４のいずれかに記載の半導体装置。
【請求項３６】
前記第１のキャップ膜および第２のキャップ膜がそれぞれＣｏ膜、Ｃｏ合金膜、Ｎｉ膜、Ｎｉ合金膜、Ｗ膜、Ｗ合金膜、Ｃｕ合金膜のいずれかであることを特徴とする請求項２２〜請求項３５のいずれかに記載の半導体装置。
【請求項３７】
第１の絶縁膜がＳｉＯ２膜、ＳｉＯＣ膜、ＳｉＯＦ膜、ＢＣＢ膜、ＳｉＬＫ膜のいずれかであることを特徴とする請求項２２〜請求項３６のいずれかに記載の半導体装置。
【請求項１】
１または複数層の配線層が形成され、任意の配線層領域に配線間容量を低減させるためのエアギャップを備える半導体装置の製造方法であって、
前記エアギャップが形成される前記配線層を形成する際に、
半導体基板または下層配線層上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜の上部に複数の配線を形成する工程と、
前記配線上に第１のキャップ膜を形成する工程と、
前記第１の絶縁膜および前記第１のキャップ膜のエアギャップ非形成領域上にマスクパターンを形成する工程と、
前記マスクパターンをマスクとしてエアギャップ形成領域の前記第１のキャップ膜の一部および前記第１の絶縁膜の少なくとも一部をエッチングしてギャップを形成する工程と、
前記マスクパターンを除去する工程と、
前記エアギャップ形成領域の前記第１のキャップ膜上に第２のキャップ膜を形成する工程と、
前記ギャップおよび前記第１のキャップ膜ならびに前記第２のキャップ膜の上に第２の絶縁膜を堆積して前記エアギャップ形成領域の前記ギャップから前記エアギャップを形成する工程と
を有することを特徴とする半導体装置の製造方法。
【請求項２】
１または複数層の配線層が形成され、任意の配線層領域に配線間容量を低減させるためのエアギャップを備える半導体装置の製造方法であって、
前記エアギャップが形成される前記配線層を形成する際に、
半導体基板または下層配線層上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜の上部に複数の配線を形成する工程と、
前記配線上に第１のキャップ膜を形成する工程と、
前記第１の絶縁膜および前記第１のキャップ膜のエアギャップ非形成領域上にマスクパターンを形成する工程と、
前記マスクパターンをマスクとしてエアギャップ形成領域の前記第１のキャップ膜の一部および前記第１の絶縁膜の少なくとも一部をエッチングしてギャップを形成する工程と、
前記マスクパターンをマスクとして用いて前記エアギャップ形成領域の前記第１のキャップ膜上に第２のキャップ膜を形成する工程と、
前記マスクパターンを除去する工程と、
前記ギャップおよび前記第１のキャップ膜ならびに前記第２のキャップ膜の上に第２の絶縁膜を堆積して前記エアギャップ形成領域の前記ギャップから前記エアギャップを形成する工程と
を有することを特徴とする半導体装置の製造方法。
【請求項３】
１または複数層の配線層が形成され、任意の配線層領域に配線間容量を低減させるためのエアギャップを備える半導体装置の製造方法であって、
前記エアギャップが形成される前記配線層を形成する際に、
半導体基板または下層配線層上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜の上部に複数の配線を形成する工程と、
前記配線上に第１のキャップ膜を形成する工程と、
前記第１の絶縁膜および前記第１のキャップ膜のエアギャップ非形成領域上にマスクパターンを形成する工程と、
前記マスクパターンをマスクとしてエアギャップ形成領域の前記第１のキャップ膜および前記第１の絶縁膜の少なくとも一部をエッチングしてギャップを形成する工程と、
前記マスクパターンを除去する工程と、
前記エアギャップ形成領域の前記配線上に第２のキャップ膜を形成する工程と、
前記ギャップおよび前記第１のキャップ膜ならびに前記第２のキャップ膜の上に第２の絶縁膜を堆積して前記エアギャップ形成領域の前記ギャップから前記エアギャップを形成する工程と
を有することを特徴とする半導体装置の製造方法。
【請求項４】
１または複数層の配線層が形成され、任意の配線層領域に配線間容量を低減させるためのエアギャップを備える半導体装置の製造方法であって、
前記エアギャップが形成される前記配線層を形成する際に、
半導体基板または下層配線層上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜の上部に複数の配線を形成する工程と、
前記配線上に第１のキャップ膜を形成する工程と、
前記第１の絶縁膜および前記第１のキャップ膜のエアギャップ非形成領域上にマスクパターンを形成する工程と、
前記マスクパターンをマスクとしてエアギャップ形成領域の前記第１のキャップ膜および前記第１の絶縁膜の少なくとも一部をエッチングしてギャップを形成する工程と、
前記マスクパターンをマスクとして用いて前記エアギャップ形成領域の前記配線上に第２のキャップ膜を形成する工程と、
前記マスクパターンを除去する工程と、
前記ギャップおよび前記第１のキャップ膜ならびに前記第２のキャップ膜の上に第２の絶縁膜を堆積して前記エアギャップ形成領域の前記ギャップから前記エアギャップを形成する工程と
を有することを特徴とする半導体装置の製造方法。
【請求項５】
１または複数層の配線層が形成され、任意の配線層領域に配線間容量を低減させるためのエアギャップを備える半導体装置の製造方法であって、
前記エアギャップが形成される前記配線層を形成する際に、
半導体基板または下層配線層上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜の上部に複数の配線を形成する工程と、
前記配線上に第１のキャップ膜を形成する工程と、
前記第１の絶縁膜および前記第１のキャップ膜上にライナー膜を形成する工程と、
前記第１の絶縁膜および前記第１のキャップ膜のエアギャップ非形成領域上にマスクパターンを形成する工程と、
前記マスクパターンをマスクとしてエアギャップ形成領域の前記ライナー膜をエッチングして除去する工程と、
前記マスクパターンをマスクとしてエアギャップ形成領域の前記第１のキャップ膜の一部および前記第１の絶縁膜の少なくとも一部をエッチングしてギャップを形成する工程と、
前記マスクパターンを除去する工程と、
前記エアギャップ形成領域の前記第１のキャップ膜上に第２のキャップ膜を形成する工程と、
前記ギャップおよび前記ライナー膜ならびに前記第２のキャップ膜の上に第２の絶縁膜を堆積して前記エアギャップ形成領域の前記ギャップから前記エアギャップを形成する工程と
を有することを特徴とする半導体装置の製造方法。
【請求項６】
１または複数層の配線層が形成され、任意の配線層領域に配線間容量を低減させるためのエアギャップを備える半導体装置の製造方法であって、
前記エアギャップが形成される前記配線層を形成する際に、
半導体基板または下層配線層上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜の上部に複数の配線を形成する工程と、
前記配線上に第１のキャップ膜を形成する工程と、
前記第１の絶縁膜および前記第１のキャップ膜上にライナー膜を形成する工程と、
前記第１の絶縁膜および前記第１のキャップ膜のエアギャップ非形成領域上にマスクパターンを形成する工程と、
前記マスクパターンをマスクとしてエアギャップ形成領域の前記ライナー膜をエッチングして除去する工程と、
前記マスクパターンをマスクとしてエアギャップ形成領域の前記第１のキャップ膜の一部および前記第１の絶縁膜の少なくとも一部をエッチングしてギャップを形成する工程と、
前記マスクパターンをマスクとして用いて前記エアギャップ形成領域の前記第１のキャップ膜上に第２のキャップ膜を形成する工程と、
前記マスクパターンを除去する工程と、
前記ギャップおよび前記ライナー膜ならびに前記第２のキャップ膜の上に第２の絶縁膜を堆積して前記エアギャップ形成領域の前記ギャップから前記エアギャップを形成する工程と
を有することを特徴とする半導体装置の製造方法。
【請求項７】
１または複数層の配線層が形成され、任意の配線層領域に配線間容量を低減させるためのエアギャップを備える半導体装置の製造方法であって、
前記エアギャップが形成される前記配線層を形成する際に、
半導体基板または下層配線層上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜の上部に複数の配線を形成する工程と、
前記第１の絶縁膜および前記配線上にライナー膜を形成する工程と、
前記ライナー膜のエアギャップ非形成領域上にマスクパターンを形成する工程と、
前記マスクパターンをマスクとしてエアギャップ形成領域の前記ライナー膜をエッチングして除去する工程と、
前記マスクパターンをマスクとしてエアギャップ形成領域の前記第１の絶縁膜の少なくとも一部をエッチングしてギャップを形成する工程と、
前記マスクパターンを除去する工程と、
前記エアギャップ形成領域の前記配線上に第２のキャップ膜を形成する工程と、
前記ギャップおよび前記ライナー膜ならびに前記第２のキャップ膜の上に第２の絶縁膜を堆積して前記エアギャップ形成領域の前記ギャップから前記エアギャップを形成する工程と
を有することを特徴とする半導体装置の製造方法。
【請求項８】
１または複数層の配線層が形成され、任意の配線層領域に配線間容量を低減させるためのエアギャップを備える半導体装置の製造方法であって、
前記エアギャップが形成される前記配線層を形成する際に、
半導体基板または下層配線層上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜の上部に複数の配線を形成する工程と、
前記第１の絶縁膜および前記配線上にライナー膜を形成する工程と、
前記ライナー膜のエアギャップ非形成領域上にマスクパターンを形成する工程と、
前記マスクパターンをマスクとしてエアギャップ形成領域の前記ライナー膜をエッチングして除去する工程と、
前記マスクパターンをマスクとしてエアギャップ形成領域の前記第１の絶縁膜の少なくとも一部をエッチングしてギャップを形成する工程と、
前記マスクパターンをマスクとして用いて前記エアギャップ形成領域の前記配線上に第２のキャップ膜を形成する工程と、
前記マスクパターンを除去する工程と、
前記ギャップおよび前記ライナー膜ならびに前記第２のキャップ膜の上に第２の絶縁膜を堆積して前記エアギャップ形成領域の前記ギャップから前記エアギャップを形成する工程と
を有することを特徴とする半導体装置の製造方法。
【請求項９】
前記第１のキャップ膜および前記第２のキャップ膜の材料が同一であることを特徴とする請求項１〜請求項８のいずれかに記載の半導体装置の製造方法。
【請求項１０】
前記第１のキャップ膜および前記第２のキャップ膜の材料が異なることを特徴とする請求項１〜請求項８のいずれかに記載の半導体装置の製造方法。
【請求項１１】
１または複数層の配線層が形成され、任意の配線層領域に配線間容量を低減させるためのエアギャップを備える半導体装置の製造方法であって、
前記エアギャップが形成される前記配線層を形成する際に、
半導体基板または下層配線層上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜の上部に複数の配線を形成する工程と、
前記第１の絶縁膜および前記配線上にライナー膜を形成する工程と、
前記ライナー膜上にウェッティング膜を堆積する工程と、
前記第１の絶縁膜のエアギャップ非形成領域上にマスクパターンを形成する工程と、
前記マスクパターンをマスクとしてエアギャップ形成領域の前記ライナー膜および前記ウェッティング膜をエッチングして除去する工程と、
前記マスクパターンをマスクとしてエアギャップ形成領域の前記第１の絶縁膜の少なくとも一部をエッチングしてギャップを形成する工程と、
前記マスクパターンを除去する工程と、
前記配線上に第２のキャップ膜を形成する工程と、
前記ギャップおよび前記ウェッティング膜および前記第２のキャップ膜の上に第２の絶縁膜を堆積して前記エアギャップ形成領域の前記ギャップから前記エアギャップを形成する工程とを有することを特徴とする半導体装置の製造方法。
【請求項１２】
前記配線を形成する工程と前記ライナー膜を形成する工程の間に、前記配線上に第１のキャップ膜を形成する工程を有することを特徴とする請求項１１に記載の半導体装置の製造方法。
【請求項１３】
前記ウェッティング膜は前記ライナー膜と比較して親水性が高いことを特徴とする請求項１１または請求項１２のいずれかに記載の半導体装置の製造方法。
【請求項１４】
前記ウェッティング膜が、ＳｉＯ２を主成分とする膜であることを特徴とする請求項１１〜請求項１３のいずれかに記載の半導体装置の製造方法。
【請求項１５】
前記ライナー膜がＳｉＣ膜、ＳｉＣＯ膜、ＳｉＣＮ膜、ＳｉＣ膜、ＳｉＮ膜、ＳｉＯＮ膜のいずれかもしくは任意のいずれかの膜の積層膜であることを特徴とする請求項５〜請求項１４のいずれかに記載の半導体装置の製造方法。
【請求項１６】
１または複数層の配線層が形成され、任意の配線層領域に配線間容量を低減させるためのエアギャップを備える半導体装置の製造方法であって、
前記エアギャップが形成される前記配線層を形成する際に、
半導体基板または下層配線層上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜の上部に金属膜とバリアメタル膜から成る複数の配線を形成する工程と、
前記第１の絶縁膜のエアギャップ非形成領域上にマスクパターンを形成する工程と、
前記マスクパターンをマスクとしてエアギャップ形成領域の前記バリアメタル膜および前記第１の絶縁膜の少なくとも一部をエッチングしてギャップを形成する工程と、
前記マスクパターンを除去する工程と、
前記エアギャップ形成領域の前記金属膜の上部および側壁部に第２のキャップ膜を形成する工程と、
前記ギャップおよび前記第２のキャップ膜の上に第２の絶縁膜を堆積して前記エアギャップ形成領域の前記ギャップから前記エアギャップを形成する工程とを有することを特徴とする半導体装置の製造方法。
【請求項１７】
前記配線を形成する工程と前記マスクパターンを形成する工程の間に、前記配線上に第１のキャップ膜を形成する工程を有し、前記ギャップを形成する工程において前記マスクパターンをマスクとして前記第１のキャップ膜もエッチングすることを特徴とする請求項１６に記載の半導体装置の製造方法。
【請求項１８】
前記金属膜が銅膜もしくは銅合金膜を含むことを特徴とする請求項１６または請求項１７のいずれかに記載の半導体装置の製造方法。
【請求項１９】
前記配線が銅膜もしくは銅合金膜を含むことを特徴とする請求項１〜請求項１８のいずれかに記載の半導体装置の製造方法。
【請求項２０】
前記第１のキャップ膜および第２のキャップ膜がそれぞれＣｏ膜、Ｃｏ合金膜、Ｎｉ膜、Ｎｉ合金膜、Ｗ膜、Ｗ合金膜、Ｃｕ合金膜のいずれかであることを特徴とする請求項１〜請求項１９のいずれかに記載の半導体装置の製造方法。
【請求項２１】
第１の絶縁膜がＳｉＯ２膜、ＳｉＯＣ膜、ＳｉＯＦ膜、ＢＣＢ膜、ＳｉＬＫ膜のいずれかであることを特徴とする請求項１〜請求項２０のいずれかに記載の半導体装置の製造方法。
【請求項２２】
１または複数層の配線層が形成され、任意の配線層領域に配線間容量を低減させるためのエアギャップを備える半導体装置であって、
前記エアギャップが形成される前記配線層が、
半導体基板または下層配線層上に形成される第１の絶縁膜と、
前記第１の絶縁膜の上部に形成される配線と、
前記配線の表面に選択的に形成されるキャップ層と、
前記第１の絶縁膜および前記配線ならびに前記キャップ層の上部に形成される第２の絶縁膜と、
任意の前記配線間に形成されたエアギャップと
を有し、前記エアギャップを含むエアギャップ形成領域の前記キャップ層は少なくとも第２のキャップ膜を含み、エアギャップ形成領域外のエアギャップ非形成領域の前記キャップ層は第１のキャップ膜を少なくとも含むことを特徴とする半導体装置。
【請求項２３】
前記エアギャップ形成領域の前記キャップ層の前記第２のキャップ膜が、前記第１のキャップ膜上に積層されることを特徴とする請求項２２に記載の半導体装置。
【請求項２４】
前記エアギャップ非形成領域の前記キャップ層の前記第１のキャップ膜上に前記第２のキャップ膜が積層されることを特徴とする請求項２２または請求項２３のいずれかに記載の半導体装置。
【請求項２５】
前記エアギャップ形成領域の前記キャップ層は、前記エアギャップ非形成領域の前記キャップ層よりも厚いことを特徴とする請求項２２〜請求項２４のいずれかに記載の半導体装置。
【請求項２６】
前記第１のキャップ膜と前記第２のキャップ膜とが同一の材料であることを特徴とする請求項２２〜請求項２５のいずれかに記載の半導体装置。
【請求項２７】
前記第１のキャップ膜と前記第２のキャップ膜とが異なる材料であることを特徴とする請求項２２〜請求項２５のいずれかに記載の半導体装置。
【請求項２８】
前記エアギャップ非形成領域にライナー膜が形成されていることを特徴とする請求項２２〜請求項２７のいずれかに記載の半導体装置。
【請求項２９】
１または複数層の配線層が形成され、任意の配線層領域に配線間容量を低減させるためのエアギャップを備える半導体装置であって、
前記エアギャップが形成される前記配線層が、
半導体基板または下層配線層上に形成される第１の絶縁膜と、
前記第１の絶縁膜の上部に形成される配線と、
前記配線の表面に選択的に形成される第２のキャップ膜と、
前記配線の表面上の一部および前記第１の絶縁膜上に形成されたライナー膜と、
前記ライナー膜の上に形成されたウェッティング膜と、
前記ウェッティング膜および前記第２のキャップ膜の上部に形成される第２の絶縁膜と、
任意の前記配線間に形成されたエアギャップと
を有することを特徴とする半導体装置。
【請求項３０】
前記配線と前記ライナー膜の間に第３のキャップ膜が介在することを特徴とする請求項２９に記載の半導体装置。
【請求項３１】
前記ウェッティング膜は前記ライナー膜と比較して親水性が高いことを特徴とする請求項２９または請求項３０に記載の半導体装置。
【請求項３２】
前記ウェッティング膜が、ＳｉＯ２を主成分とする膜であることを特徴とする請求項２９〜請求項３１のいずれかに記載の半導体装置。
【請求項３３】
前記ライナー膜がＳｉＣ膜、ＳｉＣＯ膜、ＳｉＣＮ膜、ＳｉＣ膜、ＳｉＮ膜、ＳｉＯＮ膜のいずれかもしくは任意のいずれかの膜の積層膜であることを特徴とする請求項２８〜請求項３２のいずれかに記載の半導体装置。
【請求項３４】
１または複数層の配線層が形成され、任意の配線層領域に配線間容量を低減させるためのエアギャップを備える半導体装置であって、
前記エアギャップが形成される前記配線層が、
半導体基板または下層配線層上に形成される第１の絶縁膜と、
前記第１の絶縁膜の上部に形成される配線と、
前記配線の表面に形成される第２のキャップ膜と、
前記第１の絶縁膜および前記第２のキャップ膜の上部に形成される第２の絶縁膜と、
任意の前記配線間に形成されたエアギャップと
を有し、前記配線底部にはバリアメタル膜が形成されており、前記配線側壁部には前記第２のキャップ膜が形成されていることを特徴とする半導体装置。
【請求項３５】
前記配線が銅膜もしくは銅合金膜を含むことを特徴とする請求項２２〜請求項３４のいずれかに記載の半導体装置。
【請求項３６】
前記第１のキャップ膜および第２のキャップ膜がそれぞれＣｏ膜、Ｃｏ合金膜、Ｎｉ膜、Ｎｉ合金膜、Ｗ膜、Ｗ合金膜、Ｃｕ合金膜のいずれかであることを特徴とする請求項２２〜請求項３５のいずれかに記載の半導体装置。
【請求項３７】
第１の絶縁膜がＳｉＯ２膜、ＳｉＯＣ膜、ＳｉＯＦ膜、ＢＣＢ膜、ＳｉＬＫ膜のいずれかであることを特徴とする請求項２２〜請求項３６のいずれかに記載の半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【公開番号】特開２００９−１６７９０（Ｐ２００９−１６７９０Ａ）
【公開日】平成２１年１月２２日（２００９．１．２２）
【国際特許分類】
【出願番号】特願２００８−７２７０７（Ｐ２００８−７２７０７）
【出願日】平成２０年３月２１日（２００８．３．２１）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成２１年１月２２日（２００９．１．２２）
【国際特許分類】
【出願日】平成２０年３月２１日（２００８．３．２１）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]