【課題】減圧状態の空洞を有する半導体装置の簡易な製造方法を提供すること。
【解決手段】本発明にかかる半導体装置の製造方法は、半導体基板１０の上方に絶縁層２０を形成する工程と、絶縁層２０をエッチングして孔部２２を形成する工程と、絶縁層２０の上方に接着層３０を形成する工程と、水素ガスおよびヘリウムガスの少なくとも一方の雰囲気中で、孔部２２を密閉するように、接着層３０の上方に封止板４０を積層する工程と、半導体基板１０を減圧雰囲気中で加熱する工程と、を有する。 （もっと読む）

【課題】低い誘電率、向上したエッチング抵抗性、優れたバリア特性を設けた誘電バリアを形成する方法を提供する。
【解決手段】半導体基板を処理する方法を提供し、この方法は、ケイ素−炭素結合および炭素−炭素結合を備える前駆物質を処理チャンバへ流すステップと、半導体基板上に炭素−炭素結合を有する誘電バリア膜を形成するために、処理チャンバ内において前駆物質の低密度プラズマを生成するステップであって、この前駆物質中の炭素−炭素結合の少なくとも一部は低密度プラズマ中に保存されかつ誘電膜内に組み込まれるステップと、を備える。 （もっと読む）

【課題】歩留まりの低下がなく、配線間容量を実用上十分に低減できる配線構造を有する半導体装置を得られるようにする。
【解決手段】半導体装置は、半導体基板１００の上に形成された第１の層間絶縁膜１０１と、該第１の層間絶縁膜１０１に形成された複数の溝部に埋められた、導電性部材からなる複数の下部配線１０５とを有している。第１の層間絶縁膜１０１における複数の下部配線１０５の隣り合う配線同士の間には、第１の層間絶縁膜が除去されてなる空隙部１０１ｃが選択的に形成されている。また、空隙部１０１ｃの下端部の位置は、各下部配線１０５の下端部の位置よりも低い。 （もっと読む）

【課題】熱プロセスを使用しないで、低誘電率材料である空隙を含む多層配線構造を形成する方法を提供する。
【解決手段】誘電層１０５にトレンチを形成し、トレンチにコンフォーマル誘電バリア膜と金属拡散バリア膜を堆積する。トレンチに導電材料を充填し導電ライン１０９を形成する。誘電層と導電ライン上に多孔性バリア１１１を形成する。フォトレジスト１１２を生成し、そのホール１１３からエッチング液を多孔性バリアを介して誘電層に接触させ、誘電層をエッチング除去して空隙１１４を形成する。コンフォーマル誘電バリア膜が、ウェットエッチング化学薬品に対するバリアとして作用する。 （もっと読む）

【課題】耐応力に優れチップの積層や搭載時に高密度電気接続を達成可能で、短絡が発生しにくいシリコンスルーホールを有する半導体チップ装置及びその製造方法を提供する。
【解決手段】半導体チップ装置２００は、能動面２１１、背面２１２及び能動面２１１上に形成されるボンディングパッド２１３を有するチップ２１０と、能動面２１１上に形成されてボンディングパッド２１３と接続する再配置パッド２２１を有する再配線層２２０と、能動面２１１に形成されて再配線層２２０を覆い再配置パッド２２１を露出する不活性化層２３０と、再配置パッド２２１の内部に形成され、チップ２１０を貫通する貫通孔２４０と、貫通孔２４０内部に形成される絶縁層２５０と、第１端部２６１と第２端部２６２とを有し第１端部２６１は再配置パッド２２１に接合し第２端部２６２は貫通孔２４０を通過して背面２１２に突出するフレキシブル金属線２６０とを備える。 （もっと読む）

【課題】貫通孔とエアギャップとのミスアライメントが生じた場合においても貫通孔とエアギャップの連通を防止する。
【解決手段】酸化シリコン膜（第１絶縁膜）１０のうち配線頂部を覆うキャップ部位１０ａの側面からエアギャップ１６側にストッパー層１２の翼部位１２ｂが延設されており、エアギャップ１６の上方周縁部上に設けられている。したがって、層間絶縁膜１４、ストッパー層１２および酸化シリコン膜１０を上方から貫いて配線６に繋がるように貫通孔１８を形成する際、貫通孔１８の形成位置が予め設定された基準位置から多少ずれたとしてもストッパー層１２により貫通孔１８のエアギャップ１６への到達が阻止されて両者の連通が防止される。 （もっと読む）

【課題】エアギャップにより配線間の寄生容量を低減しつつ、ボトムボーダーレスビアによるエアギャップを介した隣接配線との短絡を防ぐことができる半導体装置を提供することを課題とする。
【解決手段】第１の絶縁膜上に所定間隔で設けられた少なくとも一対の第１の金属配線と、第１の金属配線を覆う配線間絶縁膜と、配線間絶縁膜上で、第１の金属配線と交差する第２の金属配線と、一対の第１の金属配線の一方又は両方と第２の金属配線とに接続されるプラグとを備え、配線間絶縁膜が、一対の第１の金属配線の間において、エアギャップを含む領域と、配線間絶縁膜のみからなる領域とを備え、配線間絶縁膜のみからなる領域が、プラグと接続される部位に対応する前記一対の第１の金属配線間に位置することを特徴とする半導体装置により上記課題を解決する。 （もっと読む）

【課題】配線層に空隙部を設けた半導体装置における配線間容量を確実に低減できるようにする。
【解決手段】半導体装置は、半導体基板１０１の上に形成された第１絶縁膜１０２と、該第１絶縁膜１０２に選択的に形成された複数の配線１０８とを有している。第１絶縁膜１０２における複数の配線１０８のうちの一部の配線同士の間の領域にはエアギャップ１０２ｃが形成されており、第１絶縁膜１０２におけるエアギャップ１０２ｃの底部及び該エアギャップ１０２ｃと隣接する配線１０８の下側部分の誘電率は、第１絶縁膜１０２におけるエアギャップ１０２ｃと隣接しない配線１０８の下側部分の誘電率よりも低い。 （もっと読む）

【課題】配線構造の機械的強度を低下させることなく、エアギャップによる配線間容量の低減を図ることができる半導体装置および半導体製造装置の製造方法を提供する。
【解決手段】銅ダマシン下配線８上には、拡散防止膜９が積層される。銅ダマシン下配線８Ａ，８Ｂおよび銅ダマシン下配線８Ｂ，８Ｃ間から第１層間絶縁膜４を除去することにより、エアギャップ１０が形成される。銅ダマシン下配線８Ｃ，８Ｄ間には、エアギャップは形成されていない。銅ダマシン下配線８Ａ，８Ｂおよび銅ダマシン下配線８Ｂ，８Ｃ間には、拡散防止膜９を支持するための支持膜２０が複数形成されている。各支持膜２０は、銅ダマシン下配線８におけるビア接続位置に隣接して設けられている。 （もっと読む）

【課題】ダイシング時の応力やクラックがシールリング及びチップ領域に達して半導体装置の信頼性が低下するのを防ぐ。
【解決手段】半導体装置は、基板１１に形成された素子と、基板１１上に形成された絶縁膜１３〜１８と、絶縁膜１３〜１８中に、素子の形成された領域上を取り囲み且つ絶縁膜１３〜１８を貫通するように形成されたシールリング１０３と、絶縁膜１３〜１８中に素子から見てシールリング１０３よりも外側に形成され、応力吸収体７１〜７３を含む応力吸収壁８１ａと、素子から見て応力吸収壁８１ａよりも外側に位置する部分の絶縁膜１３〜１８に形成され、少なくとも１つの空隙４１を含む空隙領域１０５とを備える。 （もっと読む）

【課題】加速度センサや角速度センサのようにバルクマイクロマシニング技術により形成したＭＥＭＳセンサとＬＳＩ回路からなる半導体装置の小型化や薄型化と、高感度化を両立しつつ、ＭＥＭＳセンサとＬＳＩ回路からなる半導体装置の実装構造を簡易化する。
【解決手段】ＳＯＩ基板のシリコン層１０２上にＭＩＳＦＥＴや配線を有する集積回路を形成し、ＳＯＩ基板の基板層１００を加工して、構造体１２５を含むＭＥＭＳセンサを形成している。すなわち、ＳＯＩ基板の両面を使用して、１つのＳＯＩ基板に集積回路とＭＥＭＳセンサを搭載する。そして、集積回路とＭＥＭＳセンサとは、ＳＯＩ基板の内部に設けられている貫通電極１２１によって電気的に接続されている。 （もっと読む）

【課題】配線構造の機械的強度を低下させることなく、エアギャップによる配線間容量の低減を図ることができる半導体装置および半導体製造装置の製造方法を提供する。
【解決手段】銅ダマシン下配線８上には、拡散防止膜９が積層される。銅ダマシン下配線８Ａ，８Ｂおよび銅ダマシン下配線８Ｂ，８Ｃ間から第１層間絶縁膜４を除去することにより、エアギャップ１０が形成される。銅ダマシン下配線８Ｃ，８Ｄ間には、エアギャップは形成されていない。銅ダマシン下配線８Ａ，８Ｂおよび銅ダマシン下配線８Ｂ，８Ｃ間には、拡散防止膜９を支持するための支持膜２０が複数形成されている。各支持膜２０は、銅ダマシン下配線８におけるビア接続位置に隣接して設けられている。拡散防止膜９には、貫通孔３３が形成されている。 （もっと読む）

【課題】歩留りが高く、且つ、配線間容量を十分に低減できる構造を備えた半導体装置を提供する。
【解決手段】半導体装置の製造方法は、基板上に絶縁膜を形成する工程と、絶縁膜の内部に複数の配線溝を形成する工程と、複数の配線溝の内部に複数の配線を形成する工程と、絶縁膜及び複数の配線の上に、複数の配線間の領域のうち選択的に領域を露出する開口部を有するレジストマスクを形成する工程と、レジストマスクを用いたエッチングにより、複数の配線間の領域のうち選択的に露出した領域の絶縁膜を除去してエアギャップ溝を形成する工程と、レジストマスクを除去した後に、複数の配線上を覆うように層間絶縁膜を堆積することによってエアギャップを形成する工程とを含む。 （もっと読む）

【課題】工程数を増やすことなく安価にカーボンナノチューブからなる横方向の配線を提供することである。
【解決手段】半導体装置は、半導体基板または導電層（第１の導電層）１０１と、第２の導電層１０７と、触媒層１０６と、導電体１０４とを備えている。第２の導電層１０７は、第１の導電層１０１とは間隔を開けて第１の導電層１０１と略平行に配置されており、カーボンナノチューブからなる。触媒層１０６は、第２の導電層１０７の側面に設けられ、カーボンナノチューブを形成するための触媒を含んでいる。導電体１０４は、第１の導電層１０１に対して垂直に配置され、第１の導電層１０１に電気的に接続されているとともに触媒層１０６を介して第２の導電層１０７に電気的に接続されている。 （もっと読む）

【課題】 １つの半導体チップに半導体集積回路部分と可動部を有する可動部分とを作り込んだＭＥＭＳ構造を有し、チップの縮小化が可能になると共に動作感知と動作方向検知とが可能になる半導体装置及びその製造方法を提供する。
【解決手段】 ＭＥＭＳ部分の可動部１０は、半導体層１３上の梁２８の上に形成される。梁２８は絶縁膜２６及びポリシリコン膜２７から構成され、抵抗等を利用できる。可動部１０は、層間絶縁膜８、１４に形成された凹部６に配置され、下端が梁２８のポリシリコン膜２７に接合され、上端はフリーである。梁２８が形成された部分には空洞７が形成されており、更に梁部分は中空構造になっている。可動部１０は、チップの加速によって応力を受けて先端部が移動する。チップの移動により、可動部１０と各電極９１〜９８との間の空間の距離が変化し、各電極と可動部１０との間の容量の変化を検出することができる。 （もっと読む）

【課題】 製造プロセスへの付加を抑えコスト・ＴＡＴを増大させることなくタイミング最適化が可能となる半導体集積回路装置の製造方法を提供することを目的とする。
【解決手段】 タイミング制約違反の有無を判定し、タイミング制約違反が検出された場合にこれを解消する為に信号やクロックの更なる遅延が必要な最適化対象配線３３３とこれに所定間隔以下で近接する隣接配線３６１の間（隣接配線間）の一部又は全部にボイド形成抑止領域３８１を設定し、ボイド形成抑止領域内の最適化対象配線と隣接配線の間（隣接配線間）に絶縁膜を形成し、ボイド形成抑止領域外の最適化対象配線と隣接配線の間（隣接配線間）にボイド３７１ａ，ｂを形成する。 （もっと読む）

【課題】同一配線層の配線間における実効誘電率の増大及び配線幅のばらつきの増加を解消しつつ、ナノホールパターンの形成時における反射率差に起因する課題と、エッチングによる配線信頼性低下の課題とを同時に解決できるようにする。
【解決手段】半導体装置は、半導体基板の主面に垂直な方向に筒状に延びる複数の空間部である第１のナノコラム型ホール１１ｂを有する第１の層間絶縁膜１１と、該第１の層間絶縁膜１１に選択的に形成された下層配線１２とを有している。下層配線１２の上部には、金属又は金属を含む材料からなるキャップ膜１２ｃが形成されている。 （もっと読む）

基板上にエアギャップ構造を作製する方法及びシステムが記載されている。当該方法は、基板上に犠牲層を形成する工程を有する。前記犠牲層は、約350℃より高温の熱分解温度で熱分解する分解可能材料を有する。その後、前記犠牲層の熱分解温度よりも低い基板温度で前記犠牲層上にキャップ層が形成される。前記犠牲層は、紫外(UV)放射線への前記基板の第1曝露を実行し、かつ前記基板を前記犠牲層の熱分解温度よりも低い第1温度にまで加熱することによって分解される。前記の分解した犠牲層は前記キャップ層を介して除去される。UV放射線への前記基板の第2曝露を実行し、かつ前記基板を前記第1温度よりも高い第2温度にまで加熱することによって、前記キャップ層は架橋して硬化する。
（もっと読む）

【課題】均一性や生産性が高いと共に、高周波性能として、雑音指数が小さく、かつ付随利得の大きい電界効果トランジスタ（ＦＥＴ）、このＦＥＴを備える半導体チップ及び半導体装置を提供すること。
【解決手段】本発明のＦＥＴ１は、ＧａＡｓ半導体基板２の上に、ｉ形ＧａＡｓバッファ層３と、ｉ形ＩｎＧａＡｓ二次元電子ガス層４と、ｎ形ＡｌＧａＡｓ電子供給層５と、が積み上げられ、ｎ形ＡｌＧａＡｓ電子供給層５の上に線状にショットキー性接触するゲート電極１２があり、ゲート電極１２の両横から離れ、かつｎ形ＡｌＧａＡｓ電子供給層５の上に、ｎ形ＩｎＧａＰエッチング停止層６と、続いて同程度の横位置でｎ形ＧａＡｓコンタクト層７とが積み上げられ、ｎ形ＧａＡｓコンタクト層７の上にコンタクト層７の端から離れて帯状にオーム性接触をする電極として各側にソース電極９とドレイン電極１０とを備える。 （もっと読む）

【課題】本発明の課題は、電極や配線の周囲に空間部を形成するに際し、電極材料や配線材料が耐フッ酸性がない材料であっても適用でき、かつ有機汚染の心配のない半導体装置の製造方法を提供することである。
【解決手段】本発明の半導体装置の製造方法は、ゲート電極２１ａの周囲を昇華性を有する材料としての塩化アルミニウム膜２２ａからなる犠牲膜で被覆し、その犠牲膜の周囲を外殻層としてのＳｉＮ膜２３で被覆し、外殻層に設けた開口部２４を通して犠牲膜をその昇華温度以上に加熱し除去して、ゲート電極２１ａの周囲に空間部２５を形成する。 （もっと読む）