半導体装置および半導体装置の製造方法
【課題】工程数を増やすことなく安価にカーボンナノチューブからなる横方向の配線を提供することである。
【解決手段】半導体装置は、半導体基板または導電層（第１の導電層）１０１と、第２の導電層１０７と、触媒層１０６と、導電体１０４とを備えている。第２の導電層１０７は、第１の導電層１０１とは間隔を開けて第１の導電層１０１と略平行に配置されており、カーボンナノチューブからなる。触媒層１０６は、第２の導電層１０７の側面に設けられ、カーボンナノチューブを形成するための触媒を含んでいる。導電体１０４は、第１の導電層１０１に対して垂直に配置され、第１の導電層１０１に電気的に接続されているとともに触媒層１０６を介して第２の導電層１０７に電気的に接続されている。
【解決手段】半導体装置は、半導体基板または導電層（第１の導電層）１０１と、第２の導電層１０７と、触媒層１０６と、導電体１０４とを備えている。第２の導電層１０７は、第１の導電層１０１とは間隔を開けて第１の導電層１０１と略平行に配置されており、カーボンナノチューブからなる。触媒層１０６は、第２の導電層１０７の側面に設けられ、カーボンナノチューブを形成するための触媒を含んでいる。導電体１０４は、第１の導電層１０１に対して垂直に配置され、第１の導電層１０１に電気的に接続されているとともに触媒層１０６を介して第２の導電層１０７に電気的に接続されている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の微細化に伴って金属配線の信頼性が低下するという課題に対する対策として、カーボンナノチューブを半導体装置のローカル配線およびグローバル配線等の横方向（半導体基板に対して平行な方向）の配線に用いることに関わる。
【背景技術】
【０００２】
半導体装置では、従来、配線として銅およびアルミニウムなどの金属を用いており、また、近年では、半導体装置の高性能且つ微細化が要求されている。しかし、半導体装置を高性能且つ微細化とすると、配線において金属特有の結晶の存在または散乱電子の影響などにより抵抗が上昇し、電流密度が稼げないという半導体装置の信頼性および性能上の課題が存在する。
【０００３】
ところで、カーボンナノチューブは、グラファイトのシートを巻いて筒状にしたものであるが、最大電流密度が１平方センチメートルあたり１００万アンペアであり、銅線の１０００倍以上の電流密度に断線することなく耐えることが可能である。
【０００４】
このようなカーボンナノチューブの電気的特長を生かした配線構造が提案されている。例えば、図１７に示す半導体装置では、半導体基板９０１の上に層間絶縁膜９０２および金属電極９０３が順に設けられており、カーボンナノチューブ９０４が層間絶縁膜９０２を厚み方向に貫通して半導体基板９０１と金属電極９０３とを接続している。カーボンナノチューブ９０４は、下面に設けられた触媒９０５を核として半導体基板９０１に対して垂直方向に成長したものであり、ビア配線などに用いられている。なお、触媒９０５の下には、チタン膜または窒化チタン膜９０６が設けられている（特許文献１）。
【０００５】
また、半導体装置における配線の高信頼性を実現させるために、図１８に示すように、ビア配線にカーボンナノチューブ９１５を用い、ローカル配線およびグローバル配線にはカーボンナノチューブ９１３の電気的特性を生かした配線構造が提案されている。このような配線構造では、カーボンナノチューブ９１３を半導体基板に対して平行に配線するために、金属ブロック９１４を用いたローカル配線およびグローバル配線が提案されている。なお、このカーボンナノチューブ９１３, ９１５は、それぞれ、特許文献１と同じく、触媒９１２，９１６を核として成長したものである（非特許文献１および２）。
【特許文献１】特開２００５−１０９０４６５号公報
【非特許文献１】International Interconnect Technology Conference 2005,「 Low-resistance Multi-Walled Carbon Nanotube Via With Parallel Channel Conduction of Inner Shells 」
【非特許文献２】Japanese Journal of Applied Physics，Vol.41(2002)，pp.4370-4374，「 New Prospects for Microelectronics: Carbon Nanotubes 」
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、図１７に示す配線構造（特許文献１）では、縦方向（半導体基板に対して垂直な方向）の配線にはカーボンナノチューブ９０４を使用しているが、ローカル配線およびグローバル配線等の横方向の配線（金属電極９０３）には銅若しくはアルミニウムなどの金属を用いている。よって、半導体装置の使用中に、金属電極９０３中にボイド等が発生し、半導体装置の信頼性が低下する虞がある。
【０００７】
また、図１８に示す配線構造（非特許文献１および２）では、カーボンナノチューブを横方向に成長させるために、チタン若しくは窒化チタンが表面に存在する金属ブロック９１４を形成する必要がある。この金属ブロック９１４は、層間絶縁膜９１１にホール若しくは溝を形成し、そのホール若しくは溝に金属ブロック９１４を形成するための金属を埋め込み、埋め込まれた金属をCMP（Chemical Mechanical Polishing）により平坦化することにより、形成される。このように金属ブロックを形成する為の工程が新たに発生するので、工程数が多く非常に高価である。
【０００８】
本発明は、かかる点に鑑みてなされたものであり、その目的は、工程数を増やすことなく安価にカーボンナノチューブからなる横方向の配線を提供することである。
【課題を解決するための手段】
【０００９】
本発明にかかる半導体装置では、タングステンプラグのバリアとして利用されているチタンまたは窒化チタンを核として、カーボンナノチューブを成長させている。
【発明の効果】
【００１０】
本発明によれば、工程数を増やすことなく安価にカーボンナノチューブからなる横方向の配線を提供することができる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施形態を図面に基づいて詳細に説明する。
【００１２】
《第１の実施形態》
図１に、第１の実施形態にかかる半導体装置の断面構造図を示す。図２（ａ）〜（ｆ）に、第１の実施形態にかかる半導体装置の作製方法を示す。
【００１３】
本実施形態にかかる半導体装置は、以下に示す方法に従って作製される。具体的には、まず、図２（ａ）に示すように、シリコン基板（第１の導電層）１０１に形成されたトランジスタ等（たとえばコバルトまたはニッケルを用いたシリサイド層など）の上に、層間絶縁膜（絶縁層）１０２を形成する。
【００１４】
次に、図２（ｂ）に示すように、層間絶縁膜１０２の膜厚方向に貫通するようにホール（貫通孔，例えばコンタクトホール）１０２ａを形成する。ホール１０２ａは、シリコン基板１０１に形成されたトランジスタに達するように貫通していることが好ましく、その深さは、５０ｎｍ以上３００ｎｍ以下であることが好ましい。
【００１５】
続いて、図２（ｃ）に示すように、ホール１０２ａ内に導電体１０４を形成する。具体的には、ホール１０２ａの下面および側面を覆うようにバリア膜（例えば、チタン層または窒化チタン層）１０３を形成し、バリア膜１０３をバリアとしてタングステンプラグ（プラグ）１０５を形成する。
【００１６】
続いて、図２（ｄ）に示すように、所定の位置に開口１１１ａが形成されたレジスト１１１を層間絶縁膜１０２の上に設ける。
【００１７】
続いて、図２（ｅ）に示すように、レジスト１１１をマスクとしてエッチングし、深さが５０ｎｍ以上３００ｎｍ以下の凹部１０２ｂを層間絶縁膜１０２に形成する。ここで、図２（ｄ）に示す工程においてレジスト１１１を所望の位置に精度良く形成することができるので、エッチングを行ってもタングステンが露出することを抑制することができる。
【００１８】
続いて、レジスト１１１を除去した後、図２（ｆ）に示すように凹部１０２ｂの内壁面に触媒層（たとえばコバルト層またはニッケル層など）１０６を形成する。
【００１９】
その後、触媒層１０６を核としてカーボンナノチューブを成長させる。これにより、凹部１０２ｂ内に第２の導電層１０７を形成することができる。このようにして、図１に示す半導体装置を作製することができる。
【００２０】
このように本実施形態にかかる半導体装置では、シリコン基板１０１の上に層間絶縁膜１０２が設けられている。層間絶縁膜１０２には、導電体１０４が膜厚方向に貫通するように形成されている。導電体１０４よりも内側では、層間絶縁膜１０２の上に第２の導電層１０７が設けられており、導電体１０４と第２の導電層１０７との間には触媒層１０６が設けられている。導電体１０４は、シリコン基板１０１に電気的に接続されているとともに、触媒層１０６を介して第２の導電層１０７に電気的に接続されている。
【００２１】
以上説明したように本実施形態では、第２の導電層１０７としてカーボンナノチューブを用いているので、第２の導電層として銅またはアルミ等の金属を用いる場合に比べて信頼性の高い配線構造を提供することができる。具体的には、ローカル配線およびグローバル配線等の横方向の配線の信頼性を向上させることができる。その結果、半導体装置の信頼性を向上させることができる。
【００２２】
《第２の実施形態》
図３に、第２の実施形態にかかる半導体装置の断面構造図を示す。図４（ａ）および（ｂ）に、第２の実施形態にかかる半導体装置の作製方法を示す。
【００２３】
本実施形態にかかる半導体装置は、上記第１の実施形態にかかる半導体装置とは異なり、シリコン基板の代わりに層間絶縁膜２０１を備えており、層間絶縁膜２０１の上には配線層２０２が設けられており、配線層２０２の上には導電体１０４が設けられている。以下では、上記第１の実施形態とは異なる箇所を主に示す。
【００２４】
本実施形態にかかる半導体装置は、以下に示す方法に従って作製される。具体的には、まず、図４（ａ）に示すように、層間絶縁膜２０１の上に配線層２０２を形成し、配線層２０２の上に層間絶縁膜１０２を形成する。配線層２０２としては、アルミまたは銅からなる配線層を用いることが好ましい。
【００２５】
次に、図４（ｂ）に示すように、層間絶縁膜１０２の厚み方向に貫通するホール（例えばビアホール）１０２ａを形成する。このとき、配線層２０２に達するようにホール１０２ａを形成することが好ましい。その後は、上記第１の実施形態における図２（ｃ）〜図２（ｆ）に記載の工程を行う。これにより、図３に示す半導体装置を作製することができる。
【００２６】
このように本実施形態にかかる半導体装置では、上記第１の実施形態と異なり層間絶縁膜２０１の上に配線層２０２が設けられているが、横方向の配線はカーボンナノチューブからなっている。よって、上記第１の実施形態において説明したように、信頼性に優れた配線構造を提供することができる。
【００２７】
《第３の実施形態》
図５に、第３の実施形態にかかる半導体装置の断面構造図を示す。図６（ａ）〜（ｆ）に、第３の実施形態にかかる半導体装置の作成方法を示す。
【００２８】
本実施形態にかかる半導体装置は、絶縁層と第２の導電層との間にエッチングストップ層を備えている。以下では、上記第１の実施形態とは異なる箇所を主に示す。
【００２９】
本実施形態にかかる半導体装置は、以下に示す方法に従って作製される。具体的には、まず、図６（ａ）に示すように、導電層またはシリコン基板（第１の導電層）３０１の上に形成されたトランジスタの上に、層間絶縁膜３０２を設ける。
【００３０】
次に、図６（ｂ）に示すように、層間絶縁膜３０２の上に、エッチングストップ層３０３を設ける。エッチングストップ層３０３は、層間絶縁膜３０２に比べてエッチングレートが遅い層であればよく、層間絶縁膜３０２に比べてエッチングレートが遅い層間絶縁膜であってもよい。また、このようにエッチングストップ層３０３を設けることにより、後述のエッチング工程においてエッチングストップ層３０３よりも下の層がエッチングされることを防止することができる。
【００３１】
続いて、図６（ｃ）に示すように、エッチングストップ層３０３の上に層間絶縁膜３０４を設け、層間絶縁膜３０２，３０４およびエッチングストップ層３０３を厚み方向に貫通するようにホール（例えば、ビアホール）１０２ａを形成する。このとき、層間絶縁膜３０４としては、層間絶縁膜３０２と同一の材質からなってもよいし、層間絶縁膜３０２とは相異なる材質からなっても良い。
【００３２】
続いて、図６（ｄ）に示すように、ホール１０２ａにバリア膜１０３およびタングステンプラグ１０５を順に形成して導電体１０４を形成し、所定の位置に開口１１１ａが形成されたレジスト１１１を設ける。
【００３３】
続いて、レジスト１１１をマスクとしてエッチングを行って図６（ｅ）に示す凹部１０２ｂを形成する。本実施形態では、層間絶縁膜３０２と層間絶縁膜３０４との間にエッチングストップ層３０３が設けられているので、図６（ｅ）に示すように層間絶縁膜３０４はエッチングされるが層間絶縁膜３０２はエッチングされない。エッチングが終了すれば、レジスト１１１を除去する。
【００３４】
その後、図６（ｆ）に示すように凹部１０２ｂの内壁面に触媒層１０６を設け、その触媒層１０６に含まれた触媒を核としてカーボンナノチューブを成長させることにより第２の導電層１０７を形成する。これにより、図５に示す半導体装置を作製することができる。
【００３５】
このように本実施形態にかかる半導体装置では、上記第１の実施形態と同じく信頼性の高い配線構造を提供できるだけでなく、エッチングストップ層３０３が設けられているので凹部１０２ｂの深さ（第２の導電層１０７の厚み）を制御することができる。
【００３６】
《第４の実施形態》
図７に、第４の実施形態にかかる半導体装置の断面構造図を示す。図８（ａ）〜（ｄ）に、第４の実施形態にかかる半導体装置の作製方法を示す。
【００３７】
本実施形態にかかる半導体装置は、上記第１の実施形態とは異なり、エッチングレートが互いに異なる２層の絶縁層を備えている。以下では、上記第１の実施形態とは異なる箇所を主に示す。
【００３８】
本実施形態にかかる半導体装置は、以下に示す方法に従って作製される。具体的には、まず、図８（ａ）に示すように導電層またはシリコン基板３０１の上に形成されたトランジスタの上に第１層間絶縁膜４０１および第２層間絶縁膜４０２を順に設け、第１および第２層間絶縁膜４０１，４０２を厚み方向に貫通するようにホール（例えば、コンタクトホールまたはビアホール）１０２ａを形成する。ここで、第１層間絶縁膜（第１絶縁層）４０１は第２層間絶縁膜（第２絶縁層）４０２に比べてエッチングレートが遅いので、第１層間絶縁膜４０１が上記第３の実施形態におけるエッチングストップ層として機能する。
【００３９】
次に、図８（ｂ）に示すように、ホール１０２ａ内にバリア膜１０３およびタングステンプラグ１０５を順に形成して導電体１０４を形成し、その後、所定の位置に開口１１１ａが形成されたレジスト１１１を設ける。
【００４０】
続いて、レジスト１１１をマスクとしてエッチングを行って図８（ｃ）に示す凹部１０２ｂを形成する。本実施形態では第２層間絶縁膜４０２の下に第１層間絶縁膜４０１が設けられているので、図８（ｃ）に示すように第２層間絶縁膜４０２のみが除去され第１層間絶縁膜４０１の上面が露出する。エッチングが終了すれば、レジスト１１１を除去する。
【００４１】
その後、図８（ｄ）に示すように凹部１０２ｂの内壁面に触媒層１０６を設け、その触媒層１０６に含まれた触媒を核としてカーボンナノチューブを成長させることにより第２の導電層１０７を形成する。これにより、図７に示す半導体装置を作製することができる。
【００４２】
このように本実施形態にかかる半導体装置では、上記第１の実施形態と同じく信頼性の高い配線構造を提供できるだけでなく、エッチングレートの遅い層間絶縁膜の上にエッチングレートの速い層間絶縁膜が設けられているので凹部１０２ｂの深さ（第２の導電層１０７の厚み）を制御することができる。これにより、タングステンプラグ１０５がバリア膜１０３とともにホール１０２ａの側面から剥離することを防止可能なプロセスを提供することができる。
【００４３】
《第５の実施形態》
図９に、第５の実施形態にかかる半導体装置の断面構造図を示す。図１０（ａ）および（ｂ）に、第５の実施形態にかかる半導体装置の作製方法を示す。
【００４４】
本実施形態では、上記第１の実施形態とは異なり、導電層またはシリコン基板３０１と第２の導電層１０７との間には絶縁層ではなく空洞部５０２が設けられている。以下では、上記第１の実施形態とは異なる箇所を主に示す。
【００４５】
本実施形態にかかる半導体装置は、以下に示す方法に従って作製される。具体的には、まず、図１０（ａ）に示すように、導電層またはシリコン基板３０１の上に形成されたトランジスタの上に層間絶縁膜１０２を設け、層間絶縁膜１０２を厚み方向に貫通するようにホール（例えば、コンタクトホールまたはビアホール）１０２ａを形成する。
【００４６】
次に、ホール１０２ａ内に導電体１０４を設け、エッチングにより層間絶縁膜１０２に凹部１０２ｂを形成したのち、凹部１０２ｂの側面に触媒層１０６を設け、触媒層１０６の触媒を核としてカーボンナノチューブを成長させて第２の導電層１０７を形成する（図１０（ｂ））。
【００４７】
その後、エッチングにより層間絶縁膜１０２を除去する。これにより、導電層またはシリコン基板３０１と第２の導電層１０７との間には空洞部５０２が形成され、図９に示す半導体装置を形成することができる。
【００４８】
このように本実施形態にかかる半導体装置では、上記第１の実施形態に記載のように信頼性の高い配線構造を提供できるだけでなく、空洞部５０２を有しているので配線間容量を低減可能な半導体装置を提供することができる。
【００４９】
《第６の実施形態》
図１１に、第６の実施形態にかかる半導体装置の断面構造図を示す。図１２（ａ）〜（ｄ）に、第６の実施形態にかかる半導体装置の作製方法を示す。
【００５０】
本実施形態では、上記第１の実施形態とは異なり、導電体１０４のバリア膜１０３の外側に触媒層１０６が設けられている。以下では、上記第１の実施形態とは異なる箇所を主に示す。
【００５１】
本実施形態にかかる半導体装置は、以下に示す方法に従って作製される。具体的には、まず、図１２（ａ）に示すように、導電層またはシリコン基板３０１の上に形成されたトランジスタの上に層間絶縁膜１０２を形成し、層間絶縁膜１０２に厚み方向に貫通するホール（例えば、コンタクトホールまたはビアホール）１０２ａを形成する。
【００５２】
次に、図１２（ｂ）に示すように、ホール１０２ａの内壁面および底面に触媒層１０６を形成する。
【００５３】
続いて、図１２（ｃ）に示すように、触媒層１０６の上にバリア膜１０３およびタングステンプラグ１０５を順に形成して導電体１０４を形成する。
【００５４】
続いて、所定の位置に開口１１１ａが形成されたレジスト１１１を層間絶縁膜１０２の上に設けた後、レジスト１１１をマスクとして層間絶縁膜１０２をエッチングする。このとき、触媒層１０６の側面のうち上側部分が露出するように、層間絶縁膜１０２がエッチングされる。このエッチングにより、図１２（ｄ）に示すように、層間絶縁膜１０２には凹部１０２ｂが形成されるが、触媒層１０６のうちエッチングにより露出した部分がその凹部１０２ｂの側面となる。エッチングが終了すると、レジスト１１１を除去する。
【００５５】
その後、触媒層１０６のうちエッチングにより露出した部分に含まれる触媒を核としてカーボンナノチューブを成長させて、第２の導電層１０７を形成する。これにより、図１１に示す半導体装置を作製することができる。
【００５６】
このように本実施形態では、上記第１の実施形態と同じく信頼性の高い半導体装置を提供できるだけでなく、導電体１０４を形成する前に触媒層１０６を形成するので簡略化した半導体装置の製造プロセスを提供することができる。
【００５７】
《第７の実施形態》
図１３に、第７の実施形態にかかる半導体装置の断面構造図を示す。図１４（ａ）〜（ｇ）に、第７の実施形態にかかる半導体装置の作製方法を示す。
【００５８】
本実施形態では、上記第１の実施形態などとは異なり、プラグ７０５はタングステン製ではなくカーボンナノチューブ製である。以下では、上記第１の実施形態とは異なる箇所を主に示す。
【００５９】
本実施形態にかかる半導体装置は、以下に示す方法に従って作製される。具体的には、まず、図１４（ａ）に示すように、導電層またはシリコン基板３０１上に形成されたトランジスタの上に層間絶縁膜１０２を形成し、層間絶縁膜１０２の厚み方向に貫通するホール（例えば、コンタクトホールまたはビアホール）１０２ａを形成する。
【００６０】
次に、指向性の高い成膜方法を用いて、ホール１０２ａ内にカーボンナノチューブのプラグを形成するために必要なチタン膜または窒化チタン膜７０３をホール１０２ａの底面に形成する。指向性の高い成膜方法としては、例えば、スパッタ法またはＣＶＤ（Chemical Vapor Deposition）法を挙げることができる。このように指向性の高い成膜方法を用いてチタン膜または窒化チタン膜７０３をホール１０２ａの底面に形成するので、ホール１０２ａの側面にはチタン膜または窒化チタン膜７０３が形成されることを抑制することができる。その後、チタン膜または窒化チタン膜７０３の上に触媒層１０６を形成する。これにより、図１４（ｂ）に示すように、ホール１０２ａの底面の上に、チタン膜または窒化チタン膜７０３と触媒層１０６とを積層させることができる。
【００６１】
続いて、触媒層１０６の触媒を核としてホール１０２ａ内にカーボンナノチューブを成長させて、第２の導電層１０７を形成する。これにより、図１４（ｃ）に示すようにカーボンナノチューブからなるプラグ７０５を触媒層１０６の上に形成することができる。
【００６２】
続いて、図１４（ｄ）に示すように、所定の位置に開口１１１ａが形成されたレジスト１１１を層間絶縁膜１０２の上に設けた後、レジスト１１１をマスクとして層間絶縁膜１０２をエッチングする。これにより、図１４（ｅ）に示すように、層間絶縁膜１０２に凹部１０２ｂが形成され、エッチングが終了すればレジスト１１１を除去する。
【００６３】
続いて、図１４（ｆ）に示すように、スパッタ法またはＣＶＤ法を用いて凹部１０２ｂの底面および側面と層間絶縁膜１０２の上面にチタン膜または窒化チタン膜７０３を形成し、チタン膜または窒化チタン膜７０３の上に触媒層１０６を形成する。
【００６４】
その後、図１４（ｇ）に示すように、異方性エッチング（例えば、アルゴンイオンを用いたスパッタリング）により、チタン膜または窒化チタン膜７０３および触媒層１０６のうち凹部１０２ｂの側面の上に設けられた部分のみが残存するように、チタン膜または窒化チタン膜７０３および触媒層１０６を除去する。一般にエッチング法を用いて凹部を形成すると形成された凹部はテーパー状となるので、凹部１０２ｂの底面の上に設けられたチタン膜または窒化チタン膜７０３および触媒層１０６はエッチングされるが、凹部１０２ｂの側面の上に設けられたチタン膜または窒化チタン膜７０３および触媒層１０６はエッチングされずに残る。
【００６５】
その後、エッチングされずに残った触媒層１０６に含まれる触媒を核として凹部１０２ｂ内にカーボンナノチューブを成長させて、第２の導電層１０７を形成する。これにより、図１３に示す半導体装置を作製することができる。
【００６６】
このように本実施形態では、上記第１の実施形態と同じく信頼性に優れた半導体装置を提供することができるだけでなく、縦方向の配線としてもカーボンナノチューブを用いているのでさらに信頼性の高い半導体装置を提供することができる。
【００６７】
《第８の実施形態》
図１５に、第８の実施形態にかかる半導体装置の断面構造図を示す。図１６（ａ）〜（ｅ）に、第８の実施形態にかかる半導体装置の作製方法を示す。
【００６８】
本実施形態にかかる半導体装置は上記第７の実施形態にかかる半導体装置と略同一の構成を有しているが、本実施形態と上記第７の実施形態とでは半導体装置の製造方法が相異なる。以下では、上記第７の実施形態とは異なる箇所を主に示す。
【００６９】
本実施形態にかかる半導体装置は、以下に示す方法に従って作製される。具体的には、まず、導電層またはシリコン基板３０１に形成されたトランジスタの上に層間絶縁膜１０２を形成し、層間絶縁膜１０２の厚み方向に貫通するホール（例えば、コンタクトホールまたはビアホール）１０２ａを形成する。その後、指向性の高い成膜方法（例えば、スパッタ法またはＣＶＤ法）を用いて、ホール１０２ａ内にカーボンナノチューブのプラグを形成するために必要なチタン膜または窒化チタン膜７０３をホール１０２ａの底面に形成し、チタン膜または窒化チタン膜７０３の上に触媒層１０６を形成する。これにより、図１６（ａ）に示すように、ホール１０２ａの底面の上に、チタン膜または窒化チタン膜７０３と触媒層１０６とを積層させることができる。
【００７０】
次に、図１６（ｂ）に示すように、触媒層１０６の触媒を核としてホール１０２ａ内にカーボンナノチューブを成長させ、その後、所定の位置に開口１１１ａが形成されたレジスト１１１を層間絶縁膜１０２の上に形成し、レジスト１１１をマスクとして層間絶縁膜１０２をエッチングして層間絶縁膜１０２に凹部１０２ｂを形成する。
【００７１】
続いて、図１６（ｃ）に示すように、スパッタ法またはＣＶＤ法を用いて、チタン膜または窒化チタン膜７０３を凹部１０２ｂの底面および内壁面とレジスト１１１の上面および側面とに形成し、チタン膜または窒化チタン膜７０３の上に触媒層１０６を形成する。
【００７２】
続いて、図１６（ｄ）に示すように、異方性エッチング（例えば、アルゴンイオンを用いたスパッタリング）により、チタン膜または窒化チタン膜７０３および触媒層１０６のうち凹部１０２ｂの内壁面とレジスト１１１の側面とに設けられた部分のみが残存するように、チタン膜または窒化チタン膜７０３および触媒層１０６を除去する。
【００７３】
その後、図１６（ｅ）に示すようにレジスト１１１を除去する。その後、触媒層１０６内の触媒を核として凹部１０２ｂ内にカーボンナノチューブを成長させて第２の導電層１０７を形成する。これにより、図１５に示す半導体装置を作製することができる。
【００７４】
このように本実施形態では、上記第１の実施形態と同じく信頼性に優れた半導体装置を提供することができるだけでなく、縦方向の配線としてもカーボンナノチューブを用いているのでさらに信頼性の高い半導体装置を提供することができる。
【産業上の利用可能性】
【００７５】
本発明にかかる半導体装置およびその作製方法は、半導体装置の微細化に伴う金属配線の信頼性低下への対策としての優位性を有し、カーボンナノチューブを半導体装置のローカル配線およびグローバル配線等の横方向の配線等として有利である。
【図面の簡単な説明】
【００７６】
【図１】本発明の第１の実施形態にかかる半導体装置の断面図である。
【図２】（ａ）〜（ｆ）は、本発明の第１の実施形態にかかる半導体装置の作製方法を示すフロー図である。
【図３】本発明の第２の実施形態にかかる半導体装置の断面図である。
【図４】（ａ）および（ｂ）は、本発明の第２の実施形態にかかる半導体装置の作製方法を示すフロー図である。
【図５】本発明の第３の実施形態にかかる半導体装置の断面図である。
【図６】（ａ）〜（ｆ）は、本発明の第３の実施形態にかかる半導体装置の作製方法を示すフロー図である。
【図７】本発明の第４の実施形態にかかる半導体装置の断面図である。
【図８】（ａ）〜（ｄ）は、本発明の第４の実施形態にかかる半導体装置の作製方法を示すフロー図である。
【図９】本発明の第５の実施形態にかかる半導体装置の断面図である。
【図１０】（ａ）および（ｂ）は、本発明の第５の実施形態にかかる半導体装置の作製方法を示すフロー図である。
【図１１】本発明の第６の実施形態にかかる半導体装置の断面図である。
【図１２】（ａ）〜（ｄ）は、本発明の第６の実施形態にかかる半導体装置の作製方法を示すフロー図である。
【図１３】本発明の第７の実施形態にかかる半導体装置の断面図である。
【図１４】（ａ）〜（ｇ）は、本発明の第７の実施形態にかかる半導体装置の作製方法を示すフロー図である。
【図１５】本発明の第８の実施形態にかかる半導体装置の断面図である。
【図１６】（ａ）〜（ｅ）は、本発明の第８の実施形態にかかる半導体装置の作製方法を示すフロー図である。
【図１７】従来の半導体装置の一例を示す断面図である。
【図１８】従来の半導体装置の別の一例を示す断面図である。
【符号の説明】
【００７７】
１０１ シリコン基板（第１の導電層）
１０２ 層間絶縁膜
１０２ａ ホール
１０２ｂ 凹部
１０３ バリア膜
１０４ 導電体
１０５ タングステンプラグ（プラグ）
１０６ 触媒層
１０７ 第２の導電層
３０１ 導電層またはシリコン基板（第１の導電層）
３０２ 層間絶縁膜
３０３ エッチングストップ層
３０４ 層間絶縁膜
４０１ 第１層間絶縁膜
４０２ 第２層間絶縁膜
５０２ 空洞部
【技術分野】
【０００１】
本発明は、半導体装置の微細化に伴って金属配線の信頼性が低下するという課題に対する対策として、カーボンナノチューブを半導体装置のローカル配線およびグローバル配線等の横方向（半導体基板に対して平行な方向）の配線に用いることに関わる。
【背景技術】
【０００２】
半導体装置では、従来、配線として銅およびアルミニウムなどの金属を用いており、また、近年では、半導体装置の高性能且つ微細化が要求されている。しかし、半導体装置を高性能且つ微細化とすると、配線において金属特有の結晶の存在または散乱電子の影響などにより抵抗が上昇し、電流密度が稼げないという半導体装置の信頼性および性能上の課題が存在する。
【０００３】
ところで、カーボンナノチューブは、グラファイトのシートを巻いて筒状にしたものであるが、最大電流密度が１平方センチメートルあたり１００万アンペアであり、銅線の１０００倍以上の電流密度に断線することなく耐えることが可能である。
【０００４】
このようなカーボンナノチューブの電気的特長を生かした配線構造が提案されている。例えば、図１７に示す半導体装置では、半導体基板９０１の上に層間絶縁膜９０２および金属電極９０３が順に設けられており、カーボンナノチューブ９０４が層間絶縁膜９０２を厚み方向に貫通して半導体基板９０１と金属電極９０３とを接続している。カーボンナノチューブ９０４は、下面に設けられた触媒９０５を核として半導体基板９０１に対して垂直方向に成長したものであり、ビア配線などに用いられている。なお、触媒９０５の下には、チタン膜または窒化チタン膜９０６が設けられている（特許文献１）。
【０００５】
また、半導体装置における配線の高信頼性を実現させるために、図１８に示すように、ビア配線にカーボンナノチューブ９１５を用い、ローカル配線およびグローバル配線にはカーボンナノチューブ９１３の電気的特性を生かした配線構造が提案されている。このような配線構造では、カーボンナノチューブ９１３を半導体基板に対して平行に配線するために、金属ブロック９１４を用いたローカル配線およびグローバル配線が提案されている。なお、このカーボンナノチューブ９１３, ９１５は、それぞれ、特許文献１と同じく、触媒９１２，９１６を核として成長したものである（非特許文献１および２）。
【特許文献１】特開２００５−１０９０４６５号公報
【非特許文献１】International Interconnect Technology Conference 2005,「 Low-resistance Multi-Walled Carbon Nanotube Via With Parallel Channel Conduction of Inner Shells 」
【非特許文献２】Japanese Journal of Applied Physics，Vol.41(2002)，pp.4370-4374，「 New Prospects for Microelectronics: Carbon Nanotubes 」
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、図１７に示す配線構造（特許文献１）では、縦方向（半導体基板に対して垂直な方向）の配線にはカーボンナノチューブ９０４を使用しているが、ローカル配線およびグローバル配線等の横方向の配線（金属電極９０３）には銅若しくはアルミニウムなどの金属を用いている。よって、半導体装置の使用中に、金属電極９０３中にボイド等が発生し、半導体装置の信頼性が低下する虞がある。
【０００７】
また、図１８に示す配線構造（非特許文献１および２）では、カーボンナノチューブを横方向に成長させるために、チタン若しくは窒化チタンが表面に存在する金属ブロック９１４を形成する必要がある。この金属ブロック９１４は、層間絶縁膜９１１にホール若しくは溝を形成し、そのホール若しくは溝に金属ブロック９１４を形成するための金属を埋め込み、埋め込まれた金属をCMP（Chemical Mechanical Polishing）により平坦化することにより、形成される。このように金属ブロックを形成する為の工程が新たに発生するので、工程数が多く非常に高価である。
【０００８】
本発明は、かかる点に鑑みてなされたものであり、その目的は、工程数を増やすことなく安価にカーボンナノチューブからなる横方向の配線を提供することである。
【課題を解決するための手段】
【０００９】
本発明にかかる半導体装置では、タングステンプラグのバリアとして利用されているチタンまたは窒化チタンを核として、カーボンナノチューブを成長させている。
【発明の効果】
【００１０】
本発明によれば、工程数を増やすことなく安価にカーボンナノチューブからなる横方向の配線を提供することができる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施形態を図面に基づいて詳細に説明する。
【００１２】
《第１の実施形態》
図１に、第１の実施形態にかかる半導体装置の断面構造図を示す。図２（ａ）〜（ｆ）に、第１の実施形態にかかる半導体装置の作製方法を示す。
【００１３】
本実施形態にかかる半導体装置は、以下に示す方法に従って作製される。具体的には、まず、図２（ａ）に示すように、シリコン基板（第１の導電層）１０１に形成されたトランジスタ等（たとえばコバルトまたはニッケルを用いたシリサイド層など）の上に、層間絶縁膜（絶縁層）１０２を形成する。
【００１４】
次に、図２（ｂ）に示すように、層間絶縁膜１０２の膜厚方向に貫通するようにホール（貫通孔，例えばコンタクトホール）１０２ａを形成する。ホール１０２ａは、シリコン基板１０１に形成されたトランジスタに達するように貫通していることが好ましく、その深さは、５０ｎｍ以上３００ｎｍ以下であることが好ましい。
【００１５】
続いて、図２（ｃ）に示すように、ホール１０２ａ内に導電体１０４を形成する。具体的には、ホール１０２ａの下面および側面を覆うようにバリア膜（例えば、チタン層または窒化チタン層）１０３を形成し、バリア膜１０３をバリアとしてタングステンプラグ（プラグ）１０５を形成する。
【００１６】
続いて、図２（ｄ）に示すように、所定の位置に開口１１１ａが形成されたレジスト１１１を層間絶縁膜１０２の上に設ける。
【００１７】
続いて、図２（ｅ）に示すように、レジスト１１１をマスクとしてエッチングし、深さが５０ｎｍ以上３００ｎｍ以下の凹部１０２ｂを層間絶縁膜１０２に形成する。ここで、図２（ｄ）に示す工程においてレジスト１１１を所望の位置に精度良く形成することができるので、エッチングを行ってもタングステンが露出することを抑制することができる。
【００１８】
続いて、レジスト１１１を除去した後、図２（ｆ）に示すように凹部１０２ｂの内壁面に触媒層（たとえばコバルト層またはニッケル層など）１０６を形成する。
【００１９】
その後、触媒層１０６を核としてカーボンナノチューブを成長させる。これにより、凹部１０２ｂ内に第２の導電層１０７を形成することができる。このようにして、図１に示す半導体装置を作製することができる。
【００２０】
このように本実施形態にかかる半導体装置では、シリコン基板１０１の上に層間絶縁膜１０２が設けられている。層間絶縁膜１０２には、導電体１０４が膜厚方向に貫通するように形成されている。導電体１０４よりも内側では、層間絶縁膜１０２の上に第２の導電層１０７が設けられており、導電体１０４と第２の導電層１０７との間には触媒層１０６が設けられている。導電体１０４は、シリコン基板１０１に電気的に接続されているとともに、触媒層１０６を介して第２の導電層１０７に電気的に接続されている。
【００２１】
以上説明したように本実施形態では、第２の導電層１０７としてカーボンナノチューブを用いているので、第２の導電層として銅またはアルミ等の金属を用いる場合に比べて信頼性の高い配線構造を提供することができる。具体的には、ローカル配線およびグローバル配線等の横方向の配線の信頼性を向上させることができる。その結果、半導体装置の信頼性を向上させることができる。
【００２２】
《第２の実施形態》
図３に、第２の実施形態にかかる半導体装置の断面構造図を示す。図４（ａ）および（ｂ）に、第２の実施形態にかかる半導体装置の作製方法を示す。
【００２３】
本実施形態にかかる半導体装置は、上記第１の実施形態にかかる半導体装置とは異なり、シリコン基板の代わりに層間絶縁膜２０１を備えており、層間絶縁膜２０１の上には配線層２０２が設けられており、配線層２０２の上には導電体１０４が設けられている。以下では、上記第１の実施形態とは異なる箇所を主に示す。
【００２４】
本実施形態にかかる半導体装置は、以下に示す方法に従って作製される。具体的には、まず、図４（ａ）に示すように、層間絶縁膜２０１の上に配線層２０２を形成し、配線層２０２の上に層間絶縁膜１０２を形成する。配線層２０２としては、アルミまたは銅からなる配線層を用いることが好ましい。
【００２５】
次に、図４（ｂ）に示すように、層間絶縁膜１０２の厚み方向に貫通するホール（例えばビアホール）１０２ａを形成する。このとき、配線層２０２に達するようにホール１０２ａを形成することが好ましい。その後は、上記第１の実施形態における図２（ｃ）〜図２（ｆ）に記載の工程を行う。これにより、図３に示す半導体装置を作製することができる。
【００２６】
このように本実施形態にかかる半導体装置では、上記第１の実施形態と異なり層間絶縁膜２０１の上に配線層２０２が設けられているが、横方向の配線はカーボンナノチューブからなっている。よって、上記第１の実施形態において説明したように、信頼性に優れた配線構造を提供することができる。
【００２７】
《第３の実施形態》
図５に、第３の実施形態にかかる半導体装置の断面構造図を示す。図６（ａ）〜（ｆ）に、第３の実施形態にかかる半導体装置の作成方法を示す。
【００２８】
本実施形態にかかる半導体装置は、絶縁層と第２の導電層との間にエッチングストップ層を備えている。以下では、上記第１の実施形態とは異なる箇所を主に示す。
【００２９】
本実施形態にかかる半導体装置は、以下に示す方法に従って作製される。具体的には、まず、図６（ａ）に示すように、導電層またはシリコン基板（第１の導電層）３０１の上に形成されたトランジスタの上に、層間絶縁膜３０２を設ける。
【００３０】
次に、図６（ｂ）に示すように、層間絶縁膜３０２の上に、エッチングストップ層３０３を設ける。エッチングストップ層３０３は、層間絶縁膜３０２に比べてエッチングレートが遅い層であればよく、層間絶縁膜３０２に比べてエッチングレートが遅い層間絶縁膜であってもよい。また、このようにエッチングストップ層３０３を設けることにより、後述のエッチング工程においてエッチングストップ層３０３よりも下の層がエッチングされることを防止することができる。
【００３１】
続いて、図６（ｃ）に示すように、エッチングストップ層３０３の上に層間絶縁膜３０４を設け、層間絶縁膜３０２，３０４およびエッチングストップ層３０３を厚み方向に貫通するようにホール（例えば、ビアホール）１０２ａを形成する。このとき、層間絶縁膜３０４としては、層間絶縁膜３０２と同一の材質からなってもよいし、層間絶縁膜３０２とは相異なる材質からなっても良い。
【００３２】
続いて、図６（ｄ）に示すように、ホール１０２ａにバリア膜１０３およびタングステンプラグ１０５を順に形成して導電体１０４を形成し、所定の位置に開口１１１ａが形成されたレジスト１１１を設ける。
【００３３】
続いて、レジスト１１１をマスクとしてエッチングを行って図６（ｅ）に示す凹部１０２ｂを形成する。本実施形態では、層間絶縁膜３０２と層間絶縁膜３０４との間にエッチングストップ層３０３が設けられているので、図６（ｅ）に示すように層間絶縁膜３０４はエッチングされるが層間絶縁膜３０２はエッチングされない。エッチングが終了すれば、レジスト１１１を除去する。
【００３４】
その後、図６（ｆ）に示すように凹部１０２ｂの内壁面に触媒層１０６を設け、その触媒層１０６に含まれた触媒を核としてカーボンナノチューブを成長させることにより第２の導電層１０７を形成する。これにより、図５に示す半導体装置を作製することができる。
【００３５】
このように本実施形態にかかる半導体装置では、上記第１の実施形態と同じく信頼性の高い配線構造を提供できるだけでなく、エッチングストップ層３０３が設けられているので凹部１０２ｂの深さ（第２の導電層１０７の厚み）を制御することができる。
【００３６】
《第４の実施形態》
図７に、第４の実施形態にかかる半導体装置の断面構造図を示す。図８（ａ）〜（ｄ）に、第４の実施形態にかかる半導体装置の作製方法を示す。
【００３７】
本実施形態にかかる半導体装置は、上記第１の実施形態とは異なり、エッチングレートが互いに異なる２層の絶縁層を備えている。以下では、上記第１の実施形態とは異なる箇所を主に示す。
【００３８】
本実施形態にかかる半導体装置は、以下に示す方法に従って作製される。具体的には、まず、図８（ａ）に示すように導電層またはシリコン基板３０１の上に形成されたトランジスタの上に第１層間絶縁膜４０１および第２層間絶縁膜４０２を順に設け、第１および第２層間絶縁膜４０１，４０２を厚み方向に貫通するようにホール（例えば、コンタクトホールまたはビアホール）１０２ａを形成する。ここで、第１層間絶縁膜（第１絶縁層）４０１は第２層間絶縁膜（第２絶縁層）４０２に比べてエッチングレートが遅いので、第１層間絶縁膜４０１が上記第３の実施形態におけるエッチングストップ層として機能する。
【００３９】
次に、図８（ｂ）に示すように、ホール１０２ａ内にバリア膜１０３およびタングステンプラグ１０５を順に形成して導電体１０４を形成し、その後、所定の位置に開口１１１ａが形成されたレジスト１１１を設ける。
【００４０】
続いて、レジスト１１１をマスクとしてエッチングを行って図８（ｃ）に示す凹部１０２ｂを形成する。本実施形態では第２層間絶縁膜４０２の下に第１層間絶縁膜４０１が設けられているので、図８（ｃ）に示すように第２層間絶縁膜４０２のみが除去され第１層間絶縁膜４０１の上面が露出する。エッチングが終了すれば、レジスト１１１を除去する。
【００４１】
その後、図８（ｄ）に示すように凹部１０２ｂの内壁面に触媒層１０６を設け、その触媒層１０６に含まれた触媒を核としてカーボンナノチューブを成長させることにより第２の導電層１０７を形成する。これにより、図７に示す半導体装置を作製することができる。
【００４２】
このように本実施形態にかかる半導体装置では、上記第１の実施形態と同じく信頼性の高い配線構造を提供できるだけでなく、エッチングレートの遅い層間絶縁膜の上にエッチングレートの速い層間絶縁膜が設けられているので凹部１０２ｂの深さ（第２の導電層１０７の厚み）を制御することができる。これにより、タングステンプラグ１０５がバリア膜１０３とともにホール１０２ａの側面から剥離することを防止可能なプロセスを提供することができる。
【００４３】
《第５の実施形態》
図９に、第５の実施形態にかかる半導体装置の断面構造図を示す。図１０（ａ）および（ｂ）に、第５の実施形態にかかる半導体装置の作製方法を示す。
【００４４】
本実施形態では、上記第１の実施形態とは異なり、導電層またはシリコン基板３０１と第２の導電層１０７との間には絶縁層ではなく空洞部５０２が設けられている。以下では、上記第１の実施形態とは異なる箇所を主に示す。
【００４５】
本実施形態にかかる半導体装置は、以下に示す方法に従って作製される。具体的には、まず、図１０（ａ）に示すように、導電層またはシリコン基板３０１の上に形成されたトランジスタの上に層間絶縁膜１０２を設け、層間絶縁膜１０２を厚み方向に貫通するようにホール（例えば、コンタクトホールまたはビアホール）１０２ａを形成する。
【００４６】
次に、ホール１０２ａ内に導電体１０４を設け、エッチングにより層間絶縁膜１０２に凹部１０２ｂを形成したのち、凹部１０２ｂの側面に触媒層１０６を設け、触媒層１０６の触媒を核としてカーボンナノチューブを成長させて第２の導電層１０７を形成する（図１０（ｂ））。
【００４７】
その後、エッチングにより層間絶縁膜１０２を除去する。これにより、導電層またはシリコン基板３０１と第２の導電層１０７との間には空洞部５０２が形成され、図９に示す半導体装置を形成することができる。
【００４８】
このように本実施形態にかかる半導体装置では、上記第１の実施形態に記載のように信頼性の高い配線構造を提供できるだけでなく、空洞部５０２を有しているので配線間容量を低減可能な半導体装置を提供することができる。
【００４９】
《第６の実施形態》
図１１に、第６の実施形態にかかる半導体装置の断面構造図を示す。図１２（ａ）〜（ｄ）に、第６の実施形態にかかる半導体装置の作製方法を示す。
【００５０】
本実施形態では、上記第１の実施形態とは異なり、導電体１０４のバリア膜１０３の外側に触媒層１０６が設けられている。以下では、上記第１の実施形態とは異なる箇所を主に示す。
【００５１】
本実施形態にかかる半導体装置は、以下に示す方法に従って作製される。具体的には、まず、図１２（ａ）に示すように、導電層またはシリコン基板３０１の上に形成されたトランジスタの上に層間絶縁膜１０２を形成し、層間絶縁膜１０２に厚み方向に貫通するホール（例えば、コンタクトホールまたはビアホール）１０２ａを形成する。
【００５２】
次に、図１２（ｂ）に示すように、ホール１０２ａの内壁面および底面に触媒層１０６を形成する。
【００５３】
続いて、図１２（ｃ）に示すように、触媒層１０６の上にバリア膜１０３およびタングステンプラグ１０５を順に形成して導電体１０４を形成する。
【００５４】
続いて、所定の位置に開口１１１ａが形成されたレジスト１１１を層間絶縁膜１０２の上に設けた後、レジスト１１１をマスクとして層間絶縁膜１０２をエッチングする。このとき、触媒層１０６の側面のうち上側部分が露出するように、層間絶縁膜１０２がエッチングされる。このエッチングにより、図１２（ｄ）に示すように、層間絶縁膜１０２には凹部１０２ｂが形成されるが、触媒層１０６のうちエッチングにより露出した部分がその凹部１０２ｂの側面となる。エッチングが終了すると、レジスト１１１を除去する。
【００５５】
その後、触媒層１０６のうちエッチングにより露出した部分に含まれる触媒を核としてカーボンナノチューブを成長させて、第２の導電層１０７を形成する。これにより、図１１に示す半導体装置を作製することができる。
【００５６】
このように本実施形態では、上記第１の実施形態と同じく信頼性の高い半導体装置を提供できるだけでなく、導電体１０４を形成する前に触媒層１０６を形成するので簡略化した半導体装置の製造プロセスを提供することができる。
【００５７】
《第７の実施形態》
図１３に、第７の実施形態にかかる半導体装置の断面構造図を示す。図１４（ａ）〜（ｇ）に、第７の実施形態にかかる半導体装置の作製方法を示す。
【００５８】
本実施形態では、上記第１の実施形態などとは異なり、プラグ７０５はタングステン製ではなくカーボンナノチューブ製である。以下では、上記第１の実施形態とは異なる箇所を主に示す。
【００５９】
本実施形態にかかる半導体装置は、以下に示す方法に従って作製される。具体的には、まず、図１４（ａ）に示すように、導電層またはシリコン基板３０１上に形成されたトランジスタの上に層間絶縁膜１０２を形成し、層間絶縁膜１０２の厚み方向に貫通するホール（例えば、コンタクトホールまたはビアホール）１０２ａを形成する。
【００６０】
次に、指向性の高い成膜方法を用いて、ホール１０２ａ内にカーボンナノチューブのプラグを形成するために必要なチタン膜または窒化チタン膜７０３をホール１０２ａの底面に形成する。指向性の高い成膜方法としては、例えば、スパッタ法またはＣＶＤ（Chemical Vapor Deposition）法を挙げることができる。このように指向性の高い成膜方法を用いてチタン膜または窒化チタン膜７０３をホール１０２ａの底面に形成するので、ホール１０２ａの側面にはチタン膜または窒化チタン膜７０３が形成されることを抑制することができる。その後、チタン膜または窒化チタン膜７０３の上に触媒層１０６を形成する。これにより、図１４（ｂ）に示すように、ホール１０２ａの底面の上に、チタン膜または窒化チタン膜７０３と触媒層１０６とを積層させることができる。
【００６１】
続いて、触媒層１０６の触媒を核としてホール１０２ａ内にカーボンナノチューブを成長させて、第２の導電層１０７を形成する。これにより、図１４（ｃ）に示すようにカーボンナノチューブからなるプラグ７０５を触媒層１０６の上に形成することができる。
【００６２】
続いて、図１４（ｄ）に示すように、所定の位置に開口１１１ａが形成されたレジスト１１１を層間絶縁膜１０２の上に設けた後、レジスト１１１をマスクとして層間絶縁膜１０２をエッチングする。これにより、図１４（ｅ）に示すように、層間絶縁膜１０２に凹部１０２ｂが形成され、エッチングが終了すればレジスト１１１を除去する。
【００６３】
続いて、図１４（ｆ）に示すように、スパッタ法またはＣＶＤ法を用いて凹部１０２ｂの底面および側面と層間絶縁膜１０２の上面にチタン膜または窒化チタン膜７０３を形成し、チタン膜または窒化チタン膜７０３の上に触媒層１０６を形成する。
【００６４】
その後、図１４（ｇ）に示すように、異方性エッチング（例えば、アルゴンイオンを用いたスパッタリング）により、チタン膜または窒化チタン膜７０３および触媒層１０６のうち凹部１０２ｂの側面の上に設けられた部分のみが残存するように、チタン膜または窒化チタン膜７０３および触媒層１０６を除去する。一般にエッチング法を用いて凹部を形成すると形成された凹部はテーパー状となるので、凹部１０２ｂの底面の上に設けられたチタン膜または窒化チタン膜７０３および触媒層１０６はエッチングされるが、凹部１０２ｂの側面の上に設けられたチタン膜または窒化チタン膜７０３および触媒層１０６はエッチングされずに残る。
【００６５】
その後、エッチングされずに残った触媒層１０６に含まれる触媒を核として凹部１０２ｂ内にカーボンナノチューブを成長させて、第２の導電層１０７を形成する。これにより、図１３に示す半導体装置を作製することができる。
【００６６】
このように本実施形態では、上記第１の実施形態と同じく信頼性に優れた半導体装置を提供することができるだけでなく、縦方向の配線としてもカーボンナノチューブを用いているのでさらに信頼性の高い半導体装置を提供することができる。
【００６７】
《第８の実施形態》
図１５に、第８の実施形態にかかる半導体装置の断面構造図を示す。図１６（ａ）〜（ｅ）に、第８の実施形態にかかる半導体装置の作製方法を示す。
【００６８】
本実施形態にかかる半導体装置は上記第７の実施形態にかかる半導体装置と略同一の構成を有しているが、本実施形態と上記第７の実施形態とでは半導体装置の製造方法が相異なる。以下では、上記第７の実施形態とは異なる箇所を主に示す。
【００６９】
本実施形態にかかる半導体装置は、以下に示す方法に従って作製される。具体的には、まず、導電層またはシリコン基板３０１に形成されたトランジスタの上に層間絶縁膜１０２を形成し、層間絶縁膜１０２の厚み方向に貫通するホール（例えば、コンタクトホールまたはビアホール）１０２ａを形成する。その後、指向性の高い成膜方法（例えば、スパッタ法またはＣＶＤ法）を用いて、ホール１０２ａ内にカーボンナノチューブのプラグを形成するために必要なチタン膜または窒化チタン膜７０３をホール１０２ａの底面に形成し、チタン膜または窒化チタン膜７０３の上に触媒層１０６を形成する。これにより、図１６（ａ）に示すように、ホール１０２ａの底面の上に、チタン膜または窒化チタン膜７０３と触媒層１０６とを積層させることができる。
【００７０】
次に、図１６（ｂ）に示すように、触媒層１０６の触媒を核としてホール１０２ａ内にカーボンナノチューブを成長させ、その後、所定の位置に開口１１１ａが形成されたレジスト１１１を層間絶縁膜１０２の上に形成し、レジスト１１１をマスクとして層間絶縁膜１０２をエッチングして層間絶縁膜１０２に凹部１０２ｂを形成する。
【００７１】
続いて、図１６（ｃ）に示すように、スパッタ法またはＣＶＤ法を用いて、チタン膜または窒化チタン膜７０３を凹部１０２ｂの底面および内壁面とレジスト１１１の上面および側面とに形成し、チタン膜または窒化チタン膜７０３の上に触媒層１０６を形成する。
【００７２】
続いて、図１６（ｄ）に示すように、異方性エッチング（例えば、アルゴンイオンを用いたスパッタリング）により、チタン膜または窒化チタン膜７０３および触媒層１０６のうち凹部１０２ｂの内壁面とレジスト１１１の側面とに設けられた部分のみが残存するように、チタン膜または窒化チタン膜７０３および触媒層１０６を除去する。
【００７３】
その後、図１６（ｅ）に示すようにレジスト１１１を除去する。その後、触媒層１０６内の触媒を核として凹部１０２ｂ内にカーボンナノチューブを成長させて第２の導電層１０７を形成する。これにより、図１５に示す半導体装置を作製することができる。
【００７４】
このように本実施形態では、上記第１の実施形態と同じく信頼性に優れた半導体装置を提供することができるだけでなく、縦方向の配線としてもカーボンナノチューブを用いているのでさらに信頼性の高い半導体装置を提供することができる。
【産業上の利用可能性】
【００７５】
本発明にかかる半導体装置およびその作製方法は、半導体装置の微細化に伴う金属配線の信頼性低下への対策としての優位性を有し、カーボンナノチューブを半導体装置のローカル配線およびグローバル配線等の横方向の配線等として有利である。
【図面の簡単な説明】
【００７６】
【図１】本発明の第１の実施形態にかかる半導体装置の断面図である。
【図２】（ａ）〜（ｆ）は、本発明の第１の実施形態にかかる半導体装置の作製方法を示すフロー図である。
【図３】本発明の第２の実施形態にかかる半導体装置の断面図である。
【図４】（ａ）および（ｂ）は、本発明の第２の実施形態にかかる半導体装置の作製方法を示すフロー図である。
【図５】本発明の第３の実施形態にかかる半導体装置の断面図である。
【図６】（ａ）〜（ｆ）は、本発明の第３の実施形態にかかる半導体装置の作製方法を示すフロー図である。
【図７】本発明の第４の実施形態にかかる半導体装置の断面図である。
【図８】（ａ）〜（ｄ）は、本発明の第４の実施形態にかかる半導体装置の作製方法を示すフロー図である。
【図９】本発明の第５の実施形態にかかる半導体装置の断面図である。
【図１０】（ａ）および（ｂ）は、本発明の第５の実施形態にかかる半導体装置の作製方法を示すフロー図である。
【図１１】本発明の第６の実施形態にかかる半導体装置の断面図である。
【図１２】（ａ）〜（ｄ）は、本発明の第６の実施形態にかかる半導体装置の作製方法を示すフロー図である。
【図１３】本発明の第７の実施形態にかかる半導体装置の断面図である。
【図１４】（ａ）〜（ｇ）は、本発明の第７の実施形態にかかる半導体装置の作製方法を示すフロー図である。
【図１５】本発明の第８の実施形態にかかる半導体装置の断面図である。
【図１６】（ａ）〜（ｅ）は、本発明の第８の実施形態にかかる半導体装置の作製方法を示すフロー図である。
【図１７】従来の半導体装置の一例を示す断面図である。
【図１８】従来の半導体装置の別の一例を示す断面図である。
【符号の説明】
【００７７】
１０１ シリコン基板（第１の導電層）
１０２ 層間絶縁膜
１０２ａ ホール
１０２ｂ 凹部
１０３ バリア膜
１０４ 導電体
１０５ タングステンプラグ（プラグ）
１０６ 触媒層
１０７ 第２の導電層
３０１ 導電層またはシリコン基板（第１の導電層）
３０２ 層間絶縁膜
３０３ エッチングストップ層
３０４ 層間絶縁膜
４０１ 第１層間絶縁膜
４０２ 第２層間絶縁膜
５０２ 空洞部
【特許請求の範囲】
【請求項１】
半導体材料または導電材料を含む第１の導電層とは間隔を開けて前記第１の導電層と略平行に配置され、カーボンナノチューブからなる第２の導電層と、
前記第２の導電層の側面に設けられ、前記カーボンナノチューブを形成するための触媒を含む触媒層と、
前記第１の導電層に対して垂直に配置され、前記第１の導電層に電気的に接続されているとともに前記触媒層を介して前記第２の導電層に電気的に接続されている導電体と
を備えている、半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記第１の導電層と前記第２の導電層との間には、絶縁層が設けられている、半導体装置。
【請求項３】
請求項２に記載の半導体装置において、
前記絶縁層は、前記導電体に対して前記第２の導電層とは反対側にも設けられており、
前記導電体に対して前記第２の導電層とは反対側では、第１絶縁層の上に、前記第１絶縁層よりもエッチングレートの速い第２絶縁層が設けられており、
前記第２の導電層は、前記第１絶縁層の上に設けられている、半導体装置。
【請求項４】
請求項１に記載の半導体装置において、
前記第１の導電層と前記第２の導電層との間には、空洞部が設けられている、半導体装置。
【請求項５】
請求項１から４の何れか１つに記載の半導体装置において、
前記導電体は、前記第２の導電層に対して垂直に延びるプラグと、前記プラグの側面の少なくとも一部分と下面とを覆うバリア膜とを有し、
前記プラグは、タングステンからなり、
前記バリア膜は、チタン膜または窒化チタン膜である、半導体装置。
【請求項６】
請求項１から５の何れか１つに記載の半導体装置において、
前記導電体は、カーボンナノチューブからなる、半導体装置。
【請求項７】
請求項１から６の何れか１つに記載の半導体装置において、
前記触媒層の前記触媒は、コバルトまたはニッケルである、半導体装置。
【請求項８】
半導体材料または導電材料を含む第１の導電層の上に絶縁層を設ける工程と、
前記絶縁層を厚み方向に貫通する貫通孔を形成する工程と、
前記貫通孔内に導電体を形成する工程と、
前記導電体の側面のうち上側部分が露出するように前記絶縁層の上側部分を除去して、前記絶縁層に凹部を形成するエッチング工程と、
前記エッチング工程において露出した前記凹部の内壁面にカーボンナノチューブを成長させるための触媒を設ける工程と、
前記凹部内で前記カーボンナノチューブを成長させて、前記絶縁層の上に第２の導電層を形成する工程とを備えている、半導体装置の製造方法。
【請求項９】
半導体材料または導電材料を含む第１の導電層の上に絶縁層を設ける工程と、
前記絶縁層を厚み方向に貫通する貫通孔を形成する工程と、
前記貫通孔の少なくとも側面にカーボンナノチューブを成長させるための触媒層を設ける工程と、
前記触媒層に接するように前記貫通孔内に導電体を形成する工程と、
前記触媒層の上側部分が露出するように前記絶縁層の上側部分を除去して、前記絶縁層に凹部を形成するエッチング工程と、
前記凹部内でカーボンナノチューブを成長させて、前記絶縁層の上に第２の導電層を形成する工程とを備えている、半導体装置の製造方法。
【請求項１０】
請求項８または９に記載の半導体装置の製造方法において、
前記絶縁層を設ける工程では、前記第１の導電層の上に第１絶縁層を設け、前記第１絶縁層の上に第１絶縁層よりもエッチングレートの速い第２絶縁層を設け、
前記エッチング工程では、前記導電体の側面のうち前記上側部分が露出するように前記第２絶縁層を除去する、半導体装置の製造方法。
【請求項１１】
請求項８から１０の何れか１つに記載の半導体装置の製造方法において、
前記触媒層として、コバルト層またはニッケル層を用いる、半導体装置の製造方法。
【請求項１】
半導体材料または導電材料を含む第１の導電層とは間隔を開けて前記第１の導電層と略平行に配置され、カーボンナノチューブからなる第２の導電層と、
前記第２の導電層の側面に設けられ、前記カーボンナノチューブを形成するための触媒を含む触媒層と、
前記第１の導電層に対して垂直に配置され、前記第１の導電層に電気的に接続されているとともに前記触媒層を介して前記第２の導電層に電気的に接続されている導電体と
を備えている、半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記第１の導電層と前記第２の導電層との間には、絶縁層が設けられている、半導体装置。
【請求項３】
請求項２に記載の半導体装置において、
前記絶縁層は、前記導電体に対して前記第２の導電層とは反対側にも設けられており、
前記導電体に対して前記第２の導電層とは反対側では、第１絶縁層の上に、前記第１絶縁層よりもエッチングレートの速い第２絶縁層が設けられており、
前記第２の導電層は、前記第１絶縁層の上に設けられている、半導体装置。
【請求項４】
請求項１に記載の半導体装置において、
前記第１の導電層と前記第２の導電層との間には、空洞部が設けられている、半導体装置。
【請求項５】
請求項１から４の何れか１つに記載の半導体装置において、
前記導電体は、前記第２の導電層に対して垂直に延びるプラグと、前記プラグの側面の少なくとも一部分と下面とを覆うバリア膜とを有し、
前記プラグは、タングステンからなり、
前記バリア膜は、チタン膜または窒化チタン膜である、半導体装置。
【請求項６】
請求項１から５の何れか１つに記載の半導体装置において、
前記導電体は、カーボンナノチューブからなる、半導体装置。
【請求項７】
請求項１から６の何れか１つに記載の半導体装置において、
前記触媒層の前記触媒は、コバルトまたはニッケルである、半導体装置。
【請求項８】
半導体材料または導電材料を含む第１の導電層の上に絶縁層を設ける工程と、
前記絶縁層を厚み方向に貫通する貫通孔を形成する工程と、
前記貫通孔内に導電体を形成する工程と、
前記導電体の側面のうち上側部分が露出するように前記絶縁層の上側部分を除去して、前記絶縁層に凹部を形成するエッチング工程と、
前記エッチング工程において露出した前記凹部の内壁面にカーボンナノチューブを成長させるための触媒を設ける工程と、
前記凹部内で前記カーボンナノチューブを成長させて、前記絶縁層の上に第２の導電層を形成する工程とを備えている、半導体装置の製造方法。
【請求項９】
半導体材料または導電材料を含む第１の導電層の上に絶縁層を設ける工程と、
前記絶縁層を厚み方向に貫通する貫通孔を形成する工程と、
前記貫通孔の少なくとも側面にカーボンナノチューブを成長させるための触媒層を設ける工程と、
前記触媒層に接するように前記貫通孔内に導電体を形成する工程と、
前記触媒層の上側部分が露出するように前記絶縁層の上側部分を除去して、前記絶縁層に凹部を形成するエッチング工程と、
前記凹部内でカーボンナノチューブを成長させて、前記絶縁層の上に第２の導電層を形成する工程とを備えている、半導体装置の製造方法。
【請求項１０】
請求項８または９に記載の半導体装置の製造方法において、
前記絶縁層を設ける工程では、前記第１の導電層の上に第１絶縁層を設け、前記第１絶縁層の上に第１絶縁層よりもエッチングレートの速い第２絶縁層を設け、
前記エッチング工程では、前記導電体の側面のうち前記上側部分が露出するように前記第２絶縁層を除去する、半導体装置の製造方法。
【請求項１１】
請求項８から１０の何れか１つに記載の半導体装置の製造方法において、
前記触媒層として、コバルト層またはニッケル層を用いる、半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【公開番号】特開２００９−１１１２３１（Ｐ２００９−１１１２３１Ａ）
【公開日】平成２１年５月２１日（２００９．５．２１）
【国際特許分類】
【出願番号】特願２００７−２８３１７２（Ｐ２００７−２８３１７２）
【出願日】平成１９年１０月３１日（２００７．１０．３１）
【国等の委託研究の成果に係る記載事項】（出願人による申告）国等の委託研究の成果に係る特許出願（平成１８年度独立行政法人新エネルギー・産業技術総合開発機構「次世代半導体材料・プロセス基盤（ＭＩＲＡＩ）プロジェクト」委託研究、産業技術力強化法第１９条の適用を受ける特許出願）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
【公開日】平成２１年５月２１日（２００９．５．２１）
【国際特許分類】
【出願日】平成１９年１０月３１日（２００７．１０．３１）
【国等の委託研究の成果に係る記載事項】（出願人による申告）国等の委託研究の成果に係る特許出願（平成１８年度独立行政法人新エネルギー・産業技術総合開発機構「次世代半導体材料・プロセス基盤（ＭＩＲＡＩ）プロジェクト」委託研究、産業技術力強化法第１９条の適用を受ける特許出願）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
[ Back to top ]