【課題】 半導体装置の銅配線の信頼性をＴＤＤＢ寿命とＥＭ寿命との双方に関して向上させる。
【解決手段】 半導体装置の配線層３０は、配線溝が形成された絶縁膜３２、３５と、配線溝の内面に形成されたバリアメタル層４１と、バリアメタル層４１を介して配線溝内に形成された銅配線膜４３とを有する。バリアメタル層４１は、配線溝の内壁面側から順に形成された第１乃至第３のバリアメタル膜４１−１、２、３を有する。第２のバリアメタル膜４１−２は、第３のバリアメタル膜４１−３側の表面部分において、クラスタイオン照射によって形成された、その他の部分より高い密度の緻密層４１−２ａを有する。第３のバリアメタル膜４１−３は、例えばルテニウム等、銅配線膜４３との密着性に優れた材料を有する。 （もっと読む）

【課題】高いアスペクト比で狭い幅の溝に、シリコン酸化膜を埋め込むことの可能な、スループットの高い半導体製造方法を提供する。
【解決手段】半導体装置の製造方法において、基板を処理室内へ搬入する工程と、炭素及び水素を含むシリコン化合物ガスを処理室内へ供給して、処理室内を第１の圧力の状態にする工程と、処理室内を前記第１の圧力にした状態において、処理室内へ供給されたシリコン化合物ガスに紫外光を照射して、基板上にシリコン酸化膜を形成する工程と、処理室内を前記第１の圧力よりも低い第２の圧力の状態にする減圧処理工程とを行う。これにより、高アスペクト比で狭い幅の溝内に、緻密なシリコン酸化膜を形成することができる。 （もっと読む）

【課題】半導体ウエハの裏面側を研削する工程において、主面側が汚染されることを抑制する。
【解決手段】裏面２ｂ側を研削する半導体ウエハ２０のスクライブ領域１ｂの交差部に、デバイス領域１ａに積層される配線層５を構成する絶縁層（第１絶縁層）３と同様に主面２ａ上に複数の絶縁層３を積層する。また、デバイス領域１ａに形成される複数の配線層５のうち最上層に配置される配線層（最上層配線層）５ｃに形成された配線（最上層配線）と同層に金属パターン１０を形成する。さらに、この最上層配線を覆う絶縁層（第２絶縁層）９を、金属パターン１０の上面にもこれを覆うように形成する。 （もっと読む）

【課題】低誘電率誘電体材料などからなる層間絶縁膜を用いた多層配線構造を有する半導体装置において、機械的ストレス又は熱的ストレスに起因する層間絶縁膜のクラック又は剥離等を確実に防止する。
【解決手段】半導体基板のチップ領域の外周部にシールリング４が設けられていると共に、当該チップ領域におけるシールリング４の近傍にチップ強度強化用構造体５が設けられている。チップ強度強化用構造体５は複数のダミー配線構造（例えばダミー配線構造５Ａ〜５Ｅ等）から構成されている。各ダミー配線構造５Ａ〜５Ｅ等はそれぞれ、最下層及び最上層の配線層のいずれか一方のみを含むか又はいずれも含まない２層以上の配線層に亘ってビア部を介して連続的に形成されている。 （もっと読む）

【課題】下地の性能を犠牲にすることなく、リフトオフ層が下地から剥離することを防止できるパターン形成方法、及び半導体装置の製造方法を提供すること。
【解決手段】本発明にかかるパターン形成方法は、基板上にカバー絶縁膜２２を形成し、第１のレジストパターン１０４をマスクとして、金属膜パターン形成領域を取り囲むようカバー絶縁膜２２に凹部１０３を形成する工程と、凹部１０３内に入り込むよう、カバー絶縁膜２２上にリフトオフ層となる第２のレジストパターン２５を形成する工程と、第２のレジストパターン２５をマスクとして、金属膜パターン形成領域のカバー絶縁膜２２に開口部を形成する工程と、第２のレジストパターン２５の上から基板表面に金属膜を成膜し、第２のレジストパターン２５とともに第２のレジストパターン２５上の金属膜を除去して金属膜パターンを形成する工程とを備えるものである。 （もっと読む）

【課題】開孔径が均一で開孔径の制御が容易な、微細化に適した開孔パターンを有するマスクを製造する。
【解決手段】第１及び第２のマスク層内に開孔を設ける。この後、第１のマスク層内の開孔の径よりも第２のマスク層内の開孔の径を、Ｘの量だけ大きくする。この後、第２のマスク層内の開孔内にマスク材料を形成することによって第２のマスク層内の開孔内に、Ｘの径の空洞部を形成する。この空洞部を開孔として有する第２のマスク層及びマスク材料を、マスクとして形成する。 （もっと読む）

【課題】約２．６以下の誘電率を有する超低誘電率材料およびその作製する方法を提供すること。
【解決手段】Ｓｉ原子、Ｃ原子、Ｏ原子およびＨ原子を含み、共有結合３次元ネットワーク構造を有し、２．６以下の誘電率を有する、熱的に安定な超低誘電率膜を提供する。この誘電率膜は、さらに、共有結合環状ネットワークを有することもできる。共有結合３次元ネットワーク構造は、Ｓｉ−Ｏ共有結合、Ｓｉ−Ｃ共有結合、Ｓｉ−Ｈ共有結合、Ｃ−Ｈ共有結合およびＣ−Ｃ共有結合を含み、必要ならＦおよびＮを含むこともできる。この膜では、必要ならＳｉ原子の一部をＧｅ原子で置換することもできる。この誘電率膜は、１．３マイクロメートル以下の厚さを有し、毎秒１０^−１０メートル以下の水中での亀裂成長速度を有する。さらに、ＢＥＯＬ絶縁体、キャップまたはハード・マスク層として本発明の誘電膜を含むバック・エンド・オブ・ライン（ＢＥＯＬ）相互接続構造も提供する。 （もっと読む）

【課題】タングステンに対する腐食抑制機能に優れ、かつ、レジスト膜等の除去性能にも優れたリソグラフィー用洗浄液、及びこのリソグラフィー用洗浄液を用いた配線形成方法を提供する。
【解決手段】本発明に係るリソグラフィー用洗浄液は、４級アンモニウム水酸化物と、水溶性有機溶剤と、水と、無機塩基と、下記一般式（１）で表される防食剤とを含有する。


（式中、Ｒ_１は炭素数１〜１７のアルキル基又はアリール基を示し、Ｒ_２は炭素数１〜１３のアルキル基を示す。） （もっと読む）

【課題】多層配線間で形成される寄生容量を低減することを目的の一とする。
【解決手段】絶縁表面上に第１配線と、前記第１配線を覆う第１層間絶縁膜と、前記第１層間絶縁膜上の一部に接して第２層間絶縁膜と、前記第１層間絶縁膜及び前記第２層間絶縁膜上に第２配線とを有し、前記第１配線と前記第２配線とが重なっている領域には、前記第１層間絶縁膜と前記第２層間絶縁膜とが積層された半導体装置である。第１配線と第２配線間に層間絶縁膜が積層されていることで寄生容量の低減が可能となる。 （もっと読む）

歪み材料を有する半導体デバイスが開示される。特定の実施形態では、半導体デバイスは、第１ドレインと第１ソースとの間に第１ゲートを含む第１セルを含む。半導体デバイスはまた、第１セルに隣接する第２セルを含む。第２セルは、第２ドレインと第２ソースとの間に第２ゲートを含む。半導体デバイスはさらに、第１ソースと第２ソースとの間にシャロートレンチ分離領域を含む。第１ソースおよび第２ソース上の第１量の歪み材料は、第１ドレインおよび第２ドレイン上の第２量の歪み材料より多い。
（もっと読む）

【課題】酸化物半導体層を用いた、表示装置に代表される半導体装置において、画面サイズの大型化や高精細化に対応し、表示品質が良く、安定して動作する信頼性のよい半導体装置を提供することを課題の一つとする。
【解決手段】引き回し距離の長い配線にＣｕを含む導電層を用いることで、配線抵抗の増大を抑える。また、Ｃｕを含む導電層を、ＴＦＴのチャネル領域が形成される酸化物半導体層と重ならないようにし、窒化珪素を含む絶縁層で包むことで、Ｃｕの拡散を防ぐことができ、信頼性の良い半導体装置を作製することができる。特に、半導体装置の一態様である表示装置を大型化または高精細化しても、表示品質が良く、安定して動作させることができる。 （もっと読む）

【課題】温度が上昇するほど電子又はホールの移動度を向上できる半導体装置を提供する。
【解決手段】半導体装置は、半導体基板中のＰウェル上に設けられたゲート電極と、前記ゲート電極を挟むように前記Ｐウェル中に隔離して設けられたソースまたはドレインと、前記ソースまたはドレイン上から前記ゲート電極上に亙って設けられ負の膨張係数を有しチャネル領域に引っ張り応力を加える第１絶縁層２０を備えたＮ型の絶縁ゲート型電界効果トランジスタＮ１と、半導体基板中のＮウェル上に設けられたゲート電極と、前記ゲート電極を挟むように前記Ｎウェル中に隔離して設けられたソースまたはドレインと、前記ソースまたはドレイン上から前記ゲート電極上に亙って設けられ正の膨張係数を有しチャネル領域に圧縮応力を加える第２絶縁層３０を備えたＰ型の絶縁ゲート型電界効果トランジスタＰ１とを具備する。 （もっと読む）

【課題】高密度のカーボンナノチューブを容易に配線に用いることができる半導体装置の製造方法を提供する。
【解決手段】絶縁膜７にビアホール９を形成し、ビアホール９内及び絶縁膜７上に触媒部１２を形成する。絶縁膜７上の触媒部１２を不活化し、ビアホール９内の触媒部１２を起点としてビアホール９内にカーボンナノチューブを成長させる。 （もっと読む）

【課題】低誘電率膜に対するＵＶキュア処理による低誘電率膜の下で且つ配線の上に形成されるライナ膜とその下層の膜との間の界面剥離を、ＵＶブロッキング膜を用いずに防ぐことにより、高歩留まりの配線構造を有する信頼性が高い半導体装置を得られるようにする。
【解決手段】基板の上に、第１の絶縁膜１１を形成し、形成した第１の絶縁膜１１の上部に第１の金属配線１２を形成し、第１の絶縁膜１１の上に、第１の金属配線１２を覆うように第２の絶縁膜１３を形成し、第２の絶縁膜１３に対して膜質の改質処理を行う。その後に、第２の絶縁膜１３の上に第３の絶縁膜１４を形成し、形成した第３の絶縁膜１４に対してキュア処理を行う。 （もっと読む）

【課題】 低誘電率膜のエッチング量を制御したデュアルダマシン構造を有する半導体装置の製造方法を提供する。
【解決手段】 半導体基板上に絶縁膜を形成する工程と、前記絶縁膜に対しエネルギー線を照射することによって前記絶縁膜を所定の深さまで改質する工程と、前記絶縁膜をエッチングして配線パターンを形成する工程と、前記配線パターン形成後に前記絶縁膜に対しエネルギー線を照射する工程と、配線パターンが形成された前記絶縁膜をエッチングしてホールパターンを形成する工程とを備える。 （もっと読む）

【課題】絶縁層がデバイスの最終配線層と接触する銅プラグを有する、半導体デバイスを提供する。
【解決手段】銅プラグと絶縁層とを分離する障壁層も存在可能である。他の実施形態では、絶縁層と銅プラグとの間にアルミニウム層も存在可能である。半導体デバイスを生成するためのプロセスも開示される。 （もっと読む）

【課題】ゲート電極周辺の寄生容量を低減させることのできる半導体装置の製造方法を提供する。
【解決手段】半導体基板上にゲート絶縁膜を形成する。ゲート絶縁膜上に、その上部に絶縁膜を有するゲート電極を形成する。ゲート電極を形成した後、半導体基板とゲート電極を覆う第１シリコン酸化膜を形成する。第１シリコン酸化膜を形成した後、第１シリコン酸化膜を覆う第１シリコン窒化膜を形成する。第１シリコン窒化膜を形成した後、第１シリコン窒化膜を覆う第２シリコン酸化膜を形成する。第２シリコン酸化膜を形成した後、第２シリコン酸化膜をエッチングして、第２シリコン酸化膜をゲート電極の側壁部に残す。第２シリコン酸化膜をゲート電極の側壁部に残す工程の後、半導体基板に不純物拡散層を形成する。不純物拡散層を形成した後、第２シリコン酸化膜を除去する。第２シリコン酸化膜を除去した後、半導体基板を覆う第２シリコン窒化膜を形成する。 （もっと読む）

【課題】アスペクト比の高い開口部内に空隙を形成することなく銅層を埋め込むことの可能な電気めっき方法を提供すること。
【解決手段】ウェハ上に銅層を形成する方法は、制御システムを有する電気めっきチャンバ内にウェハを配置する段階と、第１期間３０２の間にウェハに対する第１電力を正にパルス化する段階と、第１期間３０２に続く第２期間３０４の間にウェハに対する第２電力を負にパルス化する段階と、第２期間３０４に続く第３期間３０６の間にウェハに対する第３電力を正にパルス化する段階とを備える。 （もっと読む）

【課題】めっき動作を動的に制御することの可能な電気めっき方法を提供すること。
【解決手段】ウェハ２０上に銅層を形成する方法は、ウェハ２０を電気めっきチャンバ１０内に配置する段階であって、電気めっきチャンバ１０が少なくとも一つの電気コンタクト１８を通じてウェハ２０に電気的に接続される制御システム３４を有し、制御システム３４がウェハ２０に電力を提供する、段階と、ウェハ２０に給電して、ウェハ２０上に銅を電気めっきする段階と、電気めっき中にウェハ２０の電気特性を監視して、電気めっきチャンバ１０内の条件を変更すべきときを判断する段階とを備える。 （もっと読む）

【課題】製造工程数や面積の増大を招くことなく、金属薄膜抵抗の抵抗率を異ならせる素子構造を提案する。
【解決手段】基板に形成された積層構造における絶縁層間の導電膜配置階層の１つに、抵抗素子の抵抗値を規定する抵抗膜５が配置されている。また、抵抗膜５の厚さ方向の少なくとも一方の他の導電膜配置階層に、水素吸蔵金属３が、抵抗膜５と絶縁された状態で、かつ金属抵抗膜の少なくともコンタクトエッジ間の領域の全域と平面視で重なる位置と大きさで配置されている。 （もっと読む）