【課題】信頼性の向上に寄与し得る半導体装置の製造方法を提供する。
【解決手段】半導体基板１０にトランジスタ３６を形成する工程と、半導体基板上に、トランジスタを覆う第１のシリコン窒化膜３８を形成する工程と、第１のシリコン窒化膜にＮＨ_４Ｆラジカルを供給する工程と、ＮＨ_４Ｆラジカルを供給する工程の後、第１のシリコン窒化膜に対して熱処理を行う工程と、熱処理を行う工程の後、第１のシリコン窒化膜上に第２のシリコン窒化膜を形成する工程とを有している。 （もっと読む）

【課題】本発明は、薄膜トランジスタのソース領域やドレイン領域へのコンタクトを確実
にした半導体装置を提供するものである。
【解決手段】本発明における半導体装置において、半導体層上の絶縁膜およびゲイト電極
上に形成された第１の層間絶縁膜と、前記第１の層間絶縁膜の上に形成された第２の層間
絶縁膜と、前記第２の層間絶縁膜、前記第１の層間絶縁膜、および前記絶縁膜に設けられ
たコンタクトホールとを有する。前記第１の絶縁層の膜厚は、前記積層の絶縁膜の合計膜
厚の１／３以下に形成する。 （もっと読む）

【課題】ＴＳＶを形成した後の工程においては、Ｃｕの拡散防止膜である絶縁膜形成後に、当該絶縁膜に割れが発生し、その後のエッチングやアッシングなどのパターン加工を行う工程において、露出したＣｕが変色する問題が発生する場合がある。これは、拡散防止膜の成膜工程における熱履歴によりＣｕが体積膨張したことが問題の要因と考えられる。このような、膜割れが発生した場合には、Ｃｕ拡散防止膜の機能破壊、ＴＳＶ上部のＣｕの酸化による上部配線との導通不良等の種々の問題を誘発する。
【解決手段】本願の一つの発明は、貫通電極を有する半導体集積回路装置において、プリメタル配線層形成よりも後に貫通ビアを形成する場合において、貫通電極の上端に当たる層間絶縁膜の界面に、メタル拡散防止絶縁膜として、窒化シリコン系絶縁膜を使用し、それ以外の層間絶縁膜の界面に、メタル拡散防止絶縁膜として、炭化シリコン系の絶縁膜を使用するものである。 （もっと読む）

【課題】ボンディングワイヤが接続されたボンディングパッドを一面に有する半導体基板において、ワイヤの接続によるボンディングパッド下部のクラックの発生を適切に検出できるようにする。
【解決手段】半導体基板１の内部にてボンディングパッド１０の下部には、当該半導体基板１の特性を検査するための検査用配線４０が設けられており、検査用配線４０は、ボンディングパッド１０のうちボンディングワイヤ７０の端部が位置する部位の直下に配置されている。 （もっと読む）

【課題】無機材料を用いてコストの低減を図りながら、応力集中によるクラックを回避しつつ、銅配線を覆うことができるパッシベーション膜を有する半導体装置およびその製造方法を提供する。
【解決手段】半導体装置１０は、層間絶縁膜２５と、層間絶縁膜２５上に突出して形成され、銅を主成分とする材料からなる配線２７と、配線２７を覆うように形成されたパッシベーション膜３０とを含む。パッシベーション膜３０は、配線２７側から順に第１窒化膜３１、中間膜３３および第２窒化膜３２を積層した積層膜からなる。中間膜３３は、第１および第２窒化膜３１，３２とは異なる絶縁材料（たとえば酸化物）からなる。 （もっと読む）

【課題】層間絶縁膜が剥離しにくい半導体装置及びその製造方法を提供する。
【解決手段】半導体装置の製造方法において、複数のデバイス領域がスクライブライン領域によって区画された半導体ウェーハ上に、層間絶縁膜内に配線及びビアが設けられた多層配線膜を形成する工程と、前記スクライブライン領域内に設定されたダイシング領域の一部に配置された前記多層配線膜及び前記半導体ウェーハを除去することにより、前記多層配線膜及び前記半導体ウェーハを前記デバイス領域毎に切り分ける工程と、を設ける。そして、前記多層配線膜を形成する工程において、前記スクライブライン領域における前記ダイシング領域を除く領域には、前記配線及び前記ビアを上下方向に連結させたダミーパターンを形成し、前記ダイシング領域における前記層間絶縁膜の少なくとも上部には、前記配線及び前記ビアを上下方向に連結させたダミーパターンを形成しない。 （もっと読む）

【課題】本発明は、コンタクト電極の形状を改善し、コンタクト抵抗を低くすることがで
きる。
【解決手段】 半導体基板１０と、半導体基板上１０に形成されたゲート絶縁膜１１と、
半導体基板１０上にワード線方向に沿って配置され、ゲート絶縁膜１１を介して形成され
た浮遊ゲート電極１２と、浮遊ゲート電極１２上に第１ゲート間絶縁膜１３を介して形成
された制御ゲート１４を有する複数のメモリセルトランジスタＭＣと、ゲート絶縁膜１１
上に形成されたボトム電極３２と、ゲート絶縁膜１１及びボトム電極３２に形成された開
口ＥＩＩを通じて半導体基板１０に接するトップ電極３３と、開口ＥＩＩの下に形成され
、半導体基板１０と逆の不純物濃度の型である接続拡散層３１とを有するビット線コンタ
クトＢＣとを備えたことを特徴とする。 （もっと読む）

【課題】積層される半導体ウェハのそれぞれの性能を十分に発揮して高性能化を図り、且つ量産性、コスト低減を図った、固体撮像装置等の半導体装置とその製造方法を提供する。また、固体撮像装置を備えたカメラ等の電子機器を提供する。
【解決手段】第１の半導体ウェハ３１と、第２の半導体ウェハ４５とを、基板間配線６８で接続する構成とする。基板間配線は、第１の半導体ウェハ３１表面の第１の多層配線層に形成される接続孔６６と、第２の半導体ウェハ４５表面の第２の多層配線層に形成された貫通接続孔６５とに、導電材料が埋め込まれて形成されている。そして、貫通接続孔６５は接続孔６６の直径よりも大きく形成されている。これにより、貫通接続孔６５の構内に導電材料を埋め込む際のボイドの発生を防ぐ。 （もっと読む）

【課題】ボイド、ディッシング、及びエロージョンの発生を抑制することのできる半導体装置の製造方法を提供する。
【解決手段】絶縁膜に幅の異なる複数の開口部３６，３７を形成し、次いで、絶縁膜の上面、及び幅の異なる複数の開口部内にシード層３８を形成し、次いで、第１の成長速度により、シード層の表面を覆う第１のめっき膜７１を形成し、次いで、第１の成長速度よりも速く、かつボイドを生じさせない第２の成長速度により、第１のめっき膜の表面に第２のめっき膜７２を形成し、次いで、第２の成長速度よりも速い第３の成長速度により、第２のめっき膜上に第３のめっき膜７３を形成し、その後、シード層及び第１乃至第３のめっき膜のうち、絶縁膜の上面よりも上方に形成された部分を研磨により除去することで、開口部内に少なくとも第１及び第２のめっき膜よりなる導電部を形成する。 （もっと読む）

【課題】半導体装置の広幅の配線におけるディッシングの抑制と、抵抗の抑制と、を両立させる。
【解決手段】半導体装置１００は、半導体基板１と、半導体基板１上に形成された配線層絶縁膜９と、を有している。配線層絶縁膜９には、第１配線用配線溝１１と、第１配線用配線溝１１よりも広幅の第２配線用配線溝１２と、が形成されている。第１配線用配線溝１１内には第１配線２１が、第２配線用配線溝１２内には第２配線２２が、それぞれ形成されている。第２配線用配線溝１２の底面の少なくとも一部分は、絶縁膜（例えば、絶縁膜４及びエッチングストッパー膜５）によって、第２配線用配線溝１２の上端に達しない高さで第１配線用配線溝１１の底面よりもかさ上げされた、かさ上げ部１５となっている。 （もっと読む）

【課題】チップ面積が小さく、製造コストが低い集積回路装置及びその製造方法を提供する。
【解決手段】集積回路装置の製造方法において、複数の第１絶縁層及び複数の第２絶縁層を１層ずつ交互に積層させて積層体を形成すると共に、少なくとも２層の前記第２絶縁層内に少なくとも２本の配線を形成する工程と、前記積層体における前記積層体の積層方向から見て前記配線から離隔した位置に、前記積層方向に延びるコンタクトホールを形成する工程と、前記第２絶縁層における前記コンタクトホールと前記配線との間の部分を除去する工程と、前記第２絶縁層が除去された部分及び前記コンタクトホールの内部に導電材料を埋め込む工程と、を実施する。 （もっと読む）

【課題】半導体装置の製造方法において、ヒューズ層を覆う絶縁膜の膜厚を精度良く調整する。
【解決手段】半導体基板１０上にザッピング素子１のヒューズ層１２を形成し、ヒューズ層１２を覆う第１の絶縁膜１３を形成する。第１の絶縁膜１３上にはヒューズ層１２を覆うエッチングストッパー膜１４を形成し、エッチングストッパー膜１４を覆う第２の絶縁膜１６を形成する。他の工程を経た後、第１のエッチング工程として、ヒューズ層１２上で、第２の絶縁膜１６をエッチングストッパー膜１４に対して選択的にエッチングすることにより、エッチングストッパー膜１４の表面を露出させる。次に、第２のエッチング工程として、ヒューズ層１２上で、エッチングストッパー膜１４を第１の絶縁膜１３に対して選択的にエッチングすることにより、第１の絶縁膜１３の表面を露出させる。 （もっと読む）

【課題】リーク電流が低く、電界効果移動度が高いなどの優れた特性を有するＴＦＴを備え、駆動回路を内蔵して部材点数を減らすことが可能な半導体装置において、駆動回路内部における腐食などの発生を防止する。
【解決手段】本発明の半導体装置においては、駆動回路を内蔵したＴＦＴアレイ基板１００に、ゲート電極２と、ゲート絶縁膜３と、結晶性半導体部分を含んでチャネル領域４ｃが形成される半導体層４と、チャネル領域４ｃを保護するチャネル保護膜５と、半導体層４に接続されたソース電極６及びドレイン電極７を備えたＴＦＴ、並びに、ゲート電極２と同層に形成された配線層２ａとソース電極６と同層に形成された配線層６ａを駆動回路内部においてコンタクトホール１３を介し直接接触させて接続させる配線変換部１２を備えるものである。 （もっと読む）

【課題】 パッド内での過度の電流集中を抑制することが可能なパッド構造を有する半導体装置を提供する。
【解決手段】 半導体基板の上に、絶縁性材料からなる第１の絶縁膜が形成されている。第１の絶縁膜の上に、導電材料からなるパッド部が形成されている。パッド部に電気的に連続し、第１の幅Ｗ１を有する配線部が形成されている。第１の絶縁膜の上であって、パッド部の外周線から第２の幅Ｗ２より内側の第１の領域に、複数の第２の絶縁膜が配置されている。配線部とパッド部との境界線に最も近い第２の絶縁膜を連ねる直線のうち、配線部をパッド部内に延長した領域と重なる部分が、パッド部の導電材料と交差する長さをＬ３としたとき、Ｗ１≦２×Ｗ２＋Ｌ３を満たす。 （もっと読む）

【課題】ゲート絶縁層内に拡散する汚染元素によってトランジスタ特性が低下するのを防止した薄膜トランジスタを有する表示装置、および、その製造方法を提供することを目的とする。
【解決手段】基板１０１の上側に積層された半導体層１０４と、半導体層１０４の上側に積層されるゲート電極１０６と半導体層１０４とゲート電極１０６との間に積層されるゲート絶縁層１０５と、ソース電極１１２およびドレイン電極１１１と、を含む薄膜トランジスタを有する表示装置であって、ソース電極１１２およびドレイン電極１１１の少なくとも一方は、ゲート絶縁層１０５の上側に形成されて、ゲート絶縁層１０５に形成されるコンタクトホール１０９を介して半導体層に接続され、コンタクトホール１０９の側壁には、窒素化合物を含む側壁膜１１０が形成される、ことを特徴とする表示装置。 （もっと読む）

【課題】 組み立て工程やCMP工程時における剥離を抑制した、低誘電率層間絶縁膜の製造方法とそれを用いた半導体装置を提供する。
【解決手段】低誘電率層間絶縁膜の成膜の際、高周波と低周波の２周波を切り替え、膜厚方向に膜特性の変調をかけることで、低誘電率を保持したまま密着強度を向上させる。プラズマ発生のための高周波と低周波が同一電極から印加される。そして絶縁膜の成膜開始時あるいは成膜終了時の少なくとも一方において、低周波の入力が成膜開始時及び成膜終了時を除いた他のタイミングより高い。例えば絶縁膜は、厚さ方向における少なくともどちらか一方の端部が、高周波と低周波の２周波により密着層となり、密着層以外の部分は低周波の入力を低下あるいは０にすることで低誘電率絶縁膜となる。 （もっと読む）

【課題】ＳＲＡＭ回路の動作速度を向上させる。
【解決手段】駆動ＭＩＳＦＥＴと転送ＭＩＳＦＥＴとそれらの上部に形成された縦型ＭＩＳＦＥＴとでメモリセルを構成したＳＲＡＭにおいて、周辺回路を構成するＭＩＳＦＥＴ間の電気的接続を、メモリセルの縦型ＭＩＳＦＥＴ（ＳＶ_１、ＳＶ_２）よりも下部に形成されるプラグ２８および中間導電層４６、４７で行うとともに、縦型ＭＩＳＦＥＴ（ＳＶ_１、ＳＶ_２）よりも上部に形成されるプラグ、第１および第２金属配線層を用いて行うことにより、配線の自由度を向上でき、高集積化できる。また、ＭＩＳＦＥＴ間の接続抵抗を低減でき、回路の動作スピードを向上できる。 （もっと読む）

【課題】寄生容量を低減し、高性能化を図った固体撮像装置等の半導体装置とその製造方法、前記固体撮像装置を備えたカメラ等の電子機器を提供するものである。
【解決手段】本発明の半導体装置は、２つ以上の半導体チプ部２２，２６が貼り合わされた積層半導体チップ２７を有する。積層半導体チップ２７では、少なくとも第１の半導体チップ部２２に画素アレイ２３と多層配線層４１が形成され、第２の半導体チップ部２６にロジック回路２５と多層配線層５５が形成される。第１の半導体チップ部２２には、一部の半導体部分が全て除去された半導体除去領域５２が形成され、半導体除去領域５２内に第１の半導体チップ部２２と第２の半導体チップ部２６との間を接続する複数の接続配線６７が形成される。この半導体装置は、裏面照射型の固体撮像装置として構成される。 （もっと読む）

【課題】電極パッドからの水分の拡散を防止できると共に、絶縁膜の薄膜化及び低誘電率化に対応できるようにする。
【解決手段】半導体装置は、半導体基板１１の上方に形成され、外部との電気的な接続を取る接続部２５である電極パッドと、半導体基板と接続部との間に積層された絶縁膜１４等にそれぞれ形成され、上層の配線３４が接続部と接続された複数の第１配線層及び該第１配線層同士を接続するビア３１よりなる積層構造体２７と、複数の絶縁膜に積層構造体の周囲を隙間なく囲むように形成され、複数の第２配線層４０等及び該第２配線層同士を線状に接続するラインビア４１よりなるリング構造体２８と、接続部と内部回路とを電気的に接続する引き出し配線３２Ａとを有している。積層構造体とリング構造体とは複数の第１配線層の少なくとも１つによって互いに接続されており、引き出し配線はリング構造体と接続されている。 （もっと読む）