半導体装置の製造方法
【課題】ボイド、ディッシング、及びエロージョンの発生を抑制することのできる半導体装置の製造方法を提供する。
【解決手段】絶縁膜に幅の異なる複数の開口部36,37を形成し、次いで、絶縁膜の上面、及び幅の異なる複数の開口部内にシード層38を形成し、次いで、第1の成長速度により、シード層の表面を覆う第1のめっき膜71を形成し、次いで、第1の成長速度よりも速く、かつボイドを生じさせない第2の成長速度により、第1のめっき膜の表面に第2のめっき膜72を形成し、次いで、第2の成長速度よりも速い第3の成長速度により、第2のめっき膜上に第3のめっき膜73を形成し、その後、シード層及び第1乃至第3のめっき膜のうち、絶縁膜の上面よりも上方に形成された部分を研磨により除去することで、開口部内に少なくとも第1及び第2のめっき膜よりなる導電部を形成する。
【解決手段】絶縁膜に幅の異なる複数の開口部36,37を形成し、次いで、絶縁膜の上面、及び幅の異なる複数の開口部内にシード層38を形成し、次いで、第1の成長速度により、シード層の表面を覆う第1のめっき膜71を形成し、次いで、第1の成長速度よりも速く、かつボイドを生じさせない第2の成長速度により、第1のめっき膜の表面に第2のめっき膜72を形成し、次いで、第2の成長速度よりも速い第3の成長速度により、第2のめっき膜上に第3のめっき膜73を形成し、その後、シード層及び第1乃至第3のめっき膜のうち、絶縁膜の上面よりも上方に形成された部分を研磨により除去することで、開口部内に少なくとも第1及び第2のめっき膜よりなる導電部を形成する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【0002】
従来の半導体装置の製造方法では、絶縁膜に形成された溝にシード層を形成し、次いで、電解めっき法により、溝を埋め込むめっき膜を形成し、その後、CMP(Chemical Mechanical Polishing)法により、絶縁膜の上面よりも上方に位置する部分の不要なシード層及びめっき膜を除去することで、溝にめっき膜よりなるシングルダマシン(Single Damascene)配線を形成することが行われている。
また、従来の半導体装置の製造方法では、絶縁膜に形成された溝及び貫通孔よりなる開口部にシード層を形成し、次いで、電解めっき法により、開口部を埋め込むめっき膜を形成し、その後、CMP法により、絶縁膜の上面よりも上方に位置する部分の不要なシード層及びめっき膜を除去することで、溝及び貫通孔にめっき膜よりなるデュアルダマシン(Dual Damascene)配線を形成することが行われている。
なお、以下の説明では、上記2つの配線の形成方法をダマシンプロセスという。
【0003】
上記ダマシンプロセスでは、溝及び貫通孔に埋め込まれためっき膜にボイドがないことが望ましい。
特許文献1には、溝及び貫通孔にめっき膜を形成する際、最初に低電流で短時間のめっき処理を行うことで、径の小さい貫通孔及び幅の狭い溝の内部を充填するように第1のめっき膜を形成し、次いで、電流を大きくした状態で、径の大きい貫通孔の内部を充填するように第2のめっき膜を形成することが開示されている。
【0004】
また、特許文献2には、めっき液によりシード層がエッチングされて、シード層の一部が不連続になった際、シード層に低電流を流し(予備通電)、次いで、該低電流よりも高い電流をシード層に流すことで、溝の内部にめっき膜を形成することが開示されている。
【0005】
また、特許文献3には、基板を貫通する貫通孔にシード層を形成し、次いで、基板の表面側の電流密度よりも基板の裏面側の電流密度が高くなるようにして、基板の一方の面側の貫通孔の端部塞ぐようにめっき膜を形成し、次いで、めっき抑制剤及びめっき促進剤を含むめっき液を用いて、基板の表面側の電流密度よりも基板の裏面側の電流密度が低くなるようにした状態で、貫通孔をめっき膜で埋め込むことが開示されている。
【0006】
また、上記ダマシンプロセスでは、CMP処理後に、ディシングやエロージョンが発生しないように研磨を行うことも重要である。
特許文献4には、めっき膜を成長させる方向のみに電流を流し、次いで、めっき膜を成長させる方向とは逆の方向のみに電流を流し、その後、めっき膜を成長させる方向のみに電流を流すことで、微細な溝上に形成されるめっき膜の盛り上がりを抑制して、CMP処理後に発生するディッシングやエロージョンを抑制することが開示されている。
【先行技術文献】
【特許文献】
【0007】
【特許文献1】特開2000−80496号公報
【特許文献2】特開2004−124262号公報
【特許文献3】特開2006−111896号公報
【特許文献4】特開2004−270028号公報
【発明の概要】
【発明が解決しようとする課題】
【0008】
しかしながら、特許文献1,2,4では、例えば、2回目のめっき膜形成後に、幅の広い溝(配線が形成される溝)や平面視した状態で面積の大きい開口部(例えば、パッドが形成される開口部)をめっき膜で埋め込むことができなかった場合、めっき膜をCMP処理することで、該溝及び開口部に配置された部分のめっき膜にディッシングやエロージョンが発生してしまうという問題があった。
また、特許文献2では、シード層のボイドを防ぐことは可能であるが、高い電流をシード層に流すことで形成されるめっき膜(埋め込み特性の悪いめっき膜)で、溝の内部を埋め込むため、溝の幅が狭い場合には、溝に形成されためっき膜にボイドが発生してしまうという問題があった。
一般的に、デュアルダマシン(Dual Damascene)配線が形成される溝及び貫通孔に埋め込まれためっき膜に、ボイドが発生しやすい。
また、特許文献3は、基板を貫通する貫通孔のみに適用可能な技術であるため、ダマシンプロセスには適用できないという問題があった。
【課題を解決するための手段】
【0009】
本発明の一観点によれば、絶縁膜に幅の異なる複数の開口部を形成する開口部形成工程と、前記絶縁膜の上面、及び前記幅の異なる複数の開口部内にシード層を形成するシード層形成工程と、第1の成長速度により、前記シード層の表面を覆う第1のめっき膜を形成する第1のめっき膜形成工程と、前記第1の成長速度よりも速く、かつボイドを生じさせない第2の成長速度により、前記第1のめっき膜の表面に第2のめっき膜を形成する第2のめっき膜形成工程と、前記第2の成長速度よりも速い第3の成長速度により、前記第2のめっき膜上に第3のめっき膜を形成する第3のめっき膜形成工程と、前記シード層及び前記第1乃至第3のめっき膜のうち、前記絶縁膜の上面よりも上方に形成された部分の前記シード層及び前記第1乃至第3のめっき膜を研磨により除去することで、前記開口部内に少なくとも前記第1及び第2のめっき膜よりなる導電部を形成する導電部形成工程と、を含むことを特徴とする半導体装置の製造方法が提供される。
【発明の効果】
【0010】
本発明の半導体装置の製造方法によれば、第2及び第3の成長速度よりも低い第1の成長速度により、シード層の表面を覆う第1のめっき膜を形成することで、厚さの薄い部分のシード層や不連続に形成された部分のシード層が第1のめっき膜に覆われるため、開口部を埋め込む第2のめっき膜にボイドが発生することを抑制できる。
また、第1の成長速度よりも速く、かつボイドを生じさせない第2の成長速度により、第1のめっき膜の表面に第2のめっき膜を形成することで、開口部を埋め込む第2のめっき膜にボイドが発生することを抑制できると共に、開口部を第1のめっき膜のみで埋め込む場合と比較して、開口部をめっき膜で埋め込む時間を短縮することができる。
【0011】
また、第2の成長速度よりも速い第3の成長速度により、第2のめっき膜上に第3のめっき膜を形成することで、幅の異なる複数の開口部のうち、第1及び第2のめっき膜だけでは埋め込まれていない幅の広い開口部を、短時間のめっき処理で埋め込むことができると共に、シード層及び第1乃至第3のめっき膜を研磨する際に、ディッシングやエロージョンが発生することを抑制できる。
【図面の簡単な説明】
【0012】
【図1】本発明の実施の形態に係る半導体装置の断面模式図である。
【図2】本発明の実施の形態に係る半導体装置の製造工程を示す断面図(その1)である。
【図3】本発明の実施の形態に係る半導体装置の製造工程を示す断面図(その2)である。
【図4】本発明の実施の形態に係る半導体装置の製造工程を示す断面図(その3)である。
【図5】本発明の実施の形態に係る半導体装置の製造工程を示す断面図(その4)である。
【図6】本発明の実施の形態に係る半導体装置の製造工程を示す断面図(その5)である。
【図7】本発明の実施の形態に係る半導体装置の製造工程を示す断面図(その6)である。
【図8】本発明の実施の形態に係る半導体装置の製造工程を示す断面図(その7)である。
【図9】本発明の実施の形態に係る半導体装置の製造工程を示す断面図(その8)である。
【図10】本発明の実施の形態に係る半導体装置の製造工程を示す断面図(その9)である。
【図11】本発明の実施の形態に係る半導体装置の製造工程を示す断面図(その10)である。
【図12】本発明の実施の形態に係る半導体装置の製造工程を示す断面図(その11)である。
【図13】本発明の実施の形態に係る半導体装置の製造工程を示す断面図(その12)である。
【図14】本発明の実施の形態に係る半導体装置の製造工程を示す断面図(その13)である。
【図15】本発明の実施の形態に係る半導体装置の製造工程を示す断面図(その14)である。
【図16】本発明の実施の形態に係る半導体装置の製造工程を示す断面図(その15)である。
【図17】本発明の実施の形態に係る半導体装置の製造工程を示す断面図(その16)である。
【図18】本発明の実施の形態に係る半導体装置の製造工程を示す断面図(その17)である。
【図19】本発明の実施の形態に係る半導体装置の製造工程を示す断面図(その18)である。
【図20】本発明の実施の形態に係る半導体装置の製造工程を示す断面図(その19)である。
【図21】本発明の実施の形態に係る半導体装置の製造工程を示す断面図(その20)である。
【図22】第1乃至第3のめっき膜を形成する際に使用するめっき装置の概略を示す断面図である。
【発明を実施するための形態】
【0013】
以下、図面を参照して本発明を適用した実施の形態について詳細に説明する。なお、以下の説明で用いる図面は、本発明の実施形態の構成を説明するためのものであり、図示される各部の大きさや厚さや寸法等は、実際の半導体装置の寸法関係とは異なる場合がある。
【0014】
(実施の形態)
図1は、本発明の実施の形態に係る半導体装置の断面模式図である。
図1を参照するに、本実施の形態の半導体装置10は、半導体基板11と、素子分離領域12と、ゲート絶縁膜14と、第1及び第2の不純物拡散領域15,16と、ゲート電極17と、シリコン窒化膜18と、サイドウォール19と、第1の層間絶縁膜21と、第1のコンタクトプラグ22と、第1の絶縁膜24と、幅の異なる複数の開口部である第1の開口部25,36及び第2の開口部26,37と、第1のシード層29と、第1の導電部31,32と、第2の導電部41,42と、第2の絶縁膜34と、第2のシード層38とを有する。
【0015】
半導体基板11としては、例えば、シリコン基板を用いることができる。素子分離領域12は、半導体基板11に形成されている。素子分離領域12は、例えば、半導体基板11に形成された溝を埋め込む絶縁膜(例えば、シリコン酸化膜(例えば、SiO2膜)ややシリコン窒化膜等)により構成することができる。
【0016】
ゲート絶縁膜14は、半導体基板11の表面11a及び素子分離領域12の上面に設けられている。ゲート絶縁膜14としては、例えば、シリコン酸化膜(例えば、SiO2膜)を用いることができる。
第1及び第2の不純物拡散領域15,16は、半導体基板11に形成されている。第1及び第2の不純物拡散領域15,16の表面(半導体基板11の表面11aに相当する面)は、ゲート絶縁膜14により覆われている。
【0017】
ゲート電極17は、第1の不純物拡散領域15と第2の不純物拡散領域16との間に位置する部分のゲート絶縁膜14上に設けられている。ゲート電極17の母材となる膜としては、例えば、ポリシリコン(Poly−Si)膜やタングステン(W)膜等を用いることができる。
シリコン窒化膜18は、ゲート電極17上に設けられている。シリコン窒化膜18は、ゲート電極17の母材となる膜をパターニングする際のエッチング用マスクとなる膜である。
【0018】
サイドウォール19は、ゲート電極17及びシリコン窒化膜18の側面を覆うように設けられている。サイドウォール19の母材となる膜としては、例えば、シリコン窒化膜を用いることができる。
第1の層間絶縁膜21は、シリコン窒化膜18及びサイドウォール19を覆うように、ゲート絶縁膜14上に設けられている。第1の層間絶縁膜21としては、例えば、シリコン酸化膜(例えば、SiO2膜)を用いることができる。
第1のコンタクトプラグ22は、第1の層間絶縁膜21を貫通しており、その下端は第1の不純物拡散領域15と接触している。第1のコンタクトプラグ22の材料としては、例えば、タングステン(W)を用いることができる。
【0019】
第1の絶縁膜24は、拡散防止膜45と、低誘電率絶縁膜46と、保護膜47とが順次積層された構成とされている。
拡散防止膜45は、第1の層間絶縁膜21上に設けられている。拡散防止膜45は、第1及び第2の導電部31,32を構成するめっき膜に含まれる金属が拡散防止膜45の下方(例えば、第1の層間絶縁膜21)に拡散することを防止するための膜である。
また、拡散防止膜45は、異方性エッチングにより、低誘電率絶縁膜46及び保護膜47をエッチングするとき(後述する図4に示す工程)に、エッチングのストッパー膜として機能する膜である。
拡散防止膜45としては、例えば、シリコン炭窒化(SiCN)膜を用いることができる。この場合、拡散防止膜45の厚さは、例えば、30nmとすることができる。
【0020】
低誘電率絶縁膜(Low−k膜)46は、拡散防止膜45上に設けられている。低誘電率絶縁膜46としては、例えば、炭化シリコン窒化(SiOC)膜を用いることができる。低誘電率絶縁膜46として炭化シリコン窒化(SiOC)膜を用いる場合、低誘電率絶縁膜46の厚さは、例えば、110nmとすることができる。
保護膜47は、低誘電率絶縁膜46上に設けられている。保護膜47は、機械的強度の弱い低誘電率絶縁膜46を保護するための膜である。保護膜47としては、例えば、シリコン酸化膜(例えば、厚さ180nm)を用いることができる。
【0021】
第1の開口部25は、第1のコンタクトプラグ22上に位置する部分の第1の絶縁膜24を貫通するように形成されている。つまり、第1の開口部25は、貫通溝である。第1の開口部25には、第1のシード層29と、めっき膜により構成された第1の導電部31とが形成されている。
第1の開口部25は、微細な幅とされた配線(この場合、第1の導電部31)を形成するための貫通溝である。そのため、第1の開口部25は、その幅W1が狭くなるように形成されている。第1の開口部25の幅W1は、例えば、50nm以上300nm以下とすることができる。
また、第1の開口部25は、第1の開口部25の幅W1が狭いため、アスペクト比(=第1の開口部25の深さ/第1の開口部25の幅W1)が高い貫通溝とされている。第1の開口部25は、アスペクト比が1以上の貫通溝である。
【0022】
そのため、例えば、大きな電流(例えば、40.5A)を第1のシード層29に給電して、成長速度の速いめっき膜(後述する第3の成長速度で形成される第3のめっき膜53)を第1の開口部25内に形成した場合、該めっき膜にボイドが発生してしまう。つまり、第1の開口部25は、ボイドの発生しやすい貫通溝である。
なお、一般的に、成長速度の速いめっき膜(後述する第3のめっき膜53)は、埋め込み特性が悪く、成長速度の速いめっき膜(後述する第1及び第2のめっき膜51,52)は、埋め込み特性が良い。
上記埋め込み特性とは、溝や孔をボイドが発生しないように埋め込めるか否かの特性であり、埋め込み特性が良い(或いは、埋め込み特性に優れる)とは、溝や孔にボイドの発生を抑制してめっき膜を埋め込めることを示している。
【0023】
第2の開口部26は、第1の絶縁膜24を貫通するように形成されている。つまり、第2の開口部26は、貫通溝である。第2の開口部26の深さは、第1の開口部25の深さと同じ深さとされている。第2の開口部26には、第1のシード層29と、めっき膜により構成された第2の導電部32とが形成されている。
第2の開口部26は、第1の導電部31よりも幅の広い配線(この場合、第2の導電部32)が形成される貫通溝である。そのため、第2の開口部26は、その幅W2が第1の開口部25の幅W1よりも広くなるように構成されている。そのため、第2の開口部26をめっき膜で埋め込む場合、厚さの厚いめっき膜を形成する必要がある。
【0024】
したがって、成長速度の遅い後述する第2のめっき膜52(後述する第3の成長速度よりも遅い第2の成長速度で形成されるめっき膜)で、第2の開口部26全体を埋め込む場合、長時間のめっき処理が必要となる。第2の開口部26の幅W2は、例えば、500nm以上3000nm以下とすることができる。
また、第2の開口部26は、第1の開口部26の幅W2が狭いため、アスペクト比(=第2の開口部26の深さ/第2の開口部26の幅W2)が高い貫通溝とされている。第2の開口部26は、アスペクト比が1以下の貫通溝である。つまり、第2の開口部26は、第1の開口部25と比較して、ボイドの発生しにくい貫通溝である。
そのため、成長速度の速いめっき膜(後述する第3のめっき膜53)で埋め込まれた際にボイドが発生しにくい。
【0025】
第1のシード層29は、第1及び第2の開口部25,26の側面及び底面を覆うように設けられている。第1のシード層29は、電解めっき法により、第1及び第2の導電部31,32を形成する際の給電層である。第1のシード層29としては、例えば、タンタル層(例えば、厚さ20nm)と、銅(Cu)層(例えば、厚さ、50nm)とを順次積層させた積層膜を用いることができる。
【0026】
第1の導電部31は、ダマシン(Damascene)法により形成された配線(シングルダマシン配線)であり、第1のシード層29が形成された第1の開口部25に設けられている。第1の導電部31の上端面31aは、平坦な面とされている。第1の導電部31の上端面31aは、保護膜47の上面47a(第1の絶縁膜24の上面に相当する面)に対して面一になるように配置されている。
第1の導電部31は、第1のめっき膜51と、第2のめっき膜52とにより構成されている。第1のめっき膜51は、第1の開口部25に形成されたシード層29を覆うように設けられている。第1のめっき膜51は、電解めっき法により、第1の成長速度で形成されためっき膜である。第1のめっき膜51は、埋め込み特性に優れためっき膜であるが、めっき膜の成長速度はかなり遅い。
【0027】
第1のめっき膜51は、厚さの薄い部分の第1のシード層29や不連続に形成された部分の第1のシード層29を覆うことで、第1の開口部25を埋め込むように形成される第2のめっき膜52にボイドが発生することを抑制するための膜である。
第1のめっき膜51は、第2のめっき膜52を確実に成長させるための下地となる膜である。第1のめっき膜51としては、例えば、銅(Cu)めっき膜を用いることができる。第1のめっき膜51として銅(Cu)めっき膜を用いた場合、第1のめっき膜51は、例えば、平坦な広い面に形成される第1のめっき膜51の厚さが15nmになるように形成する。
【0028】
第2のめっき膜52は、第1のシード層29及び第1のめっき膜51が形成された第1の開口部25を埋め込むように設けられている。第2のめっき膜52は、第2の開口部26よりも幅の狭い第1の開口部25を埋め込む程度の厚さとされている。
第2のめっき膜52は、電解めっき法により、電解めっき法により、第1の成長速度よりも速く、かつ第3の成長速度よりも遅い第2の成長速度で形成されためっき膜である。第2のめっき膜52は、第3のめっき膜53よりも埋め込み特性に優れためっき膜である。
【0029】
第2のめっき膜52としては、例えば、銅(Cu)めっき膜を用いることができる。第2のめっき膜52として銅(Cu)めっき膜を用いた場合、第2のめっき膜52は、例えば、平坦な広い面に形成される第2のめっき膜52の厚さが105nmになるように形成する。
上記構成とされた第1の導電部31は、第1のコンタクトプラグ22の上端と接触している。これにより、第1の導電部31は、第1のコンタクトプラグ22を介して、第1の不純物拡散層15と電気的に接続されている。
【0030】
第2の導電部32は、ダマシン(Damascene)法により形成された配線(シングルダマシン配線)であり、第1のシード層29が形成された第2の開口部26に設けられている。第2の導電部32の上端面32aは、平坦な面とされている。第2の導電部32の上端面32aは、保護膜47の上面47aに対して面一になるように配置されている。
第2の導電部32は、第1のめっき膜51と、第2のめっき膜52と、第3のめっき膜53とにより構成されている。
第1のめっき膜51は、第2の開口部26に形成されたシード層29を覆うように設けられている。第2のめっき膜52は、第1のシード層29及び第1のめっき膜51が形成された第2の開口部26に設けられている。
【0031】
先に説明したように、第2のめっき膜52の厚さは、第1の開口部25を埋め込む程度の厚さとされているため、第1の開口部25よりも幅の広い第2の開口部26に形成された第2のめっき膜52は第2の開口部26を埋め込むことができない。そのため、第2の開口部26に形成された第2のめっき膜52の上面側には、凹部55が形成される。
【0032】
第3のめっき膜53は、第2のめっき膜52に形成された凹部55を埋め込むように設けられている。第3のめっき膜53は、電解めっき法により、第1及び第2の成長速度よりも遅い第3の成長速度で形成されためっき膜である。第3のめっき膜53は、第1及び第2のめっき膜51,52よりも埋め込み特性が劣るめっき膜である。第3のめっき膜53としては、例えば、銅(Cu)めっき膜を用いることができる。
【0033】
第2の絶縁膜34は、拡散防止膜57と、低誘電率絶縁膜58と、保護膜59とが順次積層された構成とされている。
拡散防止膜57は、第1の絶縁膜24上に設けられている。拡散防止膜57は、第1及び第2の導電部41,42を構成するめっき膜に含まれる金属が拡散防止膜57の下方(例えば、第1の絶縁膜24)に拡散することを防止するための膜である。
また、拡散防止膜57は、異方性エッチングにより、第2の絶縁膜24に第1及び第2の開口部36,37を形成する際のエッチングストッパー膜として機能する。
拡散防止膜57としては、例えば、シリコン炭窒化(SiCN)膜を用いることができる。この場合、拡散防止膜57の厚さは、例えば、80nmとすることができる。
【0034】
低誘電率絶縁膜(Low−k膜)58は、拡散防止膜57上に設けられている。低誘電率絶縁膜58としては、例えば、炭化シリコン窒化(SiOC)膜を用いることができる。低誘電率絶縁膜58として炭化シリコン窒化(SiOC)膜を用いる場合、低誘電率絶縁膜58の厚さは、例えば、600nmとすることができる。
保護膜59は、低誘電率絶縁膜58上に設けられている。保護膜59は、機械的強度の弱い低誘電率絶縁膜58を保護するための膜である。保護膜59としては、例えば、シリコン酸化膜(例えば、厚さ180nm)を用いることができる。
【0035】
第1の開口部36は、溝61と、貫通孔62とを有した構成とされている。第1の開口部36には、第2のシード層38と、めっき膜により構成された第1の導電部36(デュアルダマシン(Dual Damascene)配線)とが形成されている。
溝61には、後述する微細な幅とされた配線68(第2の導電部41の構成要素の1つ)が形成されている。そのため、溝61は、その幅W3が狭くなるように形成されている。溝61の幅W3は、例えば、50nm以上300nm以下とすることができる。また、溝61の深さD1は、例えば、500nmとすることができる。溝61は、先に説明した第1の開口部25と同様な理由により、ボイドの発生しやすい溝である。
【0036】
貫通孔62は、溝61の下方に位置する部分の第2の絶縁膜34の貫通するように形成されている。貫通孔62は、溝61と一体的に構成されている。貫通孔62は、第1の導電部31の上面31aを露出している。貫通孔62は、直径R1の小さい孔である。貫通孔62の直径R1の値は、溝61の幅W3の値よりもさらに小さい。貫通孔62の直径R1は、例えば、200nmとすることができる。
上記説明したように、第1の開口部36は、幅の狭い溝61及び直径R1の小さい貫通孔62により構成されているため、第1の開口部25よりもさらにボイドが発生しやすい形状とされている。
そのため、第1の開口部36は、埋め込み特性に優れためっき膜(具体的には、第1及び第2のめっき膜71,72)で埋め込む必要がある。
【0037】
第2の開口部37は、溝64と、貫通孔65とを有した構成とされている。第2の開口部37には、第2のシード層38と、めっき膜により構成された第2の導電部37(デュアルダマシン(Dual Damascene)配線)とが形成されている。
溝64は、溝61よりも幅の広い溝であり、その深さは溝61の深さD1と等しい。溝64の幅W4は、例えば、500nm以上3000nmとすることができる。そのため、溝64をめっき膜で埋め込む場合、厚さの厚いめっき膜(具体的には、第3のめっき膜73)を形成する必要がある。
【0038】
したがって、埋め込み特性に優れ、成長速度の遅い後述する第2のめっき膜52で、溝64全体を埋め込む場合、長時間のめっき処理が必要となる。
また、溝64は、その幅W4が広いため、幅の狭い溝61と比較して、ボイドの発生しにくい溝である。そのため、溝64は、成長速度の速いめっき膜(後述する第3のめっき膜73)で埋め込まれた際にボイドが発生しにくい。
【0039】
貫通孔65は、溝64の下方に位置する部分の第2の絶縁膜34の貫通するように形成されている。貫通孔65は、溝64と一体的に構成されている。貫通孔65は、第2の導電部32の上面32aを露出している。貫通孔65の直径R2の値、溝64の幅W4の値よりもかなり小さい。貫通孔65は、直径R2の小さい孔である。
そのため、貫通孔65は、ボイドの発生を抑制するために、埋め込み特性に優れためっき膜(具体的には、第1及び第2のめっき膜71,72)で埋め込む必要がある。
上記説明したように、第2の開口部37の場合、少なくとも直径R2の小さい貫通孔65を、埋め込み特性に優れためっき膜で埋め込む必要がある。
【0040】
第2のシード層38は、第1の開口部36の側面及び底面と、第2の開口部37の側面及び底面とを覆うように設けられている。第2のシード層38は、電解めっき法により、第1及び第2の導電部41,42を形成する際の給電層である。第2のシード層38としては、例えば、タンタル(Ta)層(例えば、厚さ20nm)と、銅(Cu)層(例えば、厚さ、50nm)とを順次積層させた積層膜を用いることができる。
【0041】
第1の導電部41は、ダマシン(Damascene)法により形成されたデュアルダマシン配線であり、第2のシード層38が形成された第1の開口部36に設けられている。
第1の導電部41の上端面41aは、平坦な面とされている。第1の導電部41の上端面41aは、保護膜59の上面59a(第2の絶縁膜34の上面に相当する面)に対して面一となるように構成されている。
第1の導電部41は、第2のコンタクトプラグ67と、配線68とを有する。第2のコンタクトプラグ67は、第2のシード層38が形成された貫通孔62に設けられている。
【0042】
第2のコンタクトプラグ67は、貫通孔62に配置された第1及び第2のめっき膜71,72により構成されている。第2のコンタクトプラグ67は、第1の導電部31の上端面31aと接触している。これにより、第2のコンタクトプラグ67は、第1の導電部31を介して、第1の不純物拡散層15と電気的に接続されている。
配線68は、第2のシード層38が形成された溝61に設けられている。配線68は、第2のコンタクトプラグ67と一体的に構成されている。配線68は、溝61に設けられた第1及び第2のめっき膜71,72により構成されている。
【0043】
ここで、第1の導電部41を構成する第1及び第2のめっき膜71,72について説明する。
第1のめっき膜71は、第1の開口部36の側面及び底面に配置された第2のシード層38を覆うように設けられている。第1のめっき膜71は、先に説明した第1のめっき膜51と同様な手法により形成されためっき膜であり、埋め込み特性に優れた膜である。
第1のめっき膜71としては、例えば、銅(Cu)めっき膜を用いることができる。第1のめっき膜71として銅(Cu)めっき膜を用いる場合、第1のめっき膜71は、例えば、平坦な広い面に形成される第1のめっき膜71の厚さが15nmになるように形成する。第1のめっき膜71は、第1のめっき膜51と同様な効果(具体的には、第2のめっき膜71に発生するボイドを抑制する効果)を奏する。
【0044】
第2のめっき膜72は、第2のシード層38及び第1のめっき膜71が形成された第1の開口部36を埋め込むように設けられている。第2のめっき膜72は、第1の開口部36を埋め込む程度の厚さとされている。第2のめっき膜72は、先に説明した第2のめっき膜52と同様な手法により形成されためっき膜であり、埋め込み特性に優れためっき膜である。
第2のめっき膜72としては、例えば、銅(Cu)めっき膜を用いることができる。第2のめっき膜72として銅(Cu)めっき膜を用いる場合、第2のめっき膜72は、例えば、平坦な広い面に形成される第2のめっき膜72の厚さが210nmになるように形成する。
【0045】
第2の導電部42は、ダマシン(Damascene)法により形成されたデュアルダマシン配線であり、第2のシード層38が形成された第2の開口部37に設けられている。
第2の導電部42の上端面42aは、平坦な面とされている。第2の導電部42の上端面42aは、保護膜59の上面59aに対して面一となるように構成されている。
第2の導電部42は、第2のコンタクトプラグ75と、配線76とを有する。第2のコンタクトプラグ75は、第2のシード層38が形成された貫通孔65に設けられている。第2のコンタクトプラグ75は、第2の導電部32の上端面32aと接触している。
【0046】
これにより、第2のコンタクトプラグ75は、第1の導電部32と電気的に接続されている。第2のコンタクトプラグ75は、貫通孔65に配置された第1及び第2のめっき膜71,72により構成されている。
配線76は、第2のシード層38が形成された溝64に設けられている。配線76は、第2のコンタクトプラグ75と一体的に構成されている。配線76は、溝64に設けられた第1乃至第3のめっき膜71〜73により構成されている。
【0047】
第1のめっき膜71は、第2の開口部37の側面及び底面に配置された第2のシード層38を覆うように設けられている。第2のめっき膜72は、第2のシード層38及び第1のめっき膜71が形成された貫通孔65を充填するように設けられている。
先に説明したように、第2のめっき膜72は、第2の開口部37よりも幅の狭い第1の開口部36を埋め込む程度の厚さとされているため、第2のめっき膜72で第2の開口部37の溝64を埋め込むことはできない。そのため、第2の開口部37に形成された第2のめっき膜72の上面側には、凹部78が形成される。
【0048】
第3のめっき膜73は、第2のめっき膜52に形成された凹部78を埋め込むように設けられている。第3のめっき膜73は、先に説明した第3のめっき膜53と同様な手法により形成することができる。第3のめっき膜73としては、例えば、銅(Cu)めっき膜を用いることができる。
【0049】
図2〜図21は、本発明の実施の形態に係る半導体装置の製造工程を示す断面図であり、図22は、第1乃至第3のめっき膜を形成する際に使用するめっき装置の概略を示す断面図である。なお、図2〜図21において、図1に示す半導体装置と同一構成部分には同一符号を付す。
【0050】
次に、図2〜図21を参照して、本実施の形態の半導体装置10の製造方法について説明する。
始めに、図2に示す工程では、半導体基板11(例えば、シリコン基板)に、周知の手法により、素子分離領域12と、ゲート絶縁膜14と、第1及び第2の不純物拡散領域15,16と、ゲート電極17と、シリコン窒化膜18と、サイドウォール19と、第1の層間絶縁膜21と、第1のコンタクトプラグ22とを形成する。
素子分離領域12は、例えば、半導体基板11に形成した素子分離用溝に、シリコン酸化膜(例えば、SiO2膜)やシリコン窒化膜等の絶縁膜を埋め込むことで形成する。ゲート絶縁膜14としては、例えば、シリコン酸化膜(例えば、SiO2膜)を用いることができる。
第1及び第2の不純物拡散領域15,16は、例えば、半導体基板11に、半導体基板11とは異なる導電型不純物を注入することで形成する。
【0051】
ゲート電極17は、例えば、ポリシリコン(Poly−Si)膜やタングステン(W)膜等の導電膜を形成後、該導電膜上にシリコン窒化膜18を形成し、その後、シリコン窒化膜18をマスクとする異方性エッチングにより、導電膜をパターニングすることで形成する。
サイドウォール19は、例えば、ゲート絶縁膜14上に、ゲート電極17及びシリコン窒化膜18を覆うシリコン窒化膜を形成し、その後、シリコン窒化膜をエッチバックすることで形成する。
第1の層間絶縁膜21としては、例えば、シリコン酸化膜(SiO2膜)を用いることができる。第1のコンタクトプラグ22は、例えば、第1の層間絶縁膜21に第1の不純物拡散層15を露出する貫通孔81を形成し、その後、貫通孔81に導電膜(例えば、タングステン(W)膜)を埋め込むことで形成する。
【0052】
次いで、図3に示す工程では、第1の層間絶縁膜21の上面21a及び第1のコンタクトプラグ22の上端面22aに、拡散防止膜45と、低誘電率絶縁膜46と、保護膜47とを順次積層させることで、第1の絶縁膜24を形成する。
具体的には、拡散防止膜45、低誘電率絶縁膜46、及び保護膜47は、例えば、PE−CVD(Plasma Enhanced−Chemical Vapor Deposition)法により形成することができる。
拡散防止膜45としては、例えば、シリコン炭窒化(SiCN)膜を用いることができる。拡散防止膜45としてシリコン炭窒化(SiCN)膜を用いる場合、拡散防止膜45の厚さは、例えば、30nmとすることができる。
低誘電率絶縁膜46としては、例えば、炭化シリコン窒化(SiOC)膜を用いることができる。低誘電率絶縁膜46として炭化シリコン窒化(SiOC)膜を用いる場合、低誘電率絶縁膜46の厚さは、例えば、110nmとすることができる。
保護膜47としては、例えば、シリコン酸化膜(例えば、厚さ180nm)を用いることができる。
【0053】
このように、シリコン炭窒化(SiCN)膜と、炭化シリコン窒化(SiOC)膜と、シリコン酸化膜とを順次積層させることで、第1の絶縁膜24を形成することにより、第1の導電部31と第2の導電部32との間に蓄積させる電気容量を低減できると共に、シリコン酸化膜で機械的強度の弱い炭化シリコン窒化(SiOC)膜を保護することができる。
また、第1の層間絶縁膜21上に、シリコン炭窒化(SiCN)膜を形成することで、異方性エッチング(例えば、ドライエッチング)により、低誘電率絶縁膜46及び保護膜47をエッチングする際、シリコン炭窒化(SiCN)膜をエッチング用ストッパー膜として利用することができる。
【0054】
次いで、保護膜47の上面47aに、開口部83,84を有した第1のエッチング用レジスト膜82を形成する。
このとき、開口部83は、第1の開口部25の形成領域に対応する部分の保護膜47の上面47aを露出するように形成する。また、開口部84は、第2の開口部26の形成領域に対応する部分の保護膜47の上面47aを露出するように形成する。
【0055】
次いで、図4に示す工程では、第1のエッチング用レジスト膜82を介した異方性エッチング(例えば、ドライエッチング)により、保護膜47の上面47aが露出するまで第1の絶縁膜24をエッチングする。これにより、第1の絶縁膜24に幅の異なる複数の開口部である第1及び第2の開口部25,26(この場合、貫通溝)を形成する(開口部形成工程)。
このとき、最初に、拡散防止膜57に対して高い選択比を得ることのできるエッチング条件で、開口部83,84の下方に位置する低誘電率絶縁膜58及び保護膜59をエッチングし、その後、第1の層間絶縁膜21及び第1のコンタクトプラグ22に対して選択比を得ることのできるエッチング条件で、開口部83,84から露出された部分の拡散防止膜57を除去するとよい。
このような方法により、第1及び第2の開口部25,26を形成することで、第1及び第2の開口部25,26の下方に位置する部分の第1の層間絶縁膜21及び第1のコンタクトプラグ22の損傷を抑制することができる。
【0056】
第1の開口部25は、幅の異なる複数の開口部のうち、成長速度の速い第3のめっき膜53で埋め込むことが困難な幅とされた開口部である。第1の開口部25の幅W1は、例えば、50nm以上300nmとすることができる。
第2の開口部26は、幅の異なる複数の開口部のうち、第1の開口部25の幅W1よりも幅の広い開口部である。第2の開口部26の幅W2は、例えば、500nm以上3000nmとすることができる。
【0057】
次いで、図5に示す工程では、図4に示す第1のエッチング用レジスト膜82を除去する。
次いで、図6に示す工程では、保護膜47の上面47a(第1の絶縁膜24の上面に相当する面)と、第1及び第2の開口部25,26内とを覆う第1のシード層29を形成する(シード層形成工程)。
具体的には、第1のシード層29は、スパッタ法により形成することができる。第1のシード層29としては、例えば、タンタル(Ta)層(例えば、厚さ20nm)と、銅(Cu)層(例えば、厚さ、50nm)とを順次積層させた積層膜を用いることができる。
【0058】
ここで、図22を参照して、後述する第1乃至第3のめっき膜形成工程で使用するめっき装置90の構成について説明し、その後、図7〜図21に示す工程について説明する。
めっき装置90は、めっき槽91と、陽電極93と、めっき液供給用管路94と、めっき液供給部96と、めっき液排出用管路97と、めっき液排出部98と、制御部99と、半導体基板保持部101とを有する。
【0059】
めっき槽91は、めっき液92及び陽電極93を収容している。めっき槽91内のめっき液92は、図示していない温調部により温度調節が可能である。
陽電極93は、めっき液92が溜められためっき槽91の底部に配置されている。陽電極93は、制御部99と電気的に接続されている。
【0060】
めっき液供給用管路94は、一方の端部がめっき槽91の底部と接続されており、他方の端部がめっき液供給部96と接続されている。
めっき液供給部96は、めっき液供給用管路94と接続されると共に、制御部99と電気的に接続されている。めっき液供給部96は、制御部99からめっき液供給信号を受信した際、めっき液供給用管路94を介して、めっき槽91内に新しいめっき液92を供給する。
めっき液排出用管路97は、一方の端部がめっき槽91の底部と接続されており、他方の端部がめっき液排出部98と接続されている。
めっき液排出部98は、めっき液排出用管路97と接続されると共に、制御部99と電気的に接続されている。めっき液排出部98は、制御部99からめっき液排出信号を受信した際、めっき液排出用管路97を介して、めっき槽91から古いめっき液92を排出する。
【0061】
制御部99は、陽電極93、めっき液供給部96、めっき液排出部98、及び半導体基板保持部101と電気的に接続されている。制御部99は、めっき装置90の制御全般を行う。制御部99は、半導体基板11に形成された第1及び第2のシード層29,38に給電したり、所定の電流値となるように第1及び第2のシード層29,38に給電する電流(具体的には、第1乃至第3の電流I1,I2,I3)を制御したり、めっき処理の時間を制御したりする。
また、制御部99は、図示していない半導体基板保持部駆動部を制御することで、半導体基板11を保持した半導体基板保持部101を上下方向に移動させることで、半導体基板11をめっき液92に浸漬させたり、めっき液92から半導体基板11を取り出したりする。
【0062】
半導体基板保持部101は、半導体基板保持用カップ102と、シール材103と、陰電極104と、押さえ部材105とを有する。
半導体基板保持用カップ101は、リング状とされており、めっき膜の形成領域に対応する部分の半導体基板11の面を露出する開口部107を有する。半導体基板保持用カップ101は、開口部107の外側に位置する部分において半導体基板11を支持している。
シール材103は、開口部107の近傍に位置する部分の半導体基板保持用カップ101に設けられている。シール材103は、リング状とされており、半導体基板11の外周部と接触する。シール材103は、シール材103よりも外側に位置する部分の半導体基板11にめっき液92が回り込むことを防止するための部材である。また、シール材103は、シール材103よりも外側に配置される陰電極104に、めっき膜が形成されることを防止するための部材である。
【0063】
陰電極104は、シール材103よりも外側に位置する部分の半導体基板保持用カップ102に設けられている。陰電極104は、半導体基板11に形成された図示していないシード層(例えば、第1のシード層29、或いは第2のシード層38)と接触している。
押さえ部材105は、半導体基板保持用カップ102上に載置された半導体基板11の上方から、半導体基板11と接触している。これにより、半導体基板11は、半導体基板保持部101により挟持されている。
半導体基板保持部101は、めっき処理する際、図示していない回転駆動部により、挟持した半導体基板11を回転可能に保持する。
【0064】
次いで、図7に示す工程では、図22に示すめっき装置90を用いて、電解めっきにより、第1のシード層29の表面29aを覆うように、第1の成長速度で第1の開口部25を埋め込まない厚さとされた第1のめっき膜51を形成する(第1のめっき膜形成工程)。
このとき、第1のシード層29に給電する第1の電流I1は、例えば、4.5Aとすることができる。
第1のめっき膜51としては、例えば、銅(Cu)めっき膜を用いることができる。この場合、例えば、めっき液92として25℃の温度とされたCu用めっき液を用い、図6に示す構造体をめっき液92に浸漬させ、図6に示す構造体を12rpmの速度で回転させ、第1の電流I1(例えば、4.5A)を第1のシード層29に給電し、5.5秒間めっき処理することで、第1のめっき膜51を形成する。第1のめっき膜51は、例えば、平坦な広い面に形成される第1のめっき膜51の厚さが15nmになるように形成する。
【0065】
第1のめっき膜形成工程で使用するCu用めっき液としては、例えば、水(H2O)と、硫酸銅・5水和物(CuSO4・5H2O)と、硫酸(H2SO4)と、塩酸(HCl)とを混合した混合液に、添加剤(例えば、溝の底部からのめっき膜の成長を促進させる促進剤)を加えたものを用いることができる。
Cu用めっき液を構成する混合液としては、例えば、水(H2O)が74〜83%、硫酸銅・5水和物が10〜20%、硫酸が1〜5%、塩酸が1%以下の割合で混合したものを用いることができる。また、上記混合液に対して、添加剤は、例えば、5〜11%添加するとよい。
【0066】
このように、第1のシード層29の表面29aに、第2及び第3の成長速度よりも遅い第1の成長速度により第1のめっき膜51を形成することで、厚さの薄い部分の第1のシード層29や不連続に形成された部分の第1のシード層29を第1のめっき膜51で覆うことが可能となる。
これにより、第1の開口部25を埋め込むように形成される第2のめっき膜52にボイドが発生することを抑制できる。
また、第1の開口部25を埋め込まないように第1のめっき膜51を形成する(言い換えれば、第1のめっき膜51の厚さを薄くする)ことで、成長速度のかなり遅い第1のめっき膜51のめっき処理時間を短縮することができる。
なお、第1の電流I1の値は、上記4.5Aに限定されない。また、第1のめっき膜形成工程のめっき処理時間は、上記数値に限定されない。
【0067】
次いで、図8に示す工程では、図22に示すめっき装置90を用いて、第1の成長速度よりも速く、かつボイドを生じさせない第2の成長速度により、第1のめっき膜51の表面51aに第2のめっき膜52を形成する(第2のめっき膜形成工程)。
このとき、第1のシード層29に給電する第2の電流I2は、第1の電流I1よりも高い電流、例えば、6.75Aとすることができる。
第2のめっき膜形成工程では、第1のめっき膜51の表面51aに、少なくとも第1の開口部25を埋め込む厚さとされた第2のめっき膜52を形成する。
このとき、第1の開口部25よりも幅の広い第2の開口部26に形成された第2のめっき膜52の上面側に凹部55が形成される。
第2のめっき膜52としては、例えば、Cuめっき膜を用いることができる。第2のめっき膜52としてCuめっき膜を用いる場合、例えば、めっき液92として25℃の温度とされたCu用めっき液を用い、図7に示す構造体をめっき液92に浸漬させ、図7に示す構造体を12rpmの速度で回転させ、第2の電流I2(例えば、6.75A)の電流を第1のシード層29に給電し、30秒間めっき処理することで第2のめっき膜52を形成する。第2のめっき膜52は、例えば、平坦な広い面に形成される第2のめっき膜52の厚さが105nmになるように形成する。
【0068】
このように、成長速度の遅い第2のめっき膜52で第1の開口部25を埋め込むことにより、微細な幅W1とされた第1の開口部25にボイドが発生することを抑制できる。
また、第1及び第2のめっき膜51,52により第1の開口部25を埋め込むことで、第1の開口部25を第1のめっき膜51のみで埋め込む場合と比較して、短時間で第1の開口部25を埋め込むことができる。
なお、第2の電流I2(例えば、6.75A)の値は、上記数値に限定されない。
【0069】
また、図8に示す工程(第2のめっき膜形成工程)では、少なくとも第1の開口部25(第2の開口部26よりも幅の狭い開口部)を埋め込むように第2のめっき膜52を形成するため、成長速度の遅い第2のめっき膜52のめっき処理時間を短縮することができる。
また、図8に示す工程(第2のめっき膜形成工程)では、第2の開口部26に凹部55が形成されるが、第2の開口部26は、ボイドの発生しにくい開口部であるため、第2のめっき膜形成工程後に形成される第3のめっき膜53(成長速度の速いめっき膜)で容易に埋め込むことができる。
【0070】
また、第2のめっき膜形成工程で使用するめっき液92としては、第1のめっき膜形成工程で使用したCuめっき用液と同じめっき液を用いるとよい。これにより、第1及び第2のめっき膜51,52を連続して形成することが可能となる。
【0071】
次いで、図9に示す工程では、第2の成長速度よりも速い第3の成長速度により、第2のめっき膜52の表面52aに、凹部55を埋め込む第3のめっき膜53を形成する(第3のめっき膜形成工程)。
第3のめっき膜53としては、例えば、Cuめっき膜を用いることができる。この場合、例えば、めっき液92として25℃の温度とされたCu用めっき液を用い、図8に示す構造体をめっき液92に浸漬させ、図8に示す構造体を12rpmの速度で回転させ、第1及び第2の電流I1,I2よりも高い第3の電流I3(例えば、40.5A)を第1のシード層29に給電し、30秒間めっき処理することで、第3のめっき膜53を形成する。
【0072】
第3のめっき膜53は、例えば、平坦な広い面に形成される第3のめっき膜53の厚さが630nmになるように形成する。
このように、第2のめっき膜52に形成された凹部55を第3のめっき膜53で埋め込むことで、後述する導電部形成工程における研磨により、第2の開口部26に形成されためっき膜にディッシングが発生することを抑制できる。
また、第2のめっき膜52よりも成長速度の速い第3のめっき膜53で凹部55を埋め込むことで、第2のめっき膜52で埋め込む場合よりも短時間で凹部55を埋め込むことができる。
【0073】
また、第3のめっき膜形成工程では、第3のめっき膜53の上面53aが平坦な面となるように、第3のめっき膜53を形成するとよい。
このように、第3のめっき膜53の上面53aを平坦な面とすることで、導電部形成工程(図10参照)においてめっき膜を研磨する際、第1及び第2の開口部25,26の形状やレイアウトに依存することなく、半導体基板11の面内において一定の速度で研磨が進むため、ディッシングやエロージョンの発生を抑制することができる。
これにより、第2の開口部26に形成される第2の導電部32の厚さを、第1の開口部25に形成される第1の導電部31と同じ厚さにすることができる。
【0074】
次いで、図10に示す工程では、第1のシード層29及び第1乃至第3のめっき膜51〜53のうち、保護膜47の上面47aよりも上方に形成された部分の第1のシード層29及び第1乃至第3のめっき膜51〜53を研磨により除去することで、第1の開口部25内に第1及び第2のめっき膜51,52よりなる第1の導電部31を形成する共に、第2の開口部26内に第1乃至第3のめっき膜51〜53よりなる第2の導電部32を形成する(導電部形成工程)。
具体的には、例えば、CMP(Chemical Mechanical Polishing)法により、保護膜47の上面47aよりも上方に位置する部分の第1のシード層29及び第1乃至第3のめっき膜51〜53を研磨により除去する。
先に説明したように、研磨前の第3のめっき膜53の上面53aは平坦な面とされているため、研磨後の保護膜47の上面47a、第1の導電部31の上端面31a、及び第1の導電部31の上端面31aは同一平面上に配置される。言い換えれば、図10に示す構造体の上面は、平坦な面となる。
【0075】
次いで、図11に示す工程では、図10に示す構造体の上面(具体的には、保護膜47の上面47a、第1の導電部31の上端面31a、及び第2の導電部32の上端面32a)に、拡散防止膜57と、低誘電率絶縁膜58と、保護膜59とを順次積層させることで、第2の絶縁膜34を形成する。
第2の絶縁膜34は、先に説明した第1の絶縁膜24と同様な手法により形成することができる。
拡散防止膜57としては、例えば、シリコン炭窒化(SiCN)膜を用いることができる。拡散防止膜57としてシリコン炭窒化(SiCN)膜を用いる場合、拡散防止膜57の厚さは、例えば、80nmとすることができる。
低誘電率絶縁膜58としては、例えば、炭化シリコン窒化(SiOC)膜を用いることができる。低誘電率絶縁膜58として炭化シリコン窒化(SiOC)膜を用いる場合、低誘電率絶縁膜58の厚さは、例えば、600nmとすることができる。
保護膜59としては、例えば、シリコン酸化膜(例えば、厚さ180nmのSiO2膜)を用いることができる。
【0076】
このように、シリコン炭窒化(SiCN)膜と、炭化シリコン窒化(SiOC)膜と、シリコン酸化膜とを順次積層させることで、第2の絶縁膜34を形成することにより、第1の導電部41と第2の導電部42との間に蓄積させる電気容量を低減できると共に、シリコン酸化膜で機械的強度の弱い炭化シリコン窒化(SiOC)膜を保護することができる。
また、第1の絶縁膜24上に、シリコン炭窒化(SiCN)膜を形成することで、異方性エッチング(例えば、ドライエッチング)により、第2の絶縁膜34に第1及び第2の開口部36,37を形成する際、シリコン炭窒化(SiCN)膜をエッチングのストッパー膜をして利用することが可能となる。
【0077】
次いで、保護膜59の上面59aに、開口部112,113を有した第2のエッチング用レジスト膜111を形成する。
このとき、開口部112は、貫通孔62の形成領域に対応する部分の保護膜59の上面59aを露出するように形成する。また、開口部113は、貫通孔65の形成領域に対応する部分の保護膜59の上面59aを露出するように形成する。
【0078】
次いで、図12に示す工程では、第2のエッチング用レジスト膜111を介した異方性エッチング(例えば、ドライエッチング)により、開口部112の下方に低誘電率絶縁膜58及び保護膜59を貫通する貫通孔114と、開口部114の下方に低誘電率絶縁膜58及び保護膜59を貫通する貫通孔115とを一括形成する。
このとき、エッチングしたい低誘電率絶縁膜58及び保護膜59と拡散防止膜57との選択比が高くなるような条件(つまり、拡散防止膜57がエッチングされにくい条件)で、低誘電率絶縁膜58及び保護膜59をエッチングするとよい。
【0079】
このようなエッチング条件を用いることで、拡散防止膜57をエッチング用のストッパー膜として利用することが可能となり、低誘電率絶縁膜58及び保護膜59のエッチング時間を長くすることができる。これにより、低誘電率絶縁膜58及び保護膜59を確実に貫通するように、貫通孔114,115を形成することができる。
また、図12に示す工程では、貫通孔114と第1の導電部31との間、及び貫通孔115と第2の導電部32との間に、拡散防止膜57を残すようにエッチングを行う。
このように、貫通孔114,115の下方に拡散防止膜57を残すことで、後述する図16に示す工程で行う異方性エッチングにより、第1及び第2の導電部31,32がエッチングされることを防止できる。
なお、貫通孔114は、後述する図16に示す工程において、貫通孔114の下方に位置する部分の拡散防止膜57が除去されることで、図1に示す貫通孔62となる孔である。また、貫通孔115は、後述する図16に示す工程において、貫通孔115の下方に位置する部分の拡散防止膜57が除去されることで、図1に示す貫通孔65となる孔である。貫通孔114の直径R1は、例えば、200nmとすることができる。
【0080】
次いで、図13に示す工程では、図12に示す第2のエッチング用レジスト膜111をアッシングにより除去した後、貫通孔114,115内に、エッチング用保護膜117を形成する。エッチング用保護膜117は、異方性エッチングにより、第1及び第2の開口部36,37を構成する溝61,64を形成する際、貫通孔114,115の下方に位置する部分の拡散防止膜57がエッチングされることを防止するための膜である。
エッチング用保護膜117としては、例えば、BARC(Bottom Anti−Reflection Coating)膜を用いることができる。
【0081】
エッチング用保護膜117としてBARC膜を用いる場合、第2のエッチング用レジスト膜111が除去された保護膜59の上面59aにBARC膜を塗布することで、貫通孔114,115内を充填するBARC膜を形成し、その後、BARC膜全体をエッチバックすることで、貫通孔114,115内のみにBARC膜を残す。
このエッチバックにより、貫通孔114,115内に形成されたBARC膜の上面(エッチング用保護膜117の上面117a)は、保護膜59の上面59aよりも低い位置に配置される。BARC膜上に形成される凹部の深さは、例えば、50nmとすることができる。
【0082】
次いで、図14に示す工程では、保護膜59の上面59aに、開口部121,122を有した第3のエッチング用レジスト膜119を形成する。
このとき、開口部121は、溝61の形成領域に対応する部分の保護膜59の上面59a及びエッチング用保護膜117の上面117aを露出するように形成する。また、開口部122は、溝64の形成領域に対応する部分の保護膜59の上面59a及びエッチング用保護膜117の上面117aを露出するように形成する。
【0083】
次いで、図15に示す工程では、第3のエッチング用レジスト膜119をマスクとする異方性エッチングにより、開口部121の下方に位置する部分の低誘電率絶縁膜58及び保護膜59に溝124を形成すると共に、開口部122の下方に位置する部分の低誘電率絶縁膜58及び保護膜59に溝125を形成する。
溝124は、図1に示す溝61の一部を構成する溝であり、溝61よりも深さが浅くなるように形成する。また、溝125は、図1に示す溝64の一部を構成する溝であり、溝64よりも深さが浅くなるように形成する。
【0084】
溝124の幅W5は、例えば、50nm以上300nm以下とすることができる。また、溝125の幅W6は、例えば、500nm以上3000nm以下とすることができる。
なお、溝124,125を形成する際のエッチングにより、エッチング用保護膜117の一部はエッチングされるが、溝124,125を形成後、貫通溝114,115にエッチング用保護膜117が残るため、貫通溝114,115の下方に位置する部分の拡散防止膜57がエッチングされることはない。
また、溝124,125を形成する際のエッチングにより、図14に示す保護膜59もエッチングされるため、図15に示す保護膜59の厚さは、図14に示す保護膜59の厚さよりも薄くなる。
【0085】
次いで、図16に示す工程では、異方性エッチング(例えば、ドライエッチング)により、図15に示す開口部121,122の下方に位置する部分の低誘電率絶縁膜58をエッチングすると共に、貫通溝114,115の下方に位置する部分の拡散防止膜57を除去することで、溝61及び貫通孔62を有し、第1の導電部31の上面31aを露出する第1の開口部36と、溝64及び貫通孔65を有し、第2の導電部32の上面32aを露出する第2の開口部37とを形成する。
【0086】
溝61の幅W3は、溝124の幅W5の幅と略等しく、例えば、50nm以上300nm以下とすることができる。溝61の深さD1は、溝64の深さと等しく、例えば、500nmとすることができる。
溝64の幅W4は、溝124の幅W6の幅と略等しく、例えば、500nm以上3000nm以下とすることができる。また、溝61の深さD1は、溝64の深さと等しく、例えば、500nmとすることができる。
また、図16に示す工程では、上記異方性エッチングにより、図15に示す第3のエッチング用レジスト膜119及びエッチング用保護膜117が除去されると共に、保護膜59の上部がエッチングされる。
なお、図11に示す第2のエッチング用レジスト膜111を形成する工程から図16に示す工程までが、開口部形成工程(第1及び第2の開口部36,37を形成する工程)に相当する工程である。
【0087】
次いで、図17に示す工程では、保護膜59の上面59a(第2の絶縁膜34の上面に相当する面)と、第1及び第2の開口部36,37内を覆う第2のシード層38を形成する(シード層形成工程)。
具体的には、第2のシード層38は、スパッタ法により形成することができる。第2のシード層38としては、例えば、タンタル(Ta)層(例えば、厚さ20nm)と、銅(Cu)層(例えば、厚さ、50nm)とを順次積層させた積層膜を用いることができる。
【0088】
次いで、図18に示す工程では、図22に示すめっき装置90を用いて、電解めっきにより、第2のシード層38の表面38aを覆うように、第1の成長速度で第1の開口部36を埋め込まない厚さとされた第1のめっき膜71を形成する(第1のめっき膜形成工程)。
第1のめっき膜71としては、例えば、銅(Cu)膜を用いることができる。この場合、第1のめっき膜71は、例えば、めっき液92として温度が25℃とされたCu用めっき液を準備し、図17に示す構造体をめっき液92に浸漬させ、図17に示す構造体を12rpmの速度で回転させ、第1の電流I1(例えば、4.5A)を第2のシード層38に給電し、5.5秒間めっき処理することで形成する。
第1のめっき膜71は、例えば、平坦な広い面に形成される第1のめっき膜71の厚さが15nmになるように形成する。
【0089】
このように、第2のシード層38の表面38aに、成長速度の遅い第1のめっき膜71を形成することにより、厚さの薄い部分の第2のシード層38や不連続に形成された部分の第2のシード層38を第1のめっき膜71で覆うことが可能となる。
これにより、第1の開口部36を埋め込むように形成される第2のめっき膜72にボイドが発生することを抑制できる。
また、第1の開口部36を埋め込まないように第1のめっき膜71を形成する(言い換えれば、第1のめっき膜71の厚さを薄くする)ことで、成長速度のかなり遅い第1のめっき膜71のめっき処理時間を短縮することができる。
なお、第1の電流I1の値は、上記4.5Aに限定されない。また、第1のめっき膜形成工程のめっき処理時間は、上記数値に限定されない。
また、第1のめっき膜71を形成する際に使用するCu用めっき液としては、例えば、先に説明した図6に示す工程で使用するCu用めっき液と同じものを用いることができる。
【0090】
次いで、図19に示す工程では、図22に示すめっき装置90を用いて、第1の成長速度よりも速く、かつボイドを生じさせない第2の成長速度により、第1のめっき膜71の表面71aに、第1の開口部36を埋め込む程度の厚さとされた第2のめっき膜72を形成する(第2のめっき膜形成工程)。
このとき、溝64に形成された第2のめっき膜72の上面72a側に凹部78が形成される。
【0091】
第2のめっき膜72としては、例えば、Cuめっき膜を用いることができる。第2のめっき膜72としてCuめっき膜を用いる場合、第2のめっき膜72は、例えば、めっき液92として温度が25℃とされたCu用めっき液を準備し、めっき液92で図18に示す構造体を12rpmの速度で回転させ、第1の電流I1よりも大きい第2の電流I2(例えば、6.75A)を第2のシード層38に給電することで形成する。第2のめっき膜72のめっき処理時間は、例えば、60秒とすることができる。
第2のめっき膜72は、例えば、平坦な広い面に第2のめっき膜72を形成したときの第2のめっき膜72の厚さが210nmになるように形成する。
【0092】
このように、第1の成長速度よりも速く、かつボイドを生じさせない第2の成長速度で形成される第2のめっき膜72で第1の開口部36を埋め込むことにより、貫通孔62及び幅の狭い溝61よりなる第1の開口部36にボイドが発生することを抑制できる。
また、第2の成長速度は第1の成長速度よりも速いため、第1の開口部36を第1のめっき膜71のみで埋め込む場合と比較して、短時間で第1の開口部36を埋め込むことができる。
【0093】
また、図19に示す工程(第2のめっき膜形成工程)では、第2の開口部37の溝64に凹部78が形成されるが、溝64は、幅が広く、ボイドの発生しにくい溝であるため、第2のめっき膜形成工程後に形成される第3のめっき膜73(成長速度の速いめっき膜)で容易に埋め込むことができる。
【0094】
また、第2のめっき膜形成工程で使用するめっき液92としては、第1のめっき膜形成工程(図18に示す工程)で使用したCuめっき用液と同じめっき液を用いるとよい。これにより、第1及び第2のめっき膜71,72を連続して形成することが可能となる。
なお、第2の電流I2の値は、上記6.75Aに限定されない。また、第2のめっき膜形成工程のめっき処理時間は、上記数値に限定されない。
【0095】
次いで、図20に示す工程では、第2の成長速度よりも速い第3の成長速度により、第3のめっき膜72の表面72aに、凹部78を埋め込む第3のめっき膜73を形成する(第3のめっき膜形成工程)。
【0096】
第3のめっき膜73としては、例えば、Cuめっき膜を用いることができる。この場合、第3のめっき膜73は、例えば、めっき液92として温度が25℃とされたCu用めっき液を用い、めっき液92に浸漬させた図19に示す構造体を12rpmの速度で回転させ、第1及び第2の電流I1,I2よりも大きい第3の電流I3(例えば、40.5A)を第2のシード層38に給電し、30秒間めっき処理することで形成する。第3のめっき膜73は、例えば、平坦な広い面に形成される第3のめっき膜73の厚さが630nmになるように形成する。
【0097】
このように、凹部78を埋め込むように第3のめっき膜73を形成することで、後述する導電部形成工程(図21参照)における研磨により、第2の開口部37に埋め込まれためっき膜にディッシングが発生することを抑制できる。
また、第1及び第2のめっき膜71,72よりも成長速度の速い第3のめっき膜73で凹部78を埋め込むことにより、第2のめっき膜72で凹部78を埋め込む場合と比較して、短時間で凹部78を埋め込むことができる。
【0098】
また、第3のめっき膜形成工程では、第3のめっき膜73の厚さを厚くすることで、第3のめっき膜73の上面73aを平坦な面にするとよい。
このように、第3のめっき膜73の上面73aを平坦な面とすることで、導電部形成工程(図21参照)においてめっき膜を研磨する際、第1及び第2の開口部36,37の形状やレイアウトに依存することなく、半導体基板11の面内において一定の速度で研磨が進むため、ディッシングやエロージョンの発生を抑制することができる。
【0099】
次いで、図21に示す工程では、第2のシード層38及び第1乃至第3のめっき膜71〜73のうち、保護膜59の上面59aよりも上方に位置する部分の第2のシード層38及び第1乃至第3のめっき膜71〜73を研磨により除去することで、第1の開口部36内に第1及び第2のめっき膜71,72よりなる第1の導電部41(デュアルダマシン配線)を形成する共に、第2の開口部37内に第1乃至第3のめっき膜71〜73よりなる第2の導電部42(デュアルダマシン配線)を形成する(導電部形成工程)。
これにより、図1に示す半導体装置10が製造される。
【0100】
具体的には、例えば、CMP(Chemical Mechanical Polishing)法により、保護膜59の上面59aよりも上方に位置する部分の第2のシード層38及び第1乃至第3のめっき膜71〜73を研磨により除去することで、第1及び第2の導電部41,42を形成する。
先に説明したように、第2の開口部37に形成された凹部78は第3のめっき膜73に埋め込まれており、かつ第3のめっき膜73の上面73aは平坦な面とされているため、導電部形成工程の研磨に起因するディッシングやエロージョンを抑制することができる。
これにより、研磨後の保護膜59の上面59a、第1の導電部31の上端面31a、及び第1の導電部31の上端面31aは同一平面上に配置される。
【0101】
本実施の形態の半導体装置の製造方法によれば、第2及び第3の成長速度よりも低い第1の成長速度により、第1のシード層29の表面29aを覆う第1のめっき膜52を形成することで、厚さの薄い部分の第1のシード層29や不連続に形成された部分の第1のシード層29が第1のめっき膜52に覆われるため、第1の開口部25を埋め込む第2のめっき膜52にボイドが発生することを抑制できる。
また、第1の成長速度よりも速く、かつボイドを生じさせない第2の成長速度により、第1のめっき膜52の表面52aに第2のめっき膜52を形成することで、第1の開口部25を埋め込む第2のめっき膜52にボイドが発生することを抑制できると共に、第1の開口部25を第1のめっき膜52のみで埋め込む場合と比較して、第1の開口部25をめっき膜で埋め込む時間を短縮することができる。
【0102】
また、第2の成長速度よりも速い第3の成長速度により、第2のめっき膜52上に第3のめっき膜53を形成することで、第1の開口部25よりも幅の広い第2の開口部26を、短時間のめっき処理で埋め込むことができると共に、第1のシード層29及び第1乃至第3のめっき膜51〜53を研磨する際に、ディッシングやエロージョンが発生することを抑制できる。
【0103】
また、デュアルダマシン配線が形成される第1の開口部36を第1乃至第3のめっき膜71〜73で埋め込むことにより、第1の開口部36にボイドが発生することを抑制できる。
さらに、デュアルダマシン配線が形成される第2の開口部37を第1乃至第3のめっき膜71〜73で埋め込むことにより、第2の開口部37に埋め込まれためっき膜にディッシングやエロージョンが発生することを抑制できる。
【0104】
以上、本発明の好ましい実施の形態について詳述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【産業上の利用可能性】
【0105】
本発明は、半導体装置の製造方法に適用可能である。
【符号の説明】
【0106】
10…半導体装置、11…半導体基板、11a,29a,38a,51a,52a,71a,72a…表面、12…素子分離領域、14…ゲート絶縁膜、15…第1の不純物拡散領域、16…第2の不純物拡散領域、17…ゲート電極、18…シリコン窒化膜、19…サイドウォール、21…第1の層間絶縁膜、21a,47a,53a,59a,73a…上面、22…第1のコンタクトプラグ、22a,31a,32a,41a,42a…上端面、24…第1の絶縁膜、25,36…第1の開口部、26,37…第2の開口部、29…第1のシード層、31,41…第1の導電部、32,42…第2の導電部、34…第2の絶縁膜、34A…上部、38…第2のシード層、45,57…拡散防止膜、46,58…低誘電率絶縁膜、47,59…保護膜、51,71…第1のめっき膜、52,72…第2のめっき膜、53,73…第3のめっき膜、55,78…凹部、61,64,124,125…溝、62,65,81,114,115…貫通孔、67…第2のコンタクトプラグ、68,76…配線、82…第1のエッチング用レジスト膜、83,84,107,112,113,121,122…開口部、90…めっき装置、91…めっき槽、93…陽電極、94…めっき液供給用管路、96…めっき液供給部、97…めっき液排出用管路、98…めっき液排出部、99…制御部、101…半導体基板保持部、102…半導体基板保持用カップ、103…シール材、104…陰電極、105…押さえ部材、111…第2のエッチング用レジスト膜、117…エッチング用保護膜、119…第3のエッチング用レジスト膜、D1…深さ、I1…第1の電流、I2…第2の電流、I3…第3の電流、R1,R2…直径、W1,W2,W3,W4,W5,W6…幅
【技術分野】
【0001】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【0002】
従来の半導体装置の製造方法では、絶縁膜に形成された溝にシード層を形成し、次いで、電解めっき法により、溝を埋め込むめっき膜を形成し、その後、CMP(Chemical Mechanical Polishing)法により、絶縁膜の上面よりも上方に位置する部分の不要なシード層及びめっき膜を除去することで、溝にめっき膜よりなるシングルダマシン(Single Damascene)配線を形成することが行われている。
また、従来の半導体装置の製造方法では、絶縁膜に形成された溝及び貫通孔よりなる開口部にシード層を形成し、次いで、電解めっき法により、開口部を埋め込むめっき膜を形成し、その後、CMP法により、絶縁膜の上面よりも上方に位置する部分の不要なシード層及びめっき膜を除去することで、溝及び貫通孔にめっき膜よりなるデュアルダマシン(Dual Damascene)配線を形成することが行われている。
なお、以下の説明では、上記2つの配線の形成方法をダマシンプロセスという。
【0003】
上記ダマシンプロセスでは、溝及び貫通孔に埋め込まれためっき膜にボイドがないことが望ましい。
特許文献1には、溝及び貫通孔にめっき膜を形成する際、最初に低電流で短時間のめっき処理を行うことで、径の小さい貫通孔及び幅の狭い溝の内部を充填するように第1のめっき膜を形成し、次いで、電流を大きくした状態で、径の大きい貫通孔の内部を充填するように第2のめっき膜を形成することが開示されている。
【0004】
また、特許文献2には、めっき液によりシード層がエッチングされて、シード層の一部が不連続になった際、シード層に低電流を流し(予備通電)、次いで、該低電流よりも高い電流をシード層に流すことで、溝の内部にめっき膜を形成することが開示されている。
【0005】
また、特許文献3には、基板を貫通する貫通孔にシード層を形成し、次いで、基板の表面側の電流密度よりも基板の裏面側の電流密度が高くなるようにして、基板の一方の面側の貫通孔の端部塞ぐようにめっき膜を形成し、次いで、めっき抑制剤及びめっき促進剤を含むめっき液を用いて、基板の表面側の電流密度よりも基板の裏面側の電流密度が低くなるようにした状態で、貫通孔をめっき膜で埋め込むことが開示されている。
【0006】
また、上記ダマシンプロセスでは、CMP処理後に、ディシングやエロージョンが発生しないように研磨を行うことも重要である。
特許文献4には、めっき膜を成長させる方向のみに電流を流し、次いで、めっき膜を成長させる方向とは逆の方向のみに電流を流し、その後、めっき膜を成長させる方向のみに電流を流すことで、微細な溝上に形成されるめっき膜の盛り上がりを抑制して、CMP処理後に発生するディッシングやエロージョンを抑制することが開示されている。
【先行技術文献】
【特許文献】
【0007】
【特許文献1】特開2000−80496号公報
【特許文献2】特開2004−124262号公報
【特許文献3】特開2006−111896号公報
【特許文献4】特開2004−270028号公報
【発明の概要】
【発明が解決しようとする課題】
【0008】
しかしながら、特許文献1,2,4では、例えば、2回目のめっき膜形成後に、幅の広い溝(配線が形成される溝)や平面視した状態で面積の大きい開口部(例えば、パッドが形成される開口部)をめっき膜で埋め込むことができなかった場合、めっき膜をCMP処理することで、該溝及び開口部に配置された部分のめっき膜にディッシングやエロージョンが発生してしまうという問題があった。
また、特許文献2では、シード層のボイドを防ぐことは可能であるが、高い電流をシード層に流すことで形成されるめっき膜(埋め込み特性の悪いめっき膜)で、溝の内部を埋め込むため、溝の幅が狭い場合には、溝に形成されためっき膜にボイドが発生してしまうという問題があった。
一般的に、デュアルダマシン(Dual Damascene)配線が形成される溝及び貫通孔に埋め込まれためっき膜に、ボイドが発生しやすい。
また、特許文献3は、基板を貫通する貫通孔のみに適用可能な技術であるため、ダマシンプロセスには適用できないという問題があった。
【課題を解決するための手段】
【0009】
本発明の一観点によれば、絶縁膜に幅の異なる複数の開口部を形成する開口部形成工程と、前記絶縁膜の上面、及び前記幅の異なる複数の開口部内にシード層を形成するシード層形成工程と、第1の成長速度により、前記シード層の表面を覆う第1のめっき膜を形成する第1のめっき膜形成工程と、前記第1の成長速度よりも速く、かつボイドを生じさせない第2の成長速度により、前記第1のめっき膜の表面に第2のめっき膜を形成する第2のめっき膜形成工程と、前記第2の成長速度よりも速い第3の成長速度により、前記第2のめっき膜上に第3のめっき膜を形成する第3のめっき膜形成工程と、前記シード層及び前記第1乃至第3のめっき膜のうち、前記絶縁膜の上面よりも上方に形成された部分の前記シード層及び前記第1乃至第3のめっき膜を研磨により除去することで、前記開口部内に少なくとも前記第1及び第2のめっき膜よりなる導電部を形成する導電部形成工程と、を含むことを特徴とする半導体装置の製造方法が提供される。
【発明の効果】
【0010】
本発明の半導体装置の製造方法によれば、第2及び第3の成長速度よりも低い第1の成長速度により、シード層の表面を覆う第1のめっき膜を形成することで、厚さの薄い部分のシード層や不連続に形成された部分のシード層が第1のめっき膜に覆われるため、開口部を埋め込む第2のめっき膜にボイドが発生することを抑制できる。
また、第1の成長速度よりも速く、かつボイドを生じさせない第2の成長速度により、第1のめっき膜の表面に第2のめっき膜を形成することで、開口部を埋め込む第2のめっき膜にボイドが発生することを抑制できると共に、開口部を第1のめっき膜のみで埋め込む場合と比較して、開口部をめっき膜で埋め込む時間を短縮することができる。
【0011】
また、第2の成長速度よりも速い第3の成長速度により、第2のめっき膜上に第3のめっき膜を形成することで、幅の異なる複数の開口部のうち、第1及び第2のめっき膜だけでは埋め込まれていない幅の広い開口部を、短時間のめっき処理で埋め込むことができると共に、シード層及び第1乃至第3のめっき膜を研磨する際に、ディッシングやエロージョンが発生することを抑制できる。
【図面の簡単な説明】
【0012】
【図1】本発明の実施の形態に係る半導体装置の断面模式図である。
【図2】本発明の実施の形態に係る半導体装置の製造工程を示す断面図(その1)である。
【図3】本発明の実施の形態に係る半導体装置の製造工程を示す断面図(その2)である。
【図4】本発明の実施の形態に係る半導体装置の製造工程を示す断面図(その3)である。
【図5】本発明の実施の形態に係る半導体装置の製造工程を示す断面図(その4)である。
【図6】本発明の実施の形態に係る半導体装置の製造工程を示す断面図(その5)である。
【図7】本発明の実施の形態に係る半導体装置の製造工程を示す断面図(その6)である。
【図8】本発明の実施の形態に係る半導体装置の製造工程を示す断面図(その7)である。
【図9】本発明の実施の形態に係る半導体装置の製造工程を示す断面図(その8)である。
【図10】本発明の実施の形態に係る半導体装置の製造工程を示す断面図(その9)である。
【図11】本発明の実施の形態に係る半導体装置の製造工程を示す断面図(その10)である。
【図12】本発明の実施の形態に係る半導体装置の製造工程を示す断面図(その11)である。
【図13】本発明の実施の形態に係る半導体装置の製造工程を示す断面図(その12)である。
【図14】本発明の実施の形態に係る半導体装置の製造工程を示す断面図(その13)である。
【図15】本発明の実施の形態に係る半導体装置の製造工程を示す断面図(その14)である。
【図16】本発明の実施の形態に係る半導体装置の製造工程を示す断面図(その15)である。
【図17】本発明の実施の形態に係る半導体装置の製造工程を示す断面図(その16)である。
【図18】本発明の実施の形態に係る半導体装置の製造工程を示す断面図(その17)である。
【図19】本発明の実施の形態に係る半導体装置の製造工程を示す断面図(その18)である。
【図20】本発明の実施の形態に係る半導体装置の製造工程を示す断面図(その19)である。
【図21】本発明の実施の形態に係る半導体装置の製造工程を示す断面図(その20)である。
【図22】第1乃至第3のめっき膜を形成する際に使用するめっき装置の概略を示す断面図である。
【発明を実施するための形態】
【0013】
以下、図面を参照して本発明を適用した実施の形態について詳細に説明する。なお、以下の説明で用いる図面は、本発明の実施形態の構成を説明するためのものであり、図示される各部の大きさや厚さや寸法等は、実際の半導体装置の寸法関係とは異なる場合がある。
【0014】
(実施の形態)
図1は、本発明の実施の形態に係る半導体装置の断面模式図である。
図1を参照するに、本実施の形態の半導体装置10は、半導体基板11と、素子分離領域12と、ゲート絶縁膜14と、第1及び第2の不純物拡散領域15,16と、ゲート電極17と、シリコン窒化膜18と、サイドウォール19と、第1の層間絶縁膜21と、第1のコンタクトプラグ22と、第1の絶縁膜24と、幅の異なる複数の開口部である第1の開口部25,36及び第2の開口部26,37と、第1のシード層29と、第1の導電部31,32と、第2の導電部41,42と、第2の絶縁膜34と、第2のシード層38とを有する。
【0015】
半導体基板11としては、例えば、シリコン基板を用いることができる。素子分離領域12は、半導体基板11に形成されている。素子分離領域12は、例えば、半導体基板11に形成された溝を埋め込む絶縁膜(例えば、シリコン酸化膜(例えば、SiO2膜)ややシリコン窒化膜等)により構成することができる。
【0016】
ゲート絶縁膜14は、半導体基板11の表面11a及び素子分離領域12の上面に設けられている。ゲート絶縁膜14としては、例えば、シリコン酸化膜(例えば、SiO2膜)を用いることができる。
第1及び第2の不純物拡散領域15,16は、半導体基板11に形成されている。第1及び第2の不純物拡散領域15,16の表面(半導体基板11の表面11aに相当する面)は、ゲート絶縁膜14により覆われている。
【0017】
ゲート電極17は、第1の不純物拡散領域15と第2の不純物拡散領域16との間に位置する部分のゲート絶縁膜14上に設けられている。ゲート電極17の母材となる膜としては、例えば、ポリシリコン(Poly−Si)膜やタングステン(W)膜等を用いることができる。
シリコン窒化膜18は、ゲート電極17上に設けられている。シリコン窒化膜18は、ゲート電極17の母材となる膜をパターニングする際のエッチング用マスクとなる膜である。
【0018】
サイドウォール19は、ゲート電極17及びシリコン窒化膜18の側面を覆うように設けられている。サイドウォール19の母材となる膜としては、例えば、シリコン窒化膜を用いることができる。
第1の層間絶縁膜21は、シリコン窒化膜18及びサイドウォール19を覆うように、ゲート絶縁膜14上に設けられている。第1の層間絶縁膜21としては、例えば、シリコン酸化膜(例えば、SiO2膜)を用いることができる。
第1のコンタクトプラグ22は、第1の層間絶縁膜21を貫通しており、その下端は第1の不純物拡散領域15と接触している。第1のコンタクトプラグ22の材料としては、例えば、タングステン(W)を用いることができる。
【0019】
第1の絶縁膜24は、拡散防止膜45と、低誘電率絶縁膜46と、保護膜47とが順次積層された構成とされている。
拡散防止膜45は、第1の層間絶縁膜21上に設けられている。拡散防止膜45は、第1及び第2の導電部31,32を構成するめっき膜に含まれる金属が拡散防止膜45の下方(例えば、第1の層間絶縁膜21)に拡散することを防止するための膜である。
また、拡散防止膜45は、異方性エッチングにより、低誘電率絶縁膜46及び保護膜47をエッチングするとき(後述する図4に示す工程)に、エッチングのストッパー膜として機能する膜である。
拡散防止膜45としては、例えば、シリコン炭窒化(SiCN)膜を用いることができる。この場合、拡散防止膜45の厚さは、例えば、30nmとすることができる。
【0020】
低誘電率絶縁膜(Low−k膜)46は、拡散防止膜45上に設けられている。低誘電率絶縁膜46としては、例えば、炭化シリコン窒化(SiOC)膜を用いることができる。低誘電率絶縁膜46として炭化シリコン窒化(SiOC)膜を用いる場合、低誘電率絶縁膜46の厚さは、例えば、110nmとすることができる。
保護膜47は、低誘電率絶縁膜46上に設けられている。保護膜47は、機械的強度の弱い低誘電率絶縁膜46を保護するための膜である。保護膜47としては、例えば、シリコン酸化膜(例えば、厚さ180nm)を用いることができる。
【0021】
第1の開口部25は、第1のコンタクトプラグ22上に位置する部分の第1の絶縁膜24を貫通するように形成されている。つまり、第1の開口部25は、貫通溝である。第1の開口部25には、第1のシード層29と、めっき膜により構成された第1の導電部31とが形成されている。
第1の開口部25は、微細な幅とされた配線(この場合、第1の導電部31)を形成するための貫通溝である。そのため、第1の開口部25は、その幅W1が狭くなるように形成されている。第1の開口部25の幅W1は、例えば、50nm以上300nm以下とすることができる。
また、第1の開口部25は、第1の開口部25の幅W1が狭いため、アスペクト比(=第1の開口部25の深さ/第1の開口部25の幅W1)が高い貫通溝とされている。第1の開口部25は、アスペクト比が1以上の貫通溝である。
【0022】
そのため、例えば、大きな電流(例えば、40.5A)を第1のシード層29に給電して、成長速度の速いめっき膜(後述する第3の成長速度で形成される第3のめっき膜53)を第1の開口部25内に形成した場合、該めっき膜にボイドが発生してしまう。つまり、第1の開口部25は、ボイドの発生しやすい貫通溝である。
なお、一般的に、成長速度の速いめっき膜(後述する第3のめっき膜53)は、埋め込み特性が悪く、成長速度の速いめっき膜(後述する第1及び第2のめっき膜51,52)は、埋め込み特性が良い。
上記埋め込み特性とは、溝や孔をボイドが発生しないように埋め込めるか否かの特性であり、埋め込み特性が良い(或いは、埋め込み特性に優れる)とは、溝や孔にボイドの発生を抑制してめっき膜を埋め込めることを示している。
【0023】
第2の開口部26は、第1の絶縁膜24を貫通するように形成されている。つまり、第2の開口部26は、貫通溝である。第2の開口部26の深さは、第1の開口部25の深さと同じ深さとされている。第2の開口部26には、第1のシード層29と、めっき膜により構成された第2の導電部32とが形成されている。
第2の開口部26は、第1の導電部31よりも幅の広い配線(この場合、第2の導電部32)が形成される貫通溝である。そのため、第2の開口部26は、その幅W2が第1の開口部25の幅W1よりも広くなるように構成されている。そのため、第2の開口部26をめっき膜で埋め込む場合、厚さの厚いめっき膜を形成する必要がある。
【0024】
したがって、成長速度の遅い後述する第2のめっき膜52(後述する第3の成長速度よりも遅い第2の成長速度で形成されるめっき膜)で、第2の開口部26全体を埋め込む場合、長時間のめっき処理が必要となる。第2の開口部26の幅W2は、例えば、500nm以上3000nm以下とすることができる。
また、第2の開口部26は、第1の開口部26の幅W2が狭いため、アスペクト比(=第2の開口部26の深さ/第2の開口部26の幅W2)が高い貫通溝とされている。第2の開口部26は、アスペクト比が1以下の貫通溝である。つまり、第2の開口部26は、第1の開口部25と比較して、ボイドの発生しにくい貫通溝である。
そのため、成長速度の速いめっき膜(後述する第3のめっき膜53)で埋め込まれた際にボイドが発生しにくい。
【0025】
第1のシード層29は、第1及び第2の開口部25,26の側面及び底面を覆うように設けられている。第1のシード層29は、電解めっき法により、第1及び第2の導電部31,32を形成する際の給電層である。第1のシード層29としては、例えば、タンタル層(例えば、厚さ20nm)と、銅(Cu)層(例えば、厚さ、50nm)とを順次積層させた積層膜を用いることができる。
【0026】
第1の導電部31は、ダマシン(Damascene)法により形成された配線(シングルダマシン配線)であり、第1のシード層29が形成された第1の開口部25に設けられている。第1の導電部31の上端面31aは、平坦な面とされている。第1の導電部31の上端面31aは、保護膜47の上面47a(第1の絶縁膜24の上面に相当する面)に対して面一になるように配置されている。
第1の導電部31は、第1のめっき膜51と、第2のめっき膜52とにより構成されている。第1のめっき膜51は、第1の開口部25に形成されたシード層29を覆うように設けられている。第1のめっき膜51は、電解めっき法により、第1の成長速度で形成されためっき膜である。第1のめっき膜51は、埋め込み特性に優れためっき膜であるが、めっき膜の成長速度はかなり遅い。
【0027】
第1のめっき膜51は、厚さの薄い部分の第1のシード層29や不連続に形成された部分の第1のシード層29を覆うことで、第1の開口部25を埋め込むように形成される第2のめっき膜52にボイドが発生することを抑制するための膜である。
第1のめっき膜51は、第2のめっき膜52を確実に成長させるための下地となる膜である。第1のめっき膜51としては、例えば、銅(Cu)めっき膜を用いることができる。第1のめっき膜51として銅(Cu)めっき膜を用いた場合、第1のめっき膜51は、例えば、平坦な広い面に形成される第1のめっき膜51の厚さが15nmになるように形成する。
【0028】
第2のめっき膜52は、第1のシード層29及び第1のめっき膜51が形成された第1の開口部25を埋め込むように設けられている。第2のめっき膜52は、第2の開口部26よりも幅の狭い第1の開口部25を埋め込む程度の厚さとされている。
第2のめっき膜52は、電解めっき法により、電解めっき法により、第1の成長速度よりも速く、かつ第3の成長速度よりも遅い第2の成長速度で形成されためっき膜である。第2のめっき膜52は、第3のめっき膜53よりも埋め込み特性に優れためっき膜である。
【0029】
第2のめっき膜52としては、例えば、銅(Cu)めっき膜を用いることができる。第2のめっき膜52として銅(Cu)めっき膜を用いた場合、第2のめっき膜52は、例えば、平坦な広い面に形成される第2のめっき膜52の厚さが105nmになるように形成する。
上記構成とされた第1の導電部31は、第1のコンタクトプラグ22の上端と接触している。これにより、第1の導電部31は、第1のコンタクトプラグ22を介して、第1の不純物拡散層15と電気的に接続されている。
【0030】
第2の導電部32は、ダマシン(Damascene)法により形成された配線(シングルダマシン配線)であり、第1のシード層29が形成された第2の開口部26に設けられている。第2の導電部32の上端面32aは、平坦な面とされている。第2の導電部32の上端面32aは、保護膜47の上面47aに対して面一になるように配置されている。
第2の導電部32は、第1のめっき膜51と、第2のめっき膜52と、第3のめっき膜53とにより構成されている。
第1のめっき膜51は、第2の開口部26に形成されたシード層29を覆うように設けられている。第2のめっき膜52は、第1のシード層29及び第1のめっき膜51が形成された第2の開口部26に設けられている。
【0031】
先に説明したように、第2のめっき膜52の厚さは、第1の開口部25を埋め込む程度の厚さとされているため、第1の開口部25よりも幅の広い第2の開口部26に形成された第2のめっき膜52は第2の開口部26を埋め込むことができない。そのため、第2の開口部26に形成された第2のめっき膜52の上面側には、凹部55が形成される。
【0032】
第3のめっき膜53は、第2のめっき膜52に形成された凹部55を埋め込むように設けられている。第3のめっき膜53は、電解めっき法により、第1及び第2の成長速度よりも遅い第3の成長速度で形成されためっき膜である。第3のめっき膜53は、第1及び第2のめっき膜51,52よりも埋め込み特性が劣るめっき膜である。第3のめっき膜53としては、例えば、銅(Cu)めっき膜を用いることができる。
【0033】
第2の絶縁膜34は、拡散防止膜57と、低誘電率絶縁膜58と、保護膜59とが順次積層された構成とされている。
拡散防止膜57は、第1の絶縁膜24上に設けられている。拡散防止膜57は、第1及び第2の導電部41,42を構成するめっき膜に含まれる金属が拡散防止膜57の下方(例えば、第1の絶縁膜24)に拡散することを防止するための膜である。
また、拡散防止膜57は、異方性エッチングにより、第2の絶縁膜24に第1及び第2の開口部36,37を形成する際のエッチングストッパー膜として機能する。
拡散防止膜57としては、例えば、シリコン炭窒化(SiCN)膜を用いることができる。この場合、拡散防止膜57の厚さは、例えば、80nmとすることができる。
【0034】
低誘電率絶縁膜(Low−k膜)58は、拡散防止膜57上に設けられている。低誘電率絶縁膜58としては、例えば、炭化シリコン窒化(SiOC)膜を用いることができる。低誘電率絶縁膜58として炭化シリコン窒化(SiOC)膜を用いる場合、低誘電率絶縁膜58の厚さは、例えば、600nmとすることができる。
保護膜59は、低誘電率絶縁膜58上に設けられている。保護膜59は、機械的強度の弱い低誘電率絶縁膜58を保護するための膜である。保護膜59としては、例えば、シリコン酸化膜(例えば、厚さ180nm)を用いることができる。
【0035】
第1の開口部36は、溝61と、貫通孔62とを有した構成とされている。第1の開口部36には、第2のシード層38と、めっき膜により構成された第1の導電部36(デュアルダマシン(Dual Damascene)配線)とが形成されている。
溝61には、後述する微細な幅とされた配線68(第2の導電部41の構成要素の1つ)が形成されている。そのため、溝61は、その幅W3が狭くなるように形成されている。溝61の幅W3は、例えば、50nm以上300nm以下とすることができる。また、溝61の深さD1は、例えば、500nmとすることができる。溝61は、先に説明した第1の開口部25と同様な理由により、ボイドの発生しやすい溝である。
【0036】
貫通孔62は、溝61の下方に位置する部分の第2の絶縁膜34の貫通するように形成されている。貫通孔62は、溝61と一体的に構成されている。貫通孔62は、第1の導電部31の上面31aを露出している。貫通孔62は、直径R1の小さい孔である。貫通孔62の直径R1の値は、溝61の幅W3の値よりもさらに小さい。貫通孔62の直径R1は、例えば、200nmとすることができる。
上記説明したように、第1の開口部36は、幅の狭い溝61及び直径R1の小さい貫通孔62により構成されているため、第1の開口部25よりもさらにボイドが発生しやすい形状とされている。
そのため、第1の開口部36は、埋め込み特性に優れためっき膜(具体的には、第1及び第2のめっき膜71,72)で埋め込む必要がある。
【0037】
第2の開口部37は、溝64と、貫通孔65とを有した構成とされている。第2の開口部37には、第2のシード層38と、めっき膜により構成された第2の導電部37(デュアルダマシン(Dual Damascene)配線)とが形成されている。
溝64は、溝61よりも幅の広い溝であり、その深さは溝61の深さD1と等しい。溝64の幅W4は、例えば、500nm以上3000nmとすることができる。そのため、溝64をめっき膜で埋め込む場合、厚さの厚いめっき膜(具体的には、第3のめっき膜73)を形成する必要がある。
【0038】
したがって、埋め込み特性に優れ、成長速度の遅い後述する第2のめっき膜52で、溝64全体を埋め込む場合、長時間のめっき処理が必要となる。
また、溝64は、その幅W4が広いため、幅の狭い溝61と比較して、ボイドの発生しにくい溝である。そのため、溝64は、成長速度の速いめっき膜(後述する第3のめっき膜73)で埋め込まれた際にボイドが発生しにくい。
【0039】
貫通孔65は、溝64の下方に位置する部分の第2の絶縁膜34の貫通するように形成されている。貫通孔65は、溝64と一体的に構成されている。貫通孔65は、第2の導電部32の上面32aを露出している。貫通孔65の直径R2の値、溝64の幅W4の値よりもかなり小さい。貫通孔65は、直径R2の小さい孔である。
そのため、貫通孔65は、ボイドの発生を抑制するために、埋め込み特性に優れためっき膜(具体的には、第1及び第2のめっき膜71,72)で埋め込む必要がある。
上記説明したように、第2の開口部37の場合、少なくとも直径R2の小さい貫通孔65を、埋め込み特性に優れためっき膜で埋め込む必要がある。
【0040】
第2のシード層38は、第1の開口部36の側面及び底面と、第2の開口部37の側面及び底面とを覆うように設けられている。第2のシード層38は、電解めっき法により、第1及び第2の導電部41,42を形成する際の給電層である。第2のシード層38としては、例えば、タンタル(Ta)層(例えば、厚さ20nm)と、銅(Cu)層(例えば、厚さ、50nm)とを順次積層させた積層膜を用いることができる。
【0041】
第1の導電部41は、ダマシン(Damascene)法により形成されたデュアルダマシン配線であり、第2のシード層38が形成された第1の開口部36に設けられている。
第1の導電部41の上端面41aは、平坦な面とされている。第1の導電部41の上端面41aは、保護膜59の上面59a(第2の絶縁膜34の上面に相当する面)に対して面一となるように構成されている。
第1の導電部41は、第2のコンタクトプラグ67と、配線68とを有する。第2のコンタクトプラグ67は、第2のシード層38が形成された貫通孔62に設けられている。
【0042】
第2のコンタクトプラグ67は、貫通孔62に配置された第1及び第2のめっき膜71,72により構成されている。第2のコンタクトプラグ67は、第1の導電部31の上端面31aと接触している。これにより、第2のコンタクトプラグ67は、第1の導電部31を介して、第1の不純物拡散層15と電気的に接続されている。
配線68は、第2のシード層38が形成された溝61に設けられている。配線68は、第2のコンタクトプラグ67と一体的に構成されている。配線68は、溝61に設けられた第1及び第2のめっき膜71,72により構成されている。
【0043】
ここで、第1の導電部41を構成する第1及び第2のめっき膜71,72について説明する。
第1のめっき膜71は、第1の開口部36の側面及び底面に配置された第2のシード層38を覆うように設けられている。第1のめっき膜71は、先に説明した第1のめっき膜51と同様な手法により形成されためっき膜であり、埋め込み特性に優れた膜である。
第1のめっき膜71としては、例えば、銅(Cu)めっき膜を用いることができる。第1のめっき膜71として銅(Cu)めっき膜を用いる場合、第1のめっき膜71は、例えば、平坦な広い面に形成される第1のめっき膜71の厚さが15nmになるように形成する。第1のめっき膜71は、第1のめっき膜51と同様な効果(具体的には、第2のめっき膜71に発生するボイドを抑制する効果)を奏する。
【0044】
第2のめっき膜72は、第2のシード層38及び第1のめっき膜71が形成された第1の開口部36を埋め込むように設けられている。第2のめっき膜72は、第1の開口部36を埋め込む程度の厚さとされている。第2のめっき膜72は、先に説明した第2のめっき膜52と同様な手法により形成されためっき膜であり、埋め込み特性に優れためっき膜である。
第2のめっき膜72としては、例えば、銅(Cu)めっき膜を用いることができる。第2のめっき膜72として銅(Cu)めっき膜を用いる場合、第2のめっき膜72は、例えば、平坦な広い面に形成される第2のめっき膜72の厚さが210nmになるように形成する。
【0045】
第2の導電部42は、ダマシン(Damascene)法により形成されたデュアルダマシン配線であり、第2のシード層38が形成された第2の開口部37に設けられている。
第2の導電部42の上端面42aは、平坦な面とされている。第2の導電部42の上端面42aは、保護膜59の上面59aに対して面一となるように構成されている。
第2の導電部42は、第2のコンタクトプラグ75と、配線76とを有する。第2のコンタクトプラグ75は、第2のシード層38が形成された貫通孔65に設けられている。第2のコンタクトプラグ75は、第2の導電部32の上端面32aと接触している。
【0046】
これにより、第2のコンタクトプラグ75は、第1の導電部32と電気的に接続されている。第2のコンタクトプラグ75は、貫通孔65に配置された第1及び第2のめっき膜71,72により構成されている。
配線76は、第2のシード層38が形成された溝64に設けられている。配線76は、第2のコンタクトプラグ75と一体的に構成されている。配線76は、溝64に設けられた第1乃至第3のめっき膜71〜73により構成されている。
【0047】
第1のめっき膜71は、第2の開口部37の側面及び底面に配置された第2のシード層38を覆うように設けられている。第2のめっき膜72は、第2のシード層38及び第1のめっき膜71が形成された貫通孔65を充填するように設けられている。
先に説明したように、第2のめっき膜72は、第2の開口部37よりも幅の狭い第1の開口部36を埋め込む程度の厚さとされているため、第2のめっき膜72で第2の開口部37の溝64を埋め込むことはできない。そのため、第2の開口部37に形成された第2のめっき膜72の上面側には、凹部78が形成される。
【0048】
第3のめっき膜73は、第2のめっき膜52に形成された凹部78を埋め込むように設けられている。第3のめっき膜73は、先に説明した第3のめっき膜53と同様な手法により形成することができる。第3のめっき膜73としては、例えば、銅(Cu)めっき膜を用いることができる。
【0049】
図2〜図21は、本発明の実施の形態に係る半導体装置の製造工程を示す断面図であり、図22は、第1乃至第3のめっき膜を形成する際に使用するめっき装置の概略を示す断面図である。なお、図2〜図21において、図1に示す半導体装置と同一構成部分には同一符号を付す。
【0050】
次に、図2〜図21を参照して、本実施の形態の半導体装置10の製造方法について説明する。
始めに、図2に示す工程では、半導体基板11(例えば、シリコン基板)に、周知の手法により、素子分離領域12と、ゲート絶縁膜14と、第1及び第2の不純物拡散領域15,16と、ゲート電極17と、シリコン窒化膜18と、サイドウォール19と、第1の層間絶縁膜21と、第1のコンタクトプラグ22とを形成する。
素子分離領域12は、例えば、半導体基板11に形成した素子分離用溝に、シリコン酸化膜(例えば、SiO2膜)やシリコン窒化膜等の絶縁膜を埋め込むことで形成する。ゲート絶縁膜14としては、例えば、シリコン酸化膜(例えば、SiO2膜)を用いることができる。
第1及び第2の不純物拡散領域15,16は、例えば、半導体基板11に、半導体基板11とは異なる導電型不純物を注入することで形成する。
【0051】
ゲート電極17は、例えば、ポリシリコン(Poly−Si)膜やタングステン(W)膜等の導電膜を形成後、該導電膜上にシリコン窒化膜18を形成し、その後、シリコン窒化膜18をマスクとする異方性エッチングにより、導電膜をパターニングすることで形成する。
サイドウォール19は、例えば、ゲート絶縁膜14上に、ゲート電極17及びシリコン窒化膜18を覆うシリコン窒化膜を形成し、その後、シリコン窒化膜をエッチバックすることで形成する。
第1の層間絶縁膜21としては、例えば、シリコン酸化膜(SiO2膜)を用いることができる。第1のコンタクトプラグ22は、例えば、第1の層間絶縁膜21に第1の不純物拡散層15を露出する貫通孔81を形成し、その後、貫通孔81に導電膜(例えば、タングステン(W)膜)を埋め込むことで形成する。
【0052】
次いで、図3に示す工程では、第1の層間絶縁膜21の上面21a及び第1のコンタクトプラグ22の上端面22aに、拡散防止膜45と、低誘電率絶縁膜46と、保護膜47とを順次積層させることで、第1の絶縁膜24を形成する。
具体的には、拡散防止膜45、低誘電率絶縁膜46、及び保護膜47は、例えば、PE−CVD(Plasma Enhanced−Chemical Vapor Deposition)法により形成することができる。
拡散防止膜45としては、例えば、シリコン炭窒化(SiCN)膜を用いることができる。拡散防止膜45としてシリコン炭窒化(SiCN)膜を用いる場合、拡散防止膜45の厚さは、例えば、30nmとすることができる。
低誘電率絶縁膜46としては、例えば、炭化シリコン窒化(SiOC)膜を用いることができる。低誘電率絶縁膜46として炭化シリコン窒化(SiOC)膜を用いる場合、低誘電率絶縁膜46の厚さは、例えば、110nmとすることができる。
保護膜47としては、例えば、シリコン酸化膜(例えば、厚さ180nm)を用いることができる。
【0053】
このように、シリコン炭窒化(SiCN)膜と、炭化シリコン窒化(SiOC)膜と、シリコン酸化膜とを順次積層させることで、第1の絶縁膜24を形成することにより、第1の導電部31と第2の導電部32との間に蓄積させる電気容量を低減できると共に、シリコン酸化膜で機械的強度の弱い炭化シリコン窒化(SiOC)膜を保護することができる。
また、第1の層間絶縁膜21上に、シリコン炭窒化(SiCN)膜を形成することで、異方性エッチング(例えば、ドライエッチング)により、低誘電率絶縁膜46及び保護膜47をエッチングする際、シリコン炭窒化(SiCN)膜をエッチング用ストッパー膜として利用することができる。
【0054】
次いで、保護膜47の上面47aに、開口部83,84を有した第1のエッチング用レジスト膜82を形成する。
このとき、開口部83は、第1の開口部25の形成領域に対応する部分の保護膜47の上面47aを露出するように形成する。また、開口部84は、第2の開口部26の形成領域に対応する部分の保護膜47の上面47aを露出するように形成する。
【0055】
次いで、図4に示す工程では、第1のエッチング用レジスト膜82を介した異方性エッチング(例えば、ドライエッチング)により、保護膜47の上面47aが露出するまで第1の絶縁膜24をエッチングする。これにより、第1の絶縁膜24に幅の異なる複数の開口部である第1及び第2の開口部25,26(この場合、貫通溝)を形成する(開口部形成工程)。
このとき、最初に、拡散防止膜57に対して高い選択比を得ることのできるエッチング条件で、開口部83,84の下方に位置する低誘電率絶縁膜58及び保護膜59をエッチングし、その後、第1の層間絶縁膜21及び第1のコンタクトプラグ22に対して選択比を得ることのできるエッチング条件で、開口部83,84から露出された部分の拡散防止膜57を除去するとよい。
このような方法により、第1及び第2の開口部25,26を形成することで、第1及び第2の開口部25,26の下方に位置する部分の第1の層間絶縁膜21及び第1のコンタクトプラグ22の損傷を抑制することができる。
【0056】
第1の開口部25は、幅の異なる複数の開口部のうち、成長速度の速い第3のめっき膜53で埋め込むことが困難な幅とされた開口部である。第1の開口部25の幅W1は、例えば、50nm以上300nmとすることができる。
第2の開口部26は、幅の異なる複数の開口部のうち、第1の開口部25の幅W1よりも幅の広い開口部である。第2の開口部26の幅W2は、例えば、500nm以上3000nmとすることができる。
【0057】
次いで、図5に示す工程では、図4に示す第1のエッチング用レジスト膜82を除去する。
次いで、図6に示す工程では、保護膜47の上面47a(第1の絶縁膜24の上面に相当する面)と、第1及び第2の開口部25,26内とを覆う第1のシード層29を形成する(シード層形成工程)。
具体的には、第1のシード層29は、スパッタ法により形成することができる。第1のシード層29としては、例えば、タンタル(Ta)層(例えば、厚さ20nm)と、銅(Cu)層(例えば、厚さ、50nm)とを順次積層させた積層膜を用いることができる。
【0058】
ここで、図22を参照して、後述する第1乃至第3のめっき膜形成工程で使用するめっき装置90の構成について説明し、その後、図7〜図21に示す工程について説明する。
めっき装置90は、めっき槽91と、陽電極93と、めっき液供給用管路94と、めっき液供給部96と、めっき液排出用管路97と、めっき液排出部98と、制御部99と、半導体基板保持部101とを有する。
【0059】
めっき槽91は、めっき液92及び陽電極93を収容している。めっき槽91内のめっき液92は、図示していない温調部により温度調節が可能である。
陽電極93は、めっき液92が溜められためっき槽91の底部に配置されている。陽電極93は、制御部99と電気的に接続されている。
【0060】
めっき液供給用管路94は、一方の端部がめっき槽91の底部と接続されており、他方の端部がめっき液供給部96と接続されている。
めっき液供給部96は、めっき液供給用管路94と接続されると共に、制御部99と電気的に接続されている。めっき液供給部96は、制御部99からめっき液供給信号を受信した際、めっき液供給用管路94を介して、めっき槽91内に新しいめっき液92を供給する。
めっき液排出用管路97は、一方の端部がめっき槽91の底部と接続されており、他方の端部がめっき液排出部98と接続されている。
めっき液排出部98は、めっき液排出用管路97と接続されると共に、制御部99と電気的に接続されている。めっき液排出部98は、制御部99からめっき液排出信号を受信した際、めっき液排出用管路97を介して、めっき槽91から古いめっき液92を排出する。
【0061】
制御部99は、陽電極93、めっき液供給部96、めっき液排出部98、及び半導体基板保持部101と電気的に接続されている。制御部99は、めっき装置90の制御全般を行う。制御部99は、半導体基板11に形成された第1及び第2のシード層29,38に給電したり、所定の電流値となるように第1及び第2のシード層29,38に給電する電流(具体的には、第1乃至第3の電流I1,I2,I3)を制御したり、めっき処理の時間を制御したりする。
また、制御部99は、図示していない半導体基板保持部駆動部を制御することで、半導体基板11を保持した半導体基板保持部101を上下方向に移動させることで、半導体基板11をめっき液92に浸漬させたり、めっき液92から半導体基板11を取り出したりする。
【0062】
半導体基板保持部101は、半導体基板保持用カップ102と、シール材103と、陰電極104と、押さえ部材105とを有する。
半導体基板保持用カップ101は、リング状とされており、めっき膜の形成領域に対応する部分の半導体基板11の面を露出する開口部107を有する。半導体基板保持用カップ101は、開口部107の外側に位置する部分において半導体基板11を支持している。
シール材103は、開口部107の近傍に位置する部分の半導体基板保持用カップ101に設けられている。シール材103は、リング状とされており、半導体基板11の外周部と接触する。シール材103は、シール材103よりも外側に位置する部分の半導体基板11にめっき液92が回り込むことを防止するための部材である。また、シール材103は、シール材103よりも外側に配置される陰電極104に、めっき膜が形成されることを防止するための部材である。
【0063】
陰電極104は、シール材103よりも外側に位置する部分の半導体基板保持用カップ102に設けられている。陰電極104は、半導体基板11に形成された図示していないシード層(例えば、第1のシード層29、或いは第2のシード層38)と接触している。
押さえ部材105は、半導体基板保持用カップ102上に載置された半導体基板11の上方から、半導体基板11と接触している。これにより、半導体基板11は、半導体基板保持部101により挟持されている。
半導体基板保持部101は、めっき処理する際、図示していない回転駆動部により、挟持した半導体基板11を回転可能に保持する。
【0064】
次いで、図7に示す工程では、図22に示すめっき装置90を用いて、電解めっきにより、第1のシード層29の表面29aを覆うように、第1の成長速度で第1の開口部25を埋め込まない厚さとされた第1のめっき膜51を形成する(第1のめっき膜形成工程)。
このとき、第1のシード層29に給電する第1の電流I1は、例えば、4.5Aとすることができる。
第1のめっき膜51としては、例えば、銅(Cu)めっき膜を用いることができる。この場合、例えば、めっき液92として25℃の温度とされたCu用めっき液を用い、図6に示す構造体をめっき液92に浸漬させ、図6に示す構造体を12rpmの速度で回転させ、第1の電流I1(例えば、4.5A)を第1のシード層29に給電し、5.5秒間めっき処理することで、第1のめっき膜51を形成する。第1のめっき膜51は、例えば、平坦な広い面に形成される第1のめっき膜51の厚さが15nmになるように形成する。
【0065】
第1のめっき膜形成工程で使用するCu用めっき液としては、例えば、水(H2O)と、硫酸銅・5水和物(CuSO4・5H2O)と、硫酸(H2SO4)と、塩酸(HCl)とを混合した混合液に、添加剤(例えば、溝の底部からのめっき膜の成長を促進させる促進剤)を加えたものを用いることができる。
Cu用めっき液を構成する混合液としては、例えば、水(H2O)が74〜83%、硫酸銅・5水和物が10〜20%、硫酸が1〜5%、塩酸が1%以下の割合で混合したものを用いることができる。また、上記混合液に対して、添加剤は、例えば、5〜11%添加するとよい。
【0066】
このように、第1のシード層29の表面29aに、第2及び第3の成長速度よりも遅い第1の成長速度により第1のめっき膜51を形成することで、厚さの薄い部分の第1のシード層29や不連続に形成された部分の第1のシード層29を第1のめっき膜51で覆うことが可能となる。
これにより、第1の開口部25を埋め込むように形成される第2のめっき膜52にボイドが発生することを抑制できる。
また、第1の開口部25を埋め込まないように第1のめっき膜51を形成する(言い換えれば、第1のめっき膜51の厚さを薄くする)ことで、成長速度のかなり遅い第1のめっき膜51のめっき処理時間を短縮することができる。
なお、第1の電流I1の値は、上記4.5Aに限定されない。また、第1のめっき膜形成工程のめっき処理時間は、上記数値に限定されない。
【0067】
次いで、図8に示す工程では、図22に示すめっき装置90を用いて、第1の成長速度よりも速く、かつボイドを生じさせない第2の成長速度により、第1のめっき膜51の表面51aに第2のめっき膜52を形成する(第2のめっき膜形成工程)。
このとき、第1のシード層29に給電する第2の電流I2は、第1の電流I1よりも高い電流、例えば、6.75Aとすることができる。
第2のめっき膜形成工程では、第1のめっき膜51の表面51aに、少なくとも第1の開口部25を埋め込む厚さとされた第2のめっき膜52を形成する。
このとき、第1の開口部25よりも幅の広い第2の開口部26に形成された第2のめっき膜52の上面側に凹部55が形成される。
第2のめっき膜52としては、例えば、Cuめっき膜を用いることができる。第2のめっき膜52としてCuめっき膜を用いる場合、例えば、めっき液92として25℃の温度とされたCu用めっき液を用い、図7に示す構造体をめっき液92に浸漬させ、図7に示す構造体を12rpmの速度で回転させ、第2の電流I2(例えば、6.75A)の電流を第1のシード層29に給電し、30秒間めっき処理することで第2のめっき膜52を形成する。第2のめっき膜52は、例えば、平坦な広い面に形成される第2のめっき膜52の厚さが105nmになるように形成する。
【0068】
このように、成長速度の遅い第2のめっき膜52で第1の開口部25を埋め込むことにより、微細な幅W1とされた第1の開口部25にボイドが発生することを抑制できる。
また、第1及び第2のめっき膜51,52により第1の開口部25を埋め込むことで、第1の開口部25を第1のめっき膜51のみで埋め込む場合と比較して、短時間で第1の開口部25を埋め込むことができる。
なお、第2の電流I2(例えば、6.75A)の値は、上記数値に限定されない。
【0069】
また、図8に示す工程(第2のめっき膜形成工程)では、少なくとも第1の開口部25(第2の開口部26よりも幅の狭い開口部)を埋め込むように第2のめっき膜52を形成するため、成長速度の遅い第2のめっき膜52のめっき処理時間を短縮することができる。
また、図8に示す工程(第2のめっき膜形成工程)では、第2の開口部26に凹部55が形成されるが、第2の開口部26は、ボイドの発生しにくい開口部であるため、第2のめっき膜形成工程後に形成される第3のめっき膜53(成長速度の速いめっき膜)で容易に埋め込むことができる。
【0070】
また、第2のめっき膜形成工程で使用するめっき液92としては、第1のめっき膜形成工程で使用したCuめっき用液と同じめっき液を用いるとよい。これにより、第1及び第2のめっき膜51,52を連続して形成することが可能となる。
【0071】
次いで、図9に示す工程では、第2の成長速度よりも速い第3の成長速度により、第2のめっき膜52の表面52aに、凹部55を埋め込む第3のめっき膜53を形成する(第3のめっき膜形成工程)。
第3のめっき膜53としては、例えば、Cuめっき膜を用いることができる。この場合、例えば、めっき液92として25℃の温度とされたCu用めっき液を用い、図8に示す構造体をめっき液92に浸漬させ、図8に示す構造体を12rpmの速度で回転させ、第1及び第2の電流I1,I2よりも高い第3の電流I3(例えば、40.5A)を第1のシード層29に給電し、30秒間めっき処理することで、第3のめっき膜53を形成する。
【0072】
第3のめっき膜53は、例えば、平坦な広い面に形成される第3のめっき膜53の厚さが630nmになるように形成する。
このように、第2のめっき膜52に形成された凹部55を第3のめっき膜53で埋め込むことで、後述する導電部形成工程における研磨により、第2の開口部26に形成されためっき膜にディッシングが発生することを抑制できる。
また、第2のめっき膜52よりも成長速度の速い第3のめっき膜53で凹部55を埋め込むことで、第2のめっき膜52で埋め込む場合よりも短時間で凹部55を埋め込むことができる。
【0073】
また、第3のめっき膜形成工程では、第3のめっき膜53の上面53aが平坦な面となるように、第3のめっき膜53を形成するとよい。
このように、第3のめっき膜53の上面53aを平坦な面とすることで、導電部形成工程(図10参照)においてめっき膜を研磨する際、第1及び第2の開口部25,26の形状やレイアウトに依存することなく、半導体基板11の面内において一定の速度で研磨が進むため、ディッシングやエロージョンの発生を抑制することができる。
これにより、第2の開口部26に形成される第2の導電部32の厚さを、第1の開口部25に形成される第1の導電部31と同じ厚さにすることができる。
【0074】
次いで、図10に示す工程では、第1のシード層29及び第1乃至第3のめっき膜51〜53のうち、保護膜47の上面47aよりも上方に形成された部分の第1のシード層29及び第1乃至第3のめっき膜51〜53を研磨により除去することで、第1の開口部25内に第1及び第2のめっき膜51,52よりなる第1の導電部31を形成する共に、第2の開口部26内に第1乃至第3のめっき膜51〜53よりなる第2の導電部32を形成する(導電部形成工程)。
具体的には、例えば、CMP(Chemical Mechanical Polishing)法により、保護膜47の上面47aよりも上方に位置する部分の第1のシード層29及び第1乃至第3のめっき膜51〜53を研磨により除去する。
先に説明したように、研磨前の第3のめっき膜53の上面53aは平坦な面とされているため、研磨後の保護膜47の上面47a、第1の導電部31の上端面31a、及び第1の導電部31の上端面31aは同一平面上に配置される。言い換えれば、図10に示す構造体の上面は、平坦な面となる。
【0075】
次いで、図11に示す工程では、図10に示す構造体の上面(具体的には、保護膜47の上面47a、第1の導電部31の上端面31a、及び第2の導電部32の上端面32a)に、拡散防止膜57と、低誘電率絶縁膜58と、保護膜59とを順次積層させることで、第2の絶縁膜34を形成する。
第2の絶縁膜34は、先に説明した第1の絶縁膜24と同様な手法により形成することができる。
拡散防止膜57としては、例えば、シリコン炭窒化(SiCN)膜を用いることができる。拡散防止膜57としてシリコン炭窒化(SiCN)膜を用いる場合、拡散防止膜57の厚さは、例えば、80nmとすることができる。
低誘電率絶縁膜58としては、例えば、炭化シリコン窒化(SiOC)膜を用いることができる。低誘電率絶縁膜58として炭化シリコン窒化(SiOC)膜を用いる場合、低誘電率絶縁膜58の厚さは、例えば、600nmとすることができる。
保護膜59としては、例えば、シリコン酸化膜(例えば、厚さ180nmのSiO2膜)を用いることができる。
【0076】
このように、シリコン炭窒化(SiCN)膜と、炭化シリコン窒化(SiOC)膜と、シリコン酸化膜とを順次積層させることで、第2の絶縁膜34を形成することにより、第1の導電部41と第2の導電部42との間に蓄積させる電気容量を低減できると共に、シリコン酸化膜で機械的強度の弱い炭化シリコン窒化(SiOC)膜を保護することができる。
また、第1の絶縁膜24上に、シリコン炭窒化(SiCN)膜を形成することで、異方性エッチング(例えば、ドライエッチング)により、第2の絶縁膜34に第1及び第2の開口部36,37を形成する際、シリコン炭窒化(SiCN)膜をエッチングのストッパー膜をして利用することが可能となる。
【0077】
次いで、保護膜59の上面59aに、開口部112,113を有した第2のエッチング用レジスト膜111を形成する。
このとき、開口部112は、貫通孔62の形成領域に対応する部分の保護膜59の上面59aを露出するように形成する。また、開口部113は、貫通孔65の形成領域に対応する部分の保護膜59の上面59aを露出するように形成する。
【0078】
次いで、図12に示す工程では、第2のエッチング用レジスト膜111を介した異方性エッチング(例えば、ドライエッチング)により、開口部112の下方に低誘電率絶縁膜58及び保護膜59を貫通する貫通孔114と、開口部114の下方に低誘電率絶縁膜58及び保護膜59を貫通する貫通孔115とを一括形成する。
このとき、エッチングしたい低誘電率絶縁膜58及び保護膜59と拡散防止膜57との選択比が高くなるような条件(つまり、拡散防止膜57がエッチングされにくい条件)で、低誘電率絶縁膜58及び保護膜59をエッチングするとよい。
【0079】
このようなエッチング条件を用いることで、拡散防止膜57をエッチング用のストッパー膜として利用することが可能となり、低誘電率絶縁膜58及び保護膜59のエッチング時間を長くすることができる。これにより、低誘電率絶縁膜58及び保護膜59を確実に貫通するように、貫通孔114,115を形成することができる。
また、図12に示す工程では、貫通孔114と第1の導電部31との間、及び貫通孔115と第2の導電部32との間に、拡散防止膜57を残すようにエッチングを行う。
このように、貫通孔114,115の下方に拡散防止膜57を残すことで、後述する図16に示す工程で行う異方性エッチングにより、第1及び第2の導電部31,32がエッチングされることを防止できる。
なお、貫通孔114は、後述する図16に示す工程において、貫通孔114の下方に位置する部分の拡散防止膜57が除去されることで、図1に示す貫通孔62となる孔である。また、貫通孔115は、後述する図16に示す工程において、貫通孔115の下方に位置する部分の拡散防止膜57が除去されることで、図1に示す貫通孔65となる孔である。貫通孔114の直径R1は、例えば、200nmとすることができる。
【0080】
次いで、図13に示す工程では、図12に示す第2のエッチング用レジスト膜111をアッシングにより除去した後、貫通孔114,115内に、エッチング用保護膜117を形成する。エッチング用保護膜117は、異方性エッチングにより、第1及び第2の開口部36,37を構成する溝61,64を形成する際、貫通孔114,115の下方に位置する部分の拡散防止膜57がエッチングされることを防止するための膜である。
エッチング用保護膜117としては、例えば、BARC(Bottom Anti−Reflection Coating)膜を用いることができる。
【0081】
エッチング用保護膜117としてBARC膜を用いる場合、第2のエッチング用レジスト膜111が除去された保護膜59の上面59aにBARC膜を塗布することで、貫通孔114,115内を充填するBARC膜を形成し、その後、BARC膜全体をエッチバックすることで、貫通孔114,115内のみにBARC膜を残す。
このエッチバックにより、貫通孔114,115内に形成されたBARC膜の上面(エッチング用保護膜117の上面117a)は、保護膜59の上面59aよりも低い位置に配置される。BARC膜上に形成される凹部の深さは、例えば、50nmとすることができる。
【0082】
次いで、図14に示す工程では、保護膜59の上面59aに、開口部121,122を有した第3のエッチング用レジスト膜119を形成する。
このとき、開口部121は、溝61の形成領域に対応する部分の保護膜59の上面59a及びエッチング用保護膜117の上面117aを露出するように形成する。また、開口部122は、溝64の形成領域に対応する部分の保護膜59の上面59a及びエッチング用保護膜117の上面117aを露出するように形成する。
【0083】
次いで、図15に示す工程では、第3のエッチング用レジスト膜119をマスクとする異方性エッチングにより、開口部121の下方に位置する部分の低誘電率絶縁膜58及び保護膜59に溝124を形成すると共に、開口部122の下方に位置する部分の低誘電率絶縁膜58及び保護膜59に溝125を形成する。
溝124は、図1に示す溝61の一部を構成する溝であり、溝61よりも深さが浅くなるように形成する。また、溝125は、図1に示す溝64の一部を構成する溝であり、溝64よりも深さが浅くなるように形成する。
【0084】
溝124の幅W5は、例えば、50nm以上300nm以下とすることができる。また、溝125の幅W6は、例えば、500nm以上3000nm以下とすることができる。
なお、溝124,125を形成する際のエッチングにより、エッチング用保護膜117の一部はエッチングされるが、溝124,125を形成後、貫通溝114,115にエッチング用保護膜117が残るため、貫通溝114,115の下方に位置する部分の拡散防止膜57がエッチングされることはない。
また、溝124,125を形成する際のエッチングにより、図14に示す保護膜59もエッチングされるため、図15に示す保護膜59の厚さは、図14に示す保護膜59の厚さよりも薄くなる。
【0085】
次いで、図16に示す工程では、異方性エッチング(例えば、ドライエッチング)により、図15に示す開口部121,122の下方に位置する部分の低誘電率絶縁膜58をエッチングすると共に、貫通溝114,115の下方に位置する部分の拡散防止膜57を除去することで、溝61及び貫通孔62を有し、第1の導電部31の上面31aを露出する第1の開口部36と、溝64及び貫通孔65を有し、第2の導電部32の上面32aを露出する第2の開口部37とを形成する。
【0086】
溝61の幅W3は、溝124の幅W5の幅と略等しく、例えば、50nm以上300nm以下とすることができる。溝61の深さD1は、溝64の深さと等しく、例えば、500nmとすることができる。
溝64の幅W4は、溝124の幅W6の幅と略等しく、例えば、500nm以上3000nm以下とすることができる。また、溝61の深さD1は、溝64の深さと等しく、例えば、500nmとすることができる。
また、図16に示す工程では、上記異方性エッチングにより、図15に示す第3のエッチング用レジスト膜119及びエッチング用保護膜117が除去されると共に、保護膜59の上部がエッチングされる。
なお、図11に示す第2のエッチング用レジスト膜111を形成する工程から図16に示す工程までが、開口部形成工程(第1及び第2の開口部36,37を形成する工程)に相当する工程である。
【0087】
次いで、図17に示す工程では、保護膜59の上面59a(第2の絶縁膜34の上面に相当する面)と、第1及び第2の開口部36,37内を覆う第2のシード層38を形成する(シード層形成工程)。
具体的には、第2のシード層38は、スパッタ法により形成することができる。第2のシード層38としては、例えば、タンタル(Ta)層(例えば、厚さ20nm)と、銅(Cu)層(例えば、厚さ、50nm)とを順次積層させた積層膜を用いることができる。
【0088】
次いで、図18に示す工程では、図22に示すめっき装置90を用いて、電解めっきにより、第2のシード層38の表面38aを覆うように、第1の成長速度で第1の開口部36を埋め込まない厚さとされた第1のめっき膜71を形成する(第1のめっき膜形成工程)。
第1のめっき膜71としては、例えば、銅(Cu)膜を用いることができる。この場合、第1のめっき膜71は、例えば、めっき液92として温度が25℃とされたCu用めっき液を準備し、図17に示す構造体をめっき液92に浸漬させ、図17に示す構造体を12rpmの速度で回転させ、第1の電流I1(例えば、4.5A)を第2のシード層38に給電し、5.5秒間めっき処理することで形成する。
第1のめっき膜71は、例えば、平坦な広い面に形成される第1のめっき膜71の厚さが15nmになるように形成する。
【0089】
このように、第2のシード層38の表面38aに、成長速度の遅い第1のめっき膜71を形成することにより、厚さの薄い部分の第2のシード層38や不連続に形成された部分の第2のシード層38を第1のめっき膜71で覆うことが可能となる。
これにより、第1の開口部36を埋め込むように形成される第2のめっき膜72にボイドが発生することを抑制できる。
また、第1の開口部36を埋め込まないように第1のめっき膜71を形成する(言い換えれば、第1のめっき膜71の厚さを薄くする)ことで、成長速度のかなり遅い第1のめっき膜71のめっき処理時間を短縮することができる。
なお、第1の電流I1の値は、上記4.5Aに限定されない。また、第1のめっき膜形成工程のめっき処理時間は、上記数値に限定されない。
また、第1のめっき膜71を形成する際に使用するCu用めっき液としては、例えば、先に説明した図6に示す工程で使用するCu用めっき液と同じものを用いることができる。
【0090】
次いで、図19に示す工程では、図22に示すめっき装置90を用いて、第1の成長速度よりも速く、かつボイドを生じさせない第2の成長速度により、第1のめっき膜71の表面71aに、第1の開口部36を埋め込む程度の厚さとされた第2のめっき膜72を形成する(第2のめっき膜形成工程)。
このとき、溝64に形成された第2のめっき膜72の上面72a側に凹部78が形成される。
【0091】
第2のめっき膜72としては、例えば、Cuめっき膜を用いることができる。第2のめっき膜72としてCuめっき膜を用いる場合、第2のめっき膜72は、例えば、めっき液92として温度が25℃とされたCu用めっき液を準備し、めっき液92で図18に示す構造体を12rpmの速度で回転させ、第1の電流I1よりも大きい第2の電流I2(例えば、6.75A)を第2のシード層38に給電することで形成する。第2のめっき膜72のめっき処理時間は、例えば、60秒とすることができる。
第2のめっき膜72は、例えば、平坦な広い面に第2のめっき膜72を形成したときの第2のめっき膜72の厚さが210nmになるように形成する。
【0092】
このように、第1の成長速度よりも速く、かつボイドを生じさせない第2の成長速度で形成される第2のめっき膜72で第1の開口部36を埋め込むことにより、貫通孔62及び幅の狭い溝61よりなる第1の開口部36にボイドが発生することを抑制できる。
また、第2の成長速度は第1の成長速度よりも速いため、第1の開口部36を第1のめっき膜71のみで埋め込む場合と比較して、短時間で第1の開口部36を埋め込むことができる。
【0093】
また、図19に示す工程(第2のめっき膜形成工程)では、第2の開口部37の溝64に凹部78が形成されるが、溝64は、幅が広く、ボイドの発生しにくい溝であるため、第2のめっき膜形成工程後に形成される第3のめっき膜73(成長速度の速いめっき膜)で容易に埋め込むことができる。
【0094】
また、第2のめっき膜形成工程で使用するめっき液92としては、第1のめっき膜形成工程(図18に示す工程)で使用したCuめっき用液と同じめっき液を用いるとよい。これにより、第1及び第2のめっき膜71,72を連続して形成することが可能となる。
なお、第2の電流I2の値は、上記6.75Aに限定されない。また、第2のめっき膜形成工程のめっき処理時間は、上記数値に限定されない。
【0095】
次いで、図20に示す工程では、第2の成長速度よりも速い第3の成長速度により、第3のめっき膜72の表面72aに、凹部78を埋め込む第3のめっき膜73を形成する(第3のめっき膜形成工程)。
【0096】
第3のめっき膜73としては、例えば、Cuめっき膜を用いることができる。この場合、第3のめっき膜73は、例えば、めっき液92として温度が25℃とされたCu用めっき液を用い、めっき液92に浸漬させた図19に示す構造体を12rpmの速度で回転させ、第1及び第2の電流I1,I2よりも大きい第3の電流I3(例えば、40.5A)を第2のシード層38に給電し、30秒間めっき処理することで形成する。第3のめっき膜73は、例えば、平坦な広い面に形成される第3のめっき膜73の厚さが630nmになるように形成する。
【0097】
このように、凹部78を埋め込むように第3のめっき膜73を形成することで、後述する導電部形成工程(図21参照)における研磨により、第2の開口部37に埋め込まれためっき膜にディッシングが発生することを抑制できる。
また、第1及び第2のめっき膜71,72よりも成長速度の速い第3のめっき膜73で凹部78を埋め込むことにより、第2のめっき膜72で凹部78を埋め込む場合と比較して、短時間で凹部78を埋め込むことができる。
【0098】
また、第3のめっき膜形成工程では、第3のめっき膜73の厚さを厚くすることで、第3のめっき膜73の上面73aを平坦な面にするとよい。
このように、第3のめっき膜73の上面73aを平坦な面とすることで、導電部形成工程(図21参照)においてめっき膜を研磨する際、第1及び第2の開口部36,37の形状やレイアウトに依存することなく、半導体基板11の面内において一定の速度で研磨が進むため、ディッシングやエロージョンの発生を抑制することができる。
【0099】
次いで、図21に示す工程では、第2のシード層38及び第1乃至第3のめっき膜71〜73のうち、保護膜59の上面59aよりも上方に位置する部分の第2のシード層38及び第1乃至第3のめっき膜71〜73を研磨により除去することで、第1の開口部36内に第1及び第2のめっき膜71,72よりなる第1の導電部41(デュアルダマシン配線)を形成する共に、第2の開口部37内に第1乃至第3のめっき膜71〜73よりなる第2の導電部42(デュアルダマシン配線)を形成する(導電部形成工程)。
これにより、図1に示す半導体装置10が製造される。
【0100】
具体的には、例えば、CMP(Chemical Mechanical Polishing)法により、保護膜59の上面59aよりも上方に位置する部分の第2のシード層38及び第1乃至第3のめっき膜71〜73を研磨により除去することで、第1及び第2の導電部41,42を形成する。
先に説明したように、第2の開口部37に形成された凹部78は第3のめっき膜73に埋め込まれており、かつ第3のめっき膜73の上面73aは平坦な面とされているため、導電部形成工程の研磨に起因するディッシングやエロージョンを抑制することができる。
これにより、研磨後の保護膜59の上面59a、第1の導電部31の上端面31a、及び第1の導電部31の上端面31aは同一平面上に配置される。
【0101】
本実施の形態の半導体装置の製造方法によれば、第2及び第3の成長速度よりも低い第1の成長速度により、第1のシード層29の表面29aを覆う第1のめっき膜52を形成することで、厚さの薄い部分の第1のシード層29や不連続に形成された部分の第1のシード層29が第1のめっき膜52に覆われるため、第1の開口部25を埋め込む第2のめっき膜52にボイドが発生することを抑制できる。
また、第1の成長速度よりも速く、かつボイドを生じさせない第2の成長速度により、第1のめっき膜52の表面52aに第2のめっき膜52を形成することで、第1の開口部25を埋め込む第2のめっき膜52にボイドが発生することを抑制できると共に、第1の開口部25を第1のめっき膜52のみで埋め込む場合と比較して、第1の開口部25をめっき膜で埋め込む時間を短縮することができる。
【0102】
また、第2の成長速度よりも速い第3の成長速度により、第2のめっき膜52上に第3のめっき膜53を形成することで、第1の開口部25よりも幅の広い第2の開口部26を、短時間のめっき処理で埋め込むことができると共に、第1のシード層29及び第1乃至第3のめっき膜51〜53を研磨する際に、ディッシングやエロージョンが発生することを抑制できる。
【0103】
また、デュアルダマシン配線が形成される第1の開口部36を第1乃至第3のめっき膜71〜73で埋め込むことにより、第1の開口部36にボイドが発生することを抑制できる。
さらに、デュアルダマシン配線が形成される第2の開口部37を第1乃至第3のめっき膜71〜73で埋め込むことにより、第2の開口部37に埋め込まれためっき膜にディッシングやエロージョンが発生することを抑制できる。
【0104】
以上、本発明の好ましい実施の形態について詳述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【産業上の利用可能性】
【0105】
本発明は、半導体装置の製造方法に適用可能である。
【符号の説明】
【0106】
10…半導体装置、11…半導体基板、11a,29a,38a,51a,52a,71a,72a…表面、12…素子分離領域、14…ゲート絶縁膜、15…第1の不純物拡散領域、16…第2の不純物拡散領域、17…ゲート電極、18…シリコン窒化膜、19…サイドウォール、21…第1の層間絶縁膜、21a,47a,53a,59a,73a…上面、22…第1のコンタクトプラグ、22a,31a,32a,41a,42a…上端面、24…第1の絶縁膜、25,36…第1の開口部、26,37…第2の開口部、29…第1のシード層、31,41…第1の導電部、32,42…第2の導電部、34…第2の絶縁膜、34A…上部、38…第2のシード層、45,57…拡散防止膜、46,58…低誘電率絶縁膜、47,59…保護膜、51,71…第1のめっき膜、52,72…第2のめっき膜、53,73…第3のめっき膜、55,78…凹部、61,64,124,125…溝、62,65,81,114,115…貫通孔、67…第2のコンタクトプラグ、68,76…配線、82…第1のエッチング用レジスト膜、83,84,107,112,113,121,122…開口部、90…めっき装置、91…めっき槽、93…陽電極、94…めっき液供給用管路、96…めっき液供給部、97…めっき液排出用管路、98…めっき液排出部、99…制御部、101…半導体基板保持部、102…半導体基板保持用カップ、103…シール材、104…陰電極、105…押さえ部材、111…第2のエッチング用レジスト膜、117…エッチング用保護膜、119…第3のエッチング用レジスト膜、D1…深さ、I1…第1の電流、I2…第2の電流、I3…第3の電流、R1,R2…直径、W1,W2,W3,W4,W5,W6…幅
【特許請求の範囲】
【請求項1】
絶縁膜に幅の異なる複数の開口部を形成する開口部形成工程と、
前記絶縁膜の上面、及び前記幅の異なる複数の開口部内にシード層を形成するシード層形成工程と、
第1の成長速度により、前記シード層の表面を覆う第1のめっき膜を形成する第1のめっき膜形成工程と、
前記第1の成長速度よりも速く、かつボイドを生じさせない第2の成長速度により、前記第1のめっき膜の表面に第2のめっき膜を形成する第2のめっき膜形成工程と、
前記第2の成長速度よりも速い第3の成長速度により、前記第2のめっき膜上に第3のめっき膜を形成する第3のめっき膜形成工程と、
前記シード層及び前記第1乃至第3のめっき膜のうち、前記絶縁膜の上面よりも上方に形成された部分の前記シード層及び前記第1乃至第3のめっき膜を研磨により除去することで、前記開口部内に少なくとも前記第1及び第2のめっき膜よりなる導電部を形成する導電部形成工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項2】
前記第3のめっき膜形成工程では、前記第3のめっき膜の上面が平坦な面となるように、前記第3のめっき膜を形成することを特徴とする請求項1記載の半導体装置の製造方法。
【請求項3】
前記第2のめっき膜形成工程では、前記第2のめっき膜の厚さが、前記第1のめっき膜の厚さよりも厚くなるように、前記第2のめっき膜を形成することを特徴とする請求項1または2記載の半導体装置の製造方法。
【請求項4】
前記開口部形成工程では、前記絶縁膜を異方性エッチングすることにより、前記開口部として、前記絶縁膜を貫通する貫通溝を形成することを特徴とする請求項1乃至3のうち、いずれか1項記載の半導体装置の製造方法。
【請求項5】
前記開口部形成工程では、前記絶縁膜を異方性エッチングすることにより、前記開口部として、前記絶縁膜の上部に配置される溝と、該溝の下方に位置する部分の前記絶縁膜を貫通する貫通孔とを形成することを特徴とする請求項1乃至3のうち、いずれか1項記載の半導体装置の製造方法。
【請求項6】
前記第1乃至第3のめっき膜は、同一のめっき装置を用いて、同じ種類のめっき液により形成することを特徴とする請求項1乃至5のうち、いずれか1項記載の半導体装置の製造方法。
【請求項1】
絶縁膜に幅の異なる複数の開口部を形成する開口部形成工程と、
前記絶縁膜の上面、及び前記幅の異なる複数の開口部内にシード層を形成するシード層形成工程と、
第1の成長速度により、前記シード層の表面を覆う第1のめっき膜を形成する第1のめっき膜形成工程と、
前記第1の成長速度よりも速く、かつボイドを生じさせない第2の成長速度により、前記第1のめっき膜の表面に第2のめっき膜を形成する第2のめっき膜形成工程と、
前記第2の成長速度よりも速い第3の成長速度により、前記第2のめっき膜上に第3のめっき膜を形成する第3のめっき膜形成工程と、
前記シード層及び前記第1乃至第3のめっき膜のうち、前記絶縁膜の上面よりも上方に形成された部分の前記シード層及び前記第1乃至第3のめっき膜を研磨により除去することで、前記開口部内に少なくとも前記第1及び第2のめっき膜よりなる導電部を形成する導電部形成工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項2】
前記第3のめっき膜形成工程では、前記第3のめっき膜の上面が平坦な面となるように、前記第3のめっき膜を形成することを特徴とする請求項1記載の半導体装置の製造方法。
【請求項3】
前記第2のめっき膜形成工程では、前記第2のめっき膜の厚さが、前記第1のめっき膜の厚さよりも厚くなるように、前記第2のめっき膜を形成することを特徴とする請求項1または2記載の半導体装置の製造方法。
【請求項4】
前記開口部形成工程では、前記絶縁膜を異方性エッチングすることにより、前記開口部として、前記絶縁膜を貫通する貫通溝を形成することを特徴とする請求項1乃至3のうち、いずれか1項記載の半導体装置の製造方法。
【請求項5】
前記開口部形成工程では、前記絶縁膜を異方性エッチングすることにより、前記開口部として、前記絶縁膜の上部に配置される溝と、該溝の下方に位置する部分の前記絶縁膜を貫通する貫通孔とを形成することを特徴とする請求項1乃至3のうち、いずれか1項記載の半導体装置の製造方法。
【請求項6】
前記第1乃至第3のめっき膜は、同一のめっき装置を用いて、同じ種類のめっき液により形成することを特徴とする請求項1乃至5のうち、いずれか1項記載の半導体装置の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【公開番号】特開2011−204750(P2011−204750A)
【公開日】平成23年10月13日(2011.10.13)
【国際特許分類】
【出願番号】特願2010−68179(P2010−68179)
【出願日】平成22年3月24日(2010.3.24)
【出願人】(500174247)エルピーダメモリ株式会社 (2,599)
【Fターム(参考)】
【公開日】平成23年10月13日(2011.10.13)
【国際特許分類】
【出願日】平成22年3月24日(2010.3.24)
【出願人】(500174247)エルピーダメモリ株式会社 (2,599)
【Fターム(参考)】
[ Back to top ]