【課題】 半導体装置が小型化・高密度化された場合であっても、ボンディング時の不良発生を抑制した高信頼性の半導体装置及びその製造方法を提供する。
【解決手段】 本発明の半導体装置１は、シリコン基板２上に酸化シリコンからなる下地絶縁膜３と複数のＬＯＣＯＳ酸化膜６が形成されている。さらに、その上にはポリシリコンからなる応力緩和部材７が選択的に形成されている。この応力緩和部材７は、ＬＯＣＯＳ酸化膜７とシリコン基板２の段差を利用して凹凸状に形成されている。さらに、応力緩和部材７と下地絶縁膜３の上には、ＢＰＳＧからなる層間絶縁膜８とアルミニウムからなる電極パッド９が形成され、その上にはＰＳＧ膜１０及びポリイミド膜１１からなる保護膜１２が積層形成されている。 （もっと読む）

【課題】 半導体装置の集積回路の、配線の切断を含む回路修正を容易に行う事を可能とする。
【解決手段】 基板上に、多層配線構造を有する複数のプリミティブセルが形成された半導体装置であって、前記プリミティブセルは、論理回路を有する機能セルと、配線セルとを含み、前記配線セルは、複数の前記機能セルを電気的に接続する配線部を有し、当該配線部は、前記多層配線構造の最上位層配線からなる最上層接続配線であることを特徴とする半導体装置。 （もっと読む）

【課題】 少ない工程でアライメントマークとして利用できる段差を形成することが出来る、半導体装置の製造方法を提供する。
【解決手段】 基板の表面又は基板上に形成した第１の膜の表面に、複数の凹部を形成する第１の工程と、凹部の内部に選択的に第２の膜を形成する第２の工程と、少なくとも１つの凹部及びその近傍を含む第１の領域に局所的エッチングを行って、第１の領域内の第２の膜の表面とその近傍との間に段差を形成する第３の工程とを備える。段差が形成された位置をアライメントマークとして利用する。 （もっと読む）

【課題】メッキ膜厚のウェハ面内均一性を向上させる。
【解決手段】本発明の例に関わる半導体装置は、メタル配線を用いた多層配線構造を有する半導体集積回路が形成され、各々が独立したチップになる複数のチップ領域１１と、メタル配線を用いた多層配線構造を有し、複数のチップ領域の各々を取り囲む複数のチップリング１２とを備え、複数のチップリング１２は、互いに電気的に接続される。 （もっと読む）

【課題】ドレインバスラインの断線を補修することができ、補修用配線に起因する寄生容量を低減することができる薄膜トランジスタ基板及び断線の補修方法の提供。
【解決手段】
ドレインバスライン６と透明画素電極９との間に遮光性導電膜２ａがゲートバスライン２と同層に形成される構造において、ドレインバスライン６に遮光性導電膜２ａに向かって突出する突起部６ａを複数設け、遮光性導電膜２ａをドレインバスライン６とは突起部６ａのみで重なるように形成し、ドレインバスライン６に断線が発生した場合に、断線部分１２の両側の突起部６ａにレーザ光を照射して突起部６ａと遮光性導電膜２ａとを溶融接続して迂回経路を形成する。この構造では突起部６ａの形状は制限されないためレーザパワーを上げたとしてもレーザ照射部１０に新たな断線が生じることなく、また、寄生容量を低減することができる。 （もっと読む）

【課題】 良好な素子特性を有する非線形素子を備え、もって高画質表示を可能にした電気光学装置を歩留まりよく製造する方法を提供する。
【解決手段】 基板上に、第１導電層と絶縁層と第２導電層とを積層してなる非線形素子と、該非線形素子から延出されたコンタクト部と、前記非線形素子およびコンタクト部を覆う層間絶縁膜と、前記コンタクト部と電気的に接続された画素電極とを具備した電気光学装置の製造方法であって、本線部１０６ｂとコンタクト部３６を迂回する支線部１０６ａとを有する金属膜１０６をパターン形成する工程と、前記金属膜１０６を陽極酸化処理することにより前記金属膜１０６上に酸化膜からなる絶縁層を形成する工程と、前記支線部１０６ａの先端部を残して前記金属膜１０６を除去し、前記第１導電層および導電層を形成する工程と、前記絶縁層上に前記第２導電層およびコンタクト部３６を形成する工程とを含む製造方法とした。 （もっと読む）

【課題】異物や膜残り等によるソース電極とドレイン電極との短絡、ドレイン電極やドレイン引出配線の断線及びＴＦＴ動作不良等による画素欠陥に対して、開口率を減少させることなく、点欠陥となる画素を容易かつ確実に修正することができ、液晶表示装置の歩留りを向上させることができるアクティブマトリクス基板を提供する。
【解決手段】基板上に、複数本の走査信号線及びデータ信号線と、信号線の交点に設けられ、ゲート電極が走査信号線に接続され、ソース電極がデータ信号線に接続された薄膜トランジスタと、上記薄膜トランジスタのドレイン電極又はドレイン引出配線に接続された画素電極とを備えるアクティブマトリクス基板であって、上記アクティブマトリクス基板は、データ信号線が少なくとも部分的に複線化された構造を有し、かつ修正用接続電極を備えるアクティブマトリクス基板である。 （もっと読む）

【課題】 ＩＣチップ上に形成された集積回路（ＩＣ）の低Ｋ誘電材料用のクラック・ストップ（２８）を提供することにある。
【解決手段】 ダイシング操作中にＩＣチップの周辺エッジに沿って形成されたチッピングおよびクラッキングによって引き起こされたＩＣチップのアクティブ・エリアに対する損傷を防止するために、低Ｋ誘電体材料において銅または銀の相互接続などの自己パッシベーション酸化物層を形成しない金属相互接続を使用する。吸湿バリアまたはエッジ・シール（１２）は、ＩＣチップのアクティブ・エリアの外周エッジに沿って位置決めされた金属スタックとして形成される。クラック・ストップは、ＩＣチップの外周上の吸湿バリア／エッジ・シールの外側に位置決めされた少なくとも１つのトレンチまたは溝によって形成される。 （もっと読む）

【課題】ＥＳＤ 保護回路のサージ電流経路に使用される配線層に生じる熱を効率よく放熱でき、サージ電流経路に使用される配線層も保護する。
【解決手段】外部端子と内部回路との間の配線に接続され、外部端子に印加された過大な静電サージ入力から内部回路を保護する保護素子を有する入力保護回路と、入力保護回路に接続され、そのサージ電流経路に含まれる第１のメタル配線層２５と、第１のメタル配線層に連なり、熱伝導性が良好な材質の配線を用いてなる放熱器２０とを具備する。 （もっと読む）

半導体デバイス用の整合補助部（１１５）に関する。整合補助部は、高い反射度を有する領域（１２３）と、低い反射度を有する隣接領域（１２５）とを備える。低い反射度を有する領域には、半導体デバイスの相互接続層（２２５）に配置され、かつ半導体デバイスの能動回路（２１８）の上方に配置されている、１層以上のタイル（２０３）が含まれる。一部の例では、整合補助部のタイルの走査方向への間隔は、整合補助部の走査に使用される光（例えば、レーザ光）の波長より短い。他の例では、整合補助部のタイルの走査方向への幅が、整合補助部の走査に使用される光の波長より短い。
（もっと読む）

【課題】半導体素子の局所的な温度上昇を防止することが可能な半導体集積回路を提供する。
【解決手段】放熱セル２は、発熱セル１に対して隣接して配置され、電源電位配線３又は接地電位配線４と同じ第１配線層に放熱部材６及び放熱部材７を備え、さらに放熱部材６及び放熱部材７は、ビア９を介して第２配線層８に接続される。発熱セル１で発生した熱は、電源配線３、接地配線４に伝導し、放熱部材６及び放熱部材７で放熱される。また、放熱部材６及び放熱部材７からビア９を介して第２配線層８に熱が伝導することにより、更に放熱を促進し、発熱セル１が局部的に高温になることを防ぐ。 （もっと読む）

【課題】 高速情報処理用デジタル集積回路チップ内およびそのチップを搭載するためのパッケージ、モジュール、ボードなどの実装系内における多層配線の作製方法に関する新しい多層微細配線構造およびその作製方法を提案する。
【解決手段】 高解像感光性ポリイミドを絶縁層として、銅、銀、金、アルミニウム、パラジウム、ニオブなどの金属を配線層として用いて、ストリップライン、マイクロストリップライン、同軸ラインなどの伝送線路構造を有する多層微細配線構造を実現するため、広い周波数帯域について、インピーダンスが一定に制御され、デジタル高速信号伝送に適する線路を実現することができる。高解像特性を有する感光性ポリイミドを絶縁層として用いることにより、絶縁層へのビア穴加工がリソグラフィ工程のみで達成され、また、金属配線層をリフトオフ法によりパターン形成することにより、従来の多層配線技術に比べて、高密度の配線構造が実現でき、大幅に工程が簡略化される。 （もっと読む）

【課題】 比抵抗の低い半導体基板の上であっても、その上に形成した高周波用伝送線路の伝送損失を抑制できるようにする。
【解決手段】 信号線１０３およびグランド線１０４と半導体基板１０１との間に介在する絶縁膜１０２と、信号線１０３の両側の半導体基板１０１に形成された溝１０５とを備え、信号線１０３およびグランド線１０５は、半導体基板１０１に接している辺より半導体基板１０１に垂直な隣辺の方が長い長方形状の断面を有する。 （もっと読む）