アクティブマトリクス基板、その画素欠陥修正方法及び製造方法
【課題】異物や膜残り等によるソース電極とドレイン電極との短絡、ドレイン電極やドレイン引出配線の断線及びＴＦＴ動作不良等による画素欠陥に対して、開口率を減少させることなく、点欠陥となる画素を容易かつ確実に修正することができ、液晶表示装置の歩留りを向上させることができるアクティブマトリクス基板を提供する。
【解決手段】基板上に、複数本の走査信号線及びデータ信号線と、信号線の交点に設けられ、ゲート電極が走査信号線に接続され、ソース電極がデータ信号線に接続された薄膜トランジスタと、上記薄膜トランジスタのドレイン電極又はドレイン引出配線に接続された画素電極とを備えるアクティブマトリクス基板であって、上記アクティブマトリクス基板は、データ信号線が少なくとも部分的に複線化された構造を有し、かつ修正用接続電極を備えるアクティブマトリクス基板である。
【解決手段】基板上に、複数本の走査信号線及びデータ信号線と、信号線の交点に設けられ、ゲート電極が走査信号線に接続され、ソース電極がデータ信号線に接続された薄膜トランジスタと、上記薄膜トランジスタのドレイン電極又はドレイン引出配線に接続された画素電極とを備えるアクティブマトリクス基板であって、上記アクティブマトリクス基板は、データ信号線が少なくとも部分的に複線化された構造を有し、かつ修正用接続電極を備えるアクティブマトリクス基板である。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクス基板、その画素欠陥修正方法及び製造方法、並びに、液晶表示装置及びその製造方法に関する。より詳しくは、画素分割（マルチ画素）構造を有する液晶表示装置の構成部材として特に好適に用いられるアクティブマトリクス基板、その画素欠陥修正方法及び製造方法、並びに、液晶表示装置及びその製造方法に関するものである。
【背景技術】
【０００２】
アクティブマトリクス基板は、液晶表示装置、ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ；エレクトロルミネセンス）表示装置等のアクティブマトリクス型表示装置において幅広く用いられている。従来のアクティブマトリクス型液晶表示装置に用いられるアクティブマトリクス基板では、基板上に交差するように配置された複数本の走査信号線と複数本のデータ信号線との各交点に、ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ；薄膜トランジスタ）等のスイッチング素子が設けられており、ＴＦＴ等のスイッチング機能により、ＴＦＴ等と接続された各画素（電極）部に画像信号が適宜伝達されている。また、ＴＦＴ等をオフにしている期間中の液晶層の自己放電又はＴＦＴ等のオフ電流による画像信号の劣化を防止したり、液晶駆動における各種変調信号の印加経路等に使用したりするために、各画素部に保持容量素子が設けられたアクティブマトリクス基板も存在する。
【０００３】
従来のアクティブマトリクス型液晶表示装置に用いられるアクティブマトリクス基板の構成としては、例えば、以下のようなものが知られている（例えば、特許文献１参照。）。
図２３は、従来のアクティブマトリクス型液晶表示装置に備えられるアクティブマトリクス基板の一画素を示す平面模式図である。
図２３に示すように、従来のアクティブマトリクス基板には、複数の画素電極５１がマトリクス状に設けられており、その画素電極５１の周囲を、走査信号を供給するための走査信号線５２とデータ信号を供給するためのデータ信号線５３とが互いに交差するように通っている。また、これらの走査信号線５２とデータ信号線５３との交差部には、画素電極５１に接続されるスイッチング素子として、ＴＦＴ５４が設けられている。ＴＦＴ５４のゲート電極には走査信号線５２が接続されており、走査信号が入力されることによってＴＦＴ５４が駆動制御される。また、ＴＦＴ５４のソース電極にはデータ信号線５３が接続されており、データ信号が入力される。更に、ＴＦＴ５４のドレイン電極にはドレイン引出配線５５が接続されており、ドレイン引出配線５５には保持容量素子の一方の電極（保持容量上電極）５５ａが接続されており、保持容量上電極５５ａにはコンタクトホール５６を介して画素電極５１が接続されている。そして、保持容量（共通）配線５７が保持容量素子の他方の電極（保持容量下電極）として機能する。
【０００４】
図２４は、図２３に示す従来のアクティブマトリクス基板の一画素を線分Ａ−Ａ’にて切断したときの断面模式図である。
図２４に示すように、従来のアクティブマトリクス基板では、ガラス、プラスチック等の透明絶縁性基板６１上に、走査信号線５２に接続されたゲート電極６２と、保持容量（共通）配線５７とが設けられている。走査信号線５２、ゲート電極６２は、チタン、クロム、アルミニウム、モリブデン等の金属膜、それらの合金膜や、それらの積層膜をスパッタリング法等により成膜した後、フォトエッチング法等でパターン形成される。保持容量（共通）配線５７は、走査信号線５２やゲート電極６２と同一材料により形成される。
【０００５】
また、ゲート電極６２や保持容量（共通）配線５７の上を覆うように、ゲート絶縁膜６３が設けられている。ゲート絶縁膜６３は、窒化シリコン膜、酸化シリコン膜、金属酸化膜等の絶縁膜により形成される。その上には、ゲート電極６２と重畳するように、アモルファスシリコンやポリシリコン等からなる高抵抗半導体層６４が設けられ、更に、その上には、ソース電極６６ａ及びドレイン電極６６ｂとなる、リン等の不純物をドープしたｎ＋アモルファスシリコン等からなる低抵抗半導体層がオーミックコンタクト層として設けられている。絶縁膜、アモルファスシリコン、ｎ＋アモルファスシリコン等は、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ；化学的気相成長）法等により成膜され、フォトエッチング法によりパターニングされて形成される。
【０００６】
更に、ソース電極６６ａと接続するように、データ信号線５３が設けられている。また、ドレイン電極６６ｂと接続するように、ドレイン引出配線５５が設けられており、ドレイン引出配線５５は延伸されて、保持容量素子の一方の電極である保持容量上電極５５ａを構成し、コンタクトホール５６を介して画素電極５１と接続されている。データ信号線５３、ドレイン引出配線５５及び保持容量上電極５５ａは、同一材料により形成され、スパッタリング法によりチタン、クロム、アルミニウム、モリブデン等の金属膜、それらの合金膜や、それらの積層膜を成膜して、フォトエッチング法によりパターニングされて形成される。画素電極５１は、例えば、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ；酸化インジウム錫）、ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ；酸化インジウム亜鉛）、酸化スズ、酸化亜鉛等の透明な導電膜で形成される。コンタクトホール５６は、ＴＦＴ５４、走査信号線５２及びデータ信号線５３、ドレイン引出配線５５の上部を覆うように形成された層間絶縁膜６８を貫くように形成されている。層間絶縁膜６８の材料としては、例えば、アクリル系樹脂、窒化シリコン、酸化シリコン等が挙げられる。
【０００７】
上述した構造のアクティブマトリクス基板においては、製造プロセスの簡略化や製造コストの低減を目的として、保持容量（共通）配線（保持容量下電極）５７は、走査信号線５３と同一工程にて形成され、保持容量上電極５５ａは、データ信号線５３やドレイン引出配線５５と同一工程にて形成される。
【０００８】
図２３、２４に示すアクティブマトリクス基板のように、画素電極を層間絶縁膜の上に形成すると、画素電極を各信号線と重畳させることができるので、高開口率化が図れるとともに、各信号線から画素電極への電界をシールドできる効果もある。このとき、図２３に示すように、画素電極５１とドレイン電極６６ｂとの接続は、層間絶縁膜６８にコンタクトホール５６を形成して、画素電極５１と保持容量上電極５５ａとを接続し、ドレイン引出電極（配線）５５を介することで導通が図られている。コンタクトホール５６の位置としては、特に保持容量上電極５５ａ上に限定されるものではなく、ドレイン引出電極（配線）５５上でも可能であるが、図２３に示すように、保持容量（共通）配線５７パターン上に位置する保持容量上電極５５ａ上に形成すれば、新たに開口率を落とさなくてよい。
【０００９】
近年、大型液晶ＴＶ等に用いられる液晶表示装置においては、広視野角化を目的として、多重領域（ｍｕｌｔｉ−ｄｏｍａｉｎ）を有する垂直配向方式（ＶＡ；Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）、いわゆるＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）方式が広く普及している（例えば、特許文献２、３参照。）。このようなＭＶＡ方式では、アクティブマトリクス基板の画素電極及び対向基板の対向電極に切除パターン又は液晶分子の配向制御用突起を設け、これによって形成されるフリンジフィールド（Ｆｒｉｎｇｅ Ｆｉｅｌｄ）を利用して液晶分子の配向方向を複数の方向に分散させることで広視野角を実現している。図２３、２４に示す従来のアクティブマトリクス基板においても、アクティブマトリクス基板の画素電極及び対向基板の対向電極に切除パターン又は液晶分子の配向制御用突起を設けることにより、広視野角化が可能である。
また、光漏れの防止や電圧印加後の初期応答速度の改善を目的として、画素電極や対向電極の切除パターン（以下、電極スリットともいう）に対応する位置に電極を埋設する技術が知られている（例えば、特許文献４、５参照。）。
【００１０】
アクティブマトリクス基板の製造プロセスにおいては、異物や膜残り等によってＴＦＴのソース電極とドレイン電極との間で短絡（リーク）が生じたり、ドレイン電極やドレイン引出配線に断線が生じたりすることがあり、また、オーミックコンタクトが充分に取れなくなってＴＦＴの動作不良が生じたりすることがある。このようにして欠陥を生じた画素は、画素電極に正常な電圧（ドレイン電圧）が印加されなくなり、液晶表示装置の表示画面上に輝点又は黒点等の点欠陥として現れることとなるため、液晶表示装置の製造歩留りを低下させてしまう。
【００１１】
このような画素欠陥の修復に関して、各々の画素と隣接画素との間に修正用接続配線が予め設けられた構造を有する液晶表示パネル又は液晶表示装置が開示されている（例えば、特許文献６〜９参照。）。これらによれば、画素欠陥が生じた場合に、修正用接続配線にレーザ照射等を行って、画素欠陥が生じる画素の画素電極を、隣接する画素の画素電極と電気的に導通させ、隣接画素と同電位の電圧を印加することで、画素欠陥が生じる画素を擬似的に駆動させることができる。
【００１２】
しかしながら、この方法には以下に示す点において改善の余地があった。すなわち、通常（正常動作時）は、画素間は絶縁されており、修正用接続配線は画素間を跨るように設置される必要があったため、修正用接続配線の面積の増加に伴い、開口率が低下してしまう。また、ドレイン電極やドレイン引出配線の断線に対しては、断線が生じた画素のＴＦＴは正常に動作するため、できれば自画素内で修正を実施したい。なぜなら、修正用接続配線を経由して断線が生じた画素を駆動させる場合、隣接画素のＴＦＴには、駆動の負荷が余分にかかることとなるからである。これに対して、上述の画素欠陥の修正方法では、隣接画素間の接続による修正のみが可能であり、自画素内では修正を完結することができなかった。
【００１３】
また、ＴＦＴ不良を救済する方法に関しては、１画素に対して複数個のＴＦＴを並列に接続した冗長構造を有する液晶表示装置の構成が開示されている（例えば、特許文献１０参照。）。しかしながら、この液晶表示装置の構成は、画素内の全てのＴＦＴが不良となった場合に画素欠陥の修正ができないという点で改善の余地があった。
更に、ＴＦＴの不良による透明画素電極の点欠陥の修復方法に関しては、走査線（走査信号線）及び信号線（データ信号線）の少なくともいずれか一方と、画素電極とを接続可能なスイッチング素子とは別個の冗長回路を具備した液晶表示装置の構成が開示されている（例えば、特許文献１１参照。）。しかしながら、この液晶表示装置の構成は、信号線と透明画素電極とを同電位にするものであることから、透明画素電極の輝点や滅点を半輝点にすることができるものの、画素欠陥を完全には修正することができないという点で改善の余地があった。
【特許文献１】特開平９−１５２６２５号公報（第１、１９頁、第７図）
【特許文献２】特開２００２−１２２８６９号公報（第２、２１頁、第２図）
【特許文献３】特開２００１−８３５２３号公報（第１、５５頁、第１７図）
【特許文献４】特開平１０−３３３１７０号公報（第１、２、４頁）
【特許文献５】特開２００１−１１７０８３号公報（第１、２、４、６、１２頁、第２１図）
【特許文献６】特開昭５９−１０１６９３号公報（第１頁）
【特許文献７】特開平２−１３５３２０号公報（第１、４頁、第１図）
【特許文献８】特開平８−３２８０３５号公報（第１、５頁、第１図）
【特許文献９】特開２００２−３５０９０１号公報（第１７、２４頁、第２０図）
【特許文献１０】特開平７−１９９２２１号公報（第１、６頁、第１図）
【特許文献１１】特開平１１−２８２００７号公報（第１、２頁）
【発明の開示】
【発明が解決しようとする課題】
【００１４】
本発明は、上記現状に鑑みてなされたものであり、異物や膜残り等によるソース電極とドレイン電極との短絡、ドレイン電極やドレイン引出配線の断線及びＴＦＴ動作不良等による画素欠陥に対して、開口率を減少させることなく、点欠陥となる画素を容易かつ確実に修正することができ、液晶表示装置の歩留りを向上させることができるアクティブマトリクス基板、その画素欠陥修正方法及び製造方法、並びに、液晶表示装置及びその製造方法を提供することを目的とするものである。
【課題を解決するための手段】
【００１５】
本発明者らは、画素欠陥の修正が可能な構造を有するアクティブマトリクス基板について種々検討したところ、画素欠陥を修正する際にデータ信号線を修正用の迂回経路の一部として利用することに着目した。そして、アクティブマトリクス基板の構成を、データ信号線が少なくとも部分的に複線化された構造を有し、修正用接続電極を備える構成とすることにより、アクティブマトリクス基板の製造工程において、画素欠陥が生じた場合であっても、開口率を犠牲にすることなく、点欠陥となる画素を容易かつ確実に修正することができるようになることを見いだした。なお、上記修正用接続電極とは、画素欠陥の修正を行う際の後処理により、データ信号線の複線化部分と、薄膜トランジスタに対して出力（ドレイン）側の信号線・電極とを接続させることが可能な構成を有する電極を意味し、薄膜トランジスタの入力（ソース）側と出力側とで短絡が発生したり、出力側で断線が発生したりした場合には、データ信号線の複線化部分と出力側の信号線・電極とを接続させ、データ信号線の複線化部分とともに、出力側の信号線・電極に信号を入力させるための迂回経路を構成することから、画素欠陥の修正が可能となる。
【００１６】
更に、データ信号線の複線化部分との重畳部、及び、薄膜トランジスタと画素電極間の回路部との重畳部を有し、かつ少なくとも一方の重畳部が絶縁膜を介して重畳されてなる配線構造が、修正用接続電極として好適であることを見いだした。すなわち、例えば、図１に示すように、（ａ）部分的に複線化されたデータ信号線２３、２３’と、（ｂ）走査信号線と同一工程にて形成され、かつドレイン引出配線２５及びデータ信号線２３’と接続可能な修正用接続電極（配線構造）２８、２８’とを有する画素構造のアクティブマトリクス基板とすることにより、画素内において、膜残り等により、薄膜トランジスタ２４のチャネル部や、データ信号線２３とドレイン引出配線２５間にて短絡（Ｓ−Ｄリーク）が生じて、その画素が点欠陥となった場合であっても、（１）点欠陥となった画素のドレイン引出配線２５をレーザ等にて分離破壊することで、薄膜トランジスタ２４を切り離し、（２）修正用電極２８、２８’上のドレイン引出配線２５及びデータ信号線２３’に対してレーザ等を照射することで、ドレイン引出配線２５及びデータ信号線２３’と修正用電極２８、２８’とを点欠陥が発生した画素及び隣接画素の両方において接続し、（３）複線化されたデータ信号線２３’の迂回用に使用する領域の周囲をレーザ等により分離破壊する修正方法によれば、隣接画素のドレイン引出配線と点欠陥となる画素のドレイン引出配線とを導通させ、隣接画素と略同電位のドレイン電圧を該画素に書き込むことが可能となり、該画素を擬似的に正常画素に近い形で駆動することができるようになることを見いだし、上記課題をみごとに解決することができることに想到し、本発明に到達したものである。
【００１７】
すなわち、本発明は、基板上に、複数本の走査信号線及びデータ信号線と、上記信号線の交点に設けられ、ゲート電極が走査信号線に接続され、ソース電極がデータ信号線に接続された薄膜トランジスタと、上記薄膜トランジスタのドレイン電極と電気的に接続された画素電極とを備えるアクティブマトリクス基板であって、上記データ信号線は、少なくとも部分的に複線化された構造を有し、上記アクティブマトリクス基板は、データ信号線の複線化部分との重畳部、及び、薄膜トランジスタと画素電極間の回路部との重畳部を有し、かつ少なくとも一方の重畳部が絶縁膜を介して重畳されてなる配線構造を備えるアクティブマトリクス基板である。
また本発明は、基板上に、複数本の走査信号線及びデータ信号線と、上記信号線の交点に設けられ、ゲート電極が走査信号線に接続され、ソース電極がデータ信号線に接続された薄膜トランジスタと、上記薄膜トランジスタのドレイン電極又はドレイン引出配線に接続された画素電極とを備えるアクティブマトリクス基板であって、上記アクティブマトリクス基板は、データ信号線が少なくとも部分的に複線化された構造を有し、かつ修正用接続電極を備えるアクティブマトリクス基板でもある。
【００１８】
本発明のアクティブマトリクス基板は、基板上に、複数本の走査信号線及びデータ信号線と、上記信号線の交点に設けられ、ゲート電極が走査信号線に接続され、ソース電極がデータ信号線に接続された薄膜トランジスタと、上記薄膜トランジスタのドレイン電極又はドレイン引出配線に接続された画素電極とを備えるものである。
本発明のアクティブマトリクス基板においては、このような構成からなることで、走査信号線を流れる電流（ゲート信号）により薄膜トランジスタの駆動制御を行うと共に、薄膜トランジスタがＯＮ状態のときに、データ信号線を流れる電流（データ信号）により画素電極の駆動制御を行うことができる。
【００１９】
また本発明において、上記データ信号線は、少なくとも部分的に複線化された構造を有する。データ信号線の少なくとも部分的に複線化された構造としては、例えば、１本のデータ信号線が部分的に２本以上に分割された構造、２本以上のデータ信号線に接続用の経路（配線）が架設されて互いに接続された構造等が挙げられる。なお、本願明細書における「以上」、「以下」は、当該数値を含むものである。
【００２０】
更に本発明のアクティブマトリクス基板は、データ信号線の複線化部分との重畳部、及び、薄膜トランジスタと画素電極間の回路部との重畳部を有し、かつ少なくとも一方の重畳部が絶縁膜を介して重畳されてなる配線構造を備える。なお、上記データ信号線の複線化部分、及び、上記薄膜トランジスタと画素電極間の回路部には、延伸部（枝分かれして突き出た部分）も含まれる。上記配線構造の重畳部は、点欠陥の修正前には、少なくとも一方が絶縁膜を介して重畳されることにより、データ信号線の複線化部分と薄膜トランジスタと画素電極間の回路部とが短絡しないように絶縁しており、点欠陥の修正後には、レーザ照射等により両方が導通することにより、データ信号線の複線化部分と薄膜トランジスタと画素電極間の回路部とを短絡させる。上記薄膜トランジスタと画素電極間の回路部としては、薄膜トランジスタのドレイン電極、ドレイン引出配線、及び、保持容量上電極からなる群より選択される少なくとも一つの導電部位、又は、該導電部位の延伸部が好適である。
上記配線構造の重畳部を絶縁する絶縁膜としては、ゲート絶縁膜、薄膜トランジスタの保護膜等を用いることができる。この絶縁膜の厚さとしては特に限定されないが、レーザ照射等により配線構造の重畳部を容易に導通させるためには、５０００Å以下であることが好ましい。
【００２１】
なお、本発明においては、上記配線構造を備える形態のほか、画素欠陥の修正を行う際の後処理により、データ信号線の複線化部分と、薄膜トランジスタに対して出力（ドレイン）側の信号線・電極とを接続させることが可能な構成を有する電極、いわゆる修正用接続電極を備える形態であればよい。配線構造又は修正用接続電極の形状としては特に限定されず、例えば、四角形（四辺形）状、三角形状、半円形状、台形状等が挙げられる。
【００２２】
本発明のアクティブマトリクス基板によれば、例えば、アクティブマトリクス基板の製造工程において、異物や膜残り等により発生した画素欠陥に対し、上記配線構造又は修正用接続電極を用いて、画素欠陥が発生した画素の画素電極と隣接する画素の画素電極とを電気的に導通させる迂回経路を形成し、画素欠陥が発生した画素に隣接画素と略同電位の電圧を印加することで、画素欠陥が発生した画素を擬似的に駆動させることが可能となる。本発明においては、データ信号線が少なくとも部分的に複線化されていることにより、迂回経路の形成にデータ信号線の一部を使用することができ、開口率の低下を防止することができる。このように本発明のアクティブマトリクス基板は、画素欠陥修正が可能な素子構造を有するため、例えば、液晶表示装置のパネル用基板に用いられる場合には、液晶表示装置の歩留り向上に貢献することができる。このような本発明のアクティブマトリクス基板は、特に点欠陥の発生を抑制することが必要となる大型液晶ＴＶ用パネルの構成部材として好適に用いることができる。
本発明のアクティブマトリクス基板は、このような構成要素を必須として構成されるものである限り、その他の構成要素を含んでいても含んでいなくてもよく、特に限定されるものではない。
【００２３】
上記修正用接続電極は、一部がデータ信号線と絶縁膜を介して重畳される構造を有することが好ましく、また、一部がドレイン電極又はドレイン引出配線と絶縁膜を介して重畳される構造を有することが好ましい。これにより、正常画素では、修正用接続電極とデータ信号線、修正用接続電極とドレイン電極又はドレイン引出配線とは絶縁膜を介して絶縁されるが、画素欠陥の修正が必要な場合には、レーザ照射等により、修正用接続電極とデータ信号線、修正用接続電極とドレイン電極又はドレイン引出配線とをそれぞれ導通させ、修正用接続電極を画素欠陥修正用の迂回経路として用いることが可能な素子構造を提供することができる。
上記修正用接続電極とデータ信号線、或いは、修正用接続電極とドレイン電極又はドレイン引出配線を絶縁する絶縁膜としては、ゲート絶縁膜、薄膜トランジスタの保護膜等を用いることができる。この絶縁膜の厚さとしては特に限定されないが、レーザ照射等により修正用接続電極を容易に導通させるためには、５０００Å以下であることが好ましい。
【００２４】
上記配線構造又は修正用接続電極は、走査信号線を含む層に設けられたものであることが好ましい。これにより、新たな成膜工程を必要とせずに配線構造又は修正用接続電極を容易に形成することができる。なお、本発明において、「走査信号線を含む層」とは、多層構造からなるアクティブマトリクス基板の走査信号線が形成された階層を意味し、通常では、配線構造又は修正用接続電極と走査信号線とが同じ階層に設けられる場合には、配線構造又は修正用接続電極と走査信号線とが同一工程にて形成されることとなる。配線構造又は修正用接続電極は、製造工程の短縮及び製造コストの低減のために、走査信号線及び薄膜トランジスタのゲート電極と同一の導電性材料及び同一工程にて形成されることがより好ましい。
【００２５】
上記アクティブマトリクス基板は、保持容量配線を備え、かつ配線構造又は修正用接続電極が保持容量配線から延伸された構造を有することが好ましい。これにより、配線構造又は修正用接続電極を島状（アイランド状）に孤立させないので、静電破壊の懸念を低減することができる。
また、上記配線構造又は修正用接続電極は、一部がドレイン引出配線から延伸された電極、又は、ドレイン引出配線と接続された保持容量上電極から延伸された電極と絶縁膜を介して重畳される構造を有することが好ましい。これにより、保持容量配線から延伸されてなる配線構造又は修正用接続電極は、正常画素において、保持容量素子の一部を構成し、保持容量下電極として機能することができる。なお、製造工程の短縮及び製造コストの低減のために、保持容量配線は、走査信号線及びゲート電極と同一の導電性材料で同一工程にて形成されることが好ましく、保持容量上電極は、データ信号線及びドレイン引出配線と同一の導電性材料で同一工程にて形成されることが好ましい。
【００２６】
上記アクティブマトリクス基板は、１画素内に２以上の配線構造又は修正用接続電極を備えることが好ましい。これにより、ドレイン電極又はドレイン引出配線の断線による画素欠陥に対して、自画素内に迂回経路を形成することができ、点欠陥となる画素を正常画素と同等に駆動させることが可能となる。
【００２７】
上記アクティブマトリクス基板は、画素が２以上の副画素から構成され、上記副画素内に１以上の配線構造又は修正用接続電極を備えることが好ましい。これにより、ある副画素が点欠陥となった場合に、レーザ照射等により自画素内に迂回経路を形成することができるので、隣接する他の副画素から同電位の電圧を点欠陥となる副画素に印加し、点欠陥となる副画素を正常副画素と同等に駆動させることが可能となる。上記「画素が２以上の副画素から構成され」るとは、画素が２以上の副画素に分割され、副画素電極がそれぞれ個別に駆動される、いわゆるマルチ画素構造を有することを意味する。
【００２８】
上記配線構造又は修正用接続電極は、データ信号線と絶縁膜を介して重畳する領域、及び、ドレイン電極又はドレイン引出配線と絶縁膜を介して重畳する領域を２５μｍ２以上有することが好ましい。これにより、イットリウムアルミニウムガーネット（ＹＡＧ）レーザ等にて絶縁膜の溶融加工を行う場合に、充分なレーザ照射領域が確保され、配線構造又は修正用接続電極とデータ信号線、及び、配線構造又は修正用接続電極とドレイン電極又はドレイン引出配線との導通の信頼性を向上させることができる。また、フォトリソグラフィ工程でのアライメントずれによる重畳する領域面積の変動、レーザ照射時のＹＡＧレーザの照射ビーム径の広がり、レーザ照射後の配線構造又は修正用接続電極（膜）やデータ信号線やドレイン引出配線の溶融箇所の膜（テーパ）形状を考慮した場合には、重畳する領域面積をある程度大きくすることがより好ましく、具体的には、重畳する領域面積は、４００μｍ２以上であることがより好ましい。
また、上記配線構造又は修正用接続電極は、ドレイン引出配線から延伸された電極、保持容量上電極から延伸された電極等の電極と絶縁膜を介して重畳する領域についても２５μｍ２以上有することが好ましい。
【００２９】
上記配線構造又は修正用接続電極は、Ａｌ、Ｃｒ、Ｔａ、Ｔｉ、Ｗ、Ｍｏ及びＣｕからなる群より選択される少なくとも１種を含む材料により形成されたものであることが好ましい。これにより、配線構造又は修正用接続電極は、これらの高融点金属を含む材料にて形成されるために、ＹＡＧレーザ等にて溶融加工を行う場合に、ＩＴＯ等の透明導電膜と比較して、容易かつ確実に配線構造又は修正用接続電極と各種電極又は各種配線とを導通させることができる。
【００３０】
上記配線構造又は修正用接続電極は、液晶分子の配向制御用突起又は電極スリットと重畳される構造を有することが好ましい。液晶表示装置の対向基板又はアクティブマトリクス基板に形成された液晶分子の配向制御用突起又は電極スリットが形成された領域は、通常では、透過領域（開口部）として機能していない領域であるため、その領域と重畳するように配線構造又は修正用接続電極を配置することにより、配線構造又は修正用接続電極を設けることで開口率が低下してしまうことを防止することができる。したがって、上記「液晶分子の配向制御用突起又は電極スリットと重畳される構造」とは、基板（液晶パネル）面垂直方向から見たときに液晶分子の配向制御用突起又は電極スリットと重複する構造であればよく、液晶分子の配向制御用突起又は電極スリットが本発明のアクティブマトリクス基板に設けられる場合に加え、本発明のアクティブマトリクス基板と対向する対向基板に設けられる場合であってもよい。このような構成のアクティブマトリクス基板は、ＭＶＡ方式の液晶表示装置の液晶パネル用基板として好適に用いることができる。
本発明のアクティブマトリクス基板のより好ましい形態としては、配向制御用突起又は電極スリットが形成された領域（非透過領域）内に、配線構造又は修正用接続電極の全体が配置される形態が挙げられる。配向制御用突起は、例えば、感光性樹脂等により形成される。配向制御用突起及び電極スリットの（基板面垂直方向から見たときの）平面形状としては、一定の周期でジグザクに屈曲した帯状等が挙げられる。
【００３１】
上記配線構造又は修正用接続電極は、保持容量配線から延伸されてなり、かつ電極スリットと重畳する構造を有することが好ましい。開口率に寄与しない液晶の配向制御用の電極スリットの下に配線構造又は修正用接続電極を形成することで、配線構造又は修正用接続電極による新たな開口率の低下を防止することができる。また、配線構造又は修正用接続電極を保持容量配線から延伸させて形成することで、電極スリットによるフリンジフィールド効果を向上させることができる。
【００３２】
次に、本発明のアクティブマトリクス基板を構成する各構成部材について説明する。
上記基板の材質としては、ガラス、プラスチック等の透明絶縁性材料等が挙げられる。
上記信号線（走査信号線、データ信号線）、ゲート電極及びドレイン引出配線の材質としては、チタン（Ｔｉ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、タングステン（Ｗ）、銅（Ｃｕ）等の金属膜、それらの合金膜や、それらの積層膜等が挙げられる。信号線、ゲート電極及びドレイン引出配線の形成方法としては、上述した材料をスパッタリング法等で成膜した後、フォトエッチング法等でパターン形成する方法等が挙げられる。
上記ソース電極及びドレイン電極の材質としては、リン等をドープしたｎ＋アモルファスシリコン等が挙げられる。ソース電極及びドレイン電極の形成方法としては、上述した材料をプラズマＣＶＤ法等により成膜した後、ドライエッチング法等によりソース・ドレイン分離して形成する方法等が挙げられる。
なお、製造工程の短縮及び製造コストの低減のために、走査信号線とゲート電極、データ信号線とドレイン引出配線、及び、ソース電極とドレイン電極とは、それぞれ同一材料で同一工程にて形成されることが好ましい。信号線、ゲート電極及びドレイン引出配線の厚さは特に限定されないが、下限が略１０００Å、上限が略３０００Åであることが好ましく、ソース電極及びドレイン電極の厚さは、５００Å程度であることが好ましい。
【００３３】
上記画素電極の材質としては、ＩＴＯ、ＩＺＯ、酸化スズ、酸化亜鉛等の透明な導電材料等が挙げられる。画素電極の形成方法としては、上述した材料をスパッタリング法等で成膜した後、フォトエッチング法等でパターン形成する方法等が挙げられる。画素電極の形状としては、矩形状等が挙げられる。画素電極の厚さは特に限定されないが、下限が略１０００Å、上限が略２０００Åであることが好ましい。画素電極とドレイン電極又はドレイン引出配線とは、層間絶縁膜に形成されたコンタクトホール等により接続されることが好ましい。
本発明のアクティブマトリクス基板の好ましい形態としては、例えば、下層から（１）基板、（２）走査信号線、ゲート電極及び補助容量配線、（３）（ゲート）絶縁膜、（４）高抵抗半導体層、（５）データ信号線、ソース電極、ドレイン電極、ドレイン引出配線及び補助容量上電極（６）層間絶縁膜（コンタクトホールを含む）、（７）画素電極の順に積層された形態等が挙げられる。
【００３４】
本発明はまた、上記アクティブマトリクス基板を備えてなる液晶表示装置でもある。本発明の液晶表示装置によれば、アクティブマトリクス基板の製造工程において、画素欠陥が生じた際に、その修正を容易かつ確実に行うことができるので、画素欠陥を充分に低減して高い表示品位を得ることができ、高い歩留りで製造することが可能となる。このような本発明の液晶表示装置は、特に点欠陥の発生を抑制することが要求される大型液晶ＴＶ等に好適に用いることができる。
本発明の液晶表示装置の好ましい形態としては、液晶分子の配向制御用突起又は電極スリットがアクティブマトリクス基板及び／又は対向基板上に設けられた形態が挙げられる。このような形態においては、広視野角化を実現することができる。
【００３５】
本発明は更に、上記アクティブマトリクス基板で生じた画素欠陥を修正する画素欠陥修正方法であって、上記アクティブマトリクス基板の画素欠陥修正方法は、画素欠陥が生じる画素電極と、走査信号線又は保持容量配線を跨いで隣接する画素電極のうちの１つとを配線構造又は修正用接続電極を介して導通させて略同電位にするものであるアクティブマトリクス基板の画素欠陥修正方法でもある。本発明のアクティブマトリクス基板の画素欠陥修正方法によれば、画素欠陥が生じる画素電極、すなわち画素欠陥の発生した画素の画素電極と、該画素電極と走査信号線又は保持容量配線を跨ぎ隣接する画素電極のうちの１つとを略同電位にすることで、画素欠陥の発生した画素を正常画素に近い形で駆動させ、画素欠陥を修正することができ、アクティブマトリクス基板の製造歩留まりを向上させることができる。画素欠陥としては、ソース電極とドレイン電極との短絡、ドレイン電極やドレイン引出配線の断線及びＴＦＴ動作不良等による表示画面上における輝点、黒点等が挙げられる。上記「略同電位」とは、隣接する画素電極のうちの１つと実質的に同電位であることが好ましいが、画素欠陥の修正の効果を得ることができる範囲であれば、その範囲をも含むものである。
【００３６】
上記アクティブマトリクス基板の画素欠陥修正方法は、データ信号線と、ドレイン引出電極又は保持容量上電極とを配線構造又は修正用接続電極を介して導通させる工程を含むものであることが好ましい。これにより、前出の導通工程により導通された配線構造又は修正用接続電極、データ信号線の一部、及び、ドレイン引出電極又は保持容量上電極とからなる迂回経路を形成し、画素欠陥の発生した画素の画素電極と、走査信号線又は保持容量配線を跨いでその画素と隣接する画素電極のうちの１つとを同電位にして、画素欠陥の発生した画素を正常画素と同等に駆動させ、画素欠陥を修正することができ、アクティブマトリクス基板の製造歩留まりを向上させることができる。
【００３７】
上記導通工程は、配線構造又は修正用接続電極とデータ信号線とが重畳する領域、及び、配線構造又は修正用接続電極とドレイン引出電極又は保持容量上電極とが重畳する領域をレーザ照射により溶融させて行うものであることが好ましい。このような方法で絶縁膜等を溶融させることにより、データ信号線とドレイン引出電極又は保持容量上電極とを、配線構造又は修正用接続電極を介して容易かつ確実に導通させることができる。
溶融に使用されるレーザ光としては特に限定されないが、例えば、ＹＡＧ（Ｙｔｔｒｉｕｍ Ａｌｕｍｉｎｉｕｍ Ｇａｒｎｅｔ；イットリウムアルミニウムガーネット）レーザの第２高調波（波長５３２ｎｍ）等が挙げられる。
【００３８】
上記アクティブマトリクス基板の画素欠陥修正方法は、配線構造又は修正用接続電極と導通させたデータ信号線の一部を分離する工程を含むものであることが好ましい。このように迂回経路として配線構造又は修正用接続電極と導通させたデータ信号線の一部を分離することで、分離したデータ信号線の一部にデータ信号が入力されないようになり、迂回経路にはデータ信号線のデータ信号が印加されなくなり、また、分離されたデータ信号線の残りの部位は、そのままデータ信号線として機能することができる。配線構造又は修正用接続電極と導通させたデータ信号線の一部を破壊分離する方法としては、レーザ照射等が好ましく、使用されるレーザとしては、ＹＡＧレーザの第４高調波（波長２６６ｎｍ）等が挙げられる。
【００３９】
上記アクティブマトリクス基板の画素欠陥修正方法は、配線構造又は修正用接続電極と導通させたデータ信号線の一部が保持容量配線を跨ぐことが好ましい。これにより、迂回経路として使用するデータ信号線の一部が保持容量配線を跨ぐため、走査信号線を跨ぐ場合に新たに発生する寄生容量（いわゆるＣｇｄ）がなく、画素電極へ印加される電圧の変動ΔＶｄを抑えることができる。なお、ΔＶｄはＣｇｄに比例した電圧の低下量である。また、上記「配線構造又は修正用接続電極と導通させたデータ信号線の一部が保持容量配線を跨ぐ」とは、配線構造又は修正用接続電極と導通させたデータ信号線の一部と保持容量配線とが重畳する構造を有することを意味する。
【００４０】
上記アクティブマトリクス基板の画素欠陥修正方法は、画素欠陥が生じる画素電極と薄膜トランジスタを介して接続されたデータ信号線の一部を分離する工程を含むものであることが好ましい。このように画素欠陥が生じる画素電極と薄膜トランジスタを介して接続されたデータ信号線（自ソース信号線）の一部を分離し、データ信号線の一部にデータ信号が入力されないようにすることで、自ソース信号線と画素電極との間に発生する寄生容量（Ｃｓｄ自）を変動させ、これにより、迂回経路として使用するために一部を分離させた次段（次列）のデータ信号線（他ソース信号線）と画素電極との間で発生した寄生容量（Ｃｓｄ他）の変動分を相殺（キャンセル）することができる。したがって、画素電極へ印加される電圧の変動ΔＶｄ〔ドット反転駆動では、ΔＶｄは（Ｃｓｄ自）−（Ｃｓｄ他）の変動の影響を受ける〕を抑えることができる。なお、画素欠陥が生じる画素電極と薄膜トランジスタを介して接続されたデータ信号線の一部とを分離する方法としては特に限定されないが、レーザ照射が好ましい。
【００４１】
上記アクティブマトリクス基板の画素欠陥修正方法は、保持容量配線の延伸部の一部又は全部を分離して配線構造又は修正用接続電極とすることが好ましい。これにより、アクティブマトリクス基板に配線構造又は修正用接続電極を追加して形成する必要がないので、配線構造又は修正用接続電極による開口率の低下を防止することができる。また、画素欠陥が生じていない正常画素においては、本来通り、保持容量配線の延伸部を保持容量素子の一部として、又は、フリンジフィールド効果の向上に活用することができる。
【００４２】
上記アクティブマトリクス基板の画素欠陥修正方法は、配線構造又は修正用接続電極と電極スリットとが重畳する領域の面積が最小となるように保持容量配線の延伸部の一部又は全部を分離することが好ましい。このように、保持容量配線（の延伸部）から分離される配線構造又は修正用接続電極を、電極スリットに重畳する領域において最小の面積となるように分離し、電極スリットに重畳する保持容量配線の延伸部の減少面積を最小限にすることで、電極スリットによるフリンジフィールド効果の低下を最小限に抑えることができる。
【００４３】
本発明はまた、上記アクティブマトリクス基板の画素欠陥修正方法により画素欠陥を修正する工程を含むアクティブマトリクス基板の製造方法でもある。本発明のアクティブマトリクス基板の製造方法によれば、画素欠陥を充分に抑制することができるアクティブマトリクス基板を製造することが可能となる。
本発明は更に、上記アクティブマトリクス基板の画素欠陥修正方法によりアクティブマトリクス基板を製造する工程を含む液晶表示装置の製造方法でもある。本発明の液晶表示装置の製造方法によれば、画素欠陥が充分に抑制され、高い表示品位を有する液晶表示装置を製造することができ、高い歩留りで製造することが可能となる。
【発明の効果】
【００４４】
本発明のアクティブマトリクス基板によれば、例えば、アクティブマトリクス基板の製造工程において、異物や膜残り等により発生した画素欠陥に対し、上記配線構造又は修正用接続電極を用いて、画素欠陥が発生した画素の画素電極と隣接する画素の画素電極とを電気的に導通させる迂回経路をレーザ照射等により形成し、隣接画素と略同電位の電圧を印加することで、画素欠陥が発生した画素を擬似的に駆動させることが可能となる。ここで、データ信号線が少なくとも部分的に複線化されていることにより、迂回経路の形成にデータ信号線の一部を使用することができ、開口率の低下を防止することができる。このような本発明のアクティブマトリクス基板は、液晶表示装置のパネル用基板に用いられる場合には、液晶表示装置の歩留り向上に貢献することができ、特に点欠陥の発生を抑制することが必要となる大型液晶ＴＶ用パネルの構成部材として好適に用いることができる。
【発明を実施するための最良の形態】
【００４５】
以下に実施形態を掲げ、図面を参照して本発明を更に詳細に説明するが、本発明はこれらの実施形態のみに限定されるものではない。
【００４６】
〔実施形態１〕
本発明の実施の一形態である実施形態１について、図１〜３に基づいて以下に説明する。図１は、実施形態１のアクティブマトリクス基板の一画素の構成を示す平面模式図である。
図１に示すように、実施形態１のアクティブマトリクス基板には、複数の画素電極２１がマトリクス状に設けられており、これらの画素電極２１の周囲を通り、互いに交差するように、走査信号を供給するための各走査信号線２２、２２’と、データ信号を供給するための各データ信号線２３、２３’とが設けられている。なお、データ信号線２３’は、データ信号線２３の次段（次列）に形成されたものであり、これらデータ信号線２３、２３’は、部分的に複線化されている。これらの走査信号線２２、２２’とデータ信号線２３、２３’との交差部分に、画素電極２１に接続されるスイッチング素子としてのＴＦＴ２４が設けられている。このＴＦＴ２４のゲート電極には走査信号線２２、２２’が接続され、ゲート電極に入力される走査信号によってＴＦＴ２４が駆動制御される。またＴＦＴ２４のソース電極にはデータ信号線２３、２３’が接続され、ＴＦＴ２４のソース電極にデータ信号が入力される。更にＴＦＴ２４のドレイン電極には、ドレイン引出配線２５が接続され、ドレイン引出配線２５はコンタクトホール２６を介して画素電極２１と接続されている。また、データ信号線２３が接続された画素内には、ドレイン引出配線２５と部分的に複線化された（隣接の、次段の）データ信号線２３’とに一部が重畳するように、修正用接続電極２８が形成されている。このように、本実施形態において、修正用接続電極２８は、データ信号線２３の複線化部分との重畳部、及び、薄膜トランジスタと画素電極間の回路部（ドレイン引出配線２５）との重畳部を有している。
【００４７】
図２は、図１に示すアクティブマトリクス基板を線分Ｂ−Ｂ’にて切断した断面を示す断面模式図である。
図２に示すように、本実施形態では、ガラス、プラスチック等の透明絶縁性基板３１上に、走査信号線２２に接続されたゲート電極３２が設けられている。走査信号線２２、ゲート電極３２は、チタン、クロム、アルミニウム、モリブデン、タンタル、タングステン、銅等の金属膜、それらの合金膜、又は、それらの積層膜を１０００〜３０００Åの膜厚でスパッタリング法等の方法にて成膜し、これをフォトエッチング法等にて必要な形状にパターン形成することで形成される。また、走査信号線２２、ゲート電極３２の形成と同一工程にて修正用接続電極２８が形成される。このように同一工程にて形成することで、製造工程の短縮及び製造コストの低減が可能になる。修正用接続電極２８は、後工程にて上層に形成されるドレイン引出配線２５及びデータ信号線２３’が重畳するように形成しておく。
【００４８】
更に、本実施形態では、走査信号線２２、ゲート電極３２及び修正用接続電極２８の上を覆ってゲート絶縁膜３３が設けられている。ゲート絶縁膜３３は、窒化シリコンや酸化シリコン等の絶縁膜により形成される。その上にはゲート電極３２と重畳するように、アモルファスシリコンやポリシリコン等からなる高抵抗半導体層３４が設けられ、更にオーミックコンタクト層としてソース電極３６ａ及びドレイン電極３６ｂとなる、リン等の不純物をドープしたｎ＋アモルファスシリコン等からなる低抵抗半導体層が設けられる。これら窒化シリコンや酸化シリコン等のゲート絶縁膜３３、アモルファスシリコン等の高抵抗半導体層３４、ｎ＋アモルファスシリコン等の低抵抗半導体層は、それぞれプラズマＣＶＤ（化学的気相成長）法等により成膜され、フォトエッチング法等によりパターン形成される。膜厚は、例えば、ゲート絶縁膜３３として窒化シリコン膜は４０００Å、高抵抗半導体層３４としてアモルファスシリコン膜は１５００Å、低抵抗半導体層としてｎ＋アモルファスシリコン膜は５００Å程度である。
【００４９】
本実施形態では、ソース電極３６ａと接続するように、データ信号線２３、２３’が形成されており、ドレイン電極３６ｂと接続するように、ドレイン引出配線２５が設けられ、ドレイン引出配線２５は、層間絶縁膜３８を貫通するコンタクトホール２６ａ（図２では図示せず）を介して画素電極２１と接続されている。データ信号線２３、２３’及びドレイン引出配線２５は、同一工程により形成される。データ信号線２３、２３’及びドレイン引出配線２５は、チタン、クロム、アルミニウム、モリブデン、タンタル、タングステン、銅等の金属膜、それらの合金膜、又は、それらの積層膜を１０００〜３０００Åの膜厚でスパッタリング法等の方法にて形成し、フォトエッチング法等にて必要な形状にパターン形成することで形成される。ＴＦＴ２４は、ｎ＋アモルファスシリコン膜等の高抵抗半導体層３４、アモルファスシリコン膜等の低抵抗半導体層に対して、データ信号線２３、２３’及びドレイン引出配線２５のパターンをマスクにし、ドライエッチングにてチャネルエッチングを行うことで形成する。
【００５０】
本実施形態では、層間絶縁膜３８として、感光性アクリル樹脂等の樹脂膜や、窒化シリコン、酸化シリコン等の無機絶縁膜、又は、それらの積層膜等が設けられる。積層膜としては、例えば、プラズマＣＶＤ法等により成膜した２０００Åの膜厚の窒化シリコン膜又は酸化シリコン膜（ＴＦＴ２４に対する保護膜）と、この上にダイコート（塗布）法、スリットコート法、スピンコート法等により形成した３００００Åの膜厚の感光性のアクリル樹脂膜又はポリイミド樹脂膜等の有機絶縁膜（平坦化膜）との積層膜等を用いることができる。
本実施形態では、コンタクトホール２６（図２では、図示せず）は、ＴＦＴ２４、走査信号線２２、２２’、データ信号線２３、２３’、ドレイン引出配線２５の上部を覆うように形成された層間絶縁膜３８を貫いて形成されている。コンタクトホール２６は、例えば、感光性アクリル樹脂をフォトリソグラフィ法（露光及び現像）によりパターニングし、パターニングされた感光性アクリル樹脂をマスクにして、ドライエッチング法により、窒化シリコン膜等の層間絶縁膜３８をエッチングすることで形成する。
【００５１】
本実施形態では、画素電極２１は、層間絶縁膜３８の上層に形成され、例えば、ＩＴＯ、ＩＺＯ、酸化亜鉛、酸化スズ等の透明性を有する導電膜を、スパッタリング法等により１０００〜２０００Å程度の膜厚で成膜し、これをフォトエッチング法等にて必要な形状にパターン形成することで形成される。
以上の構成要素により、本実施形態のアクティブマトリクス基板が構成される。
【００５２】
本実施形態では、修正用接続電極２８は、図３に示すレーザ照射箇所９６ａにＹＡＧレーザ等を照射することにより、ドレイン引出配線２５と（次段の）データ信号線２３’とをそれぞれ導通させることが可能となっている。なお、図３は、図２において画素欠陥を修正した後の断面状態を示す断面概略図である。
従って、本実施形態のアクティブマトリクス基板では、ＴＦＴ２４に膜残り欠陥９９が発生し、ソース電極とドレイン電極とに短絡が生じた際には、その画素は、画素電極２１に正常な電圧が印加されず、画素欠陥が生じるが、このような場合に、本発明により付加した構成である修正用接続電極２８と部分的に複線化された（次段の）データ信号線２３’とを利用し、以下に示す画素欠陥修正方法により、画素欠陥を修正することが可能である。
【００５３】
（１）まず、画素電極２１からＴＦＴ２４を電気的に分離するために、ドレイン引出配線２５のレーザ照射箇所９７ａに、基板の表面又は裏面からレーザを照射することで、ドレイン引出配線２５を破壊分離する。使用するレーザ波長としては、例えば、ＹＡＧレーザの第４高調波（波長２６６ｎｍ）が挙げられる。
（２）次に、（次段の）データ信号線２３’の一部に対して、データ信号が印加されないように、（次段の）データ信号線２３’の一部をデータ信号線２３’本体から分離する。そのために、（次段の）データ信号線２３’のレーザ照射箇所９７ｂに、レーザを照射することで、（次段の）データ信号線２３’を破壊分離する。使用するレーザ波長としては、例えば、ＹＡＧレーザの第４高調波（波長２６６ｎｍ）が挙げられる。
（３）次に、画素欠陥の発生していない、隣接の正常画素内のレーザ照射箇所９６ｂにレーザを照射し、ゲート絶縁膜３３を溶融させて、修正用接続電極２８’と隣接の正常画素内のドレイン引出配線２５、及び、修正用接続電極２８’と（次段の）データ信号線２３’とをそれぞれ導通させる。使用するレーザ波長としては、例えば、ＹＡＧレーザの第２高調波（波長５３２ｎｍ）が挙げられる。
（４）更に、画素欠陥の発生した画素内のレーザ照射箇所９６ａにレーザを照射し、ゲート絶縁膜３３を溶融させて、修正用接続電極２８と画素欠陥の発生した画素内のドレイン引出配線２５、及び、修正用接続電極２８と（次段の）データ信号線２３’とをそれぞれ導通させる。使用するレーザ波長としては、例えば、ＹＡＧレーザの第２高調波（波長５３２ｎｍ）が挙げられる。
【００５４】
上記（１）〜（４）のように各箇所にレーザ照射を行うことで、画素欠陥の生じた画素の画素電極に、修正用接続電極２８、２８’及び（次段の）データ信号線２３’の一部を使用した新たな迂回経路９５により、隣接した正常画素の画素電極と同電位の電圧を印加して、正常に近い画素駆動をさせることができ、画素欠陥を修正することができる。
【００５５】
なお、本実施形態では、図１に示すように、修正用接続電極２８、２８’のパターン形状が四角形（四辺形）となっているが、修正用接続電極２８、２８’のパターン形状としては、これに限定されず、三角形、半円形、台形等であってもよい。すなわち、修正用接続電極２８、２８’の一部が、ゲート絶縁膜３３を介して、ドレイン引出配線２５及び（次段の）データ信号線２３’のパターンに重なるように設けられると共に、少なくともレーザ照射用の領域が確保されるように構成されていることが好ましい。
本実施形態では、図１に示すように、データ信号線２３、２３’は複線化され、部分的に複線が連結された配線パターンになっているが、データ信号線の配線パターンとしては、これに限定されず、図４−１に変形例を示すように、迂回経路９５を構成する領域以外では単線であってもよく、また、連結部の配置場所も特に限定されるものではない。なお、図４−１に示すアクティブマトリクス基板の回路構成を図４−２に示す。図４−２に示すように、図４−１に示す構成のアクティブマトリクス基板では、互いに修正に用いることができる一組の絵素１１が、繰り返しの単位となっている。
本実施形態では、図２に示すように、修正用接続電極２８は、走査信号線２２及びゲート電極３２と同一の階層（同一レイヤ）に設けられているが、別階層（別レイヤ）に設けられてもよく、例えば、図５に変形例を示すように、層間絶縁膜３８が保護膜３８ａと平坦化膜３８ｂとの積層膜からなる場合には、保護膜３８ａと平坦化膜３８ｂとの間に設けられてもよい。この場合、修正用接続電極２８は、図６に示すレーザ照射箇所９６ａにＹＡＧレーザ等を照射することにより、ドレイン引出配線２５と（次段の）データ信号線２３’とをそれぞれ導通させることが可能となっている。なお、図６は、図５において画素欠陥を修正した後の断面状態を示す断面概略図である。
【００５６】
本実施形態では、図１に示すように、迂回経路９５として、画素欠陥の生じた画素から見て上に位置する（正常）画素と同電位になるように画素欠陥を修正したが、画素欠陥の修正パターンとしては、これに限定されず、画素欠陥の生じた画素から見て下に位置する（正常）画素と同電位になるように画素欠陥を修正してもよい。
本実施形態では、（１）〜（４）の順番でレーザ照射箇所にレーザを照射して画素欠陥の修正を行っているが、画素欠陥の修正方法としては、この順番に限定されず、任意の順番でレーザ照射を行うことができる。
本実施形態では、アクティブマトリクス基板の製造工程が完了後、つまり画素電極２１形成後に、画素欠陥の修正を行っているが、画素欠陥の修正タイミイグとしては、これに限定されず、製造工程の途中で画素欠陥の修正を行ってもよい。本実施形態では、データ信号線２３、２３’及びドレイン引出配線２５の形成後、チャネルエッチング後においても修正可能である。
【００５７】
〔実施形態２〕
本発明の実施の一形態である実施形態２について、図７に基づいて以下に説明する。図７は、実施形態２のアクティブマトリクス基板の一画素の構成を示す平面模式図である。
図７に示すように、実施形態２のアクティブマトリクス基板には、複数の画素電極２１がマトリクス状に設けられており、これらの画素電極２１の周囲を通り、互いに交差するように、走査信号を供給するための各走査信号線２２、２２’と、データ信号を供給するための各データ信号線２３、２３’とが設けられている。なお、データ信号線２３’は、データ信号線２３の次段（次列）に形成されたものであり、これらデータ信号線２３、２３’は部分的に複線化されている。これらの走査信号線２２、２２’とデータ信号線２３、２３’の交差部分に、画素電極２１に接続されるスイッチング素子としてのＴＦＴ２４が設けられている。このＴＦＴ２４のゲート電極には走査信号線２２、２２’が接続され、ゲート電極に入力される走査信号によってＴＦＴ２４が駆動制御される。またＴＦＴ２４のソース電極にはデータ信号線２３、２３’が接続され、ＴＦＴ２４のソース電極にデータ信号が入力される。更にＴＦＴ２４のドレイン電極には、ドレイン引出配線２５が接続され、ドレイン引出配線２５には、保持容量素子の一方の電極（保持容量上電極）２５ａ及びコンタクトホール２６を介して画素電極２１が接続されている。保持容量配線２７は、この保持容量素子の他方の電極（保持容量下電極）として機能する。また、データ信号線２３が接続された画素内には、ドレイン引出配線２５と部分的に複線化された（隣接の、次段の）データ信号線２３’とに一部が重畳するように、２個の修正用接続電極２８、２８’’が形成されている。
なお、本実施形態のアクティブマトリクス基板の断面を構成する部材については、〔実施形態１〕で行った説明と重複することから、説明の便宜上、省略することとする。
【００５８】
本実施形態のアクティブマトリクス基板では、ある画素内のドレイン引出配線２５に断線欠陥（箇所）９８が発生し、ドレイン電極と画素電極２１との間の導通が遮断された場合には、その画素は、画素電極２１に正常な電圧が印加されず、画素欠陥が生じるが、このような場合に、本発明により付加した構成である修正用接続電極２８、２８’’と部分的に複線化された（次段の）データ信号線２３’とを利用し、以下に示す画素欠陥修正方法により、画素欠陥を修正することが可能である。
【００５９】
（１）まず、（次段の）データ信号線２３’の一部に対して、データ信号が印加されないように、（次段の）データ信号線２３’の一部をデータ信号線２３’本体から分離する。そのために、（次段の）データ信号線２３’のレーザ照射箇所９７ｂに、レーザを照射することで、（次段の）データ信号線２３’を破壊分離する。使用するレーザ波長としては、例えば、ＹＡＧレーザの第４高調波（波長２６６ｎｍ）が挙げられる。
（２）次に、画素欠陥の発生した画素内の修正用接続電極２８、２８’’のレーザ照射箇所９６ａにレーザを照射し、ゲート絶縁膜３３を溶融させて、修正用接続電極２８とドレイン引出配線２５、修正用接続電極２８と（次段の）データ信号線２３’、修正用接続電極２８’’とドレイン引出配線２５、及び、修正用接続電極２８’’と（次段の）データ信号線２３’とをそれぞれ導通させる。使用するレーザ波長としては、例えば、ＹＡＧレーザの第２高調波（波長５３２ｎｍ）が挙げられる。
【００６０】
上記（１）、（２）のように各箇所にレーザ照射を行うことで、画素欠陥の生じた画素の画素電極に、修正用接続電極及び（次段の）データ信号線２３’の一部を使用した新たな迂回経路９５’により、画素内のＴＦＴ２４から正常な電圧を印加して、正常に近い画素駆動をさせることができ、画素欠陥を修正することができる。
【００６１】
なお、本実施形態では、図７に示すように、修正用接続電極２８、２８’’のパターン形状が四角形（四辺形）となっているが、修正用接続電極２８、２８’’のパターン形状としては、これに限定されず、三角形、半円形、台形等であってもよい。すなわち、修正用接続電極２８、２８’’の一部が、ゲート絶縁膜３３を介して、ドレイン引出配線２５及び（次段の）データ信号線２３’のパターンに重なるように設けられると共に、少なくともレーザ照射用の領域が確保されるように構成されていることが好ましい。
本実施形態では、図７に示すように、データ信号線２３、２３’は複線化され、部分的に複線が連結された配線パターンになっているが、データ信号線の配線パターンとしては、これに限定されず、図８に変形例を示すように、迂回経路９５を構成する領域以外では単線であってもよく、また、連結部の配置場所も特に限定されるものではない。
また、本実施形態では、（１）、（２）の順番でレーザ照射箇所にレーザを照射して画素欠陥の修正を行っているが、画素欠陥の修正方法としては、この順番に限定されず、任意の順番でレーザ照射を行うことができる。
【００６２】
〔実施形態３〕
本発明の実施の一形態である実施形態３について、図９に基づいて以下に説明する。図９は、実施形態３のアクティブマトリクス基板の一画素の構成を示す平面模式図である。
図９に示すように、実施形態３のアクティブマトリクス基板には、複数の画素電極２１がマトリクス状に設けられており、これらの画素電極２１の周囲を通り、互いに交差するように、走査信号を供給するための各走査信号線２２、２２’と、データ信号を供給するための各データ信号線２３、２３’とが設けられている。なお、データ信号線２３’は、データ信号線２３の次段（次列）に形成されたものであり、これらデータ信号線２３、２３’は部分的に複線化されている。これらの走査信号線２２、２２’とデータ信号線２３、２３’との交差部分に、画素電極２１に接続されるスイッチング素子としてのＴＦＴ２４が設けられている。このＴＦＴ２４のゲート電極には走査信号線２２、２２’が接続され、ゲート電極に入力される走査信号によってＴＦＴ２４が駆動制御される。またＴＦＴ２４のソース電極にはデータ信号線２３、２３’が接続され、ＴＦＴ２４のソース電極にデータ信号が入力される。更にＴＦＴ２４のドレイン電極には、ドレイン引出配線２５が接続され、ドレイン引出配線２５には、保持容量素子の一方の電極（保持容量上電極）２５ａ及びコンタクトホール２６を介して画素電極２１が接続されている。保持容量上電極２５ａには、保持容量上電極の延伸部２５ｂが接続されている。保持容量配線２７は、この保持容量素子の他方の電極（保持容量下電極）として機能する。保持容量配線２７を延伸して形成された修正用接続電極２８ａが、保持容量上電極の延伸部２５ｂの一部と、データ信号線の延伸部２３ａとに重畳するように形成されている。また、データ信号線２３が接続された画素内には、ドレイン引出配線２５と部分的に複線化された（隣接の、次段の）データ信号線２３’とに一部が重畳するように、修正用接続電極２８が形成されている。
なお、本実施形態のアクティブマトリクス基板の断面を構成する部材については、〔実施形態１〕で行った説明と重複することから、説明の便宜上、省略することとする。
【００６３】
本実施形態のアクティブマトリクス基板では、ある画素内において、膜残り欠陥（箇所）９９が発生し、ドレイン引出配線２５とデータ信号線２３との間に短絡が生じた場合には、その画素は、画素電極２１に正常な電圧が印加されず、画素欠陥が生じるが、このような場合に、以下に示す画素欠陥修正方法により、画素欠陥を修正することが可能である。
【００６４】
（１）まず、膜残り欠陥９９の発生箇所から画素電極２１を電気的に分離するために、ドレイン引出配線２５のレーザ照射箇所９７ａに、基板の表面又は裏面からレーザを照射することで、ドレイン引出配線２５を破壊分離する。使用するレーザ波長としては、例えば、ＹＡＧレーザの第４高調波（波長２６６ｎｍ）が挙げられる。
（２）次に、（次段の）データ信号線２３’の一部に対して、データ信号が印加されないように、（次段の）データ信号線２３’の一部をデータ信号線２３’本体から分離する。そのために、（次段の）データ信号線２３’のレーザ照射箇所９７ｂに、レーザを照射することで、（次段の）データ信号線２３’を破壊分離する。使用するレーザ波長としては、例えば、ＹＡＧレーザの第４高調波（波長２６６ｎｍ）が挙げられる。
（３）次に、画素欠陥の発生していない、隣接の正常画素内のレーザ照射箇所９６ｂにレーザを照射し、ゲート絶縁膜３３を溶融させて、修正用接続電極２８’と隣接の正常画素内のドレイン引出配線２５、及び、修正用接続電極２８’と（次段の）データ信号線２３’とをそれぞれ導通させる。使用するレーザ波長としては、例えば、ＹＡＧレーザの第２高調波（波長５３２ｎｍ）が挙げられる。
（４）更に、画素欠陥の発生した画素内のレーザ照射箇所９６ａにレーザを照射し、ゲート絶縁膜３３を溶融させて、修正用接続電極２８ａと保持容量上電極の延伸部２５ｂ、及び、修正用接続電極２８ａと（次段の）データ信号線の延伸部２３ａとをそれぞれ導通させる。使用するレーザ波長としては、例えば、ＹＡＧレーザの第２高調波（波長５３２ｎｍ）が挙げられる。
（５）最後に、レーザ照射箇所９７ｃにレーザを照射し、修正用接続電極２８ａを保持容量配線２７から分離させる。使用するレーザ波長としては、例えば、ＹＡＧレーザの第４高調波（波長２６６ｎｍ）が挙げられる。
【００６５】
上記（１）〜（５）のように各箇所にレーザ照射を行うことで、画素欠陥の生じた画素の画素電極に、修正用接続電極２８’、２８ａ及び（次段の）データ信号線２３’の一部、データ信号線の延伸部２３ａ、保持容量上電極の延伸部２５ｂを使用した新たな迂回経路９５により、隣接した正常画素の画素電極２１と同電位の電圧を印加して、正常に近い画素駆動をさせることができ、画素欠陥を修正することができる。
【００６６】
なお、本実施形態では、図９に示すように、修正用接続電極２８’のパターン形状が四角形（四辺形）となっているが、修正用接続電極２８’のパターン形状としては、これに限定されず、三角形、半円形、台形等であってもよい。すなわち、修正用接続電極２８’の一部が、ゲート絶縁膜３３を介して、ドレイン引出配線２５及び（次段の）データ信号線２３’のパターンに重なるように設けられると共に、少なくともレーザ照射用の領域が確保されるように構成されていることが好ましい。
また、隣接（次段）のデータ信号線の延伸部２３ａ、保持容量上電極の延伸部２５ｂ、及び、保持容量配線より延伸された修正用接続電極２８ａのパターン形状についても、図９に示すパターン形状に限定されるものではない。
本実施形態では、（１）〜（５）の順番でレーザ照射箇所にレーザを照射して画素欠陥の修正を行っているが、画素欠陥の修正方法としては、これに限定されず、任意の順番でレーザ照射を行うことができる。
【００６７】
また、本実施形態のアクティブマトリクス基板では、ある画素内において、断線欠陥（箇所）９８が発生し、ドレイン引出配線２５に断線が生じた場合には、その画素は、画素電極２１に正常な電圧が印加されず、画素欠陥が生じるが、このような場合に、以下に示す画素欠陥修正方法により、画素欠陥を修正することが可能である。
【００６８】
（１）まず、（次段）データ信号線２３’の一部に対して、データ信号が印加されないように、（次段の）データ信号線２３’の一部をデータ信号線２３’本体から分離する。そのために、（次段の）データ信号線２３’のレーザ照射箇所９７ｂ’に、レーザを照射することで、（次段の）データ信号線２３’を破壊分離する。使用するレーザ波長としては、例えば、ＹＡＧレーザの第４高調波（波長２６６ｎｍ）が挙げられる。
（２）次に、画素欠陥の発生した画素のレーザ照射箇所９６’にレーザを照射し、ゲート絶縁膜３３を溶融させて、修正用接続電極２８とドレイン引出配線２５、修正用接続電極２８と（次段の）データ信号線２３’とをそれぞれ導通させる。使用するレーザ波長としては、例えば、ＹＡＧレーザの第２高調波（波長５３２ｎｍ）が挙げられる。
（３）更に、画素欠陥の発生した画素内のレーザ照射箇所９６ａにレーザを照射し、ゲート絶縁膜３３を溶融させて、修正用接続電極２８ａと保持容量上電極の延伸部２５ｂ、及び、修正用接続電極２８ａと（次段の）データ信号線の延伸部２３ａとをそれぞれ導通させる。使用するレーザ波長としては、例えば、ＹＡＧレーザの第２高調波（波長５３２ｎｍ）が挙げられる。
（４）最後に、レーザ照射箇所９７ｃにレーザを照射し、修正用接続電極２８ａを保持容量配線から分離させる。使用するレーザ波長としては、例えば、ＹＡＧレーザの第４高調波（波長２６６ｎｍ）が挙げられる。
【００６９】
上記（１）〜（４）のように各箇所にレーザ照射を行うことで、画素欠陥の生じた画素の画素電極に、修正用接続電極２８、修正用接続電極２８ａ、（次段の）データ信号線２３’の一部、データ信号線の延伸部２３ａ及び保持容量上電極の延伸部２５ｂを使用した新たな迂回経路９５’により、正常画素の画素電極２１と同様にＴＦＴからの電圧を印加して、正常に近い画素駆動をさせることができ、画素欠陥を修正することができる。
【００７０】
〔実施形態４〕
本発明の実施の一形態である実施形態４について図１０に基づいて以下に説明する。図１０は、実施形態４のアクティブマトリクス基板の一画素の構成を示す平面模式図である。
図１０に示すように、実施形態４のアクティブマトリクス基板は、画素が複数の副画素に分割され、副画素電極２１ａ、２１ｂが個別のＴＦＴ２４にてそれぞれ個別に駆動制御される構成となっており、いわゆるマルチ画素構造となっている。アクティブマトリクス基板には、複数の副画素電極２１ａ、２１ｂがマトリクス状に設けられており、これらの副画素電極２１ａ、２１ｂの周囲を通り、互いに交差するように、走査信号を供給するための各走査信号線２２と、データ信号を供給するための各データ信号線２３、２３’とが設けられている。なお、データ信号線２３’は、データ信号線２３の次段（次列）に形成されたものであり、これらデータ信号線２３、２３’は部分的に複線化されている。これらの走査信号線２２とデータ信号線２３、２３’との交差部分に、副画素電極２１ａ、２１ｂに接続されるスイッチング素子としてのＴＦＴ２４が設けられている。このＴＦＴ２４は、ＴＦＴ ｏｎ ＧＡＴＥ（ＴＦＴオンゲート）構造となっており、走査信号線２２はゲート電極を兼ねており、走査信号線２２に入力される走査信号によってＴＦＴ２４が駆動制御される。またＴＦＴ２４のソース電極にはデータ信号線２３、２３’が接続され、ＴＦＴ２４のソース電極にデータ信号が入力される。更にＴＦＴ２４のドレイン電極には、ドレイン引出配線２５が接続され、ドレイン引出配線２５には、保持容量素子の一方の電極（保持容量上電極）２５ａと、コンタクトホール２６を介して、それぞれの副画素電極２１ａ、２１ｂとが接続されている。保持容量配線２７は、この保持容量素子の他方の電極（保持容量下電極）として機能する。また、データ信号線２３が接続された画素内には、ドレイン引出配線２５と部分的に複線化された（次段ではなく、自画素にＴＦＴ２４を介して接続された）データ信号線２３とに一部が重畳するように、修正用接続電極２８が形成されている。
なお、本実施形態のアクティブマトリクス基板の断面を構成する部材については、〔実施形態１〕で行った説明と重複することから、説明の便宜上、省略することとする。
【００７１】
本実施形態のアクティブマトリクス基板では、ある副画素内において、ＴＦＴ２４に膜残り欠陥（箇所）９９が発生し、ドレイン引出配線２５とデータ信号線２３との間に短絡が生じた場合には、その副画素は、副画素電極に正常な電圧が印加されず、（副）画素欠陥が生じるが、このような場合に、以下に示す画素欠陥修正方法により、（副）画素欠陥を修正することが可能である。
【００７２】
（１）まず、ＴＦＴ２４から副画素電極２１ｂを電気的に分離するために、ドレイン引出配線２５のレーザ照射箇所９７ａに、基板の表面又は裏面からレーザを照射することで、ドレイン引出配線２５を破壊分離する。使用するレーザ波長としては、例えば、ＹＡＧレーザの第４高調波（波長２６６ｎｍ）が挙げられる。
（２）次に、データ信号線２３の一部に対して、データ信号が印加されないように、データ信号線２３の一部をデータ信号線２３本体から分離する。そのために、データ信号線２３のレーザ照射箇所９７ｂに、レーザを照射することで、データ信号線２３を破壊分離する。使用するレーザ波長としては、例えば、ＹＡＧレーザの第４高調波（波長２６６ｎｍ）が挙げられる。
（３）次に、（副）画素欠陥の発生していない、隣接の正常（副）画素内のレーザ照射箇所９６ｂにレーザを照射し、ゲート絶縁膜３３を溶融させて、修正用接続電極２８’とドレイン引出配線２５、及び、修正用接続電極２８’とデータ信号線２３とをそれぞれ導通させる。使用するレーザ波長としては、例えば、ＹＡＧレーザの第２高調波（波長５３２ｎｍ）が挙げられる。
（４）更に、（副）画素欠陥の発生した副画素内のレーザ照射箇所９６ａにレーザを照射し、ゲート絶縁膜３３を溶融させて、修正用接続電極２８とデータ信号線２３、及び、修正用接続電極２８とドレイン引出配線２５とを導通させる。使用するレーザ波長としては、例えば、ＹＡＧレーザの第２高調波（波長５３２ｎｍ）が挙げられる。
【００７３】
上記（１）〜（４）のように各箇所にレーザ照射を行うことで、（副）画素欠陥の生じた画素の副画素電極２１ｂに、修正用接続電極２８’、２８及びデータ信号線２３の一部を使用した新たな迂回経路９５により、隣接した正常（副）画素の副画素電極２１ａと同電位の電圧を印加して、正常に近い画素駆動をさせることができ、（副）画素欠陥を修正することができる。
【００７４】
なお、本実施形態では、図１０に示すように、修正用接続電極２８、２８’のパターン形状が四角形（四辺形）となっているが、修正用接続電極２８、２８’のパターン形状としては、これに限定されず、三角形、半円形、台形等であってもよい。すなわち、修正用接続電極２８、２８’の一部が、ゲート絶縁膜３３を介して、ドレイン引出配線２５及びデータ信号線２３のパターンに重なるように設けられると共に、少なくともレーザ照射用の領域が確保されるように構成されていることが好ましい。
本実施形態では、図１０に示すように、データ信号線２３、２３’は複線化され、部分的に複線が連結された配線パターンになっているが、データ信号線の配線パターンとしては、これに限定されず、図１１に変形例を示すように、迂回経路９５を構成する領域以外では単線であってもよく、また、連結部の配置場所も特に限定されるものではない。
本実施形態では、（１）〜（４）の順番でレーザ照射箇所にレーザを照射して画素欠陥の修正を行っているが、画素欠陥の修正方法としては、この順番に限定されず、任意の順番でレーザ照射を行うことができる。
【００７５】
本実施形態では、修正用接続電極２８、２８’が部分的に複線化された（次段ではなく、自画素にＴＦＴを介して接続された）データ信号線２３と一部が重畳するように配設されているが、これに限定されるものではなく、（次段の）データ信号線２３’に一部が重畳するように配設されていてもよい。
本実施形態では、迂回経路９５は、保持容量配線２７を跨ぐ経路となっているが、迂回経路としては、これに限定されず、走査信号線２２を跨ぐ経路であってもよい。走査信号線２２を跨ぐ経路によっても、正常画素の隣接（副）画素と接続させ、画素欠陥を修正することが可能であるが、走査信号線２２を跨ぐことで、走査信号線２２と迂回経路９５との間の寄生容量Ｃｇｄが発生し、（副）画素に印加される電圧値に大きな変動が生じることとなるため、好ましくは、保持容量配線２７を跨ぐ迂回経路９５が用いられる。
【００７６】
〔実施形態５〕
本発明の実施の一形態である実施形態５について図１２に基づいて以下に説明する。図１２は、実施形態５のアクティブマトリクス基板の一画素の構成を示す平面模式図である。
図１２に示すように、実施形態５のアクティブマトリクス基板には、複数の画素電極２１がマトリクス状に設けられており、これらの画素電極２１の周囲を通り、互いに交差するように、走査信号を供給するための各走査信号線２２と、データ信号を供給するための各データ信号線２３、２３’とが設けられている。なお、データ信号線２３’は、データ信号線２３の次段（次列）に形成されたものであり、これらデータ信号線２３、２３’は部分的に複線化されている。これらの走査信号線２２とデータ信号線２３、２３’との交差部分に、画素電極２１に接続されるスイッチング素子としてのＴＦＴ２４が設けられている。このＴＦＴ２４のゲート電極には走査信号線２２が接続され、ゲート電極に入力される走査信号によってＴＦＴ２４が駆動制御される。またＴＦＴ２４のソース電極にはデータ信号線２３、２３’が接続され、ＴＦＴ２４のソース電極にデータ信号が入力される。更にＴＦＴ２４のドレイン電極には、ドレイン引出配線２５が接続され、ドレイン引出配線２５には、保持容量素子の一方の電極（保持容量上電極）２５ａと、コンタクトホール２６を介して画素電極２１とが接続されている。保持容量上電極２５ａには、保持容量上電極の延伸部２５ｃが接続されている。保持容量配線２７は、この保持容量素子の他方の電極（保持容量下電極）として機能する。また、データ信号線２３が接続された画素内には、ドレイン引出配線２５と部分的に複線化された（隣接の、次段の）データ信号線２３’とに一部が重畳するように、修正用接続電極２８、２８’が形成されており、保持容量上電極の延伸部２５ｃと、部分的に複線化された（次段ではなく、自画素にＴＦＴを介して接続された）データ信号線２３とに一部が重畳するように、修正用接続電極２８’’が形成されている。
なお、本実施形態のアクティブマトリクス基板の断面を構成する部材については、〔実施形態１〕で行った説明と重複することから、説明の便宜上、省略することとする。
【００７７】
本実施形態のアクティブマトリクス基板では、ある画素内において、膜残り欠陥（箇所）９９が発生し、ドレイン引出配線２５とデータ信号線２３との間に短絡が生じた場合には、その画素は、画素電極２１に正常な電圧が印加されず、画素欠陥が生じるが、このような場合に、以下に示す画素欠陥修正方法により、画素欠陥を修正することが可能である。
【００７８】
（１）まず、膜残り欠陥９９の発生箇所から画素電極２１を電気的に分離するために、ドレイン引出配線２５のレーザ照射箇所９７ａに、基板の表面又は裏面からレーザを照射することで、ドレイン引出配線２５を破壊分離する。使用するレーザ波長としては、例えば、ＹＡＧレーザの第４高調波（波長２６６ｎｍ）が挙げられる。
（２）次に、（次段の）データ信号線２３’の一部に対して、データ信号が印加されないように、（次段の）データ信号線２３’の一部をデータ信号線２３’本体から分離する。そのために、（次段の）データ信号線２３’のレーザ照射箇所９７ｂに、レーザを照射することで、（次段の）データ信号線２３’を破壊分離する。使用するレーザ波長としては、例えば、ＹＡＧレーザの第４高調波（波長２６６ｎｍ）が挙げられる。
（３）次に、画素欠陥の発生していない、隣接の正常画素内のレーザ照射箇所９６ｂにレーザを照射し、ゲート絶縁膜３３を溶融させて、修正用接続電極２８’とドレイン引出配線２５、及び、修正用接続電極２８’と（次段の）データ信号線２３’とをそれぞれ導通させる。使用するレーザ波長としては、例えば、ＹＡＧレーザの第２高調波（波長５３２ｎｍ）が挙げられる。
【００７９】
（４）次に、画素欠陥の発生した画素内のレーザ照射箇所９６ａにレーザを照射し、ゲート絶縁膜３３を溶融させて、修正用接続電極２８とドレイン引出配線２５、及び、修正用接続電極２８と（次段の）データ信号線２３’とをそれぞれ導通させる。使用するレーザ波長としては、例えば、ＹＡＧレーザの第２高調波（波長５３２ｎｍ）が挙げられる。
（５）更に、（次段ではなく、自画素にＴＦＴ２４を介して接続された）データ信号線２３の一部に対して、データ信号が印加されないように、データ信号線２３の一部をデータ信号線２３本体から分離する。そのために、データ信号線２３のレーザ照射箇所９７ｄに、レーザを照射することで、データ信号線２３を破壊分離する。使用するレーザ波長としては、例えば、ＹＡＧレーザの第４高調波（波長２６６ｎｍ）が挙げられる。
（６）最後に、レーザ照射箇所９６ｃにレーザを照射し、ゲート絶縁膜３３を溶融させて、修正用接続電極２８’’と保持容量上電極の延伸部２５ｃ、及び、修正用接続電極２８’’とデータ信号線２３とをそれぞれ導通させる。使用するレーザ波長としては、例えば、ＹＡＧレーザの第２高調波（波長５３２ｎｍ）が挙げられる。
【００８０】
上記（１）〜（６）のように各箇所にレーザ照射を行うことで、画素欠陥の生じた画素の画素電極２１に、修正用接続電極２８、２８’、２８’’及びデータ信号線２３の一部、（次段の）データ信号線２３’の一部、保持容量上電極の延伸部２５ｃを使用した新たな迂回経路９５’により、隣接した正常画素の画素電極２１と同電位の電圧を印加して、正常に近い画素駆動をさせることができ、画素欠陥が修正することができる。
【００８１】
本実施形態では、画素欠陥修正時に（隣接の）データ信号線２３’の一部を破壊分離することで発生する、（隣接の）データ信号線２３’と画素電極２１との間の容量成分Ｃｓｄ２の変動分を、データ信号線２３の一部を破壊分離することで、対象画素を駆動するデータ信号線２３と画素電極２１との間の容量成分Ｃｓｄ１を変動させることで、バランスを取ることができる。
これについて、ドット反転駆動を例に、詳細に説明する。画素容量をＣｌｃ、保持容量素子の容量をＣｃｓ、走査信号線２２と画素電極２１間の寄生容量をＣｇｄ、データ信号線２３、２３’と画素間の寄生容量をＣｓｄとする。また、Ｃｐｉｘを、ＣｌｃとＣｃｓとＣｇｄとＣｓｄとの和（Ｃｐｉｘ＝Ｃｌｃ＋Ｃｃｓ＋Ｃｇｄ＋Ｃｓｄ）とする。更に、βを、β＝Ｃｓｄ／Ｃｐｉｘとする。
ドット反転駆動方式では、Ｃｓｄを（対象画素を駆動する）データ信号線２３による容量成分Ｃｓｄ１と、次段の画素を駆動する（次段の）データ信号線２３’による容量成分Ｃｓｄ２とに分けて考える。また、データ信号振幅をＶｓｐｐとする。更に、Δβを、Δβ＝（Ｃｓｄ１−Ｃｓｄ２）／Ｃｐｉｘとする。このとき、ソース電圧Ｖｓにて画素充電後の画素電位実効値Ｖｄは、近似式により、Ｖｄ≒Ｖｓ−Ｖｓｐｐ×Δβ／２で表すことができる。
従って、画素欠陥修正によりΔβ値が変動する場合、Ｖｄが変化するため、正常画素と異なる階調で表示されることとなり、画素欠陥が完全には修正されない場合がある。
本実施形態では、画素欠陥修正時に（隣接の）データ信号線２３’の一部を破壊分離することで発生する、（隣接の）データ信号線２３’と画素電極２１との間の容量成分Ｃｓｄ２の変動分を、データ信号線２３の一部を破壊分離することで、対象画素を駆動するデータ信号線２３と画素電極２１との間の容量成分Ｃｓｄ１を変動させることで、Δβ値の変動を抑えることができる。
【００８２】
なお、本実施形態では、図１２に示すように、修正用接続電極２８、２８’、２８’’のパターン形状が四角形（四辺形）となっているが、修正用接続電極２８、２８’、２８’’のパターン形状としては、これに限定されず、三角形、半円形、台形等であってもよい。すなわち、修正用接続電極２８、２８’の一部が、ゲート絶縁膜３３を介して、ドレイン引出配線２５及び（次段の）データ信号線２３’のパターンに重なるように設けられ、また、修正用接続電極２８’’の一部が、ゲート絶縁膜３３を介して、保持容量上電極の延伸部２５ｃ及びデータ信号線２３のパターンに重なるように設けられると共に、少なくともレーザ照射用の領域が確保されるように構成されていることが好ましい。
また、保持容量上電極の延伸部２５ｃのパターン形状についても、図１２に示すパターン形状に限定されるものではない。
更に、本実施形態では、（１）〜（６）の順番でレーザ照射箇所にレーザを照射して画素欠陥の修正を行っているが、画素欠陥の修正方法としては、この順番に限定されず、任意の順番でレーザ照射を行うことができる。
【００８３】
〔実施形態６〕
本発明の実施の一形態である実施形態６について、図１３〜１５に基づいて以下に説明する。図１３は、実施形態６のアクティブマトリクス基板の一画素の構成を平面模式図である。図１４及び図１５は、図１３に示すアクティブマトリクス基板を線分Ｃ−Ｃ’にて切断した断面の一例を示す断面模式図である。
図１３に示すように、本発明においては、修正用接続電極２８、２８’をアクティブマトリクス基板の画素電極スリット２９ａ又は対向基板の対向電極スリット２９ａに重畳するように配設することで、新たに開口率を低下させることなく、修正用接続電極２８、２８’を形成することができる。
アクティブマトリクス基板の画素電極スリット２９ａ及び対向基板の対向電極スリット２９ａは、大型液晶ＴＶ等に使用されるＭＶＡ方式の垂直配向型液晶表示装置において、基板上に形成される、液晶配向制御用の電極パターンである。
【００８４】
垂直配向型（アクティブマトリクス型）液晶表示装置は、互いに対向する１対のカラーフィルタ基板（対向基板）４０及びアクティブマトリクス基板３０よりなる。カラーフィルタ基板４０は、透明基板４１の上に着色層４３（４３ａ、４３ｂ、４３ｃ）、対向電極４４、配向膜（図示せず）を有する。また、必要に応じてオーバコート層４６を設けてもよい。
１対の基板、すなわちカラーフィルタ基板３０とアクティブマトリクス基板４０とは、互いの配向膜が向き合う状態で、プラスチックビーズ又はガラス繊維からなるスペーサ（図示せず）やセルギャップ保持用の突起状積層物（図示せず）によって一定の基板間隔（セルギャップ）に保たれ、シール材（図示せず）によって貼り合わされている。１対の基板の間には液晶（層）４５が充填されており、液晶注入口は封止材（図示せず）によって封止されている。
【００８５】
本実施形態では、図１３に示すように、修正用接続電極２８、２８’のパターン形状が四角形（四辺形）となっているが、修正用接続電極２８、２８’のパターン形状としては、これに限定されず、三角形、半円形、台形等であってもよい。すなわち、修正用接続電極２８、２８’の一部が、ゲート絶縁膜３３を介して、ドレイン引出配線２５及び（次段の）データ信号線２３’のパターンに重なるように設けられると共に、アクティブマトリクス基板の画素電極スリット２９ａ又は対向基板の対向電極スリット２９ａの領域内に収まるように形成されていることが好ましい。
本実施形態では、図１３に示すように、アクティブマトリクス基板の画素電極スリット２９ａ及び対向基板の対向電極スリット２９ａの形状が四角形（四辺形）となっているが、画素電極スリット２９ａ及び対向電極スリット２９ａのパターン形状としては、これに限定されず、所望の視野角や視角特性が得られるように形成されていることが好ましい。
【００８６】
〔実施形態７〕
本発明の実施の一形態である実施形態７について図１６〜１８に基づいて以下に説明する。図１６は、実施形態７のアクティブマトリクス基板の一画素の構成を示す平面模式図である。図１７及び図１８は、図１６に示すアクティブマトリクス基板を線分Ｄ−Ｄ’にて切断した断面の一例を示す断面模式図である。
図１６に示すように、本発明においては、修正用接続電極２８、２８’をアクティブマトリクス基板の配向制御用突起２９ｂ又は対向基板の配向制御用突起２９ｂに重畳するように配設することで、新たに開口率を低下させることなく、修正用接続電極２８、２８’を形成することができる。
アクティブマトリクス基板の配向制御用突起２９ｂ及び対向基板の配向制御用突起２９ｂは、大型液晶ＴＶ等に使用されるＭＶＡ方式の垂直配向型液晶表示装置において、基板上に形成される、液晶配向制御用の突起である。
【００８７】
本実施形態では、図１６に示すように、修正用接続電極２８、２８’のパターン形状が四角形（四辺形）となっているが、修正用接続電極２８、２８’のパターン形状としては、これに限定されず、三角形、半円形、台形等であってもよい。すなわち、修正用接続電極２８、２８’の一部が、ゲート絶縁膜３３を介して、ドレイン引出配線２５及び（次段の）データ信号線２３’のパターンに重なるように設けられると共に、アクティブマトリクス基板の配向制御用突起２９ｂ又は対向基板の配向制御用突起２９ｂに重畳するように配設されていることが好ましい。
本実施形態では、図１６に示すように、アクティブマトリクス基板の配向制御用突起２９ｂ及び対向基板の配向制御用突起２９ｂの形状が四角形（四辺形）となっているが、配向制御用突起２９ｂの形状としては、これに限定されず、所望の視野角や視角特性が得られるように形成されていることが好ましい。
【００８８】
〔実施形態８〕
本発明の実施の一形態である実施形態８について、図１９〜２１に基づいて以下に説明する。図１９は、実施形態８のアクティブマトリクス基板の一画素の構成を示す平面模式図である。図２０及び図２１は、図１９に示すアクティブマトリクス基板を線分Ｅ−Ｅ’にて切断した断面の一例を示す断面模式図である。
図１９に示すように、大型液晶ＴＶ等に使用されるＭＶＡ方式の垂直配向型液晶表示装置においては、配向制御用突起２９ｂと電極スリット２９ａとを併用する場合がある。本発明においては、修正用接続電極２８、２８’をアクティブマトリクス基板の配向制御用突起２９ｂ、画素電極スリット２９ａに、又は、対向基板の配向制御用突起２９ｂ、対向電極スリット２９ａに重畳するように配設することで、新たに開口率を低下させることなく、修正用接続電極２８、２８’を形成することができる。
【００８９】
本実施形態では、図１９に示すように、修正用接続電極２８、２８’のパターン形状が四角形（四辺形）となっているが、修正用接続電極２８、２８’のパターン形状としては、これに限定されず、三角形、半円形、台形等であってもよい。すなわち、修正用接続電極２８、２８’の一部が、ゲート絶縁膜３３を介して、ドレイン引出配線２５及び（次段の）データ信号線２３’のパターンに重なるように設けられると共に、配向制御用突起２９ｂ又は電極スリット２９ａに重畳するように配設されることが好ましい。
本実施形態では、図１９に示すように、配向制御用突起２９ｂ及び電極スリット２９ａの形状が四角形（四辺形）となっているが、配向制御用突起２９ｂ及び電極スリット２９ａの形状としては、これに限定されず、所望の視野角や視角特性が得られるように形成されていることが好ましい。
【００９０】
〔実施形態９〕
本発明の実施の一形態である実施形態９について、図２２に基づいて以下に説明する。図２２は、実施形態９のアクティブマトリクス基板の一画素の構成を示す平面模式図である。
図２２に示すように、本実施形態においては、保持容量配線２７から延伸された修正用接続電極２８ａをアクティブマトリクス基板の画素電極スリット２９ａに重畳するように配設している。
アクティブマトリクス基板の画素電極スリット２９ａは、大型液晶ＴＶ等に使用されるＭＶＡ方式の垂直配向型液晶表示装置において、基板上に形成される、液晶の分割配向制御用の電極パターンである。
【００９１】
本実施形態では、画素電極スリット２９ａの下に（副）画素電極２１ａ、２１ｂと異なる電位の電極２８ａ（保持容量配線２７の延伸部であり、修正用電極でもある）を配設することで、画素電極スリット２９ａにおけるフリンジフィールド効果がより効果的に発現し、液晶の配向規制力が向上されている。
更に、開口率に寄与しない画素電極スリット２９ａの下に修正用接続電極２８ａを形成することで、新たに開口率を低下させることがない。
【００９２】
なお、修正用接続電極２８ａのパターン形状は、図２２に示すものに特に限定されず、画素電極スリット２９ａの形状や、保持容量配線２７のパターンに応じて、適宜調整される。
また、修正用接続電極２８ａのパターンの全てが画素電極スリット２９ａの領域内に収まっている必要はなく、例えば、画素内に複数形成された画素電極スリット２９ａの下にそれぞれ配設された修正用接続電極同士を連結する配線等が、画素電極スリット２９ａの下以外に設けられてもよい。
更に、保持容量配線２７の延伸部を分離して形成する（画素欠陥に隣接する画素における）修正用接続電極２８ａは、画素電極スリット２９ａに重畳する領域の面積が最小となるように分離されることが好ましい。本実施形態では、レーザ照射箇所９７ｃ１’よりも、レーザ照射箇所９７ｃ１にて分離する方が、修正用接続電極２８ａが画素電極スリット２９ａと重畳する領域の面積が小さくなる。また、本実施形態では、レーザ照射箇所９６ｂにてデータ信号線２３及びドレイン引出配線２５を修正用接続電極２８ａと導通させる場合には、レーザ照射箇所９７ｃ１にて分離することにより、修正用接続電極２８ａが画素電極スリット２９ａと重畳する領域の面積を最も小さくすることができる。
【００９３】
本実施形態では、画素欠陥が生じた画素において、修正用接続電極２８ａとドレイン引出電極２５とを導通させるために、レーザ照射箇所９６ａ１にレーザ照射を行ってもよく、レーザ照射箇所９６ａ１’にレーザ照射を行ってもよい。中でも、レーザ照射箇所９６ａ１にレーザ照射を行うことが好ましい。なぜなら、レーザ照射箇所９６ａ１’にレーザ照射を行い、修正用接続電極２８ａとドレイン引出電極２５とを導通させる場合、保持容量配線２７の延伸部から修正用接続電極２８ａを分離するためにレーザ照射を行う箇所がレーザ照射箇所９７ｃ２’となる。一方、レーザ照射箇所９６ａ１にレーザ照射を行った場合には、保持用容量配線２７の延伸部から修正用接続電極２８ａを分離するためのレーザ照射箇所としてレーザ照射箇所９７ｃ２を用いることが可能である。従って、レーザ照射箇所９７ｃ２’を選択した場合よりも、約スリット１本分の保持容量配線２７の延伸部の減少を防ぎ、画素電極スリット２９ａと重畳する保持容量配線２７の延伸部の減少を最小限にすることができる。これにより、画素電極スリット２９ａによるフリンジフィールド効果を約スリット１本分多く確保することができる。
【００９４】
なお、本願は、２００４年５月２７日に出願された日本国特許出願第２００４−１５８１２７号、２００４年１１月１６日に出願された日本国特許出願第２００４−３３２４７２号、及び、２００５年３月２９日に出願された日本国特許出願第２００５−０９６２６２号を基礎として、合衆国法典３５巻第１１９条に基づく優先権を主張するものである。該出願の内容は、その全体が本願中に参照として組み込まれている。
【図面の簡単な説明】
【００９５】
【図１】実施形態１のアクティブマトリクス基板の一画素の構成を示す平面模式図である。
【図２】図１に示すアクティブマトリクス基板を線分Ｂ−Ｂ’にて切断した断面を示す断面模式図である。（画素欠陥修正前）
【図３】図１に示すアクティブマトリクス基板を線分Ｂ−Ｂ’にて切断した断面を示す断面模式図である。（画素欠陥修正後／レーザ照射後）
【図４−１】図１に示すアクティブマトリクス基板の一画素の構成の変形例を示す平面模式図である。
【図４−２】図４−１に示すアクティブマトリクス基板の回路構成を示す回路図である。
【図５】図２に示すアクティブマトリクス基板の断面の変形例を示す断面模式図である。（画素欠陥修正前）
【図６】図２に示すアクティブマトリクス基板の断面の変形例を示す断面模式図である。（画素欠陥修正後／レーザ照射後）
【図７】実施形態２のアクティブマトリクス基板の一画素の構成を平面模式図である。
【図８】図７に示すアクティブマトリクス基板の一画素の構成の変形例を示す平面模式図である。
【図９】実施形態３のアクティブマトリクス基板の一画素の構成を示す平面模式図である。
【図１０】実施形態４のアクティブマトリクス基板の一画素の構成を示す平面模式図である。
【図１１】図１０に示すアクティブマトリクス基板の一画素の構成の変形例を示す平面模式図である。
【図１２】実施形態５のアクティブマトリクス基板の一画素の構成を示す平面模式図である。
【図１３】実施形態６のアクティブマトリクス基板の一画素の構成を平面模式図である。
【図１４】図１３に示すアクティブマトリクス基板を線分Ｃ−Ｃ’にて切断した断面の一例を示す断面模式図である。
【図１５】図１３に示すアクティブマトリクス基板を線分Ｃ−Ｃ’にて切断した断面の別の一例を示す断面模式図である。
【図１６】実施形態７のアクティブマトリクス基板の一画素の構成を示す平面模式図である。
【図１７】図１６に示すアクティブマトリクス基板を線分Ｄ−Ｄ’にて切断した断面の一例を示す断面模式図である。
【図１８】図１６に示すアクティブマトリクス基板を線分Ｄ−Ｄ’にて切断した断面の別の一例を示す断面模式図である。
【図１９】実施形態８のアクティブマトリクス基板の一画素の構成を示す平面模式図である。
【図２０】図１９に示すアクティブマトリクス基板を線分Ｅ−Ｅ’にて切断した断面の一例を示す断面模式図である。
【図２１】図１９に示すアクティブマトリクス基板を線分Ｅ−Ｅ’にて切断した断面の別の一例を示す断面模式図である。
【図２２】実施形態９のアクティブマトリクス基板の一画素の構成を示す平面模式図である。
【図２３】従来のアクティブマトリクス型液晶表示装置に備えられるアクティブマトリクス基板の一画素を示す平面模式図である。
【図２４】図２３に示す従来のアクティブマトリクス基板の一画素を線分Ａ−Ａ’にて切断したときの断面模式図である。
【符号の説明】
【００９６】
１０：一絵素
１１：互いに修正に用いることができる一組の絵素
２０：画素電極、対向電極及び液晶層
２１：画素電極（太線内）
２１ａ、２１ａ’：副画素電極
２１ｂ：副画素電極２
２２：走査信号線
２２’：隣接（次段）の走査信号線
２３：データ信号線
２３’：隣接（次段）のデータ信号線
２３ａ：隣接（次段）のデータ信号線の延伸部
（２３’よりの延伸部で、修正用接続電極との接続パットとなる）
２３ｂ：データ信号線の複線部
２４：薄膜トランジスタ（ＴＦＴ）
２５：ドレイン引出配線
２５ａ：保持容量上電極
２５ｂ：保持容量上電極２
（２５，２５ａの延伸部で、修正用接続電極との接続パットとなる）
２５ｃ：保持容量上電極３（２５ａよりの延伸部）
２６：コンタクトホール
２７：保持容量配線
２８：修正用接続電極
２８’：修正用接続電極
２８’’：修正用接続電極
２８ａ：修正用接続電極（保持容量配線部より延伸）
２９ａ：（配向制御用）透明電極スリット （ＴＦＴ側又はＣＦ側）
２９ｂ：配向制御用突起 （ＴＦＴ側又はＣＦ側）
３０：アクティブマトリクス基板
３１：絶縁基板
３２：ゲート電極
３３：ゲート絶縁膜
３４：高抵抗半導体層
３６ａ：ソース電極
３６ｂ：ドレイン電極
３８：層間絶縁膜
３８ａ：保護膜
３８ｂ：平坦化膜
４０：対向基板（カラーフィルタ基板）
４１：絶縁基板（対向基板、カラーフィルタ側基板）
４２：遮光層（ブラックマトリクス）
４３ａ：着色層１
４３ｂ：着色層２
４３ｃ：着色層３
４４：対向電極
４５：液晶層
４６：オーバコート層
５１：画素電極（太線内）
５２：走査信号線
５３：データ信号線
５４：薄膜トランジスタ（ＴＦＴ）
５５：ドレイン引出配線
５５ａ：保持容量上電極
５６：コンタクトホール
５７：保持容量（共通）配線（保持容量下電極）
６１：絶縁基板
６２：ゲート電極
６３：ゲート絶縁膜
６４：高抵抗半導体層
６６ａ：ソース電極
６６ｂ：ドレイン電極
６８：層間絶縁膜
９５：迂回経路
９５’：迂回経路（ドレイン切れ用）
９６’：レーザ照射箇所Ｍ
９６ａ、９６ａ１、９６ａ１’、９６ａ２：レーザ照射箇所Ｍ（自画素内）
９６ｂ：レーザ照射箇所Ｍ（隣接画素内）
９６ｃ：レーザ照射箇所Ｍ（自画素内）
９７ａ：レーザ照射箇所Ｃ（ドレイン引出配線の切断）
９７ｂ、９７ｂ’：レーザ照射箇所Ｃ（他データ信号線の切断）
９７ｃ、９７ｃ１、９７ｃ１’、９７ｃ２、９７ｃ２’：レーザ照射箇所Ｃ（保持容量配線の延伸部の切断）
９７ｄ：レーザ照射箇所Ｃ（自データ信号線の切断）
９８：断線（欠陥）箇所
９９：膜残り（欠陥）箇所
【技術分野】
【０００１】
本発明は、アクティブマトリクス基板、その画素欠陥修正方法及び製造方法、並びに、液晶表示装置及びその製造方法に関する。より詳しくは、画素分割（マルチ画素）構造を有する液晶表示装置の構成部材として特に好適に用いられるアクティブマトリクス基板、その画素欠陥修正方法及び製造方法、並びに、液晶表示装置及びその製造方法に関するものである。
【背景技術】
【０００２】
アクティブマトリクス基板は、液晶表示装置、ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ；エレクトロルミネセンス）表示装置等のアクティブマトリクス型表示装置において幅広く用いられている。従来のアクティブマトリクス型液晶表示装置に用いられるアクティブマトリクス基板では、基板上に交差するように配置された複数本の走査信号線と複数本のデータ信号線との各交点に、ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ；薄膜トランジスタ）等のスイッチング素子が設けられており、ＴＦＴ等のスイッチング機能により、ＴＦＴ等と接続された各画素（電極）部に画像信号が適宜伝達されている。また、ＴＦＴ等をオフにしている期間中の液晶層の自己放電又はＴＦＴ等のオフ電流による画像信号の劣化を防止したり、液晶駆動における各種変調信号の印加経路等に使用したりするために、各画素部に保持容量素子が設けられたアクティブマトリクス基板も存在する。
【０００３】
従来のアクティブマトリクス型液晶表示装置に用いられるアクティブマトリクス基板の構成としては、例えば、以下のようなものが知られている（例えば、特許文献１参照。）。
図２３は、従来のアクティブマトリクス型液晶表示装置に備えられるアクティブマトリクス基板の一画素を示す平面模式図である。
図２３に示すように、従来のアクティブマトリクス基板には、複数の画素電極５１がマトリクス状に設けられており、その画素電極５１の周囲を、走査信号を供給するための走査信号線５２とデータ信号を供給するためのデータ信号線５３とが互いに交差するように通っている。また、これらの走査信号線５２とデータ信号線５３との交差部には、画素電極５１に接続されるスイッチング素子として、ＴＦＴ５４が設けられている。ＴＦＴ５４のゲート電極には走査信号線５２が接続されており、走査信号が入力されることによってＴＦＴ５４が駆動制御される。また、ＴＦＴ５４のソース電極にはデータ信号線５３が接続されており、データ信号が入力される。更に、ＴＦＴ５４のドレイン電極にはドレイン引出配線５５が接続されており、ドレイン引出配線５５には保持容量素子の一方の電極（保持容量上電極）５５ａが接続されており、保持容量上電極５５ａにはコンタクトホール５６を介して画素電極５１が接続されている。そして、保持容量（共通）配線５７が保持容量素子の他方の電極（保持容量下電極）として機能する。
【０００４】
図２４は、図２３に示す従来のアクティブマトリクス基板の一画素を線分Ａ−Ａ’にて切断したときの断面模式図である。
図２４に示すように、従来のアクティブマトリクス基板では、ガラス、プラスチック等の透明絶縁性基板６１上に、走査信号線５２に接続されたゲート電極６２と、保持容量（共通）配線５７とが設けられている。走査信号線５２、ゲート電極６２は、チタン、クロム、アルミニウム、モリブデン等の金属膜、それらの合金膜や、それらの積層膜をスパッタリング法等により成膜した後、フォトエッチング法等でパターン形成される。保持容量（共通）配線５７は、走査信号線５２やゲート電極６２と同一材料により形成される。
【０００５】
また、ゲート電極６２や保持容量（共通）配線５７の上を覆うように、ゲート絶縁膜６３が設けられている。ゲート絶縁膜６３は、窒化シリコン膜、酸化シリコン膜、金属酸化膜等の絶縁膜により形成される。その上には、ゲート電極６２と重畳するように、アモルファスシリコンやポリシリコン等からなる高抵抗半導体層６４が設けられ、更に、その上には、ソース電極６６ａ及びドレイン電極６６ｂとなる、リン等の不純物をドープしたｎ＋アモルファスシリコン等からなる低抵抗半導体層がオーミックコンタクト層として設けられている。絶縁膜、アモルファスシリコン、ｎ＋アモルファスシリコン等は、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ；化学的気相成長）法等により成膜され、フォトエッチング法によりパターニングされて形成される。
【０００６】
更に、ソース電極６６ａと接続するように、データ信号線５３が設けられている。また、ドレイン電極６６ｂと接続するように、ドレイン引出配線５５が設けられており、ドレイン引出配線５５は延伸されて、保持容量素子の一方の電極である保持容量上電極５５ａを構成し、コンタクトホール５６を介して画素電極５１と接続されている。データ信号線５３、ドレイン引出配線５５及び保持容量上電極５５ａは、同一材料により形成され、スパッタリング法によりチタン、クロム、アルミニウム、モリブデン等の金属膜、それらの合金膜や、それらの積層膜を成膜して、フォトエッチング法によりパターニングされて形成される。画素電極５１は、例えば、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ；酸化インジウム錫）、ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ；酸化インジウム亜鉛）、酸化スズ、酸化亜鉛等の透明な導電膜で形成される。コンタクトホール５６は、ＴＦＴ５４、走査信号線５２及びデータ信号線５３、ドレイン引出配線５５の上部を覆うように形成された層間絶縁膜６８を貫くように形成されている。層間絶縁膜６８の材料としては、例えば、アクリル系樹脂、窒化シリコン、酸化シリコン等が挙げられる。
【０００７】
上述した構造のアクティブマトリクス基板においては、製造プロセスの簡略化や製造コストの低減を目的として、保持容量（共通）配線（保持容量下電極）５７は、走査信号線５３と同一工程にて形成され、保持容量上電極５５ａは、データ信号線５３やドレイン引出配線５５と同一工程にて形成される。
【０００８】
図２３、２４に示すアクティブマトリクス基板のように、画素電極を層間絶縁膜の上に形成すると、画素電極を各信号線と重畳させることができるので、高開口率化が図れるとともに、各信号線から画素電極への電界をシールドできる効果もある。このとき、図２３に示すように、画素電極５１とドレイン電極６６ｂとの接続は、層間絶縁膜６８にコンタクトホール５６を形成して、画素電極５１と保持容量上電極５５ａとを接続し、ドレイン引出電極（配線）５５を介することで導通が図られている。コンタクトホール５６の位置としては、特に保持容量上電極５５ａ上に限定されるものではなく、ドレイン引出電極（配線）５５上でも可能であるが、図２３に示すように、保持容量（共通）配線５７パターン上に位置する保持容量上電極５５ａ上に形成すれば、新たに開口率を落とさなくてよい。
【０００９】
近年、大型液晶ＴＶ等に用いられる液晶表示装置においては、広視野角化を目的として、多重領域（ｍｕｌｔｉ−ｄｏｍａｉｎ）を有する垂直配向方式（ＶＡ；Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）、いわゆるＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）方式が広く普及している（例えば、特許文献２、３参照。）。このようなＭＶＡ方式では、アクティブマトリクス基板の画素電極及び対向基板の対向電極に切除パターン又は液晶分子の配向制御用突起を設け、これによって形成されるフリンジフィールド（Ｆｒｉｎｇｅ Ｆｉｅｌｄ）を利用して液晶分子の配向方向を複数の方向に分散させることで広視野角を実現している。図２３、２４に示す従来のアクティブマトリクス基板においても、アクティブマトリクス基板の画素電極及び対向基板の対向電極に切除パターン又は液晶分子の配向制御用突起を設けることにより、広視野角化が可能である。
また、光漏れの防止や電圧印加後の初期応答速度の改善を目的として、画素電極や対向電極の切除パターン（以下、電極スリットともいう）に対応する位置に電極を埋設する技術が知られている（例えば、特許文献４、５参照。）。
【００１０】
アクティブマトリクス基板の製造プロセスにおいては、異物や膜残り等によってＴＦＴのソース電極とドレイン電極との間で短絡（リーク）が生じたり、ドレイン電極やドレイン引出配線に断線が生じたりすることがあり、また、オーミックコンタクトが充分に取れなくなってＴＦＴの動作不良が生じたりすることがある。このようにして欠陥を生じた画素は、画素電極に正常な電圧（ドレイン電圧）が印加されなくなり、液晶表示装置の表示画面上に輝点又は黒点等の点欠陥として現れることとなるため、液晶表示装置の製造歩留りを低下させてしまう。
【００１１】
このような画素欠陥の修復に関して、各々の画素と隣接画素との間に修正用接続配線が予め設けられた構造を有する液晶表示パネル又は液晶表示装置が開示されている（例えば、特許文献６〜９参照。）。これらによれば、画素欠陥が生じた場合に、修正用接続配線にレーザ照射等を行って、画素欠陥が生じる画素の画素電極を、隣接する画素の画素電極と電気的に導通させ、隣接画素と同電位の電圧を印加することで、画素欠陥が生じる画素を擬似的に駆動させることができる。
【００１２】
しかしながら、この方法には以下に示す点において改善の余地があった。すなわち、通常（正常動作時）は、画素間は絶縁されており、修正用接続配線は画素間を跨るように設置される必要があったため、修正用接続配線の面積の増加に伴い、開口率が低下してしまう。また、ドレイン電極やドレイン引出配線の断線に対しては、断線が生じた画素のＴＦＴは正常に動作するため、できれば自画素内で修正を実施したい。なぜなら、修正用接続配線を経由して断線が生じた画素を駆動させる場合、隣接画素のＴＦＴには、駆動の負荷が余分にかかることとなるからである。これに対して、上述の画素欠陥の修正方法では、隣接画素間の接続による修正のみが可能であり、自画素内では修正を完結することができなかった。
【００１３】
また、ＴＦＴ不良を救済する方法に関しては、１画素に対して複数個のＴＦＴを並列に接続した冗長構造を有する液晶表示装置の構成が開示されている（例えば、特許文献１０参照。）。しかしながら、この液晶表示装置の構成は、画素内の全てのＴＦＴが不良となった場合に画素欠陥の修正ができないという点で改善の余地があった。
更に、ＴＦＴの不良による透明画素電極の点欠陥の修復方法に関しては、走査線（走査信号線）及び信号線（データ信号線）の少なくともいずれか一方と、画素電極とを接続可能なスイッチング素子とは別個の冗長回路を具備した液晶表示装置の構成が開示されている（例えば、特許文献１１参照。）。しかしながら、この液晶表示装置の構成は、信号線と透明画素電極とを同電位にするものであることから、透明画素電極の輝点や滅点を半輝点にすることができるものの、画素欠陥を完全には修正することができないという点で改善の余地があった。
【特許文献１】特開平９−１５２６２５号公報（第１、１９頁、第７図）
【特許文献２】特開２００２−１２２８６９号公報（第２、２１頁、第２図）
【特許文献３】特開２００１−８３５２３号公報（第１、５５頁、第１７図）
【特許文献４】特開平１０−３３３１７０号公報（第１、２、４頁）
【特許文献５】特開２００１−１１７０８３号公報（第１、２、４、６、１２頁、第２１図）
【特許文献６】特開昭５９−１０１６９３号公報（第１頁）
【特許文献７】特開平２−１３５３２０号公報（第１、４頁、第１図）
【特許文献８】特開平８−３２８０３５号公報（第１、５頁、第１図）
【特許文献９】特開２００２−３５０９０１号公報（第１７、２４頁、第２０図）
【特許文献１０】特開平７−１９９２２１号公報（第１、６頁、第１図）
【特許文献１１】特開平１１−２８２００７号公報（第１、２頁）
【発明の開示】
【発明が解決しようとする課題】
【００１４】
本発明は、上記現状に鑑みてなされたものであり、異物や膜残り等によるソース電極とドレイン電極との短絡、ドレイン電極やドレイン引出配線の断線及びＴＦＴ動作不良等による画素欠陥に対して、開口率を減少させることなく、点欠陥となる画素を容易かつ確実に修正することができ、液晶表示装置の歩留りを向上させることができるアクティブマトリクス基板、その画素欠陥修正方法及び製造方法、並びに、液晶表示装置及びその製造方法を提供することを目的とするものである。
【課題を解決するための手段】
【００１５】
本発明者らは、画素欠陥の修正が可能な構造を有するアクティブマトリクス基板について種々検討したところ、画素欠陥を修正する際にデータ信号線を修正用の迂回経路の一部として利用することに着目した。そして、アクティブマトリクス基板の構成を、データ信号線が少なくとも部分的に複線化された構造を有し、修正用接続電極を備える構成とすることにより、アクティブマトリクス基板の製造工程において、画素欠陥が生じた場合であっても、開口率を犠牲にすることなく、点欠陥となる画素を容易かつ確実に修正することができるようになることを見いだした。なお、上記修正用接続電極とは、画素欠陥の修正を行う際の後処理により、データ信号線の複線化部分と、薄膜トランジスタに対して出力（ドレイン）側の信号線・電極とを接続させることが可能な構成を有する電極を意味し、薄膜トランジスタの入力（ソース）側と出力側とで短絡が発生したり、出力側で断線が発生したりした場合には、データ信号線の複線化部分と出力側の信号線・電極とを接続させ、データ信号線の複線化部分とともに、出力側の信号線・電極に信号を入力させるための迂回経路を構成することから、画素欠陥の修正が可能となる。
【００１６】
更に、データ信号線の複線化部分との重畳部、及び、薄膜トランジスタと画素電極間の回路部との重畳部を有し、かつ少なくとも一方の重畳部が絶縁膜を介して重畳されてなる配線構造が、修正用接続電極として好適であることを見いだした。すなわち、例えば、図１に示すように、（ａ）部分的に複線化されたデータ信号線２３、２３’と、（ｂ）走査信号線と同一工程にて形成され、かつドレイン引出配線２５及びデータ信号線２３’と接続可能な修正用接続電極（配線構造）２８、２８’とを有する画素構造のアクティブマトリクス基板とすることにより、画素内において、膜残り等により、薄膜トランジスタ２４のチャネル部や、データ信号線２３とドレイン引出配線２５間にて短絡（Ｓ−Ｄリーク）が生じて、その画素が点欠陥となった場合であっても、（１）点欠陥となった画素のドレイン引出配線２５をレーザ等にて分離破壊することで、薄膜トランジスタ２４を切り離し、（２）修正用電極２８、２８’上のドレイン引出配線２５及びデータ信号線２３’に対してレーザ等を照射することで、ドレイン引出配線２５及びデータ信号線２３’と修正用電極２８、２８’とを点欠陥が発生した画素及び隣接画素の両方において接続し、（３）複線化されたデータ信号線２３’の迂回用に使用する領域の周囲をレーザ等により分離破壊する修正方法によれば、隣接画素のドレイン引出配線と点欠陥となる画素のドレイン引出配線とを導通させ、隣接画素と略同電位のドレイン電圧を該画素に書き込むことが可能となり、該画素を擬似的に正常画素に近い形で駆動することができるようになることを見いだし、上記課題をみごとに解決することができることに想到し、本発明に到達したものである。
【００１７】
すなわち、本発明は、基板上に、複数本の走査信号線及びデータ信号線と、上記信号線の交点に設けられ、ゲート電極が走査信号線に接続され、ソース電極がデータ信号線に接続された薄膜トランジスタと、上記薄膜トランジスタのドレイン電極と電気的に接続された画素電極とを備えるアクティブマトリクス基板であって、上記データ信号線は、少なくとも部分的に複線化された構造を有し、上記アクティブマトリクス基板は、データ信号線の複線化部分との重畳部、及び、薄膜トランジスタと画素電極間の回路部との重畳部を有し、かつ少なくとも一方の重畳部が絶縁膜を介して重畳されてなる配線構造を備えるアクティブマトリクス基板である。
また本発明は、基板上に、複数本の走査信号線及びデータ信号線と、上記信号線の交点に設けられ、ゲート電極が走査信号線に接続され、ソース電極がデータ信号線に接続された薄膜トランジスタと、上記薄膜トランジスタのドレイン電極又はドレイン引出配線に接続された画素電極とを備えるアクティブマトリクス基板であって、上記アクティブマトリクス基板は、データ信号線が少なくとも部分的に複線化された構造を有し、かつ修正用接続電極を備えるアクティブマトリクス基板でもある。
【００１８】
本発明のアクティブマトリクス基板は、基板上に、複数本の走査信号線及びデータ信号線と、上記信号線の交点に設けられ、ゲート電極が走査信号線に接続され、ソース電極がデータ信号線に接続された薄膜トランジスタと、上記薄膜トランジスタのドレイン電極又はドレイン引出配線に接続された画素電極とを備えるものである。
本発明のアクティブマトリクス基板においては、このような構成からなることで、走査信号線を流れる電流（ゲート信号）により薄膜トランジスタの駆動制御を行うと共に、薄膜トランジスタがＯＮ状態のときに、データ信号線を流れる電流（データ信号）により画素電極の駆動制御を行うことができる。
【００１９】
また本発明において、上記データ信号線は、少なくとも部分的に複線化された構造を有する。データ信号線の少なくとも部分的に複線化された構造としては、例えば、１本のデータ信号線が部分的に２本以上に分割された構造、２本以上のデータ信号線に接続用の経路（配線）が架設されて互いに接続された構造等が挙げられる。なお、本願明細書における「以上」、「以下」は、当該数値を含むものである。
【００２０】
更に本発明のアクティブマトリクス基板は、データ信号線の複線化部分との重畳部、及び、薄膜トランジスタと画素電極間の回路部との重畳部を有し、かつ少なくとも一方の重畳部が絶縁膜を介して重畳されてなる配線構造を備える。なお、上記データ信号線の複線化部分、及び、上記薄膜トランジスタと画素電極間の回路部には、延伸部（枝分かれして突き出た部分）も含まれる。上記配線構造の重畳部は、点欠陥の修正前には、少なくとも一方が絶縁膜を介して重畳されることにより、データ信号線の複線化部分と薄膜トランジスタと画素電極間の回路部とが短絡しないように絶縁しており、点欠陥の修正後には、レーザ照射等により両方が導通することにより、データ信号線の複線化部分と薄膜トランジスタと画素電極間の回路部とを短絡させる。上記薄膜トランジスタと画素電極間の回路部としては、薄膜トランジスタのドレイン電極、ドレイン引出配線、及び、保持容量上電極からなる群より選択される少なくとも一つの導電部位、又は、該導電部位の延伸部が好適である。
上記配線構造の重畳部を絶縁する絶縁膜としては、ゲート絶縁膜、薄膜トランジスタの保護膜等を用いることができる。この絶縁膜の厚さとしては特に限定されないが、レーザ照射等により配線構造の重畳部を容易に導通させるためには、５０００Å以下であることが好ましい。
【００２１】
なお、本発明においては、上記配線構造を備える形態のほか、画素欠陥の修正を行う際の後処理により、データ信号線の複線化部分と、薄膜トランジスタに対して出力（ドレイン）側の信号線・電極とを接続させることが可能な構成を有する電極、いわゆる修正用接続電極を備える形態であればよい。配線構造又は修正用接続電極の形状としては特に限定されず、例えば、四角形（四辺形）状、三角形状、半円形状、台形状等が挙げられる。
【００２２】
本発明のアクティブマトリクス基板によれば、例えば、アクティブマトリクス基板の製造工程において、異物や膜残り等により発生した画素欠陥に対し、上記配線構造又は修正用接続電極を用いて、画素欠陥が発生した画素の画素電極と隣接する画素の画素電極とを電気的に導通させる迂回経路を形成し、画素欠陥が発生した画素に隣接画素と略同電位の電圧を印加することで、画素欠陥が発生した画素を擬似的に駆動させることが可能となる。本発明においては、データ信号線が少なくとも部分的に複線化されていることにより、迂回経路の形成にデータ信号線の一部を使用することができ、開口率の低下を防止することができる。このように本発明のアクティブマトリクス基板は、画素欠陥修正が可能な素子構造を有するため、例えば、液晶表示装置のパネル用基板に用いられる場合には、液晶表示装置の歩留り向上に貢献することができる。このような本発明のアクティブマトリクス基板は、特に点欠陥の発生を抑制することが必要となる大型液晶ＴＶ用パネルの構成部材として好適に用いることができる。
本発明のアクティブマトリクス基板は、このような構成要素を必須として構成されるものである限り、その他の構成要素を含んでいても含んでいなくてもよく、特に限定されるものではない。
【００２３】
上記修正用接続電極は、一部がデータ信号線と絶縁膜を介して重畳される構造を有することが好ましく、また、一部がドレイン電極又はドレイン引出配線と絶縁膜を介して重畳される構造を有することが好ましい。これにより、正常画素では、修正用接続電極とデータ信号線、修正用接続電極とドレイン電極又はドレイン引出配線とは絶縁膜を介して絶縁されるが、画素欠陥の修正が必要な場合には、レーザ照射等により、修正用接続電極とデータ信号線、修正用接続電極とドレイン電極又はドレイン引出配線とをそれぞれ導通させ、修正用接続電極を画素欠陥修正用の迂回経路として用いることが可能な素子構造を提供することができる。
上記修正用接続電極とデータ信号線、或いは、修正用接続電極とドレイン電極又はドレイン引出配線を絶縁する絶縁膜としては、ゲート絶縁膜、薄膜トランジスタの保護膜等を用いることができる。この絶縁膜の厚さとしては特に限定されないが、レーザ照射等により修正用接続電極を容易に導通させるためには、５０００Å以下であることが好ましい。
【００２４】
上記配線構造又は修正用接続電極は、走査信号線を含む層に設けられたものであることが好ましい。これにより、新たな成膜工程を必要とせずに配線構造又は修正用接続電極を容易に形成することができる。なお、本発明において、「走査信号線を含む層」とは、多層構造からなるアクティブマトリクス基板の走査信号線が形成された階層を意味し、通常では、配線構造又は修正用接続電極と走査信号線とが同じ階層に設けられる場合には、配線構造又は修正用接続電極と走査信号線とが同一工程にて形成されることとなる。配線構造又は修正用接続電極は、製造工程の短縮及び製造コストの低減のために、走査信号線及び薄膜トランジスタのゲート電極と同一の導電性材料及び同一工程にて形成されることがより好ましい。
【００２５】
上記アクティブマトリクス基板は、保持容量配線を備え、かつ配線構造又は修正用接続電極が保持容量配線から延伸された構造を有することが好ましい。これにより、配線構造又は修正用接続電極を島状（アイランド状）に孤立させないので、静電破壊の懸念を低減することができる。
また、上記配線構造又は修正用接続電極は、一部がドレイン引出配線から延伸された電極、又は、ドレイン引出配線と接続された保持容量上電極から延伸された電極と絶縁膜を介して重畳される構造を有することが好ましい。これにより、保持容量配線から延伸されてなる配線構造又は修正用接続電極は、正常画素において、保持容量素子の一部を構成し、保持容量下電極として機能することができる。なお、製造工程の短縮及び製造コストの低減のために、保持容量配線は、走査信号線及びゲート電極と同一の導電性材料で同一工程にて形成されることが好ましく、保持容量上電極は、データ信号線及びドレイン引出配線と同一の導電性材料で同一工程にて形成されることが好ましい。
【００２６】
上記アクティブマトリクス基板は、１画素内に２以上の配線構造又は修正用接続電極を備えることが好ましい。これにより、ドレイン電極又はドレイン引出配線の断線による画素欠陥に対して、自画素内に迂回経路を形成することができ、点欠陥となる画素を正常画素と同等に駆動させることが可能となる。
【００２７】
上記アクティブマトリクス基板は、画素が２以上の副画素から構成され、上記副画素内に１以上の配線構造又は修正用接続電極を備えることが好ましい。これにより、ある副画素が点欠陥となった場合に、レーザ照射等により自画素内に迂回経路を形成することができるので、隣接する他の副画素から同電位の電圧を点欠陥となる副画素に印加し、点欠陥となる副画素を正常副画素と同等に駆動させることが可能となる。上記「画素が２以上の副画素から構成され」るとは、画素が２以上の副画素に分割され、副画素電極がそれぞれ個別に駆動される、いわゆるマルチ画素構造を有することを意味する。
【００２８】
上記配線構造又は修正用接続電極は、データ信号線と絶縁膜を介して重畳する領域、及び、ドレイン電極又はドレイン引出配線と絶縁膜を介して重畳する領域を２５μｍ２以上有することが好ましい。これにより、イットリウムアルミニウムガーネット（ＹＡＧ）レーザ等にて絶縁膜の溶融加工を行う場合に、充分なレーザ照射領域が確保され、配線構造又は修正用接続電極とデータ信号線、及び、配線構造又は修正用接続電極とドレイン電極又はドレイン引出配線との導通の信頼性を向上させることができる。また、フォトリソグラフィ工程でのアライメントずれによる重畳する領域面積の変動、レーザ照射時のＹＡＧレーザの照射ビーム径の広がり、レーザ照射後の配線構造又は修正用接続電極（膜）やデータ信号線やドレイン引出配線の溶融箇所の膜（テーパ）形状を考慮した場合には、重畳する領域面積をある程度大きくすることがより好ましく、具体的には、重畳する領域面積は、４００μｍ２以上であることがより好ましい。
また、上記配線構造又は修正用接続電極は、ドレイン引出配線から延伸された電極、保持容量上電極から延伸された電極等の電極と絶縁膜を介して重畳する領域についても２５μｍ２以上有することが好ましい。
【００２９】
上記配線構造又は修正用接続電極は、Ａｌ、Ｃｒ、Ｔａ、Ｔｉ、Ｗ、Ｍｏ及びＣｕからなる群より選択される少なくとも１種を含む材料により形成されたものであることが好ましい。これにより、配線構造又は修正用接続電極は、これらの高融点金属を含む材料にて形成されるために、ＹＡＧレーザ等にて溶融加工を行う場合に、ＩＴＯ等の透明導電膜と比較して、容易かつ確実に配線構造又は修正用接続電極と各種電極又は各種配線とを導通させることができる。
【００３０】
上記配線構造又は修正用接続電極は、液晶分子の配向制御用突起又は電極スリットと重畳される構造を有することが好ましい。液晶表示装置の対向基板又はアクティブマトリクス基板に形成された液晶分子の配向制御用突起又は電極スリットが形成された領域は、通常では、透過領域（開口部）として機能していない領域であるため、その領域と重畳するように配線構造又は修正用接続電極を配置することにより、配線構造又は修正用接続電極を設けることで開口率が低下してしまうことを防止することができる。したがって、上記「液晶分子の配向制御用突起又は電極スリットと重畳される構造」とは、基板（液晶パネル）面垂直方向から見たときに液晶分子の配向制御用突起又は電極スリットと重複する構造であればよく、液晶分子の配向制御用突起又は電極スリットが本発明のアクティブマトリクス基板に設けられる場合に加え、本発明のアクティブマトリクス基板と対向する対向基板に設けられる場合であってもよい。このような構成のアクティブマトリクス基板は、ＭＶＡ方式の液晶表示装置の液晶パネル用基板として好適に用いることができる。
本発明のアクティブマトリクス基板のより好ましい形態としては、配向制御用突起又は電極スリットが形成された領域（非透過領域）内に、配線構造又は修正用接続電極の全体が配置される形態が挙げられる。配向制御用突起は、例えば、感光性樹脂等により形成される。配向制御用突起及び電極スリットの（基板面垂直方向から見たときの）平面形状としては、一定の周期でジグザクに屈曲した帯状等が挙げられる。
【００３１】
上記配線構造又は修正用接続電極は、保持容量配線から延伸されてなり、かつ電極スリットと重畳する構造を有することが好ましい。開口率に寄与しない液晶の配向制御用の電極スリットの下に配線構造又は修正用接続電極を形成することで、配線構造又は修正用接続電極による新たな開口率の低下を防止することができる。また、配線構造又は修正用接続電極を保持容量配線から延伸させて形成することで、電極スリットによるフリンジフィールド効果を向上させることができる。
【００３２】
次に、本発明のアクティブマトリクス基板を構成する各構成部材について説明する。
上記基板の材質としては、ガラス、プラスチック等の透明絶縁性材料等が挙げられる。
上記信号線（走査信号線、データ信号線）、ゲート電極及びドレイン引出配線の材質としては、チタン（Ｔｉ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、タングステン（Ｗ）、銅（Ｃｕ）等の金属膜、それらの合金膜や、それらの積層膜等が挙げられる。信号線、ゲート電極及びドレイン引出配線の形成方法としては、上述した材料をスパッタリング法等で成膜した後、フォトエッチング法等でパターン形成する方法等が挙げられる。
上記ソース電極及びドレイン電極の材質としては、リン等をドープしたｎ＋アモルファスシリコン等が挙げられる。ソース電極及びドレイン電極の形成方法としては、上述した材料をプラズマＣＶＤ法等により成膜した後、ドライエッチング法等によりソース・ドレイン分離して形成する方法等が挙げられる。
なお、製造工程の短縮及び製造コストの低減のために、走査信号線とゲート電極、データ信号線とドレイン引出配線、及び、ソース電極とドレイン電極とは、それぞれ同一材料で同一工程にて形成されることが好ましい。信号線、ゲート電極及びドレイン引出配線の厚さは特に限定されないが、下限が略１０００Å、上限が略３０００Åであることが好ましく、ソース電極及びドレイン電極の厚さは、５００Å程度であることが好ましい。
【００３３】
上記画素電極の材質としては、ＩＴＯ、ＩＺＯ、酸化スズ、酸化亜鉛等の透明な導電材料等が挙げられる。画素電極の形成方法としては、上述した材料をスパッタリング法等で成膜した後、フォトエッチング法等でパターン形成する方法等が挙げられる。画素電極の形状としては、矩形状等が挙げられる。画素電極の厚さは特に限定されないが、下限が略１０００Å、上限が略２０００Åであることが好ましい。画素電極とドレイン電極又はドレイン引出配線とは、層間絶縁膜に形成されたコンタクトホール等により接続されることが好ましい。
本発明のアクティブマトリクス基板の好ましい形態としては、例えば、下層から（１）基板、（２）走査信号線、ゲート電極及び補助容量配線、（３）（ゲート）絶縁膜、（４）高抵抗半導体層、（５）データ信号線、ソース電極、ドレイン電極、ドレイン引出配線及び補助容量上電極（６）層間絶縁膜（コンタクトホールを含む）、（７）画素電極の順に積層された形態等が挙げられる。
【００３４】
本発明はまた、上記アクティブマトリクス基板を備えてなる液晶表示装置でもある。本発明の液晶表示装置によれば、アクティブマトリクス基板の製造工程において、画素欠陥が生じた際に、その修正を容易かつ確実に行うことができるので、画素欠陥を充分に低減して高い表示品位を得ることができ、高い歩留りで製造することが可能となる。このような本発明の液晶表示装置は、特に点欠陥の発生を抑制することが要求される大型液晶ＴＶ等に好適に用いることができる。
本発明の液晶表示装置の好ましい形態としては、液晶分子の配向制御用突起又は電極スリットがアクティブマトリクス基板及び／又は対向基板上に設けられた形態が挙げられる。このような形態においては、広視野角化を実現することができる。
【００３５】
本発明は更に、上記アクティブマトリクス基板で生じた画素欠陥を修正する画素欠陥修正方法であって、上記アクティブマトリクス基板の画素欠陥修正方法は、画素欠陥が生じる画素電極と、走査信号線又は保持容量配線を跨いで隣接する画素電極のうちの１つとを配線構造又は修正用接続電極を介して導通させて略同電位にするものであるアクティブマトリクス基板の画素欠陥修正方法でもある。本発明のアクティブマトリクス基板の画素欠陥修正方法によれば、画素欠陥が生じる画素電極、すなわち画素欠陥の発生した画素の画素電極と、該画素電極と走査信号線又は保持容量配線を跨ぎ隣接する画素電極のうちの１つとを略同電位にすることで、画素欠陥の発生した画素を正常画素に近い形で駆動させ、画素欠陥を修正することができ、アクティブマトリクス基板の製造歩留まりを向上させることができる。画素欠陥としては、ソース電極とドレイン電極との短絡、ドレイン電極やドレイン引出配線の断線及びＴＦＴ動作不良等による表示画面上における輝点、黒点等が挙げられる。上記「略同電位」とは、隣接する画素電極のうちの１つと実質的に同電位であることが好ましいが、画素欠陥の修正の効果を得ることができる範囲であれば、その範囲をも含むものである。
【００３６】
上記アクティブマトリクス基板の画素欠陥修正方法は、データ信号線と、ドレイン引出電極又は保持容量上電極とを配線構造又は修正用接続電極を介して導通させる工程を含むものであることが好ましい。これにより、前出の導通工程により導通された配線構造又は修正用接続電極、データ信号線の一部、及び、ドレイン引出電極又は保持容量上電極とからなる迂回経路を形成し、画素欠陥の発生した画素の画素電極と、走査信号線又は保持容量配線を跨いでその画素と隣接する画素電極のうちの１つとを同電位にして、画素欠陥の発生した画素を正常画素と同等に駆動させ、画素欠陥を修正することができ、アクティブマトリクス基板の製造歩留まりを向上させることができる。
【００３７】
上記導通工程は、配線構造又は修正用接続電極とデータ信号線とが重畳する領域、及び、配線構造又は修正用接続電極とドレイン引出電極又は保持容量上電極とが重畳する領域をレーザ照射により溶融させて行うものであることが好ましい。このような方法で絶縁膜等を溶融させることにより、データ信号線とドレイン引出電極又は保持容量上電極とを、配線構造又は修正用接続電極を介して容易かつ確実に導通させることができる。
溶融に使用されるレーザ光としては特に限定されないが、例えば、ＹＡＧ（Ｙｔｔｒｉｕｍ Ａｌｕｍｉｎｉｕｍ Ｇａｒｎｅｔ；イットリウムアルミニウムガーネット）レーザの第２高調波（波長５３２ｎｍ）等が挙げられる。
【００３８】
上記アクティブマトリクス基板の画素欠陥修正方法は、配線構造又は修正用接続電極と導通させたデータ信号線の一部を分離する工程を含むものであることが好ましい。このように迂回経路として配線構造又は修正用接続電極と導通させたデータ信号線の一部を分離することで、分離したデータ信号線の一部にデータ信号が入力されないようになり、迂回経路にはデータ信号線のデータ信号が印加されなくなり、また、分離されたデータ信号線の残りの部位は、そのままデータ信号線として機能することができる。配線構造又は修正用接続電極と導通させたデータ信号線の一部を破壊分離する方法としては、レーザ照射等が好ましく、使用されるレーザとしては、ＹＡＧレーザの第４高調波（波長２６６ｎｍ）等が挙げられる。
【００３９】
上記アクティブマトリクス基板の画素欠陥修正方法は、配線構造又は修正用接続電極と導通させたデータ信号線の一部が保持容量配線を跨ぐことが好ましい。これにより、迂回経路として使用するデータ信号線の一部が保持容量配線を跨ぐため、走査信号線を跨ぐ場合に新たに発生する寄生容量（いわゆるＣｇｄ）がなく、画素電極へ印加される電圧の変動ΔＶｄを抑えることができる。なお、ΔＶｄはＣｇｄに比例した電圧の低下量である。また、上記「配線構造又は修正用接続電極と導通させたデータ信号線の一部が保持容量配線を跨ぐ」とは、配線構造又は修正用接続電極と導通させたデータ信号線の一部と保持容量配線とが重畳する構造を有することを意味する。
【００４０】
上記アクティブマトリクス基板の画素欠陥修正方法は、画素欠陥が生じる画素電極と薄膜トランジスタを介して接続されたデータ信号線の一部を分離する工程を含むものであることが好ましい。このように画素欠陥が生じる画素電極と薄膜トランジスタを介して接続されたデータ信号線（自ソース信号線）の一部を分離し、データ信号線の一部にデータ信号が入力されないようにすることで、自ソース信号線と画素電極との間に発生する寄生容量（Ｃｓｄ自）を変動させ、これにより、迂回経路として使用するために一部を分離させた次段（次列）のデータ信号線（他ソース信号線）と画素電極との間で発生した寄生容量（Ｃｓｄ他）の変動分を相殺（キャンセル）することができる。したがって、画素電極へ印加される電圧の変動ΔＶｄ〔ドット反転駆動では、ΔＶｄは（Ｃｓｄ自）−（Ｃｓｄ他）の変動の影響を受ける〕を抑えることができる。なお、画素欠陥が生じる画素電極と薄膜トランジスタを介して接続されたデータ信号線の一部とを分離する方法としては特に限定されないが、レーザ照射が好ましい。
【００４１】
上記アクティブマトリクス基板の画素欠陥修正方法は、保持容量配線の延伸部の一部又は全部を分離して配線構造又は修正用接続電極とすることが好ましい。これにより、アクティブマトリクス基板に配線構造又は修正用接続電極を追加して形成する必要がないので、配線構造又は修正用接続電極による開口率の低下を防止することができる。また、画素欠陥が生じていない正常画素においては、本来通り、保持容量配線の延伸部を保持容量素子の一部として、又は、フリンジフィールド効果の向上に活用することができる。
【００４２】
上記アクティブマトリクス基板の画素欠陥修正方法は、配線構造又は修正用接続電極と電極スリットとが重畳する領域の面積が最小となるように保持容量配線の延伸部の一部又は全部を分離することが好ましい。このように、保持容量配線（の延伸部）から分離される配線構造又は修正用接続電極を、電極スリットに重畳する領域において最小の面積となるように分離し、電極スリットに重畳する保持容量配線の延伸部の減少面積を最小限にすることで、電極スリットによるフリンジフィールド効果の低下を最小限に抑えることができる。
【００４３】
本発明はまた、上記アクティブマトリクス基板の画素欠陥修正方法により画素欠陥を修正する工程を含むアクティブマトリクス基板の製造方法でもある。本発明のアクティブマトリクス基板の製造方法によれば、画素欠陥を充分に抑制することができるアクティブマトリクス基板を製造することが可能となる。
本発明は更に、上記アクティブマトリクス基板の画素欠陥修正方法によりアクティブマトリクス基板を製造する工程を含む液晶表示装置の製造方法でもある。本発明の液晶表示装置の製造方法によれば、画素欠陥が充分に抑制され、高い表示品位を有する液晶表示装置を製造することができ、高い歩留りで製造することが可能となる。
【発明の効果】
【００４４】
本発明のアクティブマトリクス基板によれば、例えば、アクティブマトリクス基板の製造工程において、異物や膜残り等により発生した画素欠陥に対し、上記配線構造又は修正用接続電極を用いて、画素欠陥が発生した画素の画素電極と隣接する画素の画素電極とを電気的に導通させる迂回経路をレーザ照射等により形成し、隣接画素と略同電位の電圧を印加することで、画素欠陥が発生した画素を擬似的に駆動させることが可能となる。ここで、データ信号線が少なくとも部分的に複線化されていることにより、迂回経路の形成にデータ信号線の一部を使用することができ、開口率の低下を防止することができる。このような本発明のアクティブマトリクス基板は、液晶表示装置のパネル用基板に用いられる場合には、液晶表示装置の歩留り向上に貢献することができ、特に点欠陥の発生を抑制することが必要となる大型液晶ＴＶ用パネルの構成部材として好適に用いることができる。
【発明を実施するための最良の形態】
【００４５】
以下に実施形態を掲げ、図面を参照して本発明を更に詳細に説明するが、本発明はこれらの実施形態のみに限定されるものではない。
【００４６】
〔実施形態１〕
本発明の実施の一形態である実施形態１について、図１〜３に基づいて以下に説明する。図１は、実施形態１のアクティブマトリクス基板の一画素の構成を示す平面模式図である。
図１に示すように、実施形態１のアクティブマトリクス基板には、複数の画素電極２１がマトリクス状に設けられており、これらの画素電極２１の周囲を通り、互いに交差するように、走査信号を供給するための各走査信号線２２、２２’と、データ信号を供給するための各データ信号線２３、２３’とが設けられている。なお、データ信号線２３’は、データ信号線２３の次段（次列）に形成されたものであり、これらデータ信号線２３、２３’は、部分的に複線化されている。これらの走査信号線２２、２２’とデータ信号線２３、２３’との交差部分に、画素電極２１に接続されるスイッチング素子としてのＴＦＴ２４が設けられている。このＴＦＴ２４のゲート電極には走査信号線２２、２２’が接続され、ゲート電極に入力される走査信号によってＴＦＴ２４が駆動制御される。またＴＦＴ２４のソース電極にはデータ信号線２３、２３’が接続され、ＴＦＴ２４のソース電極にデータ信号が入力される。更にＴＦＴ２４のドレイン電極には、ドレイン引出配線２５が接続され、ドレイン引出配線２５はコンタクトホール２６を介して画素電極２１と接続されている。また、データ信号線２３が接続された画素内には、ドレイン引出配線２５と部分的に複線化された（隣接の、次段の）データ信号線２３’とに一部が重畳するように、修正用接続電極２８が形成されている。このように、本実施形態において、修正用接続電極２８は、データ信号線２３の複線化部分との重畳部、及び、薄膜トランジスタと画素電極間の回路部（ドレイン引出配線２５）との重畳部を有している。
【００４７】
図２は、図１に示すアクティブマトリクス基板を線分Ｂ−Ｂ’にて切断した断面を示す断面模式図である。
図２に示すように、本実施形態では、ガラス、プラスチック等の透明絶縁性基板３１上に、走査信号線２２に接続されたゲート電極３２が設けられている。走査信号線２２、ゲート電極３２は、チタン、クロム、アルミニウム、モリブデン、タンタル、タングステン、銅等の金属膜、それらの合金膜、又は、それらの積層膜を１０００〜３０００Åの膜厚でスパッタリング法等の方法にて成膜し、これをフォトエッチング法等にて必要な形状にパターン形成することで形成される。また、走査信号線２２、ゲート電極３２の形成と同一工程にて修正用接続電極２８が形成される。このように同一工程にて形成することで、製造工程の短縮及び製造コストの低減が可能になる。修正用接続電極２８は、後工程にて上層に形成されるドレイン引出配線２５及びデータ信号線２３’が重畳するように形成しておく。
【００４８】
更に、本実施形態では、走査信号線２２、ゲート電極３２及び修正用接続電極２８の上を覆ってゲート絶縁膜３３が設けられている。ゲート絶縁膜３３は、窒化シリコンや酸化シリコン等の絶縁膜により形成される。その上にはゲート電極３２と重畳するように、アモルファスシリコンやポリシリコン等からなる高抵抗半導体層３４が設けられ、更にオーミックコンタクト層としてソース電極３６ａ及びドレイン電極３６ｂとなる、リン等の不純物をドープしたｎ＋アモルファスシリコン等からなる低抵抗半導体層が設けられる。これら窒化シリコンや酸化シリコン等のゲート絶縁膜３３、アモルファスシリコン等の高抵抗半導体層３４、ｎ＋アモルファスシリコン等の低抵抗半導体層は、それぞれプラズマＣＶＤ（化学的気相成長）法等により成膜され、フォトエッチング法等によりパターン形成される。膜厚は、例えば、ゲート絶縁膜３３として窒化シリコン膜は４０００Å、高抵抗半導体層３４としてアモルファスシリコン膜は１５００Å、低抵抗半導体層としてｎ＋アモルファスシリコン膜は５００Å程度である。
【００４９】
本実施形態では、ソース電極３６ａと接続するように、データ信号線２３、２３’が形成されており、ドレイン電極３６ｂと接続するように、ドレイン引出配線２５が設けられ、ドレイン引出配線２５は、層間絶縁膜３８を貫通するコンタクトホール２６ａ（図２では図示せず）を介して画素電極２１と接続されている。データ信号線２３、２３’及びドレイン引出配線２５は、同一工程により形成される。データ信号線２３、２３’及びドレイン引出配線２５は、チタン、クロム、アルミニウム、モリブデン、タンタル、タングステン、銅等の金属膜、それらの合金膜、又は、それらの積層膜を１０００〜３０００Åの膜厚でスパッタリング法等の方法にて形成し、フォトエッチング法等にて必要な形状にパターン形成することで形成される。ＴＦＴ２４は、ｎ＋アモルファスシリコン膜等の高抵抗半導体層３４、アモルファスシリコン膜等の低抵抗半導体層に対して、データ信号線２３、２３’及びドレイン引出配線２５のパターンをマスクにし、ドライエッチングにてチャネルエッチングを行うことで形成する。
【００５０】
本実施形態では、層間絶縁膜３８として、感光性アクリル樹脂等の樹脂膜や、窒化シリコン、酸化シリコン等の無機絶縁膜、又は、それらの積層膜等が設けられる。積層膜としては、例えば、プラズマＣＶＤ法等により成膜した２０００Åの膜厚の窒化シリコン膜又は酸化シリコン膜（ＴＦＴ２４に対する保護膜）と、この上にダイコート（塗布）法、スリットコート法、スピンコート法等により形成した３００００Åの膜厚の感光性のアクリル樹脂膜又はポリイミド樹脂膜等の有機絶縁膜（平坦化膜）との積層膜等を用いることができる。
本実施形態では、コンタクトホール２６（図２では、図示せず）は、ＴＦＴ２４、走査信号線２２、２２’、データ信号線２３、２３’、ドレイン引出配線２５の上部を覆うように形成された層間絶縁膜３８を貫いて形成されている。コンタクトホール２６は、例えば、感光性アクリル樹脂をフォトリソグラフィ法（露光及び現像）によりパターニングし、パターニングされた感光性アクリル樹脂をマスクにして、ドライエッチング法により、窒化シリコン膜等の層間絶縁膜３８をエッチングすることで形成する。
【００５１】
本実施形態では、画素電極２１は、層間絶縁膜３８の上層に形成され、例えば、ＩＴＯ、ＩＺＯ、酸化亜鉛、酸化スズ等の透明性を有する導電膜を、スパッタリング法等により１０００〜２０００Å程度の膜厚で成膜し、これをフォトエッチング法等にて必要な形状にパターン形成することで形成される。
以上の構成要素により、本実施形態のアクティブマトリクス基板が構成される。
【００５２】
本実施形態では、修正用接続電極２８は、図３に示すレーザ照射箇所９６ａにＹＡＧレーザ等を照射することにより、ドレイン引出配線２５と（次段の）データ信号線２３’とをそれぞれ導通させることが可能となっている。なお、図３は、図２において画素欠陥を修正した後の断面状態を示す断面概略図である。
従って、本実施形態のアクティブマトリクス基板では、ＴＦＴ２４に膜残り欠陥９９が発生し、ソース電極とドレイン電極とに短絡が生じた際には、その画素は、画素電極２１に正常な電圧が印加されず、画素欠陥が生じるが、このような場合に、本発明により付加した構成である修正用接続電極２８と部分的に複線化された（次段の）データ信号線２３’とを利用し、以下に示す画素欠陥修正方法により、画素欠陥を修正することが可能である。
【００５３】
（１）まず、画素電極２１からＴＦＴ２４を電気的に分離するために、ドレイン引出配線２５のレーザ照射箇所９７ａに、基板の表面又は裏面からレーザを照射することで、ドレイン引出配線２５を破壊分離する。使用するレーザ波長としては、例えば、ＹＡＧレーザの第４高調波（波長２６６ｎｍ）が挙げられる。
（２）次に、（次段の）データ信号線２３’の一部に対して、データ信号が印加されないように、（次段の）データ信号線２３’の一部をデータ信号線２３’本体から分離する。そのために、（次段の）データ信号線２３’のレーザ照射箇所９７ｂに、レーザを照射することで、（次段の）データ信号線２３’を破壊分離する。使用するレーザ波長としては、例えば、ＹＡＧレーザの第４高調波（波長２６６ｎｍ）が挙げられる。
（３）次に、画素欠陥の発生していない、隣接の正常画素内のレーザ照射箇所９６ｂにレーザを照射し、ゲート絶縁膜３３を溶融させて、修正用接続電極２８’と隣接の正常画素内のドレイン引出配線２５、及び、修正用接続電極２８’と（次段の）データ信号線２３’とをそれぞれ導通させる。使用するレーザ波長としては、例えば、ＹＡＧレーザの第２高調波（波長５３２ｎｍ）が挙げられる。
（４）更に、画素欠陥の発生した画素内のレーザ照射箇所９６ａにレーザを照射し、ゲート絶縁膜３３を溶融させて、修正用接続電極２８と画素欠陥の発生した画素内のドレイン引出配線２５、及び、修正用接続電極２８と（次段の）データ信号線２３’とをそれぞれ導通させる。使用するレーザ波長としては、例えば、ＹＡＧレーザの第２高調波（波長５３２ｎｍ）が挙げられる。
【００５４】
上記（１）〜（４）のように各箇所にレーザ照射を行うことで、画素欠陥の生じた画素の画素電極に、修正用接続電極２８、２８’及び（次段の）データ信号線２３’の一部を使用した新たな迂回経路９５により、隣接した正常画素の画素電極と同電位の電圧を印加して、正常に近い画素駆動をさせることができ、画素欠陥を修正することができる。
【００５５】
なお、本実施形態では、図１に示すように、修正用接続電極２８、２８’のパターン形状が四角形（四辺形）となっているが、修正用接続電極２８、２８’のパターン形状としては、これに限定されず、三角形、半円形、台形等であってもよい。すなわち、修正用接続電極２８、２８’の一部が、ゲート絶縁膜３３を介して、ドレイン引出配線２５及び（次段の）データ信号線２３’のパターンに重なるように設けられると共に、少なくともレーザ照射用の領域が確保されるように構成されていることが好ましい。
本実施形態では、図１に示すように、データ信号線２３、２３’は複線化され、部分的に複線が連結された配線パターンになっているが、データ信号線の配線パターンとしては、これに限定されず、図４−１に変形例を示すように、迂回経路９５を構成する領域以外では単線であってもよく、また、連結部の配置場所も特に限定されるものではない。なお、図４−１に示すアクティブマトリクス基板の回路構成を図４−２に示す。図４−２に示すように、図４−１に示す構成のアクティブマトリクス基板では、互いに修正に用いることができる一組の絵素１１が、繰り返しの単位となっている。
本実施形態では、図２に示すように、修正用接続電極２８は、走査信号線２２及びゲート電極３２と同一の階層（同一レイヤ）に設けられているが、別階層（別レイヤ）に設けられてもよく、例えば、図５に変形例を示すように、層間絶縁膜３８が保護膜３８ａと平坦化膜３８ｂとの積層膜からなる場合には、保護膜３８ａと平坦化膜３８ｂとの間に設けられてもよい。この場合、修正用接続電極２８は、図６に示すレーザ照射箇所９６ａにＹＡＧレーザ等を照射することにより、ドレイン引出配線２５と（次段の）データ信号線２３’とをそれぞれ導通させることが可能となっている。なお、図６は、図５において画素欠陥を修正した後の断面状態を示す断面概略図である。
【００５６】
本実施形態では、図１に示すように、迂回経路９５として、画素欠陥の生じた画素から見て上に位置する（正常）画素と同電位になるように画素欠陥を修正したが、画素欠陥の修正パターンとしては、これに限定されず、画素欠陥の生じた画素から見て下に位置する（正常）画素と同電位になるように画素欠陥を修正してもよい。
本実施形態では、（１）〜（４）の順番でレーザ照射箇所にレーザを照射して画素欠陥の修正を行っているが、画素欠陥の修正方法としては、この順番に限定されず、任意の順番でレーザ照射を行うことができる。
本実施形態では、アクティブマトリクス基板の製造工程が完了後、つまり画素電極２１形成後に、画素欠陥の修正を行っているが、画素欠陥の修正タイミイグとしては、これに限定されず、製造工程の途中で画素欠陥の修正を行ってもよい。本実施形態では、データ信号線２３、２３’及びドレイン引出配線２５の形成後、チャネルエッチング後においても修正可能である。
【００５７】
〔実施形態２〕
本発明の実施の一形態である実施形態２について、図７に基づいて以下に説明する。図７は、実施形態２のアクティブマトリクス基板の一画素の構成を示す平面模式図である。
図７に示すように、実施形態２のアクティブマトリクス基板には、複数の画素電極２１がマトリクス状に設けられており、これらの画素電極２１の周囲を通り、互いに交差するように、走査信号を供給するための各走査信号線２２、２２’と、データ信号を供給するための各データ信号線２３、２３’とが設けられている。なお、データ信号線２３’は、データ信号線２３の次段（次列）に形成されたものであり、これらデータ信号線２３、２３’は部分的に複線化されている。これらの走査信号線２２、２２’とデータ信号線２３、２３’の交差部分に、画素電極２１に接続されるスイッチング素子としてのＴＦＴ２４が設けられている。このＴＦＴ２４のゲート電極には走査信号線２２、２２’が接続され、ゲート電極に入力される走査信号によってＴＦＴ２４が駆動制御される。またＴＦＴ２４のソース電極にはデータ信号線２３、２３’が接続され、ＴＦＴ２４のソース電極にデータ信号が入力される。更にＴＦＴ２４のドレイン電極には、ドレイン引出配線２５が接続され、ドレイン引出配線２５には、保持容量素子の一方の電極（保持容量上電極）２５ａ及びコンタクトホール２６を介して画素電極２１が接続されている。保持容量配線２７は、この保持容量素子の他方の電極（保持容量下電極）として機能する。また、データ信号線２３が接続された画素内には、ドレイン引出配線２５と部分的に複線化された（隣接の、次段の）データ信号線２３’とに一部が重畳するように、２個の修正用接続電極２８、２８’’が形成されている。
なお、本実施形態のアクティブマトリクス基板の断面を構成する部材については、〔実施形態１〕で行った説明と重複することから、説明の便宜上、省略することとする。
【００５８】
本実施形態のアクティブマトリクス基板では、ある画素内のドレイン引出配線２５に断線欠陥（箇所）９８が発生し、ドレイン電極と画素電極２１との間の導通が遮断された場合には、その画素は、画素電極２１に正常な電圧が印加されず、画素欠陥が生じるが、このような場合に、本発明により付加した構成である修正用接続電極２８、２８’’と部分的に複線化された（次段の）データ信号線２３’とを利用し、以下に示す画素欠陥修正方法により、画素欠陥を修正することが可能である。
【００５９】
（１）まず、（次段の）データ信号線２３’の一部に対して、データ信号が印加されないように、（次段の）データ信号線２３’の一部をデータ信号線２３’本体から分離する。そのために、（次段の）データ信号線２３’のレーザ照射箇所９７ｂに、レーザを照射することで、（次段の）データ信号線２３’を破壊分離する。使用するレーザ波長としては、例えば、ＹＡＧレーザの第４高調波（波長２６６ｎｍ）が挙げられる。
（２）次に、画素欠陥の発生した画素内の修正用接続電極２８、２８’’のレーザ照射箇所９６ａにレーザを照射し、ゲート絶縁膜３３を溶融させて、修正用接続電極２８とドレイン引出配線２５、修正用接続電極２８と（次段の）データ信号線２３’、修正用接続電極２８’’とドレイン引出配線２５、及び、修正用接続電極２８’’と（次段の）データ信号線２３’とをそれぞれ導通させる。使用するレーザ波長としては、例えば、ＹＡＧレーザの第２高調波（波長５３２ｎｍ）が挙げられる。
【００６０】
上記（１）、（２）のように各箇所にレーザ照射を行うことで、画素欠陥の生じた画素の画素電極に、修正用接続電極及び（次段の）データ信号線２３’の一部を使用した新たな迂回経路９５’により、画素内のＴＦＴ２４から正常な電圧を印加して、正常に近い画素駆動をさせることができ、画素欠陥を修正することができる。
【００６１】
なお、本実施形態では、図７に示すように、修正用接続電極２８、２８’’のパターン形状が四角形（四辺形）となっているが、修正用接続電極２８、２８’’のパターン形状としては、これに限定されず、三角形、半円形、台形等であってもよい。すなわち、修正用接続電極２８、２８’’の一部が、ゲート絶縁膜３３を介して、ドレイン引出配線２５及び（次段の）データ信号線２３’のパターンに重なるように設けられると共に、少なくともレーザ照射用の領域が確保されるように構成されていることが好ましい。
本実施形態では、図７に示すように、データ信号線２３、２３’は複線化され、部分的に複線が連結された配線パターンになっているが、データ信号線の配線パターンとしては、これに限定されず、図８に変形例を示すように、迂回経路９５を構成する領域以外では単線であってもよく、また、連結部の配置場所も特に限定されるものではない。
また、本実施形態では、（１）、（２）の順番でレーザ照射箇所にレーザを照射して画素欠陥の修正を行っているが、画素欠陥の修正方法としては、この順番に限定されず、任意の順番でレーザ照射を行うことができる。
【００６２】
〔実施形態３〕
本発明の実施の一形態である実施形態３について、図９に基づいて以下に説明する。図９は、実施形態３のアクティブマトリクス基板の一画素の構成を示す平面模式図である。
図９に示すように、実施形態３のアクティブマトリクス基板には、複数の画素電極２１がマトリクス状に設けられており、これらの画素電極２１の周囲を通り、互いに交差するように、走査信号を供給するための各走査信号線２２、２２’と、データ信号を供給するための各データ信号線２３、２３’とが設けられている。なお、データ信号線２３’は、データ信号線２３の次段（次列）に形成されたものであり、これらデータ信号線２３、２３’は部分的に複線化されている。これらの走査信号線２２、２２’とデータ信号線２３、２３’との交差部分に、画素電極２１に接続されるスイッチング素子としてのＴＦＴ２４が設けられている。このＴＦＴ２４のゲート電極には走査信号線２２、２２’が接続され、ゲート電極に入力される走査信号によってＴＦＴ２４が駆動制御される。またＴＦＴ２４のソース電極にはデータ信号線２３、２３’が接続され、ＴＦＴ２４のソース電極にデータ信号が入力される。更にＴＦＴ２４のドレイン電極には、ドレイン引出配線２５が接続され、ドレイン引出配線２５には、保持容量素子の一方の電極（保持容量上電極）２５ａ及びコンタクトホール２６を介して画素電極２１が接続されている。保持容量上電極２５ａには、保持容量上電極の延伸部２５ｂが接続されている。保持容量配線２７は、この保持容量素子の他方の電極（保持容量下電極）として機能する。保持容量配線２７を延伸して形成された修正用接続電極２８ａが、保持容量上電極の延伸部２５ｂの一部と、データ信号線の延伸部２３ａとに重畳するように形成されている。また、データ信号線２３が接続された画素内には、ドレイン引出配線２５と部分的に複線化された（隣接の、次段の）データ信号線２３’とに一部が重畳するように、修正用接続電極２８が形成されている。
なお、本実施形態のアクティブマトリクス基板の断面を構成する部材については、〔実施形態１〕で行った説明と重複することから、説明の便宜上、省略することとする。
【００６３】
本実施形態のアクティブマトリクス基板では、ある画素内において、膜残り欠陥（箇所）９９が発生し、ドレイン引出配線２５とデータ信号線２３との間に短絡が生じた場合には、その画素は、画素電極２１に正常な電圧が印加されず、画素欠陥が生じるが、このような場合に、以下に示す画素欠陥修正方法により、画素欠陥を修正することが可能である。
【００６４】
（１）まず、膜残り欠陥９９の発生箇所から画素電極２１を電気的に分離するために、ドレイン引出配線２５のレーザ照射箇所９７ａに、基板の表面又は裏面からレーザを照射することで、ドレイン引出配線２５を破壊分離する。使用するレーザ波長としては、例えば、ＹＡＧレーザの第４高調波（波長２６６ｎｍ）が挙げられる。
（２）次に、（次段の）データ信号線２３’の一部に対して、データ信号が印加されないように、（次段の）データ信号線２３’の一部をデータ信号線２３’本体から分離する。そのために、（次段の）データ信号線２３’のレーザ照射箇所９７ｂに、レーザを照射することで、（次段の）データ信号線２３’を破壊分離する。使用するレーザ波長としては、例えば、ＹＡＧレーザの第４高調波（波長２６６ｎｍ）が挙げられる。
（３）次に、画素欠陥の発生していない、隣接の正常画素内のレーザ照射箇所９６ｂにレーザを照射し、ゲート絶縁膜３３を溶融させて、修正用接続電極２８’と隣接の正常画素内のドレイン引出配線２５、及び、修正用接続電極２８’と（次段の）データ信号線２３’とをそれぞれ導通させる。使用するレーザ波長としては、例えば、ＹＡＧレーザの第２高調波（波長５３２ｎｍ）が挙げられる。
（４）更に、画素欠陥の発生した画素内のレーザ照射箇所９６ａにレーザを照射し、ゲート絶縁膜３３を溶融させて、修正用接続電極２８ａと保持容量上電極の延伸部２５ｂ、及び、修正用接続電極２８ａと（次段の）データ信号線の延伸部２３ａとをそれぞれ導通させる。使用するレーザ波長としては、例えば、ＹＡＧレーザの第２高調波（波長５３２ｎｍ）が挙げられる。
（５）最後に、レーザ照射箇所９７ｃにレーザを照射し、修正用接続電極２８ａを保持容量配線２７から分離させる。使用するレーザ波長としては、例えば、ＹＡＧレーザの第４高調波（波長２６６ｎｍ）が挙げられる。
【００６５】
上記（１）〜（５）のように各箇所にレーザ照射を行うことで、画素欠陥の生じた画素の画素電極に、修正用接続電極２８’、２８ａ及び（次段の）データ信号線２３’の一部、データ信号線の延伸部２３ａ、保持容量上電極の延伸部２５ｂを使用した新たな迂回経路９５により、隣接した正常画素の画素電極２１と同電位の電圧を印加して、正常に近い画素駆動をさせることができ、画素欠陥を修正することができる。
【００６６】
なお、本実施形態では、図９に示すように、修正用接続電極２８’のパターン形状が四角形（四辺形）となっているが、修正用接続電極２８’のパターン形状としては、これに限定されず、三角形、半円形、台形等であってもよい。すなわち、修正用接続電極２８’の一部が、ゲート絶縁膜３３を介して、ドレイン引出配線２５及び（次段の）データ信号線２３’のパターンに重なるように設けられると共に、少なくともレーザ照射用の領域が確保されるように構成されていることが好ましい。
また、隣接（次段）のデータ信号線の延伸部２３ａ、保持容量上電極の延伸部２５ｂ、及び、保持容量配線より延伸された修正用接続電極２８ａのパターン形状についても、図９に示すパターン形状に限定されるものではない。
本実施形態では、（１）〜（５）の順番でレーザ照射箇所にレーザを照射して画素欠陥の修正を行っているが、画素欠陥の修正方法としては、これに限定されず、任意の順番でレーザ照射を行うことができる。
【００６７】
また、本実施形態のアクティブマトリクス基板では、ある画素内において、断線欠陥（箇所）９８が発生し、ドレイン引出配線２５に断線が生じた場合には、その画素は、画素電極２１に正常な電圧が印加されず、画素欠陥が生じるが、このような場合に、以下に示す画素欠陥修正方法により、画素欠陥を修正することが可能である。
【００６８】
（１）まず、（次段）データ信号線２３’の一部に対して、データ信号が印加されないように、（次段の）データ信号線２３’の一部をデータ信号線２３’本体から分離する。そのために、（次段の）データ信号線２３’のレーザ照射箇所９７ｂ’に、レーザを照射することで、（次段の）データ信号線２３’を破壊分離する。使用するレーザ波長としては、例えば、ＹＡＧレーザの第４高調波（波長２６６ｎｍ）が挙げられる。
（２）次に、画素欠陥の発生した画素のレーザ照射箇所９６’にレーザを照射し、ゲート絶縁膜３３を溶融させて、修正用接続電極２８とドレイン引出配線２５、修正用接続電極２８と（次段の）データ信号線２３’とをそれぞれ導通させる。使用するレーザ波長としては、例えば、ＹＡＧレーザの第２高調波（波長５３２ｎｍ）が挙げられる。
（３）更に、画素欠陥の発生した画素内のレーザ照射箇所９６ａにレーザを照射し、ゲート絶縁膜３３を溶融させて、修正用接続電極２８ａと保持容量上電極の延伸部２５ｂ、及び、修正用接続電極２８ａと（次段の）データ信号線の延伸部２３ａとをそれぞれ導通させる。使用するレーザ波長としては、例えば、ＹＡＧレーザの第２高調波（波長５３２ｎｍ）が挙げられる。
（４）最後に、レーザ照射箇所９７ｃにレーザを照射し、修正用接続電極２８ａを保持容量配線から分離させる。使用するレーザ波長としては、例えば、ＹＡＧレーザの第４高調波（波長２６６ｎｍ）が挙げられる。
【００６９】
上記（１）〜（４）のように各箇所にレーザ照射を行うことで、画素欠陥の生じた画素の画素電極に、修正用接続電極２８、修正用接続電極２８ａ、（次段の）データ信号線２３’の一部、データ信号線の延伸部２３ａ及び保持容量上電極の延伸部２５ｂを使用した新たな迂回経路９５’により、正常画素の画素電極２１と同様にＴＦＴからの電圧を印加して、正常に近い画素駆動をさせることができ、画素欠陥を修正することができる。
【００７０】
〔実施形態４〕
本発明の実施の一形態である実施形態４について図１０に基づいて以下に説明する。図１０は、実施形態４のアクティブマトリクス基板の一画素の構成を示す平面模式図である。
図１０に示すように、実施形態４のアクティブマトリクス基板は、画素が複数の副画素に分割され、副画素電極２１ａ、２１ｂが個別のＴＦＴ２４にてそれぞれ個別に駆動制御される構成となっており、いわゆるマルチ画素構造となっている。アクティブマトリクス基板には、複数の副画素電極２１ａ、２１ｂがマトリクス状に設けられており、これらの副画素電極２１ａ、２１ｂの周囲を通り、互いに交差するように、走査信号を供給するための各走査信号線２２と、データ信号を供給するための各データ信号線２３、２３’とが設けられている。なお、データ信号線２３’は、データ信号線２３の次段（次列）に形成されたものであり、これらデータ信号線２３、２３’は部分的に複線化されている。これらの走査信号線２２とデータ信号線２３、２３’との交差部分に、副画素電極２１ａ、２１ｂに接続されるスイッチング素子としてのＴＦＴ２４が設けられている。このＴＦＴ２４は、ＴＦＴ ｏｎ ＧＡＴＥ（ＴＦＴオンゲート）構造となっており、走査信号線２２はゲート電極を兼ねており、走査信号線２２に入力される走査信号によってＴＦＴ２４が駆動制御される。またＴＦＴ２４のソース電極にはデータ信号線２３、２３’が接続され、ＴＦＴ２４のソース電極にデータ信号が入力される。更にＴＦＴ２４のドレイン電極には、ドレイン引出配線２５が接続され、ドレイン引出配線２５には、保持容量素子の一方の電極（保持容量上電極）２５ａと、コンタクトホール２６を介して、それぞれの副画素電極２１ａ、２１ｂとが接続されている。保持容量配線２７は、この保持容量素子の他方の電極（保持容量下電極）として機能する。また、データ信号線２３が接続された画素内には、ドレイン引出配線２５と部分的に複線化された（次段ではなく、自画素にＴＦＴ２４を介して接続された）データ信号線２３とに一部が重畳するように、修正用接続電極２８が形成されている。
なお、本実施形態のアクティブマトリクス基板の断面を構成する部材については、〔実施形態１〕で行った説明と重複することから、説明の便宜上、省略することとする。
【００７１】
本実施形態のアクティブマトリクス基板では、ある副画素内において、ＴＦＴ２４に膜残り欠陥（箇所）９９が発生し、ドレイン引出配線２５とデータ信号線２３との間に短絡が生じた場合には、その副画素は、副画素電極に正常な電圧が印加されず、（副）画素欠陥が生じるが、このような場合に、以下に示す画素欠陥修正方法により、（副）画素欠陥を修正することが可能である。
【００７２】
（１）まず、ＴＦＴ２４から副画素電極２１ｂを電気的に分離するために、ドレイン引出配線２５のレーザ照射箇所９７ａに、基板の表面又は裏面からレーザを照射することで、ドレイン引出配線２５を破壊分離する。使用するレーザ波長としては、例えば、ＹＡＧレーザの第４高調波（波長２６６ｎｍ）が挙げられる。
（２）次に、データ信号線２３の一部に対して、データ信号が印加されないように、データ信号線２３の一部をデータ信号線２３本体から分離する。そのために、データ信号線２３のレーザ照射箇所９７ｂに、レーザを照射することで、データ信号線２３を破壊分離する。使用するレーザ波長としては、例えば、ＹＡＧレーザの第４高調波（波長２６６ｎｍ）が挙げられる。
（３）次に、（副）画素欠陥の発生していない、隣接の正常（副）画素内のレーザ照射箇所９６ｂにレーザを照射し、ゲート絶縁膜３３を溶融させて、修正用接続電極２８’とドレイン引出配線２５、及び、修正用接続電極２８’とデータ信号線２３とをそれぞれ導通させる。使用するレーザ波長としては、例えば、ＹＡＧレーザの第２高調波（波長５３２ｎｍ）が挙げられる。
（４）更に、（副）画素欠陥の発生した副画素内のレーザ照射箇所９６ａにレーザを照射し、ゲート絶縁膜３３を溶融させて、修正用接続電極２８とデータ信号線２３、及び、修正用接続電極２８とドレイン引出配線２５とを導通させる。使用するレーザ波長としては、例えば、ＹＡＧレーザの第２高調波（波長５３２ｎｍ）が挙げられる。
【００７３】
上記（１）〜（４）のように各箇所にレーザ照射を行うことで、（副）画素欠陥の生じた画素の副画素電極２１ｂに、修正用接続電極２８’、２８及びデータ信号線２３の一部を使用した新たな迂回経路９５により、隣接した正常（副）画素の副画素電極２１ａと同電位の電圧を印加して、正常に近い画素駆動をさせることができ、（副）画素欠陥を修正することができる。
【００７４】
なお、本実施形態では、図１０に示すように、修正用接続電極２８、２８’のパターン形状が四角形（四辺形）となっているが、修正用接続電極２８、２８’のパターン形状としては、これに限定されず、三角形、半円形、台形等であってもよい。すなわち、修正用接続電極２８、２８’の一部が、ゲート絶縁膜３３を介して、ドレイン引出配線２５及びデータ信号線２３のパターンに重なるように設けられると共に、少なくともレーザ照射用の領域が確保されるように構成されていることが好ましい。
本実施形態では、図１０に示すように、データ信号線２３、２３’は複線化され、部分的に複線が連結された配線パターンになっているが、データ信号線の配線パターンとしては、これに限定されず、図１１に変形例を示すように、迂回経路９５を構成する領域以外では単線であってもよく、また、連結部の配置場所も特に限定されるものではない。
本実施形態では、（１）〜（４）の順番でレーザ照射箇所にレーザを照射して画素欠陥の修正を行っているが、画素欠陥の修正方法としては、この順番に限定されず、任意の順番でレーザ照射を行うことができる。
【００７５】
本実施形態では、修正用接続電極２８、２８’が部分的に複線化された（次段ではなく、自画素にＴＦＴを介して接続された）データ信号線２３と一部が重畳するように配設されているが、これに限定されるものではなく、（次段の）データ信号線２３’に一部が重畳するように配設されていてもよい。
本実施形態では、迂回経路９５は、保持容量配線２７を跨ぐ経路となっているが、迂回経路としては、これに限定されず、走査信号線２２を跨ぐ経路であってもよい。走査信号線２２を跨ぐ経路によっても、正常画素の隣接（副）画素と接続させ、画素欠陥を修正することが可能であるが、走査信号線２２を跨ぐことで、走査信号線２２と迂回経路９５との間の寄生容量Ｃｇｄが発生し、（副）画素に印加される電圧値に大きな変動が生じることとなるため、好ましくは、保持容量配線２７を跨ぐ迂回経路９５が用いられる。
【００７６】
〔実施形態５〕
本発明の実施の一形態である実施形態５について図１２に基づいて以下に説明する。図１２は、実施形態５のアクティブマトリクス基板の一画素の構成を示す平面模式図である。
図１２に示すように、実施形態５のアクティブマトリクス基板には、複数の画素電極２１がマトリクス状に設けられており、これらの画素電極２１の周囲を通り、互いに交差するように、走査信号を供給するための各走査信号線２２と、データ信号を供給するための各データ信号線２３、２３’とが設けられている。なお、データ信号線２３’は、データ信号線２３の次段（次列）に形成されたものであり、これらデータ信号線２３、２３’は部分的に複線化されている。これらの走査信号線２２とデータ信号線２３、２３’との交差部分に、画素電極２１に接続されるスイッチング素子としてのＴＦＴ２４が設けられている。このＴＦＴ２４のゲート電極には走査信号線２２が接続され、ゲート電極に入力される走査信号によってＴＦＴ２４が駆動制御される。またＴＦＴ２４のソース電極にはデータ信号線２３、２３’が接続され、ＴＦＴ２４のソース電極にデータ信号が入力される。更にＴＦＴ２４のドレイン電極には、ドレイン引出配線２５が接続され、ドレイン引出配線２５には、保持容量素子の一方の電極（保持容量上電極）２５ａと、コンタクトホール２６を介して画素電極２１とが接続されている。保持容量上電極２５ａには、保持容量上電極の延伸部２５ｃが接続されている。保持容量配線２７は、この保持容量素子の他方の電極（保持容量下電極）として機能する。また、データ信号線２３が接続された画素内には、ドレイン引出配線２５と部分的に複線化された（隣接の、次段の）データ信号線２３’とに一部が重畳するように、修正用接続電極２８、２８’が形成されており、保持容量上電極の延伸部２５ｃと、部分的に複線化された（次段ではなく、自画素にＴＦＴを介して接続された）データ信号線２３とに一部が重畳するように、修正用接続電極２８’’が形成されている。
なお、本実施形態のアクティブマトリクス基板の断面を構成する部材については、〔実施形態１〕で行った説明と重複することから、説明の便宜上、省略することとする。
【００７７】
本実施形態のアクティブマトリクス基板では、ある画素内において、膜残り欠陥（箇所）９９が発生し、ドレイン引出配線２５とデータ信号線２３との間に短絡が生じた場合には、その画素は、画素電極２１に正常な電圧が印加されず、画素欠陥が生じるが、このような場合に、以下に示す画素欠陥修正方法により、画素欠陥を修正することが可能である。
【００７８】
（１）まず、膜残り欠陥９９の発生箇所から画素電極２１を電気的に分離するために、ドレイン引出配線２５のレーザ照射箇所９７ａに、基板の表面又は裏面からレーザを照射することで、ドレイン引出配線２５を破壊分離する。使用するレーザ波長としては、例えば、ＹＡＧレーザの第４高調波（波長２６６ｎｍ）が挙げられる。
（２）次に、（次段の）データ信号線２３’の一部に対して、データ信号が印加されないように、（次段の）データ信号線２３’の一部をデータ信号線２３’本体から分離する。そのために、（次段の）データ信号線２３’のレーザ照射箇所９７ｂに、レーザを照射することで、（次段の）データ信号線２３’を破壊分離する。使用するレーザ波長としては、例えば、ＹＡＧレーザの第４高調波（波長２６６ｎｍ）が挙げられる。
（３）次に、画素欠陥の発生していない、隣接の正常画素内のレーザ照射箇所９６ｂにレーザを照射し、ゲート絶縁膜３３を溶融させて、修正用接続電極２８’とドレイン引出配線２５、及び、修正用接続電極２８’と（次段の）データ信号線２３’とをそれぞれ導通させる。使用するレーザ波長としては、例えば、ＹＡＧレーザの第２高調波（波長５３２ｎｍ）が挙げられる。
【００７９】
（４）次に、画素欠陥の発生した画素内のレーザ照射箇所９６ａにレーザを照射し、ゲート絶縁膜３３を溶融させて、修正用接続電極２８とドレイン引出配線２５、及び、修正用接続電極２８と（次段の）データ信号線２３’とをそれぞれ導通させる。使用するレーザ波長としては、例えば、ＹＡＧレーザの第２高調波（波長５３２ｎｍ）が挙げられる。
（５）更に、（次段ではなく、自画素にＴＦＴ２４を介して接続された）データ信号線２３の一部に対して、データ信号が印加されないように、データ信号線２３の一部をデータ信号線２３本体から分離する。そのために、データ信号線２３のレーザ照射箇所９７ｄに、レーザを照射することで、データ信号線２３を破壊分離する。使用するレーザ波長としては、例えば、ＹＡＧレーザの第４高調波（波長２６６ｎｍ）が挙げられる。
（６）最後に、レーザ照射箇所９６ｃにレーザを照射し、ゲート絶縁膜３３を溶融させて、修正用接続電極２８’’と保持容量上電極の延伸部２５ｃ、及び、修正用接続電極２８’’とデータ信号線２３とをそれぞれ導通させる。使用するレーザ波長としては、例えば、ＹＡＧレーザの第２高調波（波長５３２ｎｍ）が挙げられる。
【００８０】
上記（１）〜（６）のように各箇所にレーザ照射を行うことで、画素欠陥の生じた画素の画素電極２１に、修正用接続電極２８、２８’、２８’’及びデータ信号線２３の一部、（次段の）データ信号線２３’の一部、保持容量上電極の延伸部２５ｃを使用した新たな迂回経路９５’により、隣接した正常画素の画素電極２１と同電位の電圧を印加して、正常に近い画素駆動をさせることができ、画素欠陥が修正することができる。
【００８１】
本実施形態では、画素欠陥修正時に（隣接の）データ信号線２３’の一部を破壊分離することで発生する、（隣接の）データ信号線２３’と画素電極２１との間の容量成分Ｃｓｄ２の変動分を、データ信号線２３の一部を破壊分離することで、対象画素を駆動するデータ信号線２３と画素電極２１との間の容量成分Ｃｓｄ１を変動させることで、バランスを取ることができる。
これについて、ドット反転駆動を例に、詳細に説明する。画素容量をＣｌｃ、保持容量素子の容量をＣｃｓ、走査信号線２２と画素電極２１間の寄生容量をＣｇｄ、データ信号線２３、２３’と画素間の寄生容量をＣｓｄとする。また、Ｃｐｉｘを、ＣｌｃとＣｃｓとＣｇｄとＣｓｄとの和（Ｃｐｉｘ＝Ｃｌｃ＋Ｃｃｓ＋Ｃｇｄ＋Ｃｓｄ）とする。更に、βを、β＝Ｃｓｄ／Ｃｐｉｘとする。
ドット反転駆動方式では、Ｃｓｄを（対象画素を駆動する）データ信号線２３による容量成分Ｃｓｄ１と、次段の画素を駆動する（次段の）データ信号線２３’による容量成分Ｃｓｄ２とに分けて考える。また、データ信号振幅をＶｓｐｐとする。更に、Δβを、Δβ＝（Ｃｓｄ１−Ｃｓｄ２）／Ｃｐｉｘとする。このとき、ソース電圧Ｖｓにて画素充電後の画素電位実効値Ｖｄは、近似式により、Ｖｄ≒Ｖｓ−Ｖｓｐｐ×Δβ／２で表すことができる。
従って、画素欠陥修正によりΔβ値が変動する場合、Ｖｄが変化するため、正常画素と異なる階調で表示されることとなり、画素欠陥が完全には修正されない場合がある。
本実施形態では、画素欠陥修正時に（隣接の）データ信号線２３’の一部を破壊分離することで発生する、（隣接の）データ信号線２３’と画素電極２１との間の容量成分Ｃｓｄ２の変動分を、データ信号線２３の一部を破壊分離することで、対象画素を駆動するデータ信号線２３と画素電極２１との間の容量成分Ｃｓｄ１を変動させることで、Δβ値の変動を抑えることができる。
【００８２】
なお、本実施形態では、図１２に示すように、修正用接続電極２８、２８’、２８’’のパターン形状が四角形（四辺形）となっているが、修正用接続電極２８、２８’、２８’’のパターン形状としては、これに限定されず、三角形、半円形、台形等であってもよい。すなわち、修正用接続電極２８、２８’の一部が、ゲート絶縁膜３３を介して、ドレイン引出配線２５及び（次段の）データ信号線２３’のパターンに重なるように設けられ、また、修正用接続電極２８’’の一部が、ゲート絶縁膜３３を介して、保持容量上電極の延伸部２５ｃ及びデータ信号線２３のパターンに重なるように設けられると共に、少なくともレーザ照射用の領域が確保されるように構成されていることが好ましい。
また、保持容量上電極の延伸部２５ｃのパターン形状についても、図１２に示すパターン形状に限定されるものではない。
更に、本実施形態では、（１）〜（６）の順番でレーザ照射箇所にレーザを照射して画素欠陥の修正を行っているが、画素欠陥の修正方法としては、この順番に限定されず、任意の順番でレーザ照射を行うことができる。
【００８３】
〔実施形態６〕
本発明の実施の一形態である実施形態６について、図１３〜１５に基づいて以下に説明する。図１３は、実施形態６のアクティブマトリクス基板の一画素の構成を平面模式図である。図１４及び図１５は、図１３に示すアクティブマトリクス基板を線分Ｃ−Ｃ’にて切断した断面の一例を示す断面模式図である。
図１３に示すように、本発明においては、修正用接続電極２８、２８’をアクティブマトリクス基板の画素電極スリット２９ａ又は対向基板の対向電極スリット２９ａに重畳するように配設することで、新たに開口率を低下させることなく、修正用接続電極２８、２８’を形成することができる。
アクティブマトリクス基板の画素電極スリット２９ａ及び対向基板の対向電極スリット２９ａは、大型液晶ＴＶ等に使用されるＭＶＡ方式の垂直配向型液晶表示装置において、基板上に形成される、液晶配向制御用の電極パターンである。
【００８４】
垂直配向型（アクティブマトリクス型）液晶表示装置は、互いに対向する１対のカラーフィルタ基板（対向基板）４０及びアクティブマトリクス基板３０よりなる。カラーフィルタ基板４０は、透明基板４１の上に着色層４３（４３ａ、４３ｂ、４３ｃ）、対向電極４４、配向膜（図示せず）を有する。また、必要に応じてオーバコート層４６を設けてもよい。
１対の基板、すなわちカラーフィルタ基板３０とアクティブマトリクス基板４０とは、互いの配向膜が向き合う状態で、プラスチックビーズ又はガラス繊維からなるスペーサ（図示せず）やセルギャップ保持用の突起状積層物（図示せず）によって一定の基板間隔（セルギャップ）に保たれ、シール材（図示せず）によって貼り合わされている。１対の基板の間には液晶（層）４５が充填されており、液晶注入口は封止材（図示せず）によって封止されている。
【００８５】
本実施形態では、図１３に示すように、修正用接続電極２８、２８’のパターン形状が四角形（四辺形）となっているが、修正用接続電極２８、２８’のパターン形状としては、これに限定されず、三角形、半円形、台形等であってもよい。すなわち、修正用接続電極２８、２８’の一部が、ゲート絶縁膜３３を介して、ドレイン引出配線２５及び（次段の）データ信号線２３’のパターンに重なるように設けられると共に、アクティブマトリクス基板の画素電極スリット２９ａ又は対向基板の対向電極スリット２９ａの領域内に収まるように形成されていることが好ましい。
本実施形態では、図１３に示すように、アクティブマトリクス基板の画素電極スリット２９ａ及び対向基板の対向電極スリット２９ａの形状が四角形（四辺形）となっているが、画素電極スリット２９ａ及び対向電極スリット２９ａのパターン形状としては、これに限定されず、所望の視野角や視角特性が得られるように形成されていることが好ましい。
【００８６】
〔実施形態７〕
本発明の実施の一形態である実施形態７について図１６〜１８に基づいて以下に説明する。図１６は、実施形態７のアクティブマトリクス基板の一画素の構成を示す平面模式図である。図１７及び図１８は、図１６に示すアクティブマトリクス基板を線分Ｄ−Ｄ’にて切断した断面の一例を示す断面模式図である。
図１６に示すように、本発明においては、修正用接続電極２８、２８’をアクティブマトリクス基板の配向制御用突起２９ｂ又は対向基板の配向制御用突起２９ｂに重畳するように配設することで、新たに開口率を低下させることなく、修正用接続電極２８、２８’を形成することができる。
アクティブマトリクス基板の配向制御用突起２９ｂ及び対向基板の配向制御用突起２９ｂは、大型液晶ＴＶ等に使用されるＭＶＡ方式の垂直配向型液晶表示装置において、基板上に形成される、液晶配向制御用の突起である。
【００８７】
本実施形態では、図１６に示すように、修正用接続電極２８、２８’のパターン形状が四角形（四辺形）となっているが、修正用接続電極２８、２８’のパターン形状としては、これに限定されず、三角形、半円形、台形等であってもよい。すなわち、修正用接続電極２８、２８’の一部が、ゲート絶縁膜３３を介して、ドレイン引出配線２５及び（次段の）データ信号線２３’のパターンに重なるように設けられると共に、アクティブマトリクス基板の配向制御用突起２９ｂ又は対向基板の配向制御用突起２９ｂに重畳するように配設されていることが好ましい。
本実施形態では、図１６に示すように、アクティブマトリクス基板の配向制御用突起２９ｂ及び対向基板の配向制御用突起２９ｂの形状が四角形（四辺形）となっているが、配向制御用突起２９ｂの形状としては、これに限定されず、所望の視野角や視角特性が得られるように形成されていることが好ましい。
【００８８】
〔実施形態８〕
本発明の実施の一形態である実施形態８について、図１９〜２１に基づいて以下に説明する。図１９は、実施形態８のアクティブマトリクス基板の一画素の構成を示す平面模式図である。図２０及び図２１は、図１９に示すアクティブマトリクス基板を線分Ｅ−Ｅ’にて切断した断面の一例を示す断面模式図である。
図１９に示すように、大型液晶ＴＶ等に使用されるＭＶＡ方式の垂直配向型液晶表示装置においては、配向制御用突起２９ｂと電極スリット２９ａとを併用する場合がある。本発明においては、修正用接続電極２８、２８’をアクティブマトリクス基板の配向制御用突起２９ｂ、画素電極スリット２９ａに、又は、対向基板の配向制御用突起２９ｂ、対向電極スリット２９ａに重畳するように配設することで、新たに開口率を低下させることなく、修正用接続電極２８、２８’を形成することができる。
【００８９】
本実施形態では、図１９に示すように、修正用接続電極２８、２８’のパターン形状が四角形（四辺形）となっているが、修正用接続電極２８、２８’のパターン形状としては、これに限定されず、三角形、半円形、台形等であってもよい。すなわち、修正用接続電極２８、２８’の一部が、ゲート絶縁膜３３を介して、ドレイン引出配線２５及び（次段の）データ信号線２３’のパターンに重なるように設けられると共に、配向制御用突起２９ｂ又は電極スリット２９ａに重畳するように配設されることが好ましい。
本実施形態では、図１９に示すように、配向制御用突起２９ｂ及び電極スリット２９ａの形状が四角形（四辺形）となっているが、配向制御用突起２９ｂ及び電極スリット２９ａの形状としては、これに限定されず、所望の視野角や視角特性が得られるように形成されていることが好ましい。
【００９０】
〔実施形態９〕
本発明の実施の一形態である実施形態９について、図２２に基づいて以下に説明する。図２２は、実施形態９のアクティブマトリクス基板の一画素の構成を示す平面模式図である。
図２２に示すように、本実施形態においては、保持容量配線２７から延伸された修正用接続電極２８ａをアクティブマトリクス基板の画素電極スリット２９ａに重畳するように配設している。
アクティブマトリクス基板の画素電極スリット２９ａは、大型液晶ＴＶ等に使用されるＭＶＡ方式の垂直配向型液晶表示装置において、基板上に形成される、液晶の分割配向制御用の電極パターンである。
【００９１】
本実施形態では、画素電極スリット２９ａの下に（副）画素電極２１ａ、２１ｂと異なる電位の電極２８ａ（保持容量配線２７の延伸部であり、修正用電極でもある）を配設することで、画素電極スリット２９ａにおけるフリンジフィールド効果がより効果的に発現し、液晶の配向規制力が向上されている。
更に、開口率に寄与しない画素電極スリット２９ａの下に修正用接続電極２８ａを形成することで、新たに開口率を低下させることがない。
【００９２】
なお、修正用接続電極２８ａのパターン形状は、図２２に示すものに特に限定されず、画素電極スリット２９ａの形状や、保持容量配線２７のパターンに応じて、適宜調整される。
また、修正用接続電極２８ａのパターンの全てが画素電極スリット２９ａの領域内に収まっている必要はなく、例えば、画素内に複数形成された画素電極スリット２９ａの下にそれぞれ配設された修正用接続電極同士を連結する配線等が、画素電極スリット２９ａの下以外に設けられてもよい。
更に、保持容量配線２７の延伸部を分離して形成する（画素欠陥に隣接する画素における）修正用接続電極２８ａは、画素電極スリット２９ａに重畳する領域の面積が最小となるように分離されることが好ましい。本実施形態では、レーザ照射箇所９７ｃ１’よりも、レーザ照射箇所９７ｃ１にて分離する方が、修正用接続電極２８ａが画素電極スリット２９ａと重畳する領域の面積が小さくなる。また、本実施形態では、レーザ照射箇所９６ｂにてデータ信号線２３及びドレイン引出配線２５を修正用接続電極２８ａと導通させる場合には、レーザ照射箇所９７ｃ１にて分離することにより、修正用接続電極２８ａが画素電極スリット２９ａと重畳する領域の面積を最も小さくすることができる。
【００９３】
本実施形態では、画素欠陥が生じた画素において、修正用接続電極２８ａとドレイン引出電極２５とを導通させるために、レーザ照射箇所９６ａ１にレーザ照射を行ってもよく、レーザ照射箇所９６ａ１’にレーザ照射を行ってもよい。中でも、レーザ照射箇所９６ａ１にレーザ照射を行うことが好ましい。なぜなら、レーザ照射箇所９６ａ１’にレーザ照射を行い、修正用接続電極２８ａとドレイン引出電極２５とを導通させる場合、保持容量配線２７の延伸部から修正用接続電極２８ａを分離するためにレーザ照射を行う箇所がレーザ照射箇所９７ｃ２’となる。一方、レーザ照射箇所９６ａ１にレーザ照射を行った場合には、保持用容量配線２７の延伸部から修正用接続電極２８ａを分離するためのレーザ照射箇所としてレーザ照射箇所９７ｃ２を用いることが可能である。従って、レーザ照射箇所９７ｃ２’を選択した場合よりも、約スリット１本分の保持容量配線２７の延伸部の減少を防ぎ、画素電極スリット２９ａと重畳する保持容量配線２７の延伸部の減少を最小限にすることができる。これにより、画素電極スリット２９ａによるフリンジフィールド効果を約スリット１本分多く確保することができる。
【００９４】
なお、本願は、２００４年５月２７日に出願された日本国特許出願第２００４−１５８１２７号、２００４年１１月１６日に出願された日本国特許出願第２００４−３３２４７２号、及び、２００５年３月２９日に出願された日本国特許出願第２００５−０９６２６２号を基礎として、合衆国法典３５巻第１１９条に基づく優先権を主張するものである。該出願の内容は、その全体が本願中に参照として組み込まれている。
【図面の簡単な説明】
【００９５】
【図１】実施形態１のアクティブマトリクス基板の一画素の構成を示す平面模式図である。
【図２】図１に示すアクティブマトリクス基板を線分Ｂ−Ｂ’にて切断した断面を示す断面模式図である。（画素欠陥修正前）
【図３】図１に示すアクティブマトリクス基板を線分Ｂ−Ｂ’にて切断した断面を示す断面模式図である。（画素欠陥修正後／レーザ照射後）
【図４−１】図１に示すアクティブマトリクス基板の一画素の構成の変形例を示す平面模式図である。
【図４−２】図４−１に示すアクティブマトリクス基板の回路構成を示す回路図である。
【図５】図２に示すアクティブマトリクス基板の断面の変形例を示す断面模式図である。（画素欠陥修正前）
【図６】図２に示すアクティブマトリクス基板の断面の変形例を示す断面模式図である。（画素欠陥修正後／レーザ照射後）
【図７】実施形態２のアクティブマトリクス基板の一画素の構成を平面模式図である。
【図８】図７に示すアクティブマトリクス基板の一画素の構成の変形例を示す平面模式図である。
【図９】実施形態３のアクティブマトリクス基板の一画素の構成を示す平面模式図である。
【図１０】実施形態４のアクティブマトリクス基板の一画素の構成を示す平面模式図である。
【図１１】図１０に示すアクティブマトリクス基板の一画素の構成の変形例を示す平面模式図である。
【図１２】実施形態５のアクティブマトリクス基板の一画素の構成を示す平面模式図である。
【図１３】実施形態６のアクティブマトリクス基板の一画素の構成を平面模式図である。
【図１４】図１３に示すアクティブマトリクス基板を線分Ｃ−Ｃ’にて切断した断面の一例を示す断面模式図である。
【図１５】図１３に示すアクティブマトリクス基板を線分Ｃ−Ｃ’にて切断した断面の別の一例を示す断面模式図である。
【図１６】実施形態７のアクティブマトリクス基板の一画素の構成を示す平面模式図である。
【図１７】図１６に示すアクティブマトリクス基板を線分Ｄ−Ｄ’にて切断した断面の一例を示す断面模式図である。
【図１８】図１６に示すアクティブマトリクス基板を線分Ｄ−Ｄ’にて切断した断面の別の一例を示す断面模式図である。
【図１９】実施形態８のアクティブマトリクス基板の一画素の構成を示す平面模式図である。
【図２０】図１９に示すアクティブマトリクス基板を線分Ｅ−Ｅ’にて切断した断面の一例を示す断面模式図である。
【図２１】図１９に示すアクティブマトリクス基板を線分Ｅ−Ｅ’にて切断した断面の別の一例を示す断面模式図である。
【図２２】実施形態９のアクティブマトリクス基板の一画素の構成を示す平面模式図である。
【図２３】従来のアクティブマトリクス型液晶表示装置に備えられるアクティブマトリクス基板の一画素を示す平面模式図である。
【図２４】図２３に示す従来のアクティブマトリクス基板の一画素を線分Ａ−Ａ’にて切断したときの断面模式図である。
【符号の説明】
【００９６】
１０：一絵素
１１：互いに修正に用いることができる一組の絵素
２０：画素電極、対向電極及び液晶層
２１：画素電極（太線内）
２１ａ、２１ａ’：副画素電極
２１ｂ：副画素電極２
２２：走査信号線
２２’：隣接（次段）の走査信号線
２３：データ信号線
２３’：隣接（次段）のデータ信号線
２３ａ：隣接（次段）のデータ信号線の延伸部
（２３’よりの延伸部で、修正用接続電極との接続パットとなる）
２３ｂ：データ信号線の複線部
２４：薄膜トランジスタ（ＴＦＴ）
２５：ドレイン引出配線
２５ａ：保持容量上電極
２５ｂ：保持容量上電極２
（２５，２５ａの延伸部で、修正用接続電極との接続パットとなる）
２５ｃ：保持容量上電極３（２５ａよりの延伸部）
２６：コンタクトホール
２７：保持容量配線
２８：修正用接続電極
２８’：修正用接続電極
２８’’：修正用接続電極
２８ａ：修正用接続電極（保持容量配線部より延伸）
２９ａ：（配向制御用）透明電極スリット （ＴＦＴ側又はＣＦ側）
２９ｂ：配向制御用突起 （ＴＦＴ側又はＣＦ側）
３０：アクティブマトリクス基板
３１：絶縁基板
３２：ゲート電極
３３：ゲート絶縁膜
３４：高抵抗半導体層
３６ａ：ソース電極
３６ｂ：ドレイン電極
３８：層間絶縁膜
３８ａ：保護膜
３８ｂ：平坦化膜
４０：対向基板（カラーフィルタ基板）
４１：絶縁基板（対向基板、カラーフィルタ側基板）
４２：遮光層（ブラックマトリクス）
４３ａ：着色層１
４３ｂ：着色層２
４３ｃ：着色層３
４４：対向電極
４５：液晶層
４６：オーバコート層
５１：画素電極（太線内）
５２：走査信号線
５３：データ信号線
５４：薄膜トランジスタ（ＴＦＴ）
５５：ドレイン引出配線
５５ａ：保持容量上電極
５６：コンタクトホール
５７：保持容量（共通）配線（保持容量下電極）
６１：絶縁基板
６２：ゲート電極
６３：ゲート絶縁膜
６４：高抵抗半導体層
６６ａ：ソース電極
６６ｂ：ドレイン電極
６８：層間絶縁膜
９５：迂回経路
９５’：迂回経路（ドレイン切れ用）
９６’：レーザ照射箇所Ｍ
９６ａ、９６ａ１、９６ａ１’、９６ａ２：レーザ照射箇所Ｍ（自画素内）
９６ｂ：レーザ照射箇所Ｍ（隣接画素内）
９６ｃ：レーザ照射箇所Ｍ（自画素内）
９７ａ：レーザ照射箇所Ｃ（ドレイン引出配線の切断）
９７ｂ、９７ｂ’：レーザ照射箇所Ｃ（他データ信号線の切断）
９７ｃ、９７ｃ１、９７ｃ１’、９７ｃ２、９７ｃ２’：レーザ照射箇所Ｃ（保持容量配線の延伸部の切断）
９７ｄ：レーザ照射箇所Ｃ（自データ信号線の切断）
９８：断線（欠陥）箇所
９９：膜残り（欠陥）箇所
【特許請求の範囲】
【請求項１】
基板上に、複数本の走査信号線及びデータ信号線と、
該信号線の交点に設けられ、ゲート電極が走査信号線に接続され、ソース電極がデータ信号線に接続された薄膜トランジスタと、
該薄膜トランジスタのドレイン電極と電気的に接続された画素電極とを備えるアクティブマトリクス基板であって、
該データ信号線は、少なくとも部分的に複線化された構造を有し、
該アクティブマトリクス基板は、データ信号線の複線化部分との重畳部、及び、薄膜トランジスタと画素電極間の回路部との重畳部を有し、かつ少なくとも一方の重畳部が絶縁膜を介して重畳されてなる配線構造を備える
ことを特徴とするアクティブマトリクス基板。
【請求項２】
前記薄膜トランジスタと画素電極間の回路部は、薄膜トランジスタのドレイン電極、ドレイン引出配線、及び、保持容量上電極からなる群より選択される少なくとも一つの導電部位、又は、該導電部位の延伸部であることを特徴とする請求項１記載のアクティブマトリクス基板。
【請求項３】
前記配線構造は、走査信号線を含む層に設けられたものであることを特徴とする請求項１記載のアクティブマトリクス基板。
【請求項４】
前記アクティブマトリクス基板は、保持容量配線を備え、かつ配線構造が保持容量配線から延伸された構造を有することを特徴とする請求項１記載のアクティブマトリクス基板。
【請求項５】
前記配線構造は、一部がドレイン引出配線から延伸された電極、又は、ドレイン引出配線と接続された保持容量上電極から延伸された電極と絶縁膜を介して重畳される構造を有することを特徴とする請求項１記載のアクティブマトリクス基板。
【請求項６】
前記アクティブマトリクス基板は、１画素内に２以上の配線構造を備えることを特徴とする請求項１記載のアクティブマトリクス基板。
【請求項７】
前記アクティブマトリクス基板は、画素が２以上の副画素から構成され、該副画素内に１以上の配線構造を備えることを特徴とする請求項６記載のアクティブマトリクス基板。
【請求項８】
前記配線構造は、データ信号線と絶縁膜を介して重畳する領域、及び、ドレイン電極又はドレイン引出配線と絶縁膜を介して重畳する領域を２５μｍ２以上有することを特徴とする請求項１記載のアクティブマトリクス基板。
【請求項９】
前記配線構造は、Ａｌ、Ｃｒ、Ｔａ、Ｔｉ、Ｗ、Ｍｏ及びＣｕからなる群より選択される少なくとも１種を含む材料により形成されたものであることを特徴とする請求項１記載のアクティブマトリクス基板。
【請求項１０】
前記配線構造は、液晶分子の配向制御用突起又は電極スリットと重畳される構造を有することを特徴とする請求項１記載のアクティブマトリクス基板。
【請求項１１】
前記配線構造は、保持容量配線から延伸されてなり、かつ電極スリットと重畳する構造を有することを特徴とする請求項１記載のアクティブマトリクス基板。
【請求項１２】
請求項１記載のアクティブマトリクス基板を備えてなることを特徴とする液晶表示装置。
【請求項１３】
請求項１記載のアクティブマトリクス基板で生じた画素欠陥を修正する画素欠陥修正方法であって、
該アクティブマトリクス基板の画素欠陥修正方法は、画素欠陥が生じる画素電極と、走査信号線又は保持容量配線を跨いで隣接する画素電極のうちの１つとを配線構造を介して導通させて略同電位にするものである
ことを特徴とするアクティブマトリクス基板の画素欠陥修正方法。
【請求項１４】
前記アクティブマトリクス基板の画素欠陥修正方法は、データ信号線と、ドレイン引出電極又は保持容量上電極とを配線構造を介して導通させる工程を含むものであることを特徴とする請求項１３記載のアクティブマトリクス基板の画素欠陥修正方法。
【請求項１５】
前記導通工程は、配線構造とデータ信号線とが重畳する領域、及び、配線構造とドレイン引出電極又は保持容量上電極とが重畳する領域をレーザ照射により溶融させて行うものであることを特徴とする請求項１４記載のアクティブマトリクス基板の画素欠陥修正方法。
【請求項１６】
前記アクティブマトリクス基板の画素欠陥修正方法は、配線構造と導通させたデータ信号線の一部を分離する工程を含むものであることを特徴とする請求項１３記載のアクティブマトリクス基板の画素欠陥修正方法。
【請求項１７】
前記アクティブマトリクス基板の画素欠陥修正方法は、配線構造と導通させたデータ信号線の一部が保持容量配線を跨ぐことを特徴とする請求項１３記載のアクティブマトリクス基板の画素欠陥修正方法。
【請求項１８】
前記アクティブマトリクス基板の画素欠陥修正方法は、画素欠陥が生じる画素電極と薄膜トランジスタを介して接続されたデータ信号線の一部を分離する工程を含むものであることを特徴とする請求項１３記載のアクティブマトリクス基板の画素欠陥修正方法。
【請求項１９】
前記アクティブマトリクス基板の画素欠陥修正方法は、保持容量配線の延伸部の一部又は全部を分離して配線構造とすることを特徴とする請求項１３記載のアクティブマトリクス基板の画素欠陥修正方法。
【請求項２０】
前記アクティブマトリクス基板の画素欠陥修正方法は、配線構造と電極スリットとが重畳する領域の面積が最小となるように保持容量配線の延伸部の一部又は全部を分離することを特徴とする請求項１９記載のアクティブマトリクス基板の画素欠陥修正方法。
【請求項２１】
請求項１３記載のアクティブマトリクス基板の画素欠陥修正方法により画素欠陥を修正する工程を含むことを特徴とするアクティブマトリクス基板の製造方法。
【請求項２２】
請求項１３記載のアクティブマトリクス基板の画素欠陥修正方法によりアクティブマトリクス基板を製造する工程を含むことを特徴とする液晶表示装置の製造方法。
【請求項２３】
基板上に、複数本の走査信号線及びデータ信号線と、
該信号線の交点に設けられ、ゲート電極が走査信号線に接続され、ソース電極がデータ信号線に接続された薄膜トランジスタと、
該薄膜トランジスタのドレイン電極又はドレイン引出配線に接続された画素電極とを備えるアクティブマトリクス基板であって、
該アクティブマトリクス基板は、データ信号線が少なくとも部分的に複線化された構造を有し、かつ修正用接続電極を備える
ことを特徴とするアクティブマトリクス基板。
【請求項２４】
前記修正用接続電極は、一部がデータ信号線と絶縁膜を介して重畳される構造を有することを特徴とする請求項２３記載のアクティブマトリクス基板。
【請求項２５】
前記修正用接続電極は、一部がドレイン電極又はドレイン引出配線と絶縁膜を介して重畳される構造を有することを特徴とする請求項２３記載のアクティブマトリクス基板。
【請求項２６】
前記修正用接続電極は、走査信号線を含む層に設けられたものであることを特徴とする請求項２３記載のアクティブマトリクス基板。
【請求項２７】
前記アクティブマトリクス基板は、保持容量配線を備え、かつ修正用接続電極が保持容量配線から延伸された構造を有することを特徴とする請求項２３記載のアクティブマトリクス基板。
【請求項２８】
前記修正用接続電極は、一部がドレイン引出配線から延伸された電極、又は、ドレイン引出配線と接続された保持容量上電極から延伸された電極と絶縁膜を介して重畳される構造を有することを特徴とする請求項２３記載のアクティブマトリクス基板。
【請求項２９】
前記アクティブマトリクス基板は、１画素内に２以上の修正用接続電極を備えることを特徴とする請求項２３記載のアクティブマトリクス基板。
【請求項３０】
前記アクティブマトリクス基板は、画素が２以上の副画素から構成され、該副画素内に１以上の修正用接続電極を備えることを特徴とする請求項２９記載のアクティブマトリクス基板。
【請求項３１】
前記修正用接続電極は、データ信号線と絶縁膜を介して重畳する領域、及び、ドレイン電極又はドレイン引出配線と絶縁膜を介して重畳する領域を２５μｍ２以上有することを特徴とする請求項２３記載のアクティブマトリクス基板。
【請求項３２】
前記修正用接続電極は、Ａｌ、Ｃｒ、Ｔａ、Ｔｉ、Ｗ、Ｍｏ及びＣｕからなる群より選択される少なくとも１種を含む材料により形成されたものであることを特徴とする請求項２３記載のアクティブマトリクス基板。
【請求項３３】
前記修正用接続電極は、液晶分子の配向制御用突起又は電極スリットと重畳される構造を有することを特徴とする請求項２３記載のアクティブマトリクス基板。
【請求項３４】
前記修正用接続電極は、保持容量配線から延伸されてなり、かつ電極スリットと重畳する構造を有することを特徴とする請求項２３記載のアクティブマトリクス基板。
【請求項３５】
請求項２３記載のアクティブマトリクス基板を備えてなることを特徴とする液晶表示装置。
【請求項３６】
請求項２３記載のアクティブマトリクス基板で生じた画素欠陥を修正する画素欠陥修正方法であって、
該アクティブマトリクス基板の画素欠陥修正方法は、画素欠陥が生じる画素電極と、走査信号線又は保持容量配線を跨いで隣接する画素電極のうちの１つとを修正用接続電極を介して導通させて略同電位にするものである
ことを特徴とするアクティブマトリクス基板の画素欠陥修正方法。
【請求項３７】
前記アクティブマトリクス基板の画素欠陥修正方法は、データ信号線と、ドレイン引出電極又は保持容量上電極とを修正用接続電極を介して導通させる工程を含むものであることを特徴とする請求項３６記載のアクティブマトリクス基板の画素欠陥修正方法。
【請求項３８】
前記導通工程は、修正用接続電極とデータ信号線とが重畳する領域、及び、修正用接続電極とドレイン引出電極又は保持容量上電極とが重畳する領域をレーザ照射により溶融させて行うものであることを特徴とする請求項３７記載のアクティブマトリクス基板の画素欠陥修正方法。
【請求項３９】
前記アクティブマトリクス基板の画素欠陥修正方法は、修正用接続電極と導通させたデータ信号線の一部を分離する工程を含むものであることを特徴とする請求項３６記載のアクティブマトリクス基板の画素欠陥修正方法。
【請求項４０】
前記アクティブマトリクス基板の画素欠陥修正方法は、修正用接続電極と導通させたデータ信号線の一部が保持容量配線を跨ぐことを特徴とする請求項３６記載のアクティブマトリクス基板の画素欠陥修正方法。
【請求項４１】
前記アクティブマトリクス基板の画素欠陥修正方法は、画素欠陥が生じる画素電極と薄膜トランジスタを介して接続されたデータ信号線の一部を分離する工程を含むものであることを特徴とする請求項３６記載のアクティブマトリクス基板の画素欠陥修正方法。
【請求項４２】
前記アクティブマトリクス基板の画素欠陥修正方法は、保持容量配線の延伸部の一部又は全部を分離して修正用接続電極とすることを特徴とする請求項３６記載のアクティブマトリクス基板の画素欠陥修正方法。
【請求項４３】
前記アクティブマトリクス基板の画素欠陥修正方法は、修正用接続電極と電極スリットとが重畳する領域の面積が最小となるように保持容量配線の延伸部の一部又は全部を分離することを特徴とする請求項４２記載のアクティブマトリクス基板の画素欠陥修正方法。
【請求項４４】
請求項３６記載のアクティブマトリクス基板の画素欠陥修正方法により画素欠陥を修正する工程を含むことを特徴とするアクティブマトリクス基板の製造方法。
【請求項４５】
請求項３６記載のアクティブマトリクス基板の画素欠陥修正方法によりアクティブマトリクス基板を製造する工程を含むことを特徴とする液晶表示装置の製造方法。
【請求項１】
基板上に、複数本の走査信号線及びデータ信号線と、
該信号線の交点に設けられ、ゲート電極が走査信号線に接続され、ソース電極がデータ信号線に接続された薄膜トランジスタと、
該薄膜トランジスタのドレイン電極と電気的に接続された画素電極とを備えるアクティブマトリクス基板であって、
該データ信号線は、少なくとも部分的に複線化された構造を有し、
該アクティブマトリクス基板は、データ信号線の複線化部分との重畳部、及び、薄膜トランジスタと画素電極間の回路部との重畳部を有し、かつ少なくとも一方の重畳部が絶縁膜を介して重畳されてなる配線構造を備える
ことを特徴とするアクティブマトリクス基板。
【請求項２】
前記薄膜トランジスタと画素電極間の回路部は、薄膜トランジスタのドレイン電極、ドレイン引出配線、及び、保持容量上電極からなる群より選択される少なくとも一つの導電部位、又は、該導電部位の延伸部であることを特徴とする請求項１記載のアクティブマトリクス基板。
【請求項３】
前記配線構造は、走査信号線を含む層に設けられたものであることを特徴とする請求項１記載のアクティブマトリクス基板。
【請求項４】
前記アクティブマトリクス基板は、保持容量配線を備え、かつ配線構造が保持容量配線から延伸された構造を有することを特徴とする請求項１記載のアクティブマトリクス基板。
【請求項５】
前記配線構造は、一部がドレイン引出配線から延伸された電極、又は、ドレイン引出配線と接続された保持容量上電極から延伸された電極と絶縁膜を介して重畳される構造を有することを特徴とする請求項１記載のアクティブマトリクス基板。
【請求項６】
前記アクティブマトリクス基板は、１画素内に２以上の配線構造を備えることを特徴とする請求項１記載のアクティブマトリクス基板。
【請求項７】
前記アクティブマトリクス基板は、画素が２以上の副画素から構成され、該副画素内に１以上の配線構造を備えることを特徴とする請求項６記載のアクティブマトリクス基板。
【請求項８】
前記配線構造は、データ信号線と絶縁膜を介して重畳する領域、及び、ドレイン電極又はドレイン引出配線と絶縁膜を介して重畳する領域を２５μｍ２以上有することを特徴とする請求項１記載のアクティブマトリクス基板。
【請求項９】
前記配線構造は、Ａｌ、Ｃｒ、Ｔａ、Ｔｉ、Ｗ、Ｍｏ及びＣｕからなる群より選択される少なくとも１種を含む材料により形成されたものであることを特徴とする請求項１記載のアクティブマトリクス基板。
【請求項１０】
前記配線構造は、液晶分子の配向制御用突起又は電極スリットと重畳される構造を有することを特徴とする請求項１記載のアクティブマトリクス基板。
【請求項１１】
前記配線構造は、保持容量配線から延伸されてなり、かつ電極スリットと重畳する構造を有することを特徴とする請求項１記載のアクティブマトリクス基板。
【請求項１２】
請求項１記載のアクティブマトリクス基板を備えてなることを特徴とする液晶表示装置。
【請求項１３】
請求項１記載のアクティブマトリクス基板で生じた画素欠陥を修正する画素欠陥修正方法であって、
該アクティブマトリクス基板の画素欠陥修正方法は、画素欠陥が生じる画素電極と、走査信号線又は保持容量配線を跨いで隣接する画素電極のうちの１つとを配線構造を介して導通させて略同電位にするものである
ことを特徴とするアクティブマトリクス基板の画素欠陥修正方法。
【請求項１４】
前記アクティブマトリクス基板の画素欠陥修正方法は、データ信号線と、ドレイン引出電極又は保持容量上電極とを配線構造を介して導通させる工程を含むものであることを特徴とする請求項１３記載のアクティブマトリクス基板の画素欠陥修正方法。
【請求項１５】
前記導通工程は、配線構造とデータ信号線とが重畳する領域、及び、配線構造とドレイン引出電極又は保持容量上電極とが重畳する領域をレーザ照射により溶融させて行うものであることを特徴とする請求項１４記載のアクティブマトリクス基板の画素欠陥修正方法。
【請求項１６】
前記アクティブマトリクス基板の画素欠陥修正方法は、配線構造と導通させたデータ信号線の一部を分離する工程を含むものであることを特徴とする請求項１３記載のアクティブマトリクス基板の画素欠陥修正方法。
【請求項１７】
前記アクティブマトリクス基板の画素欠陥修正方法は、配線構造と導通させたデータ信号線の一部が保持容量配線を跨ぐことを特徴とする請求項１３記載のアクティブマトリクス基板の画素欠陥修正方法。
【請求項１８】
前記アクティブマトリクス基板の画素欠陥修正方法は、画素欠陥が生じる画素電極と薄膜トランジスタを介して接続されたデータ信号線の一部を分離する工程を含むものであることを特徴とする請求項１３記載のアクティブマトリクス基板の画素欠陥修正方法。
【請求項１９】
前記アクティブマトリクス基板の画素欠陥修正方法は、保持容量配線の延伸部の一部又は全部を分離して配線構造とすることを特徴とする請求項１３記載のアクティブマトリクス基板の画素欠陥修正方法。
【請求項２０】
前記アクティブマトリクス基板の画素欠陥修正方法は、配線構造と電極スリットとが重畳する領域の面積が最小となるように保持容量配線の延伸部の一部又は全部を分離することを特徴とする請求項１９記載のアクティブマトリクス基板の画素欠陥修正方法。
【請求項２１】
請求項１３記載のアクティブマトリクス基板の画素欠陥修正方法により画素欠陥を修正する工程を含むことを特徴とするアクティブマトリクス基板の製造方法。
【請求項２２】
請求項１３記載のアクティブマトリクス基板の画素欠陥修正方法によりアクティブマトリクス基板を製造する工程を含むことを特徴とする液晶表示装置の製造方法。
【請求項２３】
基板上に、複数本の走査信号線及びデータ信号線と、
該信号線の交点に設けられ、ゲート電極が走査信号線に接続され、ソース電極がデータ信号線に接続された薄膜トランジスタと、
該薄膜トランジスタのドレイン電極又はドレイン引出配線に接続された画素電極とを備えるアクティブマトリクス基板であって、
該アクティブマトリクス基板は、データ信号線が少なくとも部分的に複線化された構造を有し、かつ修正用接続電極を備える
ことを特徴とするアクティブマトリクス基板。
【請求項２４】
前記修正用接続電極は、一部がデータ信号線と絶縁膜を介して重畳される構造を有することを特徴とする請求項２３記載のアクティブマトリクス基板。
【請求項２５】
前記修正用接続電極は、一部がドレイン電極又はドレイン引出配線と絶縁膜を介して重畳される構造を有することを特徴とする請求項２３記載のアクティブマトリクス基板。
【請求項２６】
前記修正用接続電極は、走査信号線を含む層に設けられたものであることを特徴とする請求項２３記載のアクティブマトリクス基板。
【請求項２７】
前記アクティブマトリクス基板は、保持容量配線を備え、かつ修正用接続電極が保持容量配線から延伸された構造を有することを特徴とする請求項２３記載のアクティブマトリクス基板。
【請求項２８】
前記修正用接続電極は、一部がドレイン引出配線から延伸された電極、又は、ドレイン引出配線と接続された保持容量上電極から延伸された電極と絶縁膜を介して重畳される構造を有することを特徴とする請求項２３記載のアクティブマトリクス基板。
【請求項２９】
前記アクティブマトリクス基板は、１画素内に２以上の修正用接続電極を備えることを特徴とする請求項２３記載のアクティブマトリクス基板。
【請求項３０】
前記アクティブマトリクス基板は、画素が２以上の副画素から構成され、該副画素内に１以上の修正用接続電極を備えることを特徴とする請求項２９記載のアクティブマトリクス基板。
【請求項３１】
前記修正用接続電極は、データ信号線と絶縁膜を介して重畳する領域、及び、ドレイン電極又はドレイン引出配線と絶縁膜を介して重畳する領域を２５μｍ２以上有することを特徴とする請求項２３記載のアクティブマトリクス基板。
【請求項３２】
前記修正用接続電極は、Ａｌ、Ｃｒ、Ｔａ、Ｔｉ、Ｗ、Ｍｏ及びＣｕからなる群より選択される少なくとも１種を含む材料により形成されたものであることを特徴とする請求項２３記載のアクティブマトリクス基板。
【請求項３３】
前記修正用接続電極は、液晶分子の配向制御用突起又は電極スリットと重畳される構造を有することを特徴とする請求項２３記載のアクティブマトリクス基板。
【請求項３４】
前記修正用接続電極は、保持容量配線から延伸されてなり、かつ電極スリットと重畳する構造を有することを特徴とする請求項２３記載のアクティブマトリクス基板。
【請求項３５】
請求項２３記載のアクティブマトリクス基板を備えてなることを特徴とする液晶表示装置。
【請求項３６】
請求項２３記載のアクティブマトリクス基板で生じた画素欠陥を修正する画素欠陥修正方法であって、
該アクティブマトリクス基板の画素欠陥修正方法は、画素欠陥が生じる画素電極と、走査信号線又は保持容量配線を跨いで隣接する画素電極のうちの１つとを修正用接続電極を介して導通させて略同電位にするものである
ことを特徴とするアクティブマトリクス基板の画素欠陥修正方法。
【請求項３７】
前記アクティブマトリクス基板の画素欠陥修正方法は、データ信号線と、ドレイン引出電極又は保持容量上電極とを修正用接続電極を介して導通させる工程を含むものであることを特徴とする請求項３６記載のアクティブマトリクス基板の画素欠陥修正方法。
【請求項３８】
前記導通工程は、修正用接続電極とデータ信号線とが重畳する領域、及び、修正用接続電極とドレイン引出電極又は保持容量上電極とが重畳する領域をレーザ照射により溶融させて行うものであることを特徴とする請求項３７記載のアクティブマトリクス基板の画素欠陥修正方法。
【請求項３９】
前記アクティブマトリクス基板の画素欠陥修正方法は、修正用接続電極と導通させたデータ信号線の一部を分離する工程を含むものであることを特徴とする請求項３６記載のアクティブマトリクス基板の画素欠陥修正方法。
【請求項４０】
前記アクティブマトリクス基板の画素欠陥修正方法は、修正用接続電極と導通させたデータ信号線の一部が保持容量配線を跨ぐことを特徴とする請求項３６記載のアクティブマトリクス基板の画素欠陥修正方法。
【請求項４１】
前記アクティブマトリクス基板の画素欠陥修正方法は、画素欠陥が生じる画素電極と薄膜トランジスタを介して接続されたデータ信号線の一部を分離する工程を含むものであることを特徴とする請求項３６記載のアクティブマトリクス基板の画素欠陥修正方法。
【請求項４２】
前記アクティブマトリクス基板の画素欠陥修正方法は、保持容量配線の延伸部の一部又は全部を分離して修正用接続電極とすることを特徴とする請求項３６記載のアクティブマトリクス基板の画素欠陥修正方法。
【請求項４３】
前記アクティブマトリクス基板の画素欠陥修正方法は、修正用接続電極と電極スリットとが重畳する領域の面積が最小となるように保持容量配線の延伸部の一部又は全部を分離することを特徴とする請求項４２記載のアクティブマトリクス基板の画素欠陥修正方法。
【請求項４４】
請求項３６記載のアクティブマトリクス基板の画素欠陥修正方法により画素欠陥を修正する工程を含むことを特徴とするアクティブマトリクス基板の製造方法。
【請求項４５】
請求項３６記載のアクティブマトリクス基板の画素欠陥修正方法によりアクティブマトリクス基板を製造する工程を含むことを特徴とする液晶表示装置の製造方法。
【図１】
【図２】
【図３】
【図４−１】
【図４−２】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２】
【図３】
【図４−１】
【図４−２】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【公表番号】特表２００８−５００５６２（Ｐ２００８−５００５６２Ａ）
【公表日】平成２０年１月１０日（２００８．１．１０）
【国際特許分類】
【出願番号】特願２００６−５４６４４４（Ｐ２００６−５４６４４４）
【出願日】平成１７年５月２７日（２００５．５．２７）
【国際出願番号】ＰＣＴ／ＪＰ２００５／０１０２１１
【国際公開番号】ＷＯ２００５／１１６７４５
【国際公開日】平成１７年１２月８日（２００５．１２．８）
【出願人】（０００００５０４９）シャープ株式会社 (33,933)
【Ｆターム（参考）】
【公表日】平成２０年１月１０日（２００８．１．１０）
【国際特許分類】
【出願日】平成１７年５月２７日（２００５．５．２７）
【国際出願番号】ＰＣＴ／ＪＰ２００５／０１０２１１
【国際公開番号】ＷＯ２００５／１１６７４５
【国際公開日】平成１７年１２月８日（２００５．１２．８）
【出願人】（０００００５０４９）シャープ株式会社 (33,933)
【Ｆターム（参考）】
[ Back to top ]