【課題】深さの異なるコンタクトプラグ形成方法において、コンタクトプラグの抵抗増加を防止し、半導体基板のエッチングされる量を最小にする方法を提供する。
【解決手段】相異なるエッチングターゲットｔ１，ｔ２を有する、均一でない厚さの反射防止膜３４およびゲートを露出させるコンタクトプラグが形成される領域と半導体基板を露出させるコンタクトプラグが形成される領域に、反射防止膜の厚さの不均一を利用した第１エッチング工程、エッチング停止膜２６をエッチング停止膜として利用した第２エッチング工程、およびＷＳｉ１８をエッチング停止膜として利用した第３エッチング工程を行う。 （もっと読む）

【課題】 集積回路においてソフト・エラー率を低下させるための改良された方法および構造体を提供する。
【解決手段】 集積回路においてソフト・エラー率を低下させるための構造体および方法。この構造体は、半導体基板と、最下部の配線レベルから最上部の配線レベルまで積層された１つ以上の配線レベル積層であって、最下部の配線レベルが最上部の配線レベルよりも半導体基板に近い、配線レベル積層と、１つ以上の配線レベルの最上部の配線レベルの上面上のアルファ粒子ブロック層と、を含む。ブロック層は金属配線および誘電材料を含む。ブロック層は、このブロック層に当たる選択されたエネルギ以下のアルファ粒子の所定の割合が１つ以上の配線レベル積層内または基板内に侵入することを阻止するのに充分な前記ブロック層の厚さおよび前記ブロック層内の金属配線の体積百分率の組み合わせを有する。 （もっと読む）

【課題】ゲートパターン形成後に行うライト酸化時に、タングステンシリサイド膜などのシリサイド膜の側面が膨出する現象を防止することができる半導体素子の製造方法を提供すること。
【解決手段】半導体基板２１上にゲート絶縁膜２３を形成するステップと、ゲート絶縁膜２３上にポリシリコン膜２４、シリサイド膜２５及びハードマスク形成用膜の順に積層するステップと、ハードマスク２６を形成するステップと、ハードマスク２６をエッチングバリアとしてシリサイド膜２５をエッチングし、側面にアンダーカット状凹部２５Ａを形成するステップと、ハードマスク２６をエッチングバリアとして、ポリシリコン膜２４をエッチングして、ゲートラインを形成するステップと、ライト酸化により、ポリシリコン膜２４及びシリサイド膜２５の側面を酸化するステップとを含む。 （もっと読む）

【課題】ハードマスクとして用いられる窒化膜とその下部にＩＬＤ膜として用いられる酸化膜との間の応力差により発生するリフティング現象を防止して、半導体素子の特性を改善させ得る半導体素子のコンタクト孔の形成方法を提供すること。
【解決手段】下地層（１０〜１６）が形成された基板を提供するステップと、下地層（１０〜１６）を覆う絶縁膜（１７）を形成するステップと、絶縁膜（１７）上にＳＲＯＮ膜でハードマスク（１８）を形成するステップと、ハードマスク（１８）上にフォトレジストパターンを形成するステップと、フォトレジストパターンを利用した第１エッチング工程により、ハードマスク（１８）をエッチングするステップと、フォトレジストパターンを利用した第２エッチングにより、絶縁膜（１７）をエッチングし、下地層の一部を露出させるコンタクト孔（１９）を形成するステップとを含む。 （もっと読む）

【課題】エッチング能力およびエッチング均一性に優れた平行平板型プラズマエッチング方法を提供すること。
【解決手段】このプラズマエッチング装置は、下部電極１６を電気的にカソードカップリング配置としている。下部電極１６には、それぞれ第１および第２の整合器３６，３８を介して第１および第２の高周波電源４０，４２が電気的に接続されている。第１の高周波電源４０は、主としてプラズマの生成に寄与するための好ましくは１０ＭＨｚ〜３０ＭＨｚの周波数を有する第１の高周波ＲＦ_sを所望のパワーで出力する。第２の高周波電源４２は、主として自己バイアスＶ_dcの調整に寄与するための好ましくは２ＭＨｚ〜６ＭＨｚの周波数ＲＦ_bを所望のパワーで出力する。 （もっと読む）

【課題】最新のＬｏｗ−ｋ材料のための紫外線硬化法の提供。
【解決手段】改善された弾性率及び材料硬度を有する低誘電率材料。このような材料の製造方法は、誘電材料を準備すること、及び、該材料を紫外線（ＵＶ）硬化させて、ＵＶ硬化誘電材料を製造することを含む。ＵＶ硬化は、改善された弾性率及び材料硬度を有する材料をもたらす。改善は、それぞれ、典型的には、５０％より大きいか、又は約５０％である。ＵＶ硬化誘電材料は、所望により、ＵＶ後処理され得る。ＵＶ後処理は、ＬＩＶ硬化誘電材料と比べて、材料の誘電率を低下させ、更に、改善された弾性率及び材料硬度を維持する。ＵＶ硬化誘電体は、更に、炉での硬化法よりも、硬化において、より低い総熱量を示し得る。 （もっと読む）

【課題】素子の動作特性及び信頼性を向上させることができる半導体素子の導電配線形成方法を提供することである。
【解決手段】導電層及びハードマスク層を備えた半導体基板の上部に導電配線領域を定義する感光膜パターンを形成する段階と、前記感光膜パターンをマスクとして前記ハードマスク層をエッチングしてハードマスク層パターンを形成する段階と、前記感光膜パターンを取り除く段階と、前記ハードマスク層パターンをマスクとして導電層をエッチングする段階とを含み、これらの段階は、インサイチュー（In-situ）工程で進める。 （もっと読む）

【課題】 ｌｏｗ−ｋ誘電体膜を処理するためのイオン注入を使用するための方法とシステム。
【解決手段】 基板上の機械的に強化されたｌｏｗ−ｋ誘電体膜を形成するシステムおよび方法は、基板上にｌｏｗ−ｋ誘電体膜を形成するスピオン誘電体（ＳＯＤ）技術か、化学的気相成長のいずれか使用することを含む。ｌｏｗ−ｋ誘電体膜の上部表面は、そこで、膜の機械的強度を増やすか、またはその誘電率を低下させるために処理される。
（もっと読む）

【課題】良好な抵抗値を示すコンタクトプラグを備えた半導体装置の製造方法を提供する
こと。
【解決手段】
コンタクトプラグを備えた半導体装置の製造方法であって、半導体シリコン基板表面に設けられた高濃度Ｎ導電型拡散層の表面部分および層間絶縁層により形成されたコンタクトホールを通じて、加速エネルギーを３０〜１２０ｋｅＶの範囲とし、注入量を１．０×１０^１３〜５．０×１０^１４／ｃｍ^２の範囲としてインジウムイオンを注入するこにより、前記コンタクトホール下部の前記高濃度Ｎ導電型拡散層の表面部分にインジウム含有層を形成することを特徴とする半導体装置の製造方法。 （もっと読む）

【課題】接続層の形成が完了した下部構造物の上に形成される金属配線のステップカバレッジ特性を改善して信頼性を向上可能な半導体素子の製造方法を提供すること。
【解決手段】接触口（２３）に沿って層間絶縁膜（２２）上にＴｉＮバリア金属膜（４４）を形成するステップと、ＴｉＮバリア金属膜上にタングステン膜を形成するステップと、タングステン膜に対して過度エッチングを伴う第１エッチングを行い、接触口の内部に埋め込まれるタングステンプラグ（４５Ａ）を形成するステップと、露出したＴｉＮバリア金属膜に対して第２エッチングを行い、第１エッチング時に生成された接触口のトップ部の側壁の垂直プロファイルをスローププロファイル（４５Ｄ）に緩和させるステップと、全面にアルミニウム膜を形成するステップと、該アルミニウム膜を選択的にパターニングし、アルミニウム金属配線を形成するステップとを含む。 （もっと読む）

【課題】 導電膜の修正において、修正箇所周辺における導電膜の連続性を確保する。
【解決手段】 下地層５の表面に形成された第１の導電膜６の端部を緩斜面状に整形する工程と、この緩斜面と下地層５の露出部とに渡って第２の導電膜１０を形成する工程とによって修正を行う。 （もっと読む）

基板上に形成された例えば窒化シリコン膜などの薄膜において、その引張応力を増大させる方法及びシステムが提供される。薄膜は平面状の膜であってもよいし、例えばＮＭＯＳゲート上に形成された窒化膜などの非平面状の膜であってもよい。薄膜は該膜を非等方的に曝す平行電磁（ＥＭ）放射線に曝される。ＥＭ放射線は約５００ｎｍ未満の波長を有する成分を有する。ＥＭ放射線源は多周波放射線源を含み得る。
（もっと読む）

【課題】層間膜にＳｉＯＣ膜を用いた半導体装置の信頼性を向上することのできる技術を提供する。
【解決手段】Ｓｉ−ＣＨ_３結合とＳｉ−Ｏ結合との結合比が２.５０％未満のＳｉＯＣ膜で層間膜を形成する、あるいはＳｉＯ−Ｏ結合に対するＳｉ−ＯＨ結合の強度比が０.０００７を超える、ＳｉＯ−Ｏ結合に対する波長２２３０ｃｍ^−１におけるＳｉ−Ｈ結合の強度比が０.００５０を超える、およびＳｉＯ−Ｏ結合に対する波長２１７０ｃｍ^−１におけるＳｉ−Ｈ結合の強度比が０.００６７を超えるＳｉＯＣ膜で層間膜を形成することにより、層間膜の比誘電率を３以下とすると共に、硬度または弾性率の低下を抑えて層間膜の機械的強度の向上を図る。 （もっと読む）

【課題】 機械的特性を改善するために内部に埋め込まれたナノ層を有する低ｋ誘電体ＣＶＤ膜の形成方法を提供すること
【解決手段】 約１×１０^−１０ｍ／秒又はそれ以上の亀裂速度を有する１つ又は複数の膜（１４）と、この１つ又は複数の膜（１４）内にあるか又はそれに直接接触した少なくとも１つのナノ層（１６）を含む材料スタック（１２）が提供され、ここで少なくとも１つのナノ層（１６）は、材料スタック（１２）の亀裂速度を１×１０^−１０ｍ／秒より小さな値に減少させる。１つ又は複数の膜（１４）は、低ｋ誘電体に限定されず、金属のような材料を含むことができる。好ましい実施形態においては、約３．０又はそれ以下の有効誘電率ｋを有する低ｋ誘電体スタック（１２）が提供されるが、そのスタック（１２）の機械的特性は、少なくとも１つのナノ層（１６）を誘電体スタック（１２）内に導入することによって改善される。機械的特性の改善は、スタック（１２）内の膜の誘電率を著しく増大させることなく、また本発明の誘電体スタック（１２）に何らかの後処理ステップを施すことを必要とせずに、達成される。 （もっと読む）

【課題】 誘電率が２．７以下であり、弾性計数および硬度の改善等、機械的特性を向上させた超低誘電率（ｋ）膜、および、かかる膜の製造方法を提供すること。
【解決手段】 本発明は、弾性係数および硬度が改善した多相超低ｋ膜、ならびにこれを形成するための様々な方法を提供する。多相超低ｋ誘電膜は、Ｓｉ、Ｃ、Ｏ、およびＨの原子を含み、誘電率が約２．４以下であり、ナノサイズの孔または空隙を有し、弾性係数が約５以上であり、硬度が約０．７以上である。好適な多相超低ｋ誘電膜は、Ｓｉ、Ｃ、Ｏ、およびＨの原子を含み、誘電率が約２．２以下であり、ナノサイズの孔または空隙を有し、弾性係数が約３以上であり、硬度が約０．３以上である。
（もっと読む）

【課題】トレンチ内に主金属配線材料の占有体積を十分確保すると同時に、Ｆアタック問題およびＷボルカーノ問題を防止することが可能な半導体素子の配線形成方法を提供する。
【解決手段】所定の構造物が形成された半導体基板に層間絶縁膜を形成する段階と、前記層間絶縁膜に半導体基板の一定の領域を露出させるトレンチを形成する段階と、前記トレンチを含んだ全表面上に接着層と第１バリア金属膜を順次形成する段階と、前記トレンチの下部に第２バリア金属膜を形成する段階と、前記トレンチ内に配線を形成する段階とを含んでなる。 （もっと読む）

集積回路内のデュアルダマシン構造のコンフォーマルなライニングのための方法および構造を提供する。好ましい実施形態は、多孔性物質で形成された開口を覆うコンフォーマルなライニングの提供に向けられる。トレンチが絶縁層内に形成される（１００）。その後、その層が、特別のプラズマプロセスで適切に処理される（１０１）。このプラズマプロセスに引き続き、自己制限的、自己飽和的原子層堆積（ＡＬＤ）反応（１１５）が、細孔の著しい埋め込みなしに起こり、改善された相互接続を形成する。 （もっと読む）

【課題】ＬＩＳの更なる高集積化に伴って要求されている超微細化孔への埋め込み特性や、精密な段差被覆性の実現が可能な薄膜の製造方法を提供すること。
【解決手段】プラズマＣＶＤ法によって基体上に金属原子含有薄膜を製造する方法であり、基体にパルスバイアス電圧を印加しながら該金属原子含有薄膜を形成する薄膜の製造方法。 （もっと読む）

【課題】 貫通配線などの導電体層と半導体基板とを絶縁する絶縁体層を安定して形成することができ、かつ導電体層と表面電極との電気的接続を確実に行なうことのできる半導体装置の製造方法を提供する。
【解決手段】 表面電極２３およびレジストパターン２４をマスクとして半導体基板２１をエッチングするとともにレジストパターン２４のレジスト開口部２４ａを広げるエッチングと、エッチング後に露出する半導体基板２１、表面電極２３およびレジストパターン２４などの表面部にポリマ膜２６を形成する重合とを繰返し行ない、半導体基板２１に孔部２５を形成する。次いで、ポリマ膜２６を除去して表面電極２３を露出させ、絶縁材料を表面電極２３に接するようにして孔部２５に供給し、孔部２５の側壁部に側壁絶縁膜を形成する。 （もっと読む）

【課題】 良好な電子特性及び機械的特性を示す、多孔質の低ｋ又は超低ｋ誘電体膜を提供すること。
【解決手段】 約３．０未満の誘電率と、より度合いが大きい結晶結合相互作用と、従来技術のＳｉＣＯＨ誘電体と比べて、より多くのメチル末端基などの炭素と、より少ないメチレン、−ＣＨ_２−架橋基とを有する、共有結合三次元ネットワーク構造において、Ｓｉ、Ｃ、Ｏ及びＨの原子（以下、「ＳｉＣＯＨ」）を含む多孔質低ｋ又は超低ｋ誘電体膜が提供される。ＳｉＣＯＨ誘電体は、約１．４０未満のＣＨ_３＋ＣＨ_２伸縮についてのピーク面積と、約０．２０未満のＳｉＨ伸縮についてのピーク面積と、約２．０より大きいＳｉＣＨ_３結合についてのピーク面積と、約６０より大きいＳｉ−Ｏ−Ｓｉ結合についてのピーク面積とを含むＦＴＩＲスペクトルと、約２０％より大きい多孔度とを有するものとして特徴付けられる。 （もっと読む）