【課題】 シリコンを含むＮ型の導電領域と直接接続される導電パターンの形成時に、Ｎ型の導電領域と接続される部分のコンタクト抵抗の増大を防止し、バリア膜の厚さ増大に伴う導電パターンの寄生容量の増大を防止できる半導体素子の製造方法を提供すること。
【解決手段】 シリコンを含むＮ型の導電領域（２０７）にＮ型の不純物をドープして、Ｎ型の高濃度不純物拡散領域（２１２）を形成する工程と、ＣＶＤ法を用いて高濃度不純物拡散領域（２１２）上にバリア用第１金属膜を蒸着し、高濃度不純物拡散領域（２１２）のシリコンと前記第１金属膜の金属とを反応させて、高濃度不純物拡散領域（２１２）と前記第１金属膜との間の界面に金属シリサイドを形成する工程、前記第１金属膜上に導電膜を形成する工程、及び、前記導電膜と前記第１金属膜とを選択的にエッチングして、導電パターンを形成する工程を含む。 （もっと読む）

【課題】 セルトランジスタの拡散層に接続された多結晶シリコン電極と、周辺回路トランジスタの拡散層に接続された金属電極とを備え、多結晶シリコン電極が形成された拡散層の接合リーク電流が抑制され、これによって、良好な情報保持特性を有する半導体装置の製造方法を提供する。
【解決手段】 半導体装置の製造方法は、多結晶シリコン電極に接続された拡散層を有するトランジスタを形成する工程と、９８０〜１０２０℃の基板温度で熱処理する第１の高温熱処理工程（工程Ａ２）と、７００〜８５０℃の基板温度で熱処理する第１の低温熱処理工程（工程Ａ３）とをこの順に有する。 （もっと読む）

【課題】 電子線によるガスデポジション法で作製したものと同サイズ（ナノメートルオーダー）の微細構造を、位置とサイズを自由に制御しつつ、任意の材料、結晶性にて作製することができる新規な作製方法及び作製装置を提供する。
【解決手段】 マスクの原料となる元素を含んだガスを材料上に流しながら、電子線を材料上の所望位置に向かって照射してマスクを形成した後、エネルギービームを照射してマスクで被覆された部分以外の材料部分を取り除くことにより、材料に微細加工を行う。 （もっと読む）

【課題】 誘電率が低く、熱安定性を有する誘電材料を提供する。
【解決手段】 プラズマ化学気相成長（ＰＥＣＶＤ）プロセスを利用して、平行板化学気相成長プロセスにおいて、Ｓｉ、Ｃ、Ｏ、およびＨ原子を含む熱的に安定した超低誘電率膜を製造するための方法を開示する。更に、この方法によって作成された熱的に安定した超低誘電率材料の絶縁層を含む電子デバイスを開示する。熱的に安定した超低誘電率膜の製造を可能とするため、例えばジエトキシメチルシラン（ＤＥＭＳ）のようなシラン誘導体、および、例えばビシクロヘプタジエンおよび酸化シクロペンテンのような有機分子等、特定の前駆物質材料を用いる。 （もっと読む）

実施例はエッチング材料の供給（２１０）、水素を含む混合ガスの適用（２３０）、プラズマの発生（２４０）、エッチング材料のエッチング（２５０）を含むエッチング方法（２００及び１６００）を含む。エッチング材料は低ｋ誘電性材料を含み得る。混合ガスは水素ガス、水素非含有フルオロカーボン、窒素ガスを含み得る。また、１つ以上のハイドロフルオロカーボンガス、不活性ガス、及び/又は一酸化炭素を含み得る。水素ガスとしては、Ｈ_２、ＣＨ_４、Ｃ_２Ｈ_４、ＮＨ_３、及び／又はＨ_２Ｏガスを含む、二原子水素、炭化水素、シラン、及び／又はフッ素非含有水素ガスであってもよい。水素非含有フルオロカーボンガスはＣ_ｘＦ_ｙガス（ｘ≧１、ｙ≧１）、ハイドロフルオロカーボンガスはＣ_ｘＨ_ｙＦ_ｚガス（ｘ≧１、ｙ≧１、ｚ≧１）であってもよい。混合ガスは酸素非含有であってもよい。実施例は減圧、低流量水素、１つ以上のプラズマ周波数を含み得る。

（もっと読む）

ｉＰＶＤシステム（２００）は、真空チャンバー（３０）内で突出部（１４）を最小化または除去しながら、フィールド（１０）と底部（１５）被覆と比較して側壁（１６）被覆性を向上させる処理を用いて、障壁層材料（９１２）のような均一な材料を半導体基板（２１）上の高いアスペクト比のナノサイズの開口部（１１）に蒸着するために調整される。そのｉＰＶＤシステム（２００）は、そのターゲットから材料をスパッタするために、低いターゲットパワーと５０ｍＴより高い圧力で動作される。ＲＦエネルギーは、高密度プラズマを生成するそのチャンバーに連結される。小さなＲＦバイアス（数ボルト未満）は、特に、底部における被覆性を高めることを助けるために印加されることができる。
（もっと読む）

本発明に従った実施形態は、化学気相堆積された低誘電率材料の多段階硬化プロセスに関する。特定の実施形態では、電子ビーム放射および熱暴露ステップの組合せが、膜に組み込まれているポロゲンの選択的脱ガス化をコントロールするために採用されてもよく、ナノ細孔の形成をもたらす。一具体的な実施形態によると、シリコン含有成分と、不安定基を特徴付ける非シリコン含有成分との反応に起因する低誘電率層は、電子ビーム形態の放射印加が続く熱エネルギーの初期印加によって硬化されてもよい。 （もっと読む）

下層配線（１０１）と不図示の上層配線とを接続するためのビア孔（１０２）を絶縁膜（１０３）にエッチングストッパー膜（１０４）及びハードマスク（１０５）を用いて形成した後、本発明の１ステップの低パワー・バイアス・スパッタ法によりビア孔（１０２）の内壁を覆うように絶縁膜（１０３）上にＴａからなる下地膜（１０６）を形成する。ここで、ビア孔（１０２）の内壁面から絶縁膜（１０３）上にわたって薄く均一な膜厚の下地膜（１０６）が得られる。このように、比較的簡素な工程により、配線形成上の不都合を生ぜしめることなく、開口の内壁面、即ち側壁面から底面にかけて薄く均一に下地膜を成膜することを可能とし、信頼性の高い極微細な配線構造を実現する。

（もっと読む）

プラズマ処理システムにおける、半導体基板上の所定の層を介して機能をエッチングするための方法。本方法は、上記プラズマ処理システムのプラズマ処理室に基板を置くことを含む。また本方法は、上記プラズマ処理室内へエッチャント混合気を流し込むことも含み、上記エッチャント混合気は所定の層をエッチングするように構成されている。本方法はさらに、エッチャント・ソース・ガスからのプラズマを打撃することを含む。さらに本方法は、上記基板にバイアスＲＦ信号を印加しながら、上記機能を少なくとも部分的に所定の層を介してエッチングすることを含む。上記バイアスＲＦ信号は約２７ＭＨｚ乃至約７５ＭＨｚの範囲のバイアスＲＦ周波数と、バイアスＲＦ電力成分とを有し、上記バイアスＲＦ電力成分は、エッチ機能を、基板の第２の層への、予め決められた選択性しきい値より高いエッチング選択性でエッチングさせるように構成され、または上記機能を、バイアスＲＦ周波数における予め決められたエッチ速度パラメータ及びエッチ・プロファイル・パラメータに従ってエッチングさせるように構成される。
（もっと読む）

残渣有機物や自然酸化物を十分に除去でき、且つ、ビアホールの側壁絶縁膜にダメージを与えることなく、ｋ値に悪影響を与えることがない半導体基板導電層表面の清浄化方法を提供する。
半導体基板の導電層１表面上に絶縁膜２，３が形成され、絶縁膜３には
導電層１の一部を露出するビアホール４が形成された半導体装置を反応容器内に搬入し、反応容器内に水素を含むプラズマを発生させて、ビアホール４底部の導電層１上を清浄化し、アッシングにより残渣有機物６を分解除去し、導電層１表面上の銅酸化膜７をＣｕに還元する。 （もっと読む）

【課題】基板上の誘電体レイヤにおいてトレンチ深さまでトレンチをエッチングする方法を提供する。
【解決手段】ＡＲＣが前記誘電体レイヤ上に設けられる。厚さを有するフォトレジストマスクが前記ＡＲＣ上に形成される。前記ＡＲＣがエッチングされる。１：１および２：１の間であるフォトレジストに対する誘電体のエッチング選択性で、トレンチが前記誘電体レイヤ中へエッチングされる。 （もっと読む）

半導体材料（１０２）のウエハ（１００）上に貫通ビア（１１６、１１８）をエッチングするための方法（１０）であって、ウエハ（１００）が前側表面（１１０）と裏側表面（１０６）を有する方法を記載する。フォトレジスト材料の層（１０４）を裏側表面（１０６）に施用する。その後、フォトレジストの層（１０４）を、予め選択されたパターンを有するマスクを介して光源に暴露し、ここにおいて、現像されたフォトレジストを除去して、残存フォトレジスト層（１０４’）に少なくとも１つのビア（１１２、１１４）を形成させる。その後、残存フォトレジスト層（１０４’）を焼き付けて、硬化した残存フォトレジスト層（１０４’）を形成させる。その後、少なくとも１つのビア（１１２、１１４）に隣接する半導体材料（１０２）をガスプラズマエッチングして、裏側表面（１０６）と前側表面（１１０）の間に貫通ビア（１１６、１１８）を形成させる。その後、硬化した残存フォトレジスト層（１０４’）を除去し、続いて伝導性材料の層（１２０）を貫通ビア（１１６、１１８）の表面に施用して、裏側表面（１０６）と前側表面（１１０）の間に電気接続性を確立する。 （もっと読む）

一般に集積回路の製造に有用な、金属を取り除くための、及び、特に貴金属の化学的機械的研磨用の、スラリーは、過ヨウ素酸、研磨剤、及び緩衝系を組み合わせることによって、形成されてもよく、ここでそのスラリーのｐＨは、約（４）と約（８）との間にある。

（もっと読む）

集積回路（１００）の形成方法（９００）およびその構造体が提供される。半導体基板（１０２）上にゲート誘電体（１０４）が形成され、半導体基板（１０２）上のゲート誘電体（１０４）上にゲート（１０６）が形成される。半導体基板（１０２）にソース／ドレイン接合部（５０４／５０６）が形成される。ソース／ドレイン接合部（５０４／５０６）上に超均一シリサイド（６０４／６０８）が形成され、半導体基板（１０２）の上方に誘電体層（７０２）が堆積される。次いで、誘電体層（７０２）に、超均一シリサイド（６０４／６０８／６０６）へのコンタクトが形成される。
（もっと読む）

窒化タンタル／タンタルバリア層を堆積させるための方法および装置が、集積処理ツールでの使用のために提供される。遠隔発生プラズマによる洗浄ステップの後、窒化タンタルは原子層堆積法で堆積され、タンタルはＰＶＤで堆積される。窒化タンタル／タンタルは、堆積された窒化タンタルの下の導電性材料を露呈するために、誘電体層の部材の底部から除去される。場合によって、さらなるタンタル層が、除去ステップの後に物理気相堆積法で堆積されてもよい。場合によって、窒化タンタル堆積およびタンタル堆積は同一の処理チャンバで生じてもよい。シード層が最後に堆積される。 （もっと読む）

半導体ウェーハ処理装置（１０）のチャンバ（１６）と、清掃されるべき表面にバイアス電圧を掛けることなくガス混合物中に高密度プラズマを生成するためのみのＩＣＰ電源と、に供給される、水素及び不活性ガスから成る清掃ガス混合物、例えば、水素含有量が体積で２０％から８０％の間にある混合物を使用する清掃方法が提供される。本発明の実施形態では、Ｓｉ及びＳｉＯ_２汚染物質又はＣＦｘ汚染物質は引き続く金属被着に先立ってシリコン・コンタクト（４６）から清掃される。本発明の別の実施形態では、基準酸化物エッチング速度を回復するために酸化物をエッチングする以前にシリコン残留物は内部チャンバ表面から清掃される。

（もっと読む）

【課題】 誘電率の低い有機物を主成分とする層間絶縁膜層に接して金属又は化合物の薄層からなる拡散障壁層の相互間の結合が強く、その界面で剥離・脱離が発生することのない配線構造及びその製造方法を提供すること。
【解決手段】 誘電率の低い有機物を主成分とする層間絶縁膜層に接して金属又は化合物の薄層からなる拡散障壁層を堆積・被覆し、該拡散障壁層に接して導電部分を配設することによって構成される配線構造であって、層間絶縁膜層（有機絶縁膜層）３０と拡散障壁層との界面付近に高速粒子照射により両側の部材を構成する原子又は分子が互いにミキシングされた状態のミキシング領域（ミキシング層３１）を形成した。 （もっと読む）