【課題】 ポリイミド等の有機絶縁膜の表面荒れを抑制しつつ、効果的に有機絶縁膜上の変質層を除去して、半導体装置の表面リークを防止する。
【解決手段】 半導体装置に接続電極を形成する。前記接続電極の中央部が露出するように、隣接する接続電極間を連続的に覆う有機皮膜を形成する。露出した接続電極の表面をドライエッチングで処理する。前記表面処理により有機皮膜の表層に形成された変質層を、酸素を用いないドライ工程により除去する。 （もっと読む）

【課題】 液体プロセスによる微細パターンの薄膜の形成を確実に行うことが可能な機能性基板を提供すること、当該機能性基板の製造方法を提供すること、所望のパターンの薄膜を確実に形成することが可能な微細パターンの形成方法を提供すること、断線、短絡等のない微細なパターンの導電膜配線を提供すること、当該導電膜配線を備えた電子光学装置、電子機器を提供すること。
【解決手段】 本発明の機能性基板の製造方法は、基板本体に第１の処理を施す第１の工程と、第１の処理が施された基板本体上に自己組織化膜を形成する第２の工程とを備え、自己組織化膜の所定の液滴に対する後退接触角をＡ［°］、自己組織化膜の前記液滴に対する前進接触角をＢ［°］としたとき、Ａ／Ｂ≦０．６０の関係を満足するように、第１の処理の処理条件および自己組織化膜の形成条件を設定することを特徴とする。 （もっと読む）

本発明は、半導体デバイスの製造方法に関するものである。この方法では、半導体デバイスは、基板（１０）を具え、この基板（１０）は、表面（２５）を有する低−ｋの前駆物質層（２０）で覆われている。この工程の後、部分硬化工程が行われ、前記低−ｋの前駆物質層（２０）の表面（２５）またはその近くに緻密層（３０）が形成される。この緻密層（３０）は、保護層（３０）として作用することができる。前記低−ｋの前駆物質層（２０）は、未硬化、または部分的に硬化された状態で適用できる特性を有する材料の群から選択される。この方法の主な利点は、前記緻密層（３０）が、前記低−ｋの前駆物質層（２０）自体から形成されるため、別個の保護層（３０）を低−ｋの前駆物質層（２０）に設ける必要がない点である。したがって、前記緻密層（３０）は、前記低−ｋの前駆物質層（２０）に対して良好な接着性を有する。
（もっと読む）

【課題】 ＣＭＯＳＦＥＴ内の歪みを最適化するための構造体及び方法を提供すること。
【解決手段】 ＭＯＳＦＥＴ内の歪みを最適化し、より具体的には、１つの種類（Ｐ又はＮ）のＭＯＳＦＥＴ内の歪みを最大にし、かつ、別の種類（Ｎ又はＰ）のＭＯＳＦＥＴ内の歪みを最小にし緩和する、ＰＭＯＳＦＥＴ及びＮＭＯＳＦＥＴの両方を含む歪みＭＯＳＦＥＴの半導体構造体、及び歪みＭＯＳＦＥＴを製造する方法が開示される。元の完全な厚さを有する歪み誘起ＣＡ窒化物コーティングが、ＰＭＯＳＦＥＴ及びＮＭＯＳＦＥＴの両方の上に形成され、この歪み誘起コーティングは、１つの種類の半導体デバイス内に最適化された十分な歪みをもたらし、別の種類の半導体デバイスの性能を劣化させる。歪み誘起ＣＡ窒化物コーティングは、別の種類の半導体デバイスの上で減少した厚さまでエッチングされ、減少した厚さの歪み誘起コーティングは、他方のＭＯＳＦＥＴ内でより少ない歪みを緩和し、他方のＭＯＳＦＥＴ内により少ない歪みをもたらす。 （もっと読む）

【課題】機械的強度が十分に強く、しかも、比誘電率が極めて低い絶縁膜を有する半導体装置の製造方法を提供する。
【解決手段】半導体基板上に多孔質の第１の絶縁膜３８を形成する工程と、第１の絶縁膜上に、第１の絶縁膜より密度の高い第２の絶縁膜４０を形成する工程と、第１の絶縁膜上に第２の絶縁膜が存在している状態で、電子線、紫外線又はプラズマを照射し、第１の絶縁膜を硬化させる工程とを有している。緻密性の高い第２の絶縁膜を介して第１の絶縁膜に電子線等を照射するため、第１の絶縁膜に大きなダメージが加わるのを防止しつつ、第１の絶縁膜を硬化させることができる。第１の絶縁膜にダメージが加わるのを防止することができるため、吸湿性の増大や密度の増大を防止することができ、ひいては、比誘電率の増大を防止することができる。従って、比誘電率が低く、しかも機械的強度の高い絶縁膜を有する半導体装置を提供することができる。 （もっと読む）

この発明は、半導体本体（１）と基板（２）とを備えた半導体装置（１０）であって、少なくとも一つの半導体素子（３）を備え、そして、少なくとも一つの接続領域（４）と、接続領域（４）に接続された上部に横たわる帯状接続導体（５）とが設けられ、帯状接続導体と接続領域とが共に誘電体材料内に窪んでおり、続いて、第一の誘電体層（６）と、第一のハードマスク層（７）と、そして、第二の誘電体層（８）とが半導体本体（１）上に堆積され、接続領域（４）が形成される部位において、炭素とフッ素との化合物を含むプラズマを用いたプラズマエッチングにより第一の誘電体層（６）内にバイア（４４）が形成され、そして、この構造の上部に堆積されたパターンニングされたフォトレジスト層が存在している状態で、接続導体（６）が形成される部位において、プラズマエッチングにより第二の誘電体層（８）内にトレンチ（５５）が形成され、接続領域（４）と接続導体（５）とをそれぞれ形成するために、バイア（４４）及びトレンチ（５５）が導電材料で満たされ、そして、トレンチ（５５）が形成される前に、既に形成されたバイア（４４）が有機材料（２）で満たされる半導体装置の製造方法に関する。この発明では、バイア（４４）のエッチング中にバイア（４４）が同時にほぼ完全に有機材料（２０）で満たされるように、第一の誘電体層（６）の材料と、プラズマエッチングによる第一の誘電体層（６）内のバイア（４４）の形成中のエッチング条件とが選ばれ、この構造及びプラズマ内に既に存在する有機材料から有機材料（２０）が形成される。エッチングの間にレジスト層が存在することと、そこで炭素とフッ素との化合物を用いること以外に、関わる条件は、第一（そして第二）の誘電体層（６，８）とこれら層（６，８）のエッチングの間の電力の選択に関する。
（もっと読む）

【課題】高品質の加工及び多重波長でのレーザエネルギーがレーザエネルギープロファイルに重なることができるより小さい可能なスポットサイズを達成するために半導体デバイス微細加工に対して目標とされる実質的にジッタのない多重波長レーザエネルギープロファイルを提供する。
【解決手段】異なる時間で異なるレーザ波長によって特徴付けられる特別に成形されたレーザパルスエネルギープロファイル（９８，１０４，１５６）は、高品質加工及びより小さい可能なスポットサイズを達成する半導体デバイスの微細加工を可能にするために軽減制御ジッタを提供する。 （もっと読む）

【課題】ＭＬＭ(Metal Layer Metal)工程の際に絶縁膜に発生するクラック(crack)の抑制に適した半導体素子の製造方法を提供する。
【解決手段】本発明の半導体素子の製造方法は、（ａ）第１絶縁膜の形成された基板上にメタルラインを形成する段階と、（ｂ）前記メタルラインをパターニングする段階と、（ｃ）前記メタルライン上に第２絶縁膜を形成する段階と、（ｄ）熱処理工程を行う段階とを含んでなる半導体素子の製造方法において、前記（ｂ）段階の完了後、前記（ｃ）段階を行う前に熱処理工程により前記メタルラインの応力を緩和させる（ｅ）段階を行う。 （もっと読む）

【課題】ナノ粒子の発生自体を制御し、効果的に基板上に低誘電率膜を堆積させる。
【解決手段】低誘電率膜を形成する方法であって、有機Siガスと不活性ガスからなる反応ガス容量結合方式のＣＶＤ装置の反応器へ導入する工程、該有機Siガスから気相中に生成する微粒子のサイズを該反応器内におけるプラズマ放電時間の関数として、nmオーダーに調整する工程、及び生成した該微粒子を該反応器内に載置された基板上に堆積する工程、を包含する。 （もっと読む）

【課題】 疎水性の低誘電率絶縁膜を用いて、信頼性および電気的特性に優れた半導体装置を製造する方法を提供する。
【解決手段】 アンモニアプラズマ１４によって、ＳｉＯＣ膜８の表面に形成された疎水性のダメージ層を親水性の改質層１５に変える。改質層１５はフッ酸水溶液などに可溶であるので、改質層１５を除去することによって、表面に清浄なＳｉＯＣ膜８を露出させることができる。改質層１５の膜厚は０．５ｎｍ〜１０ｎｍであることが好ましく、１ｎｍ〜５ｎｍであることがより好ましい。 （もっと読む）

応力をもたせた膜が基板上に形成される。基板が処理ゾーンに置かれ、処理ゾーンに与えられたシリコン含有ガス及び窒素含有ガスを有する処理ガスのプラズマが形成される。窒素の如き希釈ガスを加えることもできる。堆積直後のままの応力をもたせた物質を、紫外線又は電子ビームに対して露出させることにより、その堆積物質の応力値を増大させることができる。それに加えて、又はそれとは別に、堆積中にその物質の応力値を増大させるために、窒素プラズマ処理を使用することができる。応力をもたせた物質を堆積させるためのパルス化方法も開示する。 （もっと読む）

【課題】 エッチングマスクを通して層内にフィーチャをエッチングする方法を提供する。
【解決手段】 前記エッチングマスクの曝露された表面、および前記フィーチャの垂直側壁上に保護コーティングが保護膜形成ガス混合物で形成される。前記フィーチャは、前記エッチングマスクを通して、少なくとも１つのエッチング化学物質および少なくとも１つの保護膜形成化学物質を含む反応性エッチング混合物でエッチングされる。
（もっと読む）

【課題】 Ｃｕ電極層と有機樹脂膜との密着性寿命を、従来よりも向上させることができる半導体装置およびその製造方法を提供する。
【解決手段】 パワーデバイスと、パワーデバイス上の厚いＣｕ電極層２と、Ｃｕ電極層２を覆う有機樹脂膜３とを備える半導体装置において、Ｃｕ電極層２の表面（上面２ａと側面２ｂ）の全領域を覆うように、Ｃｕ窒化膜８を配置する。ここで、Ｃｕ電極層２と有機樹脂膜３との密着性を低下させる主原因は、有機樹脂膜３を通過した酸素がＣｕ電極層２と反応して、Ｃｕ電極層２の表面に酸化膜が生成することである。そこで、Ｃｕ電極層２と有機樹脂膜３との間の領域に、酸素の透過を抑制することができるＣｕ窒化膜８を配置することで、Ｃｕ電極層と有機樹脂膜との密着性寿命を、従来よりも向上させることができる。 （もっと読む）

【課題】低誘電率及び高熱安定性を有するフッ素ドープ低誘電率シリコン酸化膜を形成する方法を与える。
【解決手段】容量結合プラズマCVDにより、低誘電率シリコン酸化膜を形成する方法は、シリコンソースガスとしてSiH4、フッ素ソースガスとしてSiF4、及び酸素ソースガスとしてCO2から成る処理ガスを、(SiH4+SiF4)/CO2が約０.０２から約０.２の範囲となるような流量比で、かつ、全圧が約２５０Paから約３５０Paとなるように反応チャンバへ導入する工程と、約１０MHzから約３０MHzの周波数の第１RF電力及び約４００kHzから約５００kHzの周波数の第２RF電力を印加する工程であって、２つのRF電力を重畳させることにより、反応チャンバ内部にプラズマ反応場を生成するところの工程と、それぞれのガスの流量及びそれぞれのRF電力出力を制御する工程と、から成る。 （もっと読む）

【課題】 本発明は、半導体素子などにおいて好適に用いられる膜形成用組成物、ならびに絶縁膜およびその形成方法を提供する。
【解決手段】 本発明にかかる絶縁膜形成用組成物は、（Ａ）ゼオライトのMFI構造を有し、前記MFI構造を構成するシロキサンの１０員環によって形成される孔内に含窒素化合物が存在する、ポリオルガノシロキサン化合物と、（Ｂ）ポリカルボシラン化合物とを、有機溶媒の存在下で混合し、加熱することにより得られる化合物を含有する。 （もっと読む）

【課題】基板上に多孔質膜を堆積させる処理方法を提供する。
【解決手段】多孔質シリカ膜及びドープシリカ膜を堆積させる処理方法。本方法は、循環方式を用い、各サイクルは、最初にシリカをシリコンと共に共堆積させる段階と、次に選択的にシリコンを除去して多孔質構造体を形成する段階とを含む。好ましい実施形態では、共堆積は、プラズマ強化化学気相蒸着によって行われる。反応剤給送流れは、共堆積反応剤と選択的シリコン除去反応剤との混合物を含む。ＲＦ電力変調を使用して、共堆積段階及び選択的シリコン除去段階を制御し、後者は、ＲＦ電力が切られるか又は低レベルに低減される度に進行する。本発明を用いて、高度に均一な小さな孔隙及び望ましい空隙率プロフィールを有する多孔質膜を取得することができる。本方法は、半導体集積回路製造のための広範囲の低−ｋ誘電体を形成するのに有利である。本方法はまた、他の用途のための他の多孔質膜を形成するのにも有利である。 （もっと読む）

【課題】半導体素子のキャパシタの形成方法を提供する。
【解決手段】この方法は、フッ素および酸素を含む環境で金属窒化膜をエッチングしてキャパシタ電極を形成する段階を含む。そして、前記金属窒化膜はフッ素プラズマを含む環境でプラズマエッチングされるようにしてもよい。また、前記フッ素はＣＦ_４及びＣＨＦ_３のうちで少なくとも一つであるようにしてもよい。さらに、前記金属窒化膜はチタン、タンタル及びタングステンのうちで少なくとも一つを含むようにしてもよい。また、前記金属窒化膜は６００Ｗ以下のパワーが供給された環境でプラズマエッチングされるようにしてもよい。 （もっと読む）

【課題】レジストを「焦げ」の発生を防ぎつつ除去し、さらにプラズマ酸化珪素膜を半導体ウェハ内部の不純物の再分布を抑制しながら高速に形成する半導体素子の製造方法及び半導体素子を提供する。
【解決手段】レジスト３０１の灰化時には低めのＲＦ電力を用いることで、レジスト３０１の「焦げ」の発生を防いで灰化する。レジスト３０１の灰化が終了した時点から高めのＲＦ電力に切り替えることで酸化レートの高いプラズマ酸化を行い、ポリシリコンからなるＮ型配線部１０３、Ｐ型配線部１０４の表面に不純物の外方拡散防止膜としてのプラズマ酸化珪素膜４０１を形成する。熱工程を行うことなくポリシリコンをくるむようにプラズマ酸化珪素膜４０１を形成するため、半導体ウェハ１０１中の不純物を殆ど再分布させない。 （もっと読む）

【課題】 本発明は、選択ソースラインと共通ソースライン間の漏れ電流を著しく減少させることが可能な半導体素子のパッシベーション膜形成方法及び半導体素子のパッシベーション膜構造を提供することを目的としている。
【解決手段】 半導体基板上に金属配線を形成する段階と、前記金属配線上にプラズマによる損傷を緩衝することが可能な第１パッシベーション膜のバッファ酸化膜を形成する段階と、前記バッファ酸化膜上に第２パッシベーション膜の高密度プラズマ（ＨＤＰ）膜を形成する段階と、前記第２パッシベーション膜上に第３パッシベーション膜を形成する段階とを含んで半導体素子のパッシベーション膜を形成する構成としたことを特徴とする。 （もっと読む）

基板を処理する方法であって、フェニル基を含む有機シリコン化合物を含む処理ガスを処理チャンバに供給するステップと、処理ガスを反応させて低ｋ誘電物質によるダマシン又はデュアルダマシン適用においてバリヤ層として用いられる低ｋシリコンカーバイドバリヤ層を堆積させるステップとを含む、前記方法が提供される。低ｋシリコンカーバイドバリヤ層上に酸素を含まない有機シリコン化合物を含む処理ガスからのシリコン原子にフェニル基がほとんど結合されていないシリコンカーバイドキャップ層を堆積する方法が提供される。
（もっと読む）