【課題】多層配線構造を備えた半導体装置において、配線溝底面におけるバリアメタル膜の消失を回避しつつ、ビアプラグ下端において下層配線パターンと確実なコンタクトを実現する。
【解決手段】配線溝およびビアホールの側壁面および底面を覆うようにバリアメタル膜をスパッタ法により堆積する際に、前記バリアメタル膜の堆積を、層間絶縁膜主面上における堆積速度がスパッタエッチング速度よりも大きくなる第１の条件で前記バリアメタル膜の堆積を行う第１のスパッタ工程と、前記層間絶縁膜主面上における堆積速度とスパッタエッチング速度がほぼ等しくなる第２の条件で前記バリアメタル膜の堆積を行う第２のスパッタ工程により、実行する。 （もっと読む）

【課題】層間絶縁膜形成時に金属配線の一部がエッチングされることで金属配線間の異常膜が形成されるのを防止し、素子特性の劣化を有効に防止できる半導体素子の金属層間絶縁膜形成方法を提供する。
【解決手段】半導体基板１００上に金属層を蒸着後、その金属層をパターニングして金属配線１０１Ａを形成する。この金属配線１０１Ａを含む全体構造上にバッファ酸化膜（バッファ膜）１０３を形成することにより、後工程で金属層間絶縁膜１０４を形成する工程の際のプラズマ損傷を防止する。そうしたバッファ酸化膜１０３を含む全体構造上に金属層間絶縁膜１０４を形成する。以上の工程を経ることで、金属層間絶縁膜１０４を形成する際に金属配線１０１Ａの一部がエッチングされてしまうことで金属配線間に異常膜が形成されるのを防ぎ、それにより素子特性の劣化を抑える。 （もっと読む）

【課題】ボンディングパッドを溶融することなくウエーハの基板にボンディングパッドに達するビアホールを形成することができるビアホールの加工方法を提供する。
【解決手段】基板の表面に複数のデバイスが形成されているとともにデバイスにボンディングパッドが形成されているウエーハに、基板の裏面側からパルスレーザー光線を照射してボンディングパッドに達するビアホールを形成するビアホールの加工方法であって、パルスレーザー光線の１パルス当たりのエネルギー密度が基板は飛散加工されるがボンディングパッドは飛散加工されない値に設定され、パルスレーザー光線のパルスの時間間隔が１５０ミクロン秒以上に設定されている。 （もっと読む）

【課題】リソグラフィ限界以上のピッチを有する微細パターンを形成することができる方法を提供する。
【解決手段】被食刻層が形成された半導体基板上に第１ピッチを有する厚さｔ_１のハードマスクパターンを形成する段階と、結果物上に光透過性薄膜をコンフォーマルな形でｔ_２の厚さに形成する段階と、結果物上に光吸収性薄膜をプラナー形に形成する段階と、光が被食刻層の表面からＴの高さまで到達するよう調整しながら、結果物にブランク露光工程を行う段階（ｔ_２＜Ｔ≦ｔ_１＋ｔ_２）と、結果物に対して現像工程を行いハードマスクパターンの間に光透過性薄膜及び光吸収性薄膜が積層された有機マスクパターンを形成する段階と、ハードマスクパターン及び有機マスクパターンを食刻マスクに被食刻層を食刻し、第１ピッチより小さい第２ピッチを有する被食刻層パターンを形成する段階と、を含むことにより４０ｎｍ以下の微細パターンを形成する。 （もっと読む）

【課題】低抵抗のコンタクト構造を安定して形成することができるドライエッチング方法を提供する。
【解決手段】層間絶縁膜を、フルオロカーボンガスを含むガスのプラズマにより選択的にエッチングして貫通孔を形成する。次いで、貫通孔が形成された基板に対して、基板にバイアスを印加した状態で酸素ガスのプラズマによるプラズマ処理を行う。さらに、上記酸素プラズマ処理と連続して、貫通孔が形成された基板に対して、上記基板バイアスの印加を停止した状態で、酸素ガスのプラズマによるプラズマ処理を行う。 （もっと読む）

【課題】配線抵抗及び不良が減少したアレイ基板を提供する。
【解決手段】絶縁基板１２０上にバリア層を形成する。その後、バリア層上に銅または銅合金を含むゲートライン１３１及びゲートラインに電気的に接続されるゲート電極１１８を形成する。その後、ゲートライン１３１及びゲート電極１１８の表面を窒化プラズマ処理する。続いて、絶縁基板１２０上にゲートライン１３１及びゲート電極１１８をカバーするゲート絶縁膜１２６を蒸着する。続いて、ゲート絶縁膜１２６上にデータライン１３３、データライン１３３に電気的に接続されるソース電極１１７、ソース電極１１７と離隔されて配置されるドレイン電極１１９、及びゲート電極１１８上でソース電極１１７とドレイン電極１１９との間に配置される半導体パターンを形成する。 （もっと読む）

【課題】ポリパッド処理を行うことなく、ストレージノードコンタクトプラグとランディングプラグ分離膜との間のオーバーラップマージンを確保し、かつ、ストレージノードコンタクトホールをエッチングする際のランディングプラグ分離膜のエッチング損失の防止に適した半導体素子のコンタクトプラグの製造方法を提供する。
【解決手段】ランディングプラグ２３が形成された半導体基板２１上に絶縁膜２９Ａを形成するステップと、絶縁膜２９Ａの所定領域上に非晶質カーボンハードマスク３０Ａを形成するステップと、ハードマスク３０Ａをエッチングバリアにして絶縁膜２９Ａをエッチングしてランディングプラグ２３を露出させるストレージノードコンタクトホール３３を形成するステップと、コンタクトホール３３に導電物質を埋め込んでストレージノードコンタクトプラグを形成するステップとを含む。 （もっと読む）

【課題】金属配線の速い電荷伝達を妨げる要因を除去し、また、金属配線の表面の損傷を防止し、半導体メモリ素子の高速動作を実現することができるＮＡＮＤフラッシュメモリ素子等の半導体メモリ素子の製造方法を提供する。
【解決手段】半導体メモリ素子の製造方法は、基板３０上にコンタクトプラグ４０、４２、４３、及びコンタクトプラグ４０、４２、４３を囲む第１の層間絶縁膜３９と第２の層間絶縁膜４１を形成するステップと、パターニングされたＴｉ／ＴｉＮ膜による拡散防止膜４６及びタングステン膜による金属配線４７を含み、コンタクトプラグ４０、４２、４３の上に重なる金属配線構造Ｍを形成するステップと、金属配線４７の表面を酸化させ、金属配線４７の表面に保護膜４９を形成するため、Ｈ２ＳＯ４、Ｈ２Ｏ２、脱イオン水及びＨＦを混合して得られた洗浄ケミカルを利用するステップとを含む。 （もっと読む）

【課題】メタルコンタミを発生させることなくボンディングパッドに達するビアホールを効率よく形成することができるビアホールの加工方法を提供する。
【解決手段】基板の表面に複数のデバイスが形成されているとともにデバイスにボンディングパッドが形成されているウエーハに、基板の裏面側からパルスレーザー光線を照射してボンディングパッドに達するビアホールを形成するビアホールの加工方法であって、形成したいビアホールの直径をDとした場合、スポット径を０．７５〜０．９Dに設定し、１パルス当たりのエネルギー密度を４０〜６０J／cm²に設定したパルスレーザー光線を基板の裏面側から照射し、基板の表面より所定量内側まで未貫通穴を形成する第１の加工穴形成工程と、１パルス当たりのエネルギー密度を２５〜３５J／cm²に設定したパルスレーザー光線を基板に形成された未貫通穴に照射し、基板にボンディングパッドに達するビアホールを形成する第２の加工穴形成工程とを含む。 （もっと読む）

【課題】半導体デバイスのインダクタなどの１ミクロン以上の厚い金属層の形成において、金属欠陥の発生を低減する製造方法を提供する。
【解決手段】誘電体層の上に、厚いアルミニウムなどの金属層の２分の１の厚さを持つ第１部分１１５ａがスパッタ法により堆積される。この第１部分は圧縮応力または引張り応力を有する。次にＴｉＮ層などの応力補償層１２０がこの上に堆積される。この応力補償層は第１部分の応力とは逆向きの応力を持つ様に、窒素ガスを含む雰囲気中でスパッタする。次いで金属層の２分の１の厚さを持つ第２部分１１５ａが、第１部分と同様の方法でこの上に堆積される。この後パターン形成しインダクタ１１０とする。 （もっと読む）

【課題】メタルコンタミが発生しても金属原子が基板の内部に拡散することを防止できるビアホールの加工方法を提供する。
【解決手段】基板の表面に絶縁膜が積層され複数のデバイスが形成されているとともにデバイスにボンディングパッドが形成されているウエーハに、基板の裏面側からパルスレーザー光線を照射してボンディングパッドに達するビアホールを形成するビアホールの加工方法であって、基板の裏面側からパルスレーザー光線を照射し、基板に積層された絶縁膜に達する未貫通穴を形成する第１の加工穴形成工程と、第１の加工穴形成工程によって基板に形成された未貫通穴の内周面に絶縁膜を被覆する絶縁膜被覆工程と、絶縁膜被覆工程によって内周面に絶縁膜が被覆された未貫通穴にパルスレーザー光線を照射し、ボンディングパッドに達するビアホールを形成する第２の加工穴形成工程とを含む。 （もっと読む）

【課題】ポリメタルゲート配線のシリコン膜のパターニングに際して、ダミーウエハを用いずに、且つ、チャンバー内の下部電極のダメージを伴うことなく、チャンバーのドライクリーニングを行う半導体装置の製造方法を提供する。
【解決手段】ポリシリコン膜の表面にシリコン窒化膜を有するウエハをチャンバー内に搬送し（ステップＳ１）、下部電極上に搭載した後に、まず、チャンバーのドライクリーニングを行い（ステップＳ２）、チャンバー内壁に付着したシリコン系の反応生成物を除去する。次いで、ウエハのドライエッチングを行い、シリコン窒化膜およびポリシリコン膜をパターニングする（ステップＳ３）。パターニング後に下部電極からウエハを取り外し、チャンバー外に搬出する（ステップＳ４）。この処理をウエハ毎に繰り返す。 （もっと読む）

【課題】 電界効果トランジスタを被覆して、その中の電荷又は正孔の移動度を向上させる窒化物膜の形成方法を提供すること。
【解決手段】 本発明の実施形態は、基板上に製造された複数のｐ型電界効果トランジスタゲート構造体を被覆する、高密度プラズマ堆積プロセスによる圧縮窒化物膜の形成方法を提供する。実施形態は、少なくともシラン、アルゴン及び窒素のガス源を用いて高密度プラズマで満たされた環境を生成するステップと、基板に０．８Ｗ／ｃｍ^２と５．０Ｗ／ｃｍ^２との間の範囲で変化する密度の高周波数電力のバイアスをかけるステップと、圧縮応力窒化物フィルムを形成するために複数のゲート構造体に高密度プラズマを堆積させるステップとを含む。 （もっと読む）

【課題】基材の内部に空隙を形成するための方法を提供する。
【解決手段】基材を用意する工程；少なくとも１つの犠牲材料前駆体の堆積によって犠牲材料を堆積する工程；複合層を堆積する工程；該複合層中のポロゲン材料を除去して多孔質層を形成する工程；及び積層基材を除去媒体と接触させて前記犠牲材料を実質的に除去し、前記基材の内部に空隙を与える工程を含み、前記少なくとも１つの犠牲材料前駆体が、有機ポロゲン、シリコン、極性溶媒に可溶な金属酸化物、及びそれらの混合物からなる群より選択される方法が提供される。 （もっと読む）

【課題】 構造底部のバリア材料厚と比べると、構造側壁においてより厚いバリア材料被覆範囲を有する相互接続構造体、及び、そのような相互接続構造体を製造する方法を提供すること。
【解決手段】 構造底部のバリア材料厚と比べると、構造側壁においてより厚いバリア材料被覆範囲を有する相互接続構造体、及び、そのような相互接続構造体を製造する方法が提供される。本発明の相互接続構造体は、従来のＰＶＤプロセス、従来のイオン化プラズマ堆積、ＣＶＤ、又はＡＬＤによってバリア材料が形成される従来技術の相互接続構造体と比べると、半導体業界のための改善された技術拡張性を有する。本発明によると、構造底部のバリア材料厚（ｈ_ｔ）より厚い、構造側壁のバリア材料厚（ｗ_ｔ）を有する相互接続構造体が提供される。すなわち、本発明の相互接続構造体において、ｗ_ｔ／ｈ_ｔ比は、１００％に等しいか又はそれより大きい。 （もっと読む）

【課題】 銅溝配線層とその上に形成されたアルミニウム配線とを含む多層配線を備えた不揮発性半導体メモリのコスト増加を抑制できる半導体装置の製造方法を提供すること。
【解決手段】 半導体装置の製造方法は、銅溝配線層４，５上に銅拡散防止膜６を形成する工程と、銅拡散防止膜６に開口部をレーザーアブレーションにより形成する工程とを含み、前記開口部は、銅溝配線層４，５上にアルミニウム配線を形成するためのリソグラフィ工程で使用される位置合わせ用マークが形成される領域に対応することを特徴とする。 （もっと読む）

ある実施形態によれば、プラズマリアクタにおいて、有機平坦化層をマスキングするハードマスクを覆うフォトレジストマスク構造を含むレジスト構造の有機平坦化層にトレンチをエッチングする方法が提供される。これには、プラズマリアクタに、Ｎ_２、Ｈ_２及びＯ_２を含むエッチャントガス化学物質を導入する工程と、マスクした有機平坦化層を、エッチャントガス化学物質から形成されたプラズマを用いて、エッチングする工程とが含まれる。これには、１回のエッチング工程で、平坦化層を通してエッチングしてトレンチを形成する工程が含まれる。
（もっと読む）

【課題】バイポーラトランジスタにおける高利得化および低雑音化を同時に実現できる技術を提供する。
【解決手段】ベースパッド３１およびコレクタパッド３２の下部にエミッタ（基準（接地）電位）と電気的に接続された配線２４が設けられた基板シールド構造とすることにより、ベースパッド３１およびコレクタパッド３２と配線２４との間では容量が設けられた構造として電力消費をなくし、基板１からの熱雑音は、配線２４を介して基準（接地）電位へと逃がし、ベースパッド３１およびコレクタパッド３２へは届かないようにする。 （もっと読む）

プラズマエッチング方法は、重合エッチングプロセスガスを用いて、ワークピース上のフォトレジストマスクにプラズマエッチング工程を実施するものであり、重合エッチングプロセスガスは、エッチング工程中に該フォトレジストマスクの表面に保護ポリマー層として堆積するプラズマ重合種を生成するものであり、エッチング工程後及びフォトレジストマスク除去前に、（ａ）ＲＦプラズマソース電力をチャンバに結合し、一方で、ＲＦプラズマバイアス電力をチャンバに実質的に結合しないことにより、ポリマー材料を含む種類の残渣を、該チャンバの天井を含むチャンバ表面から除去し、該残渣がチャンバ表面から除去されるまで、水素含有ガスをチャンバに導入し、（ｂ）ＲＦプラズマバイアス電力をチャンバに結合し、一方で、ＲＦプラズマソース電力をチャンバに実質的に結合しないことにより、保護ポリマー層を、フォトレジストマスクの表面から除去し、ポリマー層が、フォトレジストマスクの表面から除去されるまで、酸素及び一酸化炭素を含むプロセスガスをチャンバに導入する工程と含む。
（もっと読む）

イン・サイチュでの裏側ポリマー除去のプラズマエッチングプロセスは、多孔性又は非多孔性カーボンドープされた酸化ケイ素誘電体層とフォトレジストマスクを表面に有するワークピースで開始される。ワークピースは、エッチングリアクタチャンバにおいて静電チャック上にクランプされる。このプロセスには、フルオロ−カーボンベースのプロセスガスを導入し、ＲＦバイアス電力を静電チャックに、ＲＦソース電力をオーバーヘッド電極に印加して、誘電体層の露出した部分をエッチングし、一方で、保護フルオロ−カーボンポリマーをフォトレジストマスク上に堆積することが含まれる。このプロセスには、フルオロ−カーボンベースのプロセスガスを除去し、水素ベースのプロセスガスを導入し、ＲＦソース電力をオーバーヘッド電極に印加することが更に含まれる。静電チャックのリフトピンを伸ばして、静電チャックの上にワークピースを上昇し、ワークピースの裏側をリアクタチャンバのプラズマに露出して、ポリマーが裏側から除去されるまで、裏側に以前に堆積したポリマーを還元する。
（もっと読む）