【課題】容量値及びその変化量が大きく且つＱ値の高い可変容量素子を備える半導体装置及びその製造方法を実現する。
【解決手段】半導体装置は、可変容量素子を備え、当該可変容量素子は、半導体基板１１上に形成された下部電極１３と、下部電極１３上に形成された容量絶縁膜１４と、容量絶縁膜１４上に形成された上部電極１５とを備える。上部電極１５は、容量絶縁膜１４上に位置する低濃度不純物層１５ａと、低濃度不純物層１５ａ上に位置し且つ低濃度不純物層１５ａよりも不純物濃度が高い高濃度不純物層１５ｂとを有する。 （もっと読む）

【課題】 回路の小型化と消費電力の低減が可能な可変容量装置を提供する。
【解決手段】 容量検出回路３１は、可変容量素子２の駆動容量Ｃ1のキャパシタンス値に応じた検出信号Ｓxと、基準となる基準信号Ｓyとを出力する。駆動電圧制御回路２１は、検出信号Ｓxと基準信号Ｓyとを比較し、この比較結果に応じて駆動電圧Ｖcontを制御し、駆動容量Ｃ1を増加または減少させる。駆動容量Ｃ1の一端側には駆動電圧Ｖcontが印加され、他端側には容量検出回路３１の検出用電流回路３３から検出用電流Ｉcontが周期的に入力される。このため、駆動容量Ｃ1が検出用電流回路３３に接続されると、駆動容量Ｃ1のキャパシタンス値と検出用電流Ｉcontの大きさとに応じて、駆動容量Ｃ1の他端側の電圧が上昇し、この電圧に応じた検出信号Ｓxが出力される。 （もっと読む）

【課題】半導体基板においてダミーパターンの配置密度を高める。
【解決手段】半導体基板１０４には、配線パターン１０２とダミーパターン１０６がレイアウトされる。配線パターン１０２の周囲にはマージン領域がレイアウトされ、マージン領域の周囲にダミー領域がレイアウトされる。このダミー領域に、複数のダミーパターン１０６がレイアウトされる。ダミーパターン１０６は、ダミー領域の延伸方向に配列される。マージン領域とダミー領域は、配線パターン１０２を基準として交互にレイアウトされる。 （もっと読む）

【課題】半導体集積回路の微細化に伴い非常に短くなったゲート長を有するトランジスタにおいて、ゲート絶縁膜におけるリーク電流の発生を抑制し、トランジスタとしての機能を高めることが可能な半導体装置を提供する。
【解決手段】主表面を有する半導体基板ＳＵＢと、半導体基板ＳＵＢの主表面に形成された１対のソース／ドレイン領域と、１対のソース／ドレイン領域に挟まれる領域上であって、主表面に接するように形成されたゲート絶縁膜ＡＦＥと、ゲート絶縁膜ＡＦＥの上面に接するように形成されたゲート電極ＰＯとを備える。上記１対のソース／ドレイン領域の一方から他方へ向かう方向のゲート電極ＰＯの長さは４５ｎｍ未満である。ゲート絶縁膜ＡＦＥは反強誘電体膜を有する。 （もっと読む）

【課題】 可変容量素子の動作不良を防止し、可変容量素子の信頼性を向上する。
【解決手段】 可変容量素子は、固定電極と、固定電極上に積層された絶縁層を含む絶縁部と、絶縁層上に絶縁層から離れる方向に移動可能に積層された可動部および可動部の一端を絶縁部に固定する固定部を含む可動電極と、可動電極に間隔を空けて対向する対向電極とを有している。 （もっと読む）

【課題】高い信頼性を有する直流変換回路を提供する。
【解決手段】流れる電流の変化に応じて起電力が発生する誘導素子と、ゲート、ソース、及びドレインを有し、オン状態又はオフ状態になることにより、誘導素子における起電力の発生を制御するトランジスタと、トランジスタがオフ状態のときに導通状態になる整流素子と、トランジスタのオン状態又はオフ状態を制御する制御回路と、を具備し、トランジスタは、チャネル形成層として水素濃度が５×１０^１９ａｔｏｍｓ／ｃｍ^３以下である酸化物半導体層を有する構成とする。 （もっと読む）

【課題】容量を高めることが可能な電気化学キャパシタを提案する。
【解決手段】基板の一平面上に正極と負極が形成される電気化学キャパシタである。また、電解質と、電解質の同一平面に接する正極及び負極とを有する。即ち、電解質の一平面上に接する正極活物質及び負極活物質と、正極活物質に接する正極集電体と、負極活物質に接する負極集電体とを有する電気化学キャパシタである。当該構成により、電気化学キャパシタの容量を増大させることができる。 （もっと読む）

【課題】ロジックセルを配置するためのスペースを十分に確保することのできる、半導体集積回路、半導体集積回路のレイアウト方法、半導体集積回路のレイアウトプログラム、及び半導体集積回路のレイアウト装置を提供する。
【解決手段】自動配置配線ツールにより、ロジックセル、及び前記ロジックセルに接続される信号配線をレイアウトし、ロジックセルレイアウトデータを生成するステップと、前記自動配置配線ツールにより、可変容量セル及び前記可変容量セルの容量を制御する制御配線をレイアウトし、可変容量セルレイアウトデータを生成するステップと、前記ロジックセルレイアウトデータ及び前記可変容量セルレイアウトデータに基づいて、半導体集積回路のレイアウトデータを生成するステップとを具備する。前記可変容量セルレイアウトデータを生成するステップは、前記制御配線を、同一配線層内で単位長あたりの抵抗が前記信号配線のそれと同じになるように、レイアウトするステップを含んでいる。 （もっと読む）

【課題】改良されたエネルギー貯蔵装置を提供する。
【解決手段】２つの物理的効果を組み合わせて利用することによって、改良されたエネルギー貯蔵装置が提供される。第１の効果は、全電子バッテリー（ＡＥＢ）効果と呼ぶことができるもので、キャパシタの２つの電極間で誘電体構造に埋め込まれている内包物の使用に関連する。電子は、電極と内包物との間の誘電体をトンネル現象によって通り抜け、それによって、従来のキャパシタと比べて電荷貯蔵密度を増加させることができる。第２の効果は、面積増大効果と呼ぶことができるもので、２つの電極の一方または両方で微細構造化またはナノ構造化を用い、電極幾何学的面積と比べて界面面積を向上させることに関連する。面積増大は、装置の自己放電率を低下させるのに有利である。 （もっと読む）

【課題】薄型化、及び小型化を達成しながら、外部ストレス、及び静電破壊に対する耐性の強化により信頼性を向上した半導体装置の提供。
【解決手段】集積回路と、共振容量部２０４と、を備えたＩＣチップと、ＩＣチップ上に設けられたアンテナ２０１と、アンテナ上に絶縁膜を介して少なくとも一部が重なるように設けられた導電性遮蔽体２０６と、を有し、アンテナと、アンテナ上に設けられた絶縁膜と、絶縁膜上に設けられた導電性遮蔽体との積層構造によって、容量素子が形成されている。 （もっと読む）

【課題】振動子の構造寸法のばらつきに起因する共振周波数の変動を抑制することのできる共振回路及びその製造方法を実現する。
【解決手段】本発明の共振回路３０は、基板と、該基板上に形成された固定電極１２、及び、該固定電極の少なくとも一部に対向する可動部を備えた可動電極１３を有するＭＥＭＳレゾネータ１０と、該ＭＥＭＳレゾネータにバイアス電圧を印加するための電圧印加手段２０と、を具備し、前記電圧印加手段は、前記可動部を構成する層と同じ層で構成され、該層の厚みで抵抗値が変化する補償用抵抗Ｒ１１と、該補償用抵抗に接続され、前記可動部を構成する層と異なる構造で構成される基準抵抗Ｒ１２とを分圧抵抗とし、前記補償用抵抗と前記基準抵抗の接続点電位を前記ＭＥＭＳレゾネータの少なくとも一方の端子１０ｂに出力し、前記抵抗値の変化により前記層の厚みと正の相関を有する前記バイアス電圧を前記振動子に与える分圧回路を有する。 （もっと読む）

【課題】フィルタ回路のキャパシタ素子の容量値の適正な調整を可能にする。
【解決手段】抵抗素子の抵抗値とキャパシタ素子の容量値の積であるＲＣ値を調整する集積回路装置１００であって、少なくとも１つの抵抗素子Ｒfと少なくとも１つのキャパシタ素子Ｃfを有し、ＲＣ値によってフィルタ特性が定まるフィルタ回路１５０と、フィルタ回路の抵抗素子およびキャパシタ素子にそれぞれ対応する調整用抵抗素子Ｒおよび調整用キャパシタ素子Ｃを有し、調整用抵抗素子と調整用キャパシタ素子の接続ノードＮrcの電圧である接続ノード電圧Ｖrcをモニターして、接続ノード電圧が所定電圧に達するまでの充電時間に対応する容量値設定データＱcdを出力するＲＣキャリブレーション回路１１０と、を含み、フィルタ回路は、容量値設定データに基づいてキャパシタ素子の容量値を調整する。 （もっと読む）

【課題】駆動電圧を小さく設定することができ、その用いられたデバイスの小型化が可能な可変容量素子を提供する。
【解決手段】基板１の表面にグランド電極３と信号が流れる信号線路２とを設け、当該信号線路２およびグランド電極３に対向し、当該信号線路２およびグランド電極３に対して接離する方向に変位可能に可動電極４を設ける。可動電極４に駆動電圧を印加することにより、信号線路２およびグランド電極３との間に静電引力を生じさせ、可動電極４を当該駆動電圧の大きさに応じて変位させる。 （もっと読む）

【課題】信頼性が維持された表面形状センサとその製造方法を提供すること。
【解決手段】シリコン基板１０と、シリコン基板１０の上方に形成された層間絶縁膜４０と、層間絶縁膜４０の上に形成された検出電極膜４４ａ及び静電気放電電極膜４４ｂと、検出電極膜４４ａ及び静電気放電電極膜４４ｂの上に形成され、該静電気放電電極膜４４ｂの上に第１開口５１ａを備えたパッシベーション膜５１と、パッシベーション膜５１の上に形成され、第１開口５１ａが露出する第１窓５５ａを備えたテトラヘドラルアモルファスカーボンよりなる最上層の保護絶縁膜５５とを有し、静電気放電電極膜４４ｂの最上層に第１導電性酸化金属膜４５が形成された表面形状センサによる。 （もっと読む）

【課題】エアブリッジ配線の機械的強度を向上させた高周波半導体装置を提供する。
【解決手段】半導体基板１１上に形成された第１の配線層１２と、この第１の配線層１２の両側において、この第１の配線層１２と交差する方向に配置される第２、第３の配線層１３−１、１３−２と、これらの第２、第３の配線層１３−１、１３−２間を、前記第１の配線層１２上の空気層を介して相互に接続するエアブリッジ配線層１４とを備え、このエアブリッジ配線層１４の全体形状は上に凸のアーチ型をなしており、且つ、エアブリッジ配線１４の横断面形状は下に凸状に湾曲している半導体装置。 （もっと読む）

ナノワイヤ回路構造物を提示する。この技術は、ナノワイヤトランジスタ（８、９）と、オープションのナノワイヤコンデンサ（１２）およびナノワイヤ抵抗体（１１）とを含み、２つの相互接続（１、２）だけの２レベルを使用して一体化されている。ナノワイヤ回路構造物中で、リング発振器、サンプル保持回路、比較器を実現することができる。各回路中のナノワイヤトランジスタ接続と回路入力と回路出力とは、２つの相互接続（１、２）の２レベルで提供される。
（もっと読む）

【課題】高集積化に適した、ヒューズとアンチヒューズの組み合わせ配線構造を有する半導体装置を提供する。
【解決手段】半導体基板と、この半導体基板上に設けられたアンチヒューズと、このアンチヒューズを覆うように設けられた層間絶縁膜と、この層間絶縁膜を介して前記アンチヒューズの直上に設けられ、このアンチヒューズに並列に接続されたヒューズを有する半導体装置。 （もっと読む）

【課題】電気エネルギを蓄積する装置を提供する。
【解決手段】電気エネルギを蓄積する装置は、第１の磁性セクション１１０と、第２の磁性セクション１２０と、第１の磁性セクション１１０と第２の磁性セクション１２０との間に配置された誘電体セクション１３０と、を備える。この誘電体セクション１３０により電気エネルギを蓄積し、ダイポール１１５，１２５をそれぞれに有する第１の磁性セクション１１０および第２の磁性セクション１２０により電流リークを防ぐ。 （もっと読む）

【課題】小型軽量で電池交換不要なセンサシステム用半導体装置を提供する。
【解決手段】センサ（ＴＤ１，ＡＳ１，ＰＤ１，ＧＳ１）、Ａ／Ｄ変換回路（ＡＤ１）、マイクロプロセッサ（ＣＰＵ１）、メモリ（ＭＥＭ１）、送信回路（ＲＦ１）、及び、電力発生装置（ＣＭ１）を備えたセンサチップ（ＳＣＨＩＰ１）を構成する。センサ、Ａ／Ｄ変換回路、マイクロプロセッサ、メモリ、及び、送信回路は、一方の基板面（ＳＩＤＥ１）上に形成し、また、電力発生装置は、前記基板面とは逆の基板面（ＳＩＤＥ２）上に形成する。 （もっと読む）

【課題】電気エネルギを蓄積する装置を提供する。
【解決手段】電気エネルギを蓄積する装置は、第１の磁性セクション１１４および第２の磁性セクション１１８を有する第１の磁性ユニット１１０と、第３の磁性セクション１２４および第４の磁性セクション１２８を有する第２の磁性ユニット１２０と、第１の磁性ユニット１１０と第２の磁性ユニット１２０との間に配置された誘電体セクション１３０とを備える。誘電体セクション１３０により電気エネルギを蓄積し、ダイポール１１３，１１７，１２３，１２７をそれぞれに有する第１の磁性セクション１１４、第２の磁性セクション１１８、第３の磁性セクション１２４および第４の磁性セクション１２８により電流リークを防ぐ。 （もっと読む）