【課題】 ＩＣチップの接続品質を均一且つ安定させ、接続信頼性を高めることを目的とする。
【解決手段】 半導体基体２と、その上に形成されている回路形成層３の表面に複数のバンプ４とを有し、基板の電極端子に実装されるＩＣチップ１において、複数のバンプは、実装後のＩＣチップの反りに応じて半導体基体の表面からの高さをそれぞれ異ならせる。 （もっと読む）

【課題】 異方性導電部材を用いて半導体チップと回路基板を異方性導電粒子の捕捉数を増大させ、かつ、絶縁性を低下させずに接続することを目的とする。
【解決手段】 複数の突起状電極が形成された半導体装置において、粒子の流動を阻害する形状の突起状電極５が形成された半導体チップ１と、配線層３が形成され、表面に前記突起状電極に対応した複数の回路基板電極が形成された回路基板４と、絶縁性樹脂２及びこの絶縁性樹脂中に分散された導電性粒子６からなり、前記半導体チップと前記回路基板とを熱圧着することにより、前記突起電極５と前記回路基板電極３との間に前記導電性粒子６を捕捉させて前記半導体チップ１と前記回路基板４とを接合する異方性導電部材２とを有する構成とする。 （もっと読む）

【課題】異方性導電膜を確実に実装領域に仮留めすることが可能で、これによりＩＣチップやＦＰＣを接続状態良好に実装することが可能な実装基板、およびこの実装基板を用いた表示装置を提供する。
【解決手段】フィルム状の異方性導電膜３を介してＩＣチップ３３が実装されるものであって、配線が設けられた支持基板２と、配線の端子１１を露出させる開口部を有して支持基板２上を覆う有機絶縁膜１２とを備えた表示パネル（実装基板）において、ＩＣチップ３３が実装される有機絶縁膜１２側の第１搭載部７に、フィルム状の異方性導電膜３１を密着させるための密着領域１４が設けられている。この密着領域１４は、異方性導電膜３１の配置部である第１搭載部７の端部に設けられ、有機絶縁膜１２よりも異方性導電膜３１との密着性が良好な材料パターンとして金属パターン１５が設けられている。 （もっと読む）

【課題】従来とは全く異なる形態の異方導電性シートを得ることを介して、他の用途へも適用可能な有機−無機複合体およびその製造方法を提供すること。
【解決手段】有機樹脂からなるフィルムに複数の貫通孔１１が形成されてなる分離膜１０と、上記貫通孔１１に充填された無機粒子１２とを有する有機−無機複合体１。当該有機−無機複合体１の好適な製造方法である、有機樹脂からなるフィルムに複数の貫通孔１１が形成されてなる分離膜１０の一方の主面側に無機粒子と溶剤とを含む懸濁液３を存在させて、分離膜１０の他方の主面側から懸濁液の溶剤を通過させかつ無機粒子を実質的に通過させない補助膜２を介して吸引することで分離膜１０の貫通孔１１に無機粒子１２を充填する工程を有する有機−無機複合体１の製造方法。 （もっと読む）

【課題】半導体チップの厚みが薄い場合でも優れた接続信頼性を得ることが可能な半導体チップの配線基板への接続構造及びこれに用いる配線基板を提供する。
【解決手段】周縁部に多数の電極２を有する半導体チップ１と、これに相対する電極５を有する配線基板４の接続構造であって、前記半導体チップおよび／または配線基板の電極が絶縁面より突起してなり、少なくとも接続後の半導体チップの周縁部電極に囲まれた領域内に前記突起電極と略同等高さのダミー電極６が設けられ、前記ダミー電極は接続面を投影した時、三角状、エル（Ｌ）字状のいずれかもしくはこれらの２種が接続領域内に複数個存在し、さらにこれらの頂点が接続領域の中央部に向けて形成されており、厚みが０．３ｍｍ以下の前記半導体チップと配線基板とが接着剤１１で接続されてなる半導体チップの接続構造。 （もっと読む）

【課題】半導体装置と回路基板との間の接続部位におけるショートの防止。
【解決手段】端子電極２を有する半導体装置１００が、入出力端子電極８を有する回路基板９に実装され、端子電極２と入出力端子電極８とが対向配置されて電気接合層１３を介して電気接続されている。ＩＣ基板１の一面１ａに設けられた端子電極２と、一面１ａに設けられたパッシベーション４と、パッシベーション４を覆う保護膜５とを有する。端子電極２の上部はパッシベーション４と保護膜５とが除去されており、端子電極２上に凹部４５が形成されている。電気接合層１３は、その周囲が凹部４５によって囲まれることで周囲への流出が阻止される。
（もっと読む）

【課題】 熱膨張率差に基づく内部応力による接続抵抗の増大、接着剤の剥離、チップや基板の反りの発生が抑制された回路接続用接着剤を提供する。
【解決手段】 相対峙する回路電極を加熱、加圧によって、加圧方向の電極間を電気的に接続する加熱接着性接着剤において、前記接着剤中には、少なくとも平均粒径１０μｍ以下のゴム粒子が分散され、熱によって硬化する反応性樹脂、及び潜在性硬化剤としてスルホニウム塩を含有し、該接着剤のＤＳＣ（示差走査熱分析）での発熱開始温度が６０℃以上で、かつ硬化反応の８０％が終了する温度が２６０℃以下である回路接続用接着剤。 （もっと読む）

【課題】
信号減衰が極力抑制された、基板上に実装された半導体素子と配線基板とが接続してなる実装構造体、信号減衰が極力抑制された表示特性が良好な電気光学装置、その電気光学装置を用いた電子機器を提供すること。
【解決手段】
電気光学物質を保持する基板２０と、基板２０上に設けられた基板側第１配線及び基板側第２配線２５と、基板２０上に配置された半導体素子３０と、半導体素子３０の基板側の面に設けられた第１入力用バンプ及び第２入力用バンプと、半導体素子３０の基板２０側の面に設けられ、基板側第１配線と接続する出力用バンプと、基板２０上に実装されたベース基材４１と、ベース基材４１に設けられ、第１入力用バンプと電気的に接続する第１配線４２ａと、ベース基材４１に設けられ、基板側第２配線２５を介して前記第２入力用バンプと電気的に接続する第２配線４２ｂとを具備する。 （もっと読む）

【課題】半導体チップの絶縁膜にＬｏｗ−ｋなどの脆い材料を用いてもクラックや剥離が生じない半導体装置およびその製造方法を提供する。
【解決手段】電極パターン６が形成された基板５などの被搭載体の上に半導体チップ１が搭載された半導体装置を、半導体チップ１がその電極面に背反する背面において凹状の支持フレーム１０の内底面に固定され、支持フレーム１０の端部が基板５の電極面に固定されることで、半導体チップ１のＡｌ電極２上に形成されたはんだバンプ４と、対応する電極パターン６とが所定の間隙にて対向配置され、これら対向配置されたはんだバンプ４と電極パターン６とが、前記間隙に配置された変形容易な導電性樹脂１１により電気的に接続された構造とする。半導体チップ１が宙吊りになった状態で、はんだバンプ４と電極パターン６とを導電性樹脂１１によって電気的に接続させるので、この接続部分に基板５等の熱膨張・収縮で発生する応力は導電性樹脂１１の変形により緩和され、バンプ周辺部への応力集中がなくなり、半導体チップ１の絶縁膜１ａの応力破壊を防止できる。 （もっと読む）

【課題】 異方性導電フィルム（ＡＣＦ）による電極接続体において、特にＡＣＦの貼付位置に高精度が要求される場合、その貼付位置が適正であるかどうかを高価な設備を新たに導入することなく、目視にて容易に判定できるようにする。
【解決手段】 第１基板（例えば液晶パネル１０の端子部１２ａ）に形成されている第１電極群１３と、第２基板（例えばフレキシブル基板）に形成されている第２電極群とをＡＣＦ３０を介して電気的・機械的に接続する電極接続体において、上記端子部１２ａと上記フレキシブル基板の少なくとも一方に、上記ＡＣＦ３０の貼付位置を目視（顕微鏡目視）にて判定可能とする例えば２つのドットマークＭＪ１，ＭＪ２を含むフィルム位置判定マークＭＪを設ける。 （もっと読む）

【課題】 異方性導電膜に孔が発生することを防止する回路基板及び該回路基板に集積回路素子を実装した実装後基板を提供する。
【解決手段】 導電性パターン３及び被覆膜２が積層された基板１に異方性導電膜４を転写する場合、被覆膜２の開口部２１が矩形状をなすため、開口部２１の角部において異方性導電膜４が基板１又は導電性パターン３に密着できず、気泡６、６、…を生じる。異方性導電膜４が転写された基板１にＩＣ５を実装する場合、ＩＣ５の上面から所定の温度及び圧力でＩＣ５を基板１に押圧して熱圧着を行う。熱圧着時に加えられる熱のため、気泡６、６、…が膨張する。膨張した気泡は、基板１の開口部２１の角部に設けられた貫通孔１１、１１、…を通って基板１の外部に抜けるため、気泡が膨張して異方性導電膜４を破って孔が発生することを防止できる。 （もっと読む）

【課題】 生産性の向上による高性能化を確実に図ることのできる異方性導電膜貼付方法を提供する。
【解決手段】 異方性導電膜貼付方法は、貼付部位Ｆａを被着部Ｐｃに対向し、貼付部位Ｆａおよび被着部Ｐｃの両者を対向配置された接離可能な貼付ヘッド２および支持台３によって挟持するとともに貼付部位Ｆａを加熱し、該挟持・加熱状態で搬送する。 （もっと読む）

【課題】フリップチップ実装による半導体装置の製造効率を改善するため、圧接工程において短時間で硬化し、ボイドレスの優れた接着性を備えた硬化樹脂層を形成できるエポキシ樹脂組成物を提供する。
【解決手段】エポキシ樹脂及び硬化剤を含有すると共に室温で液状であるエポキシ樹脂組成物に関する。硬化剤として、２−メチルイミダゾールと下記化学式（１）で示される脂環式エポキシとの付加反応物を用いる。このエポキシ樹脂組成物を用いてフリップチップ実装を行えば、動作信頼性の高い半導体装置を効率よく製造することができる。
【化１】
（もっと読む）

【課題】 半導体チップの厚みが薄い場合でも優れた接続信頼性を得ることが可能な半導体チップの配線基板への接続構造及びこれに用いる配線基板を提供する。
【解決手段】半導体チップ１と配線基板４の接続構造であって、半導体チップおよび／または配線基板に突起電極２が設けられ、突起電極表面の平均粗さ（ＪＩＳ、Ｂ０６０１、１０点平均粗さ）が０．５μｍ以上であり、接続後の半導体チップの周縁部電極に囲まれた領域内に突起電極と略同等高さのダミー電極６が設けられ、ダミー電極は接続面を投影した時、三角状、エル（Ｌ）字状のいずれかもしくはこれらの２種、または、半円弧状、コの字状のいずれかもしくはこれらの２種が複数個存在し、さらにこれらの頂点が接続領域の中央部に向けて形成されており、厚みが０．３ｍｍ以下の前記半導体チップと配線基板とが接着剤１１で接続されてなる半導体チップの接続構造。 （もっと読む）

【課題】半導体装置の高速伝送、多層化対応を図り、半導体チップ設計の制約を減らす。
【解決手段】半導体装置は、少なくとも２つの積層された半導体チップ１，２と、半導体チップ１，２同士を電気的に接続する接続構造とを有している。接続構造は、第１の半導体チップ１に設けられた第１の電極１１と、第２の半導体チップ２に設けられた第２の電極２１と、第１、第２の半導体チップ１，２の間に挟まれた接合ボード５とを有している。接合ボード５は、第１の電極１１と対向する第１の接続電極５２と、第２の電極２と対向する第２の接続電極５３と、接合ボード５を貫通するスルーホール５４と、スルーホール５４と第１、第２の接続電極５２、５３とを電気的に接続する配線５５，５６とを備えている。 （もっと読む）

光感知素子用電子パッケージが提供される。パッケージは、所定の波長周囲内の光に対して実質的に透明な物質の基板を含むように形成される。また、パッケージは、その前面側上に定義された光感知領域を有する1つ以上の光感知台を含むように形成される。該光感知台は、光感知領域の周囲に配置された複数の配線接合によって前記基板に実装され、それによって前記光感知台の前記前面側は、前記基板の前記前面の表面から間隙を置いて離隔される。密封構造が光感知台と基板との間で実質的に密封された方式で内部の空洞を連続的に捕獲するように、密封構造が形成されてその周囲の間隙の一部を満たすように配線接合の周囲から延長される。この内部の空洞は、光感知台の光感知領域と通じる。 （もっと読む）

接続抵抗を低くし腐蝕防止を図ることのできる端子構造及びこれに基づく電子装置を提供することを目的とする。基板８に支持される透明導電層１０と、透明導電層１０上に延在し透明導電層１０よりも抵抗率の低い材質の金属層２０とを有し、透明導電層１０は、金属層２０よりも耐酸化性が高く、周辺回路（５０）と接続するための端子１０Ｔを形成する、電子装置。金属層２０は、透明導電層１０の端子１０Ｔ外の延在部１０Ｌ上、及び／又は透明導電層１０の端子１０Ｔの領域内において透明導電層１０を外部へ露出させるべき結合領域１１の周辺又は近傍に延在し、透明導電層１０の端子１０Ｔの少なくとも一部及び金属層２０全体を被覆し透明導電層１０の端子１０Ｔの領域内において結合領域１１を除く領域に延在する電気的絶縁層３０が設けられている。

（もっと読む）

本発明は、電気絶縁材料層と導電性貫通インサートとを具備してなる異方的導電性フィルムを製造するための方法に関するものであって、本発明による方法においては、ａ）基板上に、複数の貫通穴を有した少なくとも１つの材料層を形成し、ここで、この少なくとも１つの材料層を「穴開き層」と称することとし、ｂ）貫通穴を充填することによって、導電性インサートを形成する。本発明による方法においては、さらに、導電性インサートの第１端部を部分的に被覆するマスクを形成し、導電性インサートの第１端部のうちの、被覆されていない部分に対して、エッチングを施し、これにより、導電性インサートに、尖った先端を形成する。本発明は、大きな相互接続密度を有した各種素子（チップ、集積回路）の製造に適用される。
（もっと読む）

【課題】 本発明では剥離技術を用いることにより様々な基板上に薄膜素子を形成し、従来の技術では不可能であると考えられていた部分に薄膜素子を形成することにより、省スペース化を図ると共に耐衝撃性やフレキシビリティに優れた半導体装置を提供する。
【解決手段】 本発明では、剥離技術を用いて一旦基板から剥離させた膜厚５０μｍ以下の素子形成層を基板上に固着することにより、様々な基板上に薄膜素子を形成することを特徴とする。例えば、可撓性基板上に固着された薄膜素子をパネルの裏面に貼り付けたり、直接パネルの裏面に固着したり、さらには、パネルに貼り付けられたＦＰＣ上に薄膜素子を固着することにより、省スペース化を図ることができる。 （もっと読む）

【課題】 温度変化の大きい環境下に置かれても、異方導電性フィルムと半導体素子及び／または回路基板との接続界面に破壊が生じることなく、良好な導通特性が維持される半導体装置を提供する
【解決手段】 半導体素子３０を異方導電性フィルム１０を介して回路基板２０と電気的に接続してなる半導体装置であって、異方導電性フィルムは、絶縁性樹脂からなるフィルム基板１中に複数の導通路２が、互いに絶縁されて、フィルム基板の厚み方向に貫通してなるものであり、当該異方導電性フィルムのフィルム基板の面１ａと回路基板の基板面２１ａとの間に隙間Ｓが形成されている。 （もっと読む）