半導体装置およびその製造方法
【課題】半導体装置の高速伝送、多層化対応を図り、半導体チップ設計の制約を減らす。
【解決手段】半導体装置は、少なくとも２つの積層された半導体チップ１，２と、半導体チップ１，２同士を電気的に接続する接続構造とを有している。接続構造は、第１の半導体チップ１に設けられた第１の電極１１と、第２の半導体チップ２に設けられた第２の電極２１と、第１、第２の半導体チップ１，２の間に挟まれた接合ボード５とを有している。接合ボード５は、第１の電極１１と対向する第１の接続電極５２と、第２の電極２と対向する第２の接続電極５３と、接合ボード５を貫通するスルーホール５４と、スルーホール５４と第１、第２の接続電極５２、５３とを電気的に接続する配線５５，５６とを備えている。
【解決手段】半導体装置は、少なくとも２つの積層された半導体チップ１，２と、半導体チップ１，２同士を電気的に接続する接続構造とを有している。接続構造は、第１の半導体チップ１に設けられた第１の電極１１と、第２の半導体チップ２に設けられた第２の電極２１と、第１、第２の半導体チップ１，２の間に挟まれた接合ボード５とを有している。接合ボード５は、第１の電極１１と対向する第１の接続電極５２と、第２の電極２と対向する第２の接続電極５３と、接合ボード５を貫通するスルーホール５４と、スルーホール５４と第１、第２の接続電極５２、５３とを電気的に接続する配線５５，５６とを備えている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置に関し、特に、表裏面に貫通する電極を有する半導体チップを相互に積み重ねた３次元ＬＳＩなどの半導体装置において、半導体チップ同志を電気的に接続させる接続構造に関する。
【背景技術】
【０００２】
半導体素子が形成された半導体チップを有する半導体装置（半導体パッケージ）において、複数の半導体チップを一つのパッケージに収めた構造の一例としてスタック構造が知られている。スタック構造の半導体装置では、半導体チップを、例えば２段に積層し、これを樹脂モールドしてパッケージとしている。スタック構造の半導体装置とその製造方法については、これまでにも多くの技術が開示されている（特許文献１〜４参照。）。
【０００３】
特許文献１に開示されているような、フェイスアップ実装され、ワイヤーボンディング接続されたチップの上にさらに別のチップを積層して実装する構造は、上のチップが下のチップの電極を覆わない形状である必要があり、チップサイズの制約が大きい。
【０００４】
これに対して、特許文献２，３に開示されているような、下層の半導体チップがフェイスダウン実装され、上層の半導体チップがワイヤーボンディング接続される構造は、上記のようなチップサイズの制約はなく、より自由度の高い構造が可能である。
【０００５】
さらに、特許文献４には、半導体チップの表裏面を貫通する貫通電極を用いた積層半導体装置の接続方法が開示されており、各半導体チップに共通の貫通電極と相互接続用電極とを形成し、それらを任意の配線パターンを介して接続することで、半導体チップ間を接続する電極が半導体チップの積層方向への投影面において互いに異なる位置にある場合でも、半導体チップを相互接続させることができる。
【特許文献１】特開２０００−１８８３６９号公報
【特許文献２】特開２０００−２９９４３１号公報
【特許文献３】特開平１１−２１９９８４号公報
【特許文献４】特開２００１−１２７２４３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、従来のスタック構造の積層半導体装置や貫通電極を用いた積層半導体装置では以下の問題があった。
【０００７】
まず第１に、特許文献１〜３に示す従来のスタック構造の半導体装置は、フェイスダウン接続またはフェイスアップでワイヤーボンディング接続された半導体チップの上に、別の半導体チップをフェイスアップで積層し、ワイヤーボンディング接続する実装構造がとられており、配線の長いワイヤーを接続手段として使用しているため、伝送ロスが多く、高速伝送には適さない。また、３段以上に多層積層しようとした場合、上側の半導体チップほど小さくする必要があるためチップサイズの制約が大きくなってしまう。
【０００８】
第２に、特許文献４に示す半導体装置では、半導体チップの表面に電極接続用の配線をする必要があり、半導体チップの配線パターン設計が煩雑になり、開発期間の長期化にもつながる。
【０００９】
さらに、複数の半導体チップを積層し１パッケージ化した場合、個々の半導体チップの電極から電気信号を取り出せないため、故障解析などが煩雑になるという問題点もある。
【００１０】
本発明は、以上の事情に基づきなされ、高速伝送が可能で、多層化にも対応でき、半導体チップ設計の制約を減らし、パターン設計を容易に行うことができる半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明の半導体装置は、少なくとも２つの積層された半導体チップと、半導体チップ同士を電気的に接続する接続構造とを有する半導体装置である。そして、上記目的を達成するため、接続構造は、第１の半導体チップの一方の面に設けられた第１の電極と、第２の半導体チップの第１の電極と向き合う面に設けられた第２の電極と、第１、第２の半導体チップの間に挟まれた接合ボードとを有している。接合ボードは、第１の電極と対向し、第１の電極と電気的に接続する第１の接続電極と、第２の電極と対向し、第２の電極と電気的に接続する第２の接続電極と、接合ボードを貫通するスルーホールと、第１の接続電極の設けられた面を延び、スルーホールと第１の接続電極とを電気的に接続する第１の配線と、第２の接続電極の設けられた面を延び、スルーホールと第２の接続電極とを電気的に接続する第２の配線とを備えている。
【００１２】
このように、本発明の半導体装置は、半導体チップ間に接合ボードを挟み、接合ボードに設けられた第１、第２の接続電極と、スルーホールと、配線とを介して半導体チップ同士の接続をとるので、半導体チップ同士を短距離で接続させることができる。また、半導体チップ間の接続位置が第１、第２の半導体チップの積層方向への投影面において互いに異なる場合でも、接合ボード側で調整を取ることができる。
【００１３】
また、本発明の半導体装置の製造方法は、少なくとも２つの半導体チップが、互いに電気的に接続され積層されて形成される半導体装置の製造方法である。本製造方法は、第１の半導体チップの一方の面に第１の電極を設けるステップと、第２の半導体チップの一方の面に第２の電極を設けるステップと、接合ボードの一方の面に第１の接続電極を、他方の面に第２の接続電極を設け、さらに接合ボードを貫通するスルーホールと、第１の接続電極の設けられた面を延び、スルーホールと第１の接続電極とを電気的に接続する第１の配線と、第２の接続電極の設けられた面を延び、スルーホールと第２の接続電極とを電気的に接続する第２の配線と、接合ボードを貫通する開口部とを設けるステップと、第１の半導体チップの第１の電極が形成された面に異方性導電接着剤を塗布するステップと、第１の半導体チップの上に、第１の電極と第１の接続電極とが接触し、異方性導電接着剤の一部が第１の半導体チップと接合ボードとの間に充填され、残りが開口部からはみ出るように、接合ボードを設置するステップと、接合ボードの上に、第２の電極が形成された面を接合ボードに向けて、第２の接続電極と第２の電極とが接触し、開口部からはみ出た異方性導電接着剤が接合ボードと第２の半導体チップとの間に充填されるように、第２の半導体チップを設置するステップと、接合ボードと第１、第２の半導体チップとに熱と圧力を加え、接合ボードと第１、第２の半導体チップの各々とを接着固定し、第１の電極と第１の接続電極との間および第２の電極と第２の接続電極との間を電気的に接合させるステップとを有している。
【００１４】
このため、半導体チップ間の接合を従来とほとんど変わらない加工工数で実現できるとともに、半導体装置の軽量化にも寄与する。
【発明の効果】
【００１５】
以上説明したとおり、本発明の半導体装置は、ワイヤボンディング等の経路距離の長い接続構造が不要であるため、信号の高速伝送が可能となり、多層化への対応も容易となる。また、隣接する半導体チップ間の接続位置の調整は、半導体チップ間に挟まれた接合ボードでおこなうことができるので、半導体チップへの配線の追加等によって位置調整を図る必要がなくなり、半導体チップのパターン設計を行うときの制約が減り、パターン設計を容易に行うことができる。
【発明を実施するための最良の形態】
【００１６】
以下に本発明の実施形態を図面に基づいて説明する。図１には、本発明の第１の実施形態に係る半導体装置の断面図を、図２には、半導体チップ間に設けられる接合ボードの斜視図を、図３には、図２に示す接合ボードの図中Ａ部の部分拡大斜視図を各々示す。なお、図１については右側の部分を対象に説明するが、左側部分も同様である。
【００１７】
半導体装置は２つの積層された半導体チップ（第１の半導体チップ１と第２の半導体チップ２）と、第１、第２の半導体チップ１、２を電気的に接続する接続構造を有している。接続構造は、以下に述べる第１の電極１１と、第２の電極２１と、接合ボード５とを有している。
【００１８】
第１の半導体チップ１の表面には第１の電極１１が形成されている。同様に第２の半導体チップ２の第１の半導体チップ１と向き合う表面には第２の電極２１が形成されている。第１の電極１１と第２の電極２１はパッド電極であり、第１、第２の半導体チップ１，２の積層方向への投影面において互いに異なる位置にある。
【００１９】
接合ボード５が、第１の半導体チップ１と第２の半導体チップ２との間に挟まれて配置されている。接合ボード５は基板である板体５１を有し、板体５１には第１の電極１１と対向し、第１の電極１１と電気的に接続する第１の接続電極５２と、第２の電極２１と対向し、第２の電極２１と電気的に接続する第２の接続電極５３とが設けられている。第１、第２の接続電極５２，５３は突起電極である。第１、第２の電極１１，１２および第１、第２の接続電極５２、５３の電極材料は特に制限はなく、Ａｌ、Ａｕ、Ｃｕ、Ｓｎ、Ｓｎ・Ｐｂ合金などの一般的な材料を用いることができる。また、第１、第２の電極１１，１２を突起電極、第１、第２の接続電極５２、５３をパッド電極としてもよい。
【００２０】
接合ボード５は、接合ボード５（板体５１）を貫通するスルーホール５４を備えている。接合ボード５の第１の接続電極５２の設けられた面には、スルーホール５４と第１の接続電極５２とを電気的に接続する第１の配線である配線５５が延びている。同様に、接合ボード５の第２の接続電極５３の設けられた面には、スルーホール５４と第２の接続電極５３とを電気的に接続する第２の配線である配線５６が延びている。以上の構成によって、第２の電極２１は、第２の接続電極５３、配線５６、スルーホール５４、配線５５、第１の接続電極５２を通って、第１の電極１１と電気的に接続することができる。
【００２１】
接合ボード５の中央付近には、接合ボード５を貫通する開口部５７が設けられている。開口部５７を含む第１の半導体チップ１と第２の半導体チップ２との間は異方性導電接着剤よりなる接着剤５８が充填され、第１の半導体チップ１と第２の半導体チップ２とを固定している。ここで、異方性導電接着剤とは、高分子材料よりなり，熱圧着加工により，圧着部における厚み方向に対しては導通性を、圧着部の面内方向に対しては絶縁性を示す、電気的異方性を有する接着剤である。
【００２２】
第１の半導体チップ１および第２の半導体チップ２の外側には、配線６０によって第２の接続電極５３と接続された評価用パッド電極６１が設けられている。
【００２３】
このような接続構造を用いることによって、第１、第２の半導体チップの積層方向への投影面において互いに異なる位置にある第１、第２の電極１１，１２間が短距離で接続され、高速伝送が可能になり、多層化にも対応が容易となる。また、第１、第２の半導体チップ１，２上には第１、第２の電極１１，１２さえ設置すればよく、接続用の配線が不要であるので、半導体チップ設計上の制約が減り、パターン設計を容易におこなうことができる。さらに、評価用パッド電極６１を用いることで半導体チップ毎の電気評価が可能になり、従来の積層半導体装置の欠点が解消される。
【００２４】
なお、平面的に大きく離れた任意の第１、第２の電極を選択的に接続する場合であっても、同様な構成が可能である。図４には、このような場合に適用される接合ボードの斜視図を示す。第１、第２の接続電極５２，５３、スルーホール５４、評価用パッド電極６１の配置は図２、３と同様である。第２の接続電極５３、スルーホール５４、配線５６の個々の要素を５３１、５４１、５６１等の符号で区別すると、図４では互いに離れた第２の接続電極５３１とスルーホール５４２とが配線５６１で、第２の接続電極５３２とスルーホール５４１とが配線５６２で接続されている。第２の接続電極５３３，５３４とスルーホール５４４、５４３も同様である。なお、ここでは第２の接続電極５３とスルーホール５４とを結ぶ配線５６を長く形成しているが、逆に第１の接続電極５２とスルーホール５４とを結ぶ配線５５を長く形成してもよく、両者が混在していてもよい。このように接合ボード５ｂ上に任意の配線パターンを設ければ、第１の半導体チップ１の任意の電極と第２の半導体チップ２の任意の電極とを選択的に接続することができ、半導体チップのパターン設計を一層容易におこなうことができる。
【００２５】
次に、第１の実施形態に係る半導体装置の製造方法を、図５のフロー図および図６のステップ図を参照して説明する。
【００２６】
まず、あらかじめ、第１の半導体チップ１の一方の面に第１の電極１１を設け、同様に第２の半導体チップ２の一方の面に第２の電極２１を設ける（ステップ５０１）。また、接合ボード５の一方の面に第１の接続電極５２を、他方の面に第２の接続電極５３を設け、さらに接合ボード５を貫通するスルーホール５４と、第１の接続電極５２の設けられた面を延び、スルーホール５４と第１の接続電極５２とを電気的に接続する第１の配線である配線５５と、第２の接続電極５３の設けられた面を延び、スルーホール５４と第２の接続電極２１とを電気的に接続する第２の配線である配線５６と、接合ボード５を貫通する開口部５７とを設ける（ステップ５０２）。
【００２７】
次に、同図（ａ）に示すように、第１の半導体チップ１の第１の電極１１が形成された面に異方性導電接着剤よりなる接着剤５８を塗布する（ステップ５０３）。接着剤５８の塗布は、ディスペンサー７などにより接着剤５８を滴下させておこなう。。
【００２８】
次に、同図（ｂ）、（ｃ）に示すように、第１の半導体チップ１の上に、第１の電極１１と第１の接続電極５２とが接触し、接着剤５８の一部が第１の半導体チップ１と接合ボード５との間に充填され、残りが開口部５７からはみ出るように、接合ボード５を設置する（ステップ５０４）。具体的には、接合ボード５を第１の半導体チップ１に対して位置決めし、接合ボード５の第１の接続電極５２を第１の半導体チップ１の第１の電極１１に接触させる。これによって、接着剤５８は第１の半導体チップ１と接合ボード５との間に充填され、さらに残りの接着剤５８が接合ボード５の開口部５７からあふれ出る。
【００２９】
次に、同じく同図（ｃ）に示すように、接合ボード５の上に、第２の電極２１が形成された面を接合ボード５に向けて、第２の接続電極５３と第２の電極２１とが接触し、開口部５７からはみ出た接着剤５８が接合ボード５と第２の半導体チップ２との間に充填されるように、第２の半導体チップ２を設置する（ステップ５０５）。
【００３０】
さらに、接合ボード５と第１、第２の半導体チップ１，２とに熱と圧力を加え、接合ボード５と第１、第２の半導体チップ１，２の各々とを接着固定し、第１の電極１１と第１の接続電極５２との間および第２の電極２１と第２の接続電極５３との間を電気的に接合させる（ステップ５０６）。
【００３１】
このように接合ボード５に開口部５７を設ければ、接合ボード５を挟んだ半導体チップ１，２間の接合を従来とほとんど変わらない加工工数で実現できるとともに、半導体装置の軽量化にも寄与する。なお、ここでは異方性導電接着剤による製造方法を示したが、第１の電極１１と第１の接続電極５２、および第２の電極２１と第２の接続電極５３とを金属結合した後で、アンダーフィルを注入する製造方法でもよく、従来と同等の加工工数での製造が可能となる。
【００３２】
次に本発明の第２の実施形態を説明する。図７には、本発明の第２の実施形態に係る半導体装置の断面図を、図８にはその要部拡大断面図を示す。半導体装置は第１の半導体チップ１０１と、第２の半導体チップ１０２と、第３の半導体チップ１０３とが積層されて形成されている。また、第１の半導体チップ１０１と第２の半導体チップ１０２との間には、開口部１５７ａを有する接続ボード１０５ａが挟まれ、接着剤１５８ａによって固定されている。同様に、第２の半導体チップ１０２と第３の半導体チップ１０３との間には、開口部１５７ｂを有する接続ボード１０５ｂが挟まれ、接着剤１５８ｂによって固定されている。第１の半導体チップ１０１は基板１２４に接続し、接着剤１５８ｃによって固定されている。第３の半導体チップ１０３は内部接続用基板１２５に接続し、同様に接着剤１５８ｄによって固定されている。
【００３３】
図８に示すように、第１の半導体チップ１０１には、下側の表面に第２の電極１１２が、上側の表面に第１の電極１１１が設けられ、第１の半導体チップ１０１を貫通する貫通電極１３１によって同軸上で接続されている。同様に、第２の半導体チップ１０２は下側の表面に第２の電極１２２が、上側の表面には第１の電極１２１が設けられ、第２の半導体チップ１０２を貫通する貫通電極１３２によって同軸上で接続されている。第１の半導体チップ１０１の第１の電極１１１と第２の半導体チップ１０２の第２の電極１２２は、第１、第２の半導体チップ１０１，１０２の積層方向への投影面において互いに異なる位置にある。
【００３４】
接合ボード１０５ａは第１の実施形態と同様に、第１の接続電極１５２と第２の接続電極１５３とを有しており、各々第１の電極１１１と第２の電極１２２に接続している。接合ボード１０５ａはまた、第１の実施形態と同様に、接合ボード１０５ａを貫通するスルーホール１５４と、配線１５５、１５６とを有している。以上の構成によって、第２の半導体チップ１０２の第２の電極１２２は、第２の接続電極１５３、配線１５６、スルーホール１５４、配線１５５、第１の接続電極１５２を通って第１の半導体チップ１０１の第１の電極１１１と電気的に接続され、さらに貫通電極１３１、第２の電極１１２を通って、図７に示す基板１２４と接続される。
【００３５】
接合ボード１０５ｂについても接合ボード１０５ａと全く同様である。これによって、第１、第２、第３の半導体チップ１０１、１０２、１０３は、内部接続用基板１２５および基板１２４のいずれとも接続される。
【００３６】
このように、貫通電極を有する３層の半導体チップが積層される半導体装置においても、上下の貫通電極の間を第１の実施形態と全く同様の接続構造で電気的に接続することができる。
【００３７】
なお、本実施形態においても、第１の実施形態と同様に評価用パッド電極１６１が設けられており（図８参照）、半導体チップ毎の電気評価が可能である。また、電極の形状（パッドまたは突起）や材料は第１の実施形態と同様に選定できる。また、ここでは第１の電極、第２の電極の位置が半導体チップ毎に異なるものとして、異なる接合ボード１０５ａ、１０５ｂを用いたが、電極の位置が同じであれば同一のものでもよく、第１の実施形態で用いた接合ボード５と同じでもかまわない。また、平面的に大きく離れた任意の第１、第２の電極を選択的に接続する場合、第１の実施形態の図４で説明したのと全く同様な構成を用いることができる。さらに、本実施形態は３層の半導体チップの積層半導体装置に限定されず、４層以上の積層半導体装置も同様に構成できる。
【００３８】
第２の実施形態に係る半導体装置の製造方法は、基本的には第１の実施形態の場合と同様である。まず、図９（ａ）に示すように、基板１２４に接着剤１５８ｃをディスペンサーなどを用い滴下する。そして、第１の半導体チップ１０１を基板１２４に対して位置決めし、熱と圧力を加え、第１の半導体チップ１０１を基板１２４と接合させる。
【００３９】
次に、同図（ｂ）、（ｃ）に示すように、第１の半導体チップ１０１に同様に接着剤１５８ａをディスペンサーなどを用い滴下し、接合ボード１０５ａを第１の半導体チップ１０１に対して位置決めし、接合ボード１０５ａの第１の接続電極１５２を第１の半導体チップ１０１の第１の電極１１１に接触させる。これによって、接着剤１５８ａの一部は第１の半導体チップ１０１と接合ボード１０５ａとの間に充填され、残りは接合ボード１０５ａの開口部１５７ａからあふれ出る。
【００４０】
次に、同図（ｃ）、（ｄ）に示すように、第２の半導体チップ１０２を接合ボード１０５ａに対して位置決めし、接合ボード１０５ａの第２の接続電極１５３を第２の半導体チップ１０２の第２の電極１２２に接触させる。これによって、はみ出た接着剤１５８ａは接合ボード１０５ａと第２の半導体チップ１０２との間に充填される。この状態で、圧力と熱を加え接合ボード１０５ａと第１、第２の半導体チップ１０１，１０２とを接合する。
【００４１】
さらに、同様にして、接合ボード１０５ｂと第３の半導体チップ１０３も接合する。最後に、接着剤１５８ｄで内部接続用基板１２５を第１の第３の半導体チップ１０３に接合する。
【図面の簡単な説明】
【００４２】
【図１】本発明の第１の実施形態に係る半導体装置の断面図である。
【図２】図１に示す半導体装置に適用される接合ボードの斜視図である。
【図３】図２に示す接合ボードの部分拡大斜視図である。
【図４】図２に示す接合ボードの変形例を示す斜視図である。
【図５】図１に示す半導体装置の製造手順を示すフロー図である。
【図６】図１に示す半導体装置の製造手順を示すステップ図である。
【図７】本発明の第２の実施形態に係る半導体装置の断面図である。
【図８】図７に示す半導体装置の部分断面図である。
【図９】図７に示す半導体装置の製造手順を示すステップ図である。
【符号の説明】
【００４３】
１，１０１ 第１の半導体チップ
１１ 第１の電極
２、１０２ 第２の半導体チップ
２１ 第２の電極
５、５ｂ 接合ボード
５１ 板体
５２ 第１の接続電極
５３，５３１，５３２，５３３，５３４ 第２の接続電極
５４，５４１，５４２，５４３，５４４ スルーホール
５５ 配線
５６、５６１，５６２，５６３，５６４ 配線
５７ 開口部
５８ 接着剤
６０ 配線
６１ 評価用パッド電極
１２４ 基板
１２５ 内部接続用基板
【技術分野】
【０００１】
本発明は半導体装置に関し、特に、表裏面に貫通する電極を有する半導体チップを相互に積み重ねた３次元ＬＳＩなどの半導体装置において、半導体チップ同志を電気的に接続させる接続構造に関する。
【背景技術】
【０００２】
半導体素子が形成された半導体チップを有する半導体装置（半導体パッケージ）において、複数の半導体チップを一つのパッケージに収めた構造の一例としてスタック構造が知られている。スタック構造の半導体装置では、半導体チップを、例えば２段に積層し、これを樹脂モールドしてパッケージとしている。スタック構造の半導体装置とその製造方法については、これまでにも多くの技術が開示されている（特許文献１〜４参照。）。
【０００３】
特許文献１に開示されているような、フェイスアップ実装され、ワイヤーボンディング接続されたチップの上にさらに別のチップを積層して実装する構造は、上のチップが下のチップの電極を覆わない形状である必要があり、チップサイズの制約が大きい。
【０００４】
これに対して、特許文献２，３に開示されているような、下層の半導体チップがフェイスダウン実装され、上層の半導体チップがワイヤーボンディング接続される構造は、上記のようなチップサイズの制約はなく、より自由度の高い構造が可能である。
【０００５】
さらに、特許文献４には、半導体チップの表裏面を貫通する貫通電極を用いた積層半導体装置の接続方法が開示されており、各半導体チップに共通の貫通電極と相互接続用電極とを形成し、それらを任意の配線パターンを介して接続することで、半導体チップ間を接続する電極が半導体チップの積層方向への投影面において互いに異なる位置にある場合でも、半導体チップを相互接続させることができる。
【特許文献１】特開２０００−１８８３６９号公報
【特許文献２】特開２０００−２９９４３１号公報
【特許文献３】特開平１１−２１９９８４号公報
【特許文献４】特開２００１−１２７２４３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、従来のスタック構造の積層半導体装置や貫通電極を用いた積層半導体装置では以下の問題があった。
【０００７】
まず第１に、特許文献１〜３に示す従来のスタック構造の半導体装置は、フェイスダウン接続またはフェイスアップでワイヤーボンディング接続された半導体チップの上に、別の半導体チップをフェイスアップで積層し、ワイヤーボンディング接続する実装構造がとられており、配線の長いワイヤーを接続手段として使用しているため、伝送ロスが多く、高速伝送には適さない。また、３段以上に多層積層しようとした場合、上側の半導体チップほど小さくする必要があるためチップサイズの制約が大きくなってしまう。
【０００８】
第２に、特許文献４に示す半導体装置では、半導体チップの表面に電極接続用の配線をする必要があり、半導体チップの配線パターン設計が煩雑になり、開発期間の長期化にもつながる。
【０００９】
さらに、複数の半導体チップを積層し１パッケージ化した場合、個々の半導体チップの電極から電気信号を取り出せないため、故障解析などが煩雑になるという問題点もある。
【００１０】
本発明は、以上の事情に基づきなされ、高速伝送が可能で、多層化にも対応でき、半導体チップ設計の制約を減らし、パターン設計を容易に行うことができる半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明の半導体装置は、少なくとも２つの積層された半導体チップと、半導体チップ同士を電気的に接続する接続構造とを有する半導体装置である。そして、上記目的を達成するため、接続構造は、第１の半導体チップの一方の面に設けられた第１の電極と、第２の半導体チップの第１の電極と向き合う面に設けられた第２の電極と、第１、第２の半導体チップの間に挟まれた接合ボードとを有している。接合ボードは、第１の電極と対向し、第１の電極と電気的に接続する第１の接続電極と、第２の電極と対向し、第２の電極と電気的に接続する第２の接続電極と、接合ボードを貫通するスルーホールと、第１の接続電極の設けられた面を延び、スルーホールと第１の接続電極とを電気的に接続する第１の配線と、第２の接続電極の設けられた面を延び、スルーホールと第２の接続電極とを電気的に接続する第２の配線とを備えている。
【００１２】
このように、本発明の半導体装置は、半導体チップ間に接合ボードを挟み、接合ボードに設けられた第１、第２の接続電極と、スルーホールと、配線とを介して半導体チップ同士の接続をとるので、半導体チップ同士を短距離で接続させることができる。また、半導体チップ間の接続位置が第１、第２の半導体チップの積層方向への投影面において互いに異なる場合でも、接合ボード側で調整を取ることができる。
【００１３】
また、本発明の半導体装置の製造方法は、少なくとも２つの半導体チップが、互いに電気的に接続され積層されて形成される半導体装置の製造方法である。本製造方法は、第１の半導体チップの一方の面に第１の電極を設けるステップと、第２の半導体チップの一方の面に第２の電極を設けるステップと、接合ボードの一方の面に第１の接続電極を、他方の面に第２の接続電極を設け、さらに接合ボードを貫通するスルーホールと、第１の接続電極の設けられた面を延び、スルーホールと第１の接続電極とを電気的に接続する第１の配線と、第２の接続電極の設けられた面を延び、スルーホールと第２の接続電極とを電気的に接続する第２の配線と、接合ボードを貫通する開口部とを設けるステップと、第１の半導体チップの第１の電極が形成された面に異方性導電接着剤を塗布するステップと、第１の半導体チップの上に、第１の電極と第１の接続電極とが接触し、異方性導電接着剤の一部が第１の半導体チップと接合ボードとの間に充填され、残りが開口部からはみ出るように、接合ボードを設置するステップと、接合ボードの上に、第２の電極が形成された面を接合ボードに向けて、第２の接続電極と第２の電極とが接触し、開口部からはみ出た異方性導電接着剤が接合ボードと第２の半導体チップとの間に充填されるように、第２の半導体チップを設置するステップと、接合ボードと第１、第２の半導体チップとに熱と圧力を加え、接合ボードと第１、第２の半導体チップの各々とを接着固定し、第１の電極と第１の接続電極との間および第２の電極と第２の接続電極との間を電気的に接合させるステップとを有している。
【００１４】
このため、半導体チップ間の接合を従来とほとんど変わらない加工工数で実現できるとともに、半導体装置の軽量化にも寄与する。
【発明の効果】
【００１５】
以上説明したとおり、本発明の半導体装置は、ワイヤボンディング等の経路距離の長い接続構造が不要であるため、信号の高速伝送が可能となり、多層化への対応も容易となる。また、隣接する半導体チップ間の接続位置の調整は、半導体チップ間に挟まれた接合ボードでおこなうことができるので、半導体チップへの配線の追加等によって位置調整を図る必要がなくなり、半導体チップのパターン設計を行うときの制約が減り、パターン設計を容易に行うことができる。
【発明を実施するための最良の形態】
【００１６】
以下に本発明の実施形態を図面に基づいて説明する。図１には、本発明の第１の実施形態に係る半導体装置の断面図を、図２には、半導体チップ間に設けられる接合ボードの斜視図を、図３には、図２に示す接合ボードの図中Ａ部の部分拡大斜視図を各々示す。なお、図１については右側の部分を対象に説明するが、左側部分も同様である。
【００１７】
半導体装置は２つの積層された半導体チップ（第１の半導体チップ１と第２の半導体チップ２）と、第１、第２の半導体チップ１、２を電気的に接続する接続構造を有している。接続構造は、以下に述べる第１の電極１１と、第２の電極２１と、接合ボード５とを有している。
【００１８】
第１の半導体チップ１の表面には第１の電極１１が形成されている。同様に第２の半導体チップ２の第１の半導体チップ１と向き合う表面には第２の電極２１が形成されている。第１の電極１１と第２の電極２１はパッド電極であり、第１、第２の半導体チップ１，２の積層方向への投影面において互いに異なる位置にある。
【００１９】
接合ボード５が、第１の半導体チップ１と第２の半導体チップ２との間に挟まれて配置されている。接合ボード５は基板である板体５１を有し、板体５１には第１の電極１１と対向し、第１の電極１１と電気的に接続する第１の接続電極５２と、第２の電極２１と対向し、第２の電極２１と電気的に接続する第２の接続電極５３とが設けられている。第１、第２の接続電極５２，５３は突起電極である。第１、第２の電極１１，１２および第１、第２の接続電極５２、５３の電極材料は特に制限はなく、Ａｌ、Ａｕ、Ｃｕ、Ｓｎ、Ｓｎ・Ｐｂ合金などの一般的な材料を用いることができる。また、第１、第２の電極１１，１２を突起電極、第１、第２の接続電極５２、５３をパッド電極としてもよい。
【００２０】
接合ボード５は、接合ボード５（板体５１）を貫通するスルーホール５４を備えている。接合ボード５の第１の接続電極５２の設けられた面には、スルーホール５４と第１の接続電極５２とを電気的に接続する第１の配線である配線５５が延びている。同様に、接合ボード５の第２の接続電極５３の設けられた面には、スルーホール５４と第２の接続電極５３とを電気的に接続する第２の配線である配線５６が延びている。以上の構成によって、第２の電極２１は、第２の接続電極５３、配線５６、スルーホール５４、配線５５、第１の接続電極５２を通って、第１の電極１１と電気的に接続することができる。
【００２１】
接合ボード５の中央付近には、接合ボード５を貫通する開口部５７が設けられている。開口部５７を含む第１の半導体チップ１と第２の半導体チップ２との間は異方性導電接着剤よりなる接着剤５８が充填され、第１の半導体チップ１と第２の半導体チップ２とを固定している。ここで、異方性導電接着剤とは、高分子材料よりなり，熱圧着加工により，圧着部における厚み方向に対しては導通性を、圧着部の面内方向に対しては絶縁性を示す、電気的異方性を有する接着剤である。
【００２２】
第１の半導体チップ１および第２の半導体チップ２の外側には、配線６０によって第２の接続電極５３と接続された評価用パッド電極６１が設けられている。
【００２３】
このような接続構造を用いることによって、第１、第２の半導体チップの積層方向への投影面において互いに異なる位置にある第１、第２の電極１１，１２間が短距離で接続され、高速伝送が可能になり、多層化にも対応が容易となる。また、第１、第２の半導体チップ１，２上には第１、第２の電極１１，１２さえ設置すればよく、接続用の配線が不要であるので、半導体チップ設計上の制約が減り、パターン設計を容易におこなうことができる。さらに、評価用パッド電極６１を用いることで半導体チップ毎の電気評価が可能になり、従来の積層半導体装置の欠点が解消される。
【００２４】
なお、平面的に大きく離れた任意の第１、第２の電極を選択的に接続する場合であっても、同様な構成が可能である。図４には、このような場合に適用される接合ボードの斜視図を示す。第１、第２の接続電極５２，５３、スルーホール５４、評価用パッド電極６１の配置は図２、３と同様である。第２の接続電極５３、スルーホール５４、配線５６の個々の要素を５３１、５４１、５６１等の符号で区別すると、図４では互いに離れた第２の接続電極５３１とスルーホール５４２とが配線５６１で、第２の接続電極５３２とスルーホール５４１とが配線５６２で接続されている。第２の接続電極５３３，５３４とスルーホール５４４、５４３も同様である。なお、ここでは第２の接続電極５３とスルーホール５４とを結ぶ配線５６を長く形成しているが、逆に第１の接続電極５２とスルーホール５４とを結ぶ配線５５を長く形成してもよく、両者が混在していてもよい。このように接合ボード５ｂ上に任意の配線パターンを設ければ、第１の半導体チップ１の任意の電極と第２の半導体チップ２の任意の電極とを選択的に接続することができ、半導体チップのパターン設計を一層容易におこなうことができる。
【００２５】
次に、第１の実施形態に係る半導体装置の製造方法を、図５のフロー図および図６のステップ図を参照して説明する。
【００２６】
まず、あらかじめ、第１の半導体チップ１の一方の面に第１の電極１１を設け、同様に第２の半導体チップ２の一方の面に第２の電極２１を設ける（ステップ５０１）。また、接合ボード５の一方の面に第１の接続電極５２を、他方の面に第２の接続電極５３を設け、さらに接合ボード５を貫通するスルーホール５４と、第１の接続電極５２の設けられた面を延び、スルーホール５４と第１の接続電極５２とを電気的に接続する第１の配線である配線５５と、第２の接続電極５３の設けられた面を延び、スルーホール５４と第２の接続電極２１とを電気的に接続する第２の配線である配線５６と、接合ボード５を貫通する開口部５７とを設ける（ステップ５０２）。
【００２７】
次に、同図（ａ）に示すように、第１の半導体チップ１の第１の電極１１が形成された面に異方性導電接着剤よりなる接着剤５８を塗布する（ステップ５０３）。接着剤５８の塗布は、ディスペンサー７などにより接着剤５８を滴下させておこなう。。
【００２８】
次に、同図（ｂ）、（ｃ）に示すように、第１の半導体チップ１の上に、第１の電極１１と第１の接続電極５２とが接触し、接着剤５８の一部が第１の半導体チップ１と接合ボード５との間に充填され、残りが開口部５７からはみ出るように、接合ボード５を設置する（ステップ５０４）。具体的には、接合ボード５を第１の半導体チップ１に対して位置決めし、接合ボード５の第１の接続電極５２を第１の半導体チップ１の第１の電極１１に接触させる。これによって、接着剤５８は第１の半導体チップ１と接合ボード５との間に充填され、さらに残りの接着剤５８が接合ボード５の開口部５７からあふれ出る。
【００２９】
次に、同じく同図（ｃ）に示すように、接合ボード５の上に、第２の電極２１が形成された面を接合ボード５に向けて、第２の接続電極５３と第２の電極２１とが接触し、開口部５７からはみ出た接着剤５８が接合ボード５と第２の半導体チップ２との間に充填されるように、第２の半導体チップ２を設置する（ステップ５０５）。
【００３０】
さらに、接合ボード５と第１、第２の半導体チップ１，２とに熱と圧力を加え、接合ボード５と第１、第２の半導体チップ１，２の各々とを接着固定し、第１の電極１１と第１の接続電極５２との間および第２の電極２１と第２の接続電極５３との間を電気的に接合させる（ステップ５０６）。
【００３１】
このように接合ボード５に開口部５７を設ければ、接合ボード５を挟んだ半導体チップ１，２間の接合を従来とほとんど変わらない加工工数で実現できるとともに、半導体装置の軽量化にも寄与する。なお、ここでは異方性導電接着剤による製造方法を示したが、第１の電極１１と第１の接続電極５２、および第２の電極２１と第２の接続電極５３とを金属結合した後で、アンダーフィルを注入する製造方法でもよく、従来と同等の加工工数での製造が可能となる。
【００３２】
次に本発明の第２の実施形態を説明する。図７には、本発明の第２の実施形態に係る半導体装置の断面図を、図８にはその要部拡大断面図を示す。半導体装置は第１の半導体チップ１０１と、第２の半導体チップ１０２と、第３の半導体チップ１０３とが積層されて形成されている。また、第１の半導体チップ１０１と第２の半導体チップ１０２との間には、開口部１５７ａを有する接続ボード１０５ａが挟まれ、接着剤１５８ａによって固定されている。同様に、第２の半導体チップ１０２と第３の半導体チップ１０３との間には、開口部１５７ｂを有する接続ボード１０５ｂが挟まれ、接着剤１５８ｂによって固定されている。第１の半導体チップ１０１は基板１２４に接続し、接着剤１５８ｃによって固定されている。第３の半導体チップ１０３は内部接続用基板１２５に接続し、同様に接着剤１５８ｄによって固定されている。
【００３３】
図８に示すように、第１の半導体チップ１０１には、下側の表面に第２の電極１１２が、上側の表面に第１の電極１１１が設けられ、第１の半導体チップ１０１を貫通する貫通電極１３１によって同軸上で接続されている。同様に、第２の半導体チップ１０２は下側の表面に第２の電極１２２が、上側の表面には第１の電極１２１が設けられ、第２の半導体チップ１０２を貫通する貫通電極１３２によって同軸上で接続されている。第１の半導体チップ１０１の第１の電極１１１と第２の半導体チップ１０２の第２の電極１２２は、第１、第２の半導体チップ１０１，１０２の積層方向への投影面において互いに異なる位置にある。
【００３４】
接合ボード１０５ａは第１の実施形態と同様に、第１の接続電極１５２と第２の接続電極１５３とを有しており、各々第１の電極１１１と第２の電極１２２に接続している。接合ボード１０５ａはまた、第１の実施形態と同様に、接合ボード１０５ａを貫通するスルーホール１５４と、配線１５５、１５６とを有している。以上の構成によって、第２の半導体チップ１０２の第２の電極１２２は、第２の接続電極１５３、配線１５６、スルーホール１５４、配線１５５、第１の接続電極１５２を通って第１の半導体チップ１０１の第１の電極１１１と電気的に接続され、さらに貫通電極１３１、第２の電極１１２を通って、図７に示す基板１２４と接続される。
【００３５】
接合ボード１０５ｂについても接合ボード１０５ａと全く同様である。これによって、第１、第２、第３の半導体チップ１０１、１０２、１０３は、内部接続用基板１２５および基板１２４のいずれとも接続される。
【００３６】
このように、貫通電極を有する３層の半導体チップが積層される半導体装置においても、上下の貫通電極の間を第１の実施形態と全く同様の接続構造で電気的に接続することができる。
【００３７】
なお、本実施形態においても、第１の実施形態と同様に評価用パッド電極１６１が設けられており（図８参照）、半導体チップ毎の電気評価が可能である。また、電極の形状（パッドまたは突起）や材料は第１の実施形態と同様に選定できる。また、ここでは第１の電極、第２の電極の位置が半導体チップ毎に異なるものとして、異なる接合ボード１０５ａ、１０５ｂを用いたが、電極の位置が同じであれば同一のものでもよく、第１の実施形態で用いた接合ボード５と同じでもかまわない。また、平面的に大きく離れた任意の第１、第２の電極を選択的に接続する場合、第１の実施形態の図４で説明したのと全く同様な構成を用いることができる。さらに、本実施形態は３層の半導体チップの積層半導体装置に限定されず、４層以上の積層半導体装置も同様に構成できる。
【００３８】
第２の実施形態に係る半導体装置の製造方法は、基本的には第１の実施形態の場合と同様である。まず、図９（ａ）に示すように、基板１２４に接着剤１５８ｃをディスペンサーなどを用い滴下する。そして、第１の半導体チップ１０１を基板１２４に対して位置決めし、熱と圧力を加え、第１の半導体チップ１０１を基板１２４と接合させる。
【００３９】
次に、同図（ｂ）、（ｃ）に示すように、第１の半導体チップ１０１に同様に接着剤１５８ａをディスペンサーなどを用い滴下し、接合ボード１０５ａを第１の半導体チップ１０１に対して位置決めし、接合ボード１０５ａの第１の接続電極１５２を第１の半導体チップ１０１の第１の電極１１１に接触させる。これによって、接着剤１５８ａの一部は第１の半導体チップ１０１と接合ボード１０５ａとの間に充填され、残りは接合ボード１０５ａの開口部１５７ａからあふれ出る。
【００４０】
次に、同図（ｃ）、（ｄ）に示すように、第２の半導体チップ１０２を接合ボード１０５ａに対して位置決めし、接合ボード１０５ａの第２の接続電極１５３を第２の半導体チップ１０２の第２の電極１２２に接触させる。これによって、はみ出た接着剤１５８ａは接合ボード１０５ａと第２の半導体チップ１０２との間に充填される。この状態で、圧力と熱を加え接合ボード１０５ａと第１、第２の半導体チップ１０１，１０２とを接合する。
【００４１】
さらに、同様にして、接合ボード１０５ｂと第３の半導体チップ１０３も接合する。最後に、接着剤１５８ｄで内部接続用基板１２５を第１の第３の半導体チップ１０３に接合する。
【図面の簡単な説明】
【００４２】
【図１】本発明の第１の実施形態に係る半導体装置の断面図である。
【図２】図１に示す半導体装置に適用される接合ボードの斜視図である。
【図３】図２に示す接合ボードの部分拡大斜視図である。
【図４】図２に示す接合ボードの変形例を示す斜視図である。
【図５】図１に示す半導体装置の製造手順を示すフロー図である。
【図６】図１に示す半導体装置の製造手順を示すステップ図である。
【図７】本発明の第２の実施形態に係る半導体装置の断面図である。
【図８】図７に示す半導体装置の部分断面図である。
【図９】図７に示す半導体装置の製造手順を示すステップ図である。
【符号の説明】
【００４３】
１，１０１ 第１の半導体チップ
１１ 第１の電極
２、１０２ 第２の半導体チップ
２１ 第２の電極
５、５ｂ 接合ボード
５１ 板体
５２ 第１の接続電極
５３，５３１，５３２，５３３，５３４ 第２の接続電極
５４，５４１，５４２，５４３，５４４ スルーホール
５５ 配線
５６、５６１，５６２，５６３，５６４ 配線
５７ 開口部
５８ 接着剤
６０ 配線
６１ 評価用パッド電極
１２４ 基板
１２５ 内部接続用基板
【特許請求の範囲】
【請求項１】
少なくとも２つの積層された半導体チップと、該半導体チップ同士を電気的に接続する接続構造とを有する半導体装置であって、該接続構造は、
第１の半導体チップの一方の面に設けられた第１の電極と、
第２の半導体チップの前記第１の電極と向き合う面に設けられた第２の電極と、
該第１、第２の半導体チップの間に挟まれた接合ボードであって、前記第１の電極と対向し、該第１の電極と電気的に接続する第１の接続電極と、前記第２の電極と対向し、該第２の電極と電気的に接続する第２の接続電極と、該接合ボードを貫通するスルーホールと、前記第１の接続電極の設けられた面を延び、該スルーホールと該第１の接続電極とを電気的に接続する第１の配線と、前記第２の接続電極の設けられた面を延び、該スルーホールと該第２の接続電極とを電気的に接続する第２の配線とを備えた接合ボードとを有する、半導体装置。
【請求項２】
前記第１の電極と前記第２の電極は、前記第１、第２の半導体チップの積層方向への投影面において互いに異なる位置に設けられている、請求項１に記載の半導体装置。
【請求項３】
前記第１、第２の半導体チップの少なくともいずれかは、該半導体チップを貫通する貫通電極を有している、請求項１または２に記載の半導体装置。
【請求項４】
前記第１、第２の接続電極の少なくともいずれかは突起電極である、請求項１から３のいずれか１項に記載の半導体装置。
【請求項５】
前記接合ボードは、該接合ボードを貫通する開口部を有する、請求項１から４のいずれか１項に記載の半導体装置。
【請求項６】
前記接合ボードは、前記第１、第２の接続電極の少なくともいずれかと接続し、前記第１、第２の半導体チップの外側に延びるパッド電極をさらに有する、請求項１から５のいずれか１項に記載の半導体装置。
【請求項７】
３以上の半導体チップが積層され、隣接する前記半導体チップ同士は前記接続構造で各々接続されている、請求項１から６のいずれか１項に記載の半導体装置。
【請求項８】
少なくとも２つの半導体チップが、互いに電気的に接続され積層されて形成される半導体装置の製造方法であって、
第１の半導体チップの一方の面に第１の電極を設けるステップと、
第２の半導体チップの一方の面に第２の電極を設けるステップと、
接合ボードの一方の面に第１の接続電極を、他方の面に第２の接続電極を設け、さらに該接合ボードを貫通するスルーホールと、前記第１の接続電極の設けられた面を延び、該スルーホールと該第１の接続電極とを電気的に接続する第１の配線と、前記第２の接続電極の設けられた面を延び、該スルーホールと該第２の接続電極とを電気的に接続する第２の配線と、該接合ボードを貫通する開口部とを設けるステップと、
前記第１の半導体チップの前記第１の電極が形成された面に異方性導電接着剤を塗布するステップと、
前記第１の半導体チップの上に、前記第１の電極と前記第１の接続電極とが接触し、前記異方性導電接着剤の一部が前記第１の半導体チップと前記接合ボードとの間に充填され、残りが前記開口部からはみ出るように、前記接合ボードを設置するステップと、
前記接合ボードの上に、前記第２の電極が形成された面を該接合ボードに向けて、前記第２の接続電極と前記第２の電極とが接触し、前記開口部からはみ出た異方性導電接着剤が前記接合ボードと前記第２の半導体チップとの間に充填されるように、前記第２の半導体チップを設置するステップと、
前記接合ボードと前記第１、第２の半導体チップとに熱と圧力を加え、前記接合ボードと前記第１、第２の半導体チップの各々とを接着固定し、前記第１の電極と前記第１の接続電極との間および前記第２の電極と前記第２の接続電極との間を電気的に接合させるステップと、を有する半導体装置の製造方法。
【請求項１】
少なくとも２つの積層された半導体チップと、該半導体チップ同士を電気的に接続する接続構造とを有する半導体装置であって、該接続構造は、
第１の半導体チップの一方の面に設けられた第１の電極と、
第２の半導体チップの前記第１の電極と向き合う面に設けられた第２の電極と、
該第１、第２の半導体チップの間に挟まれた接合ボードであって、前記第１の電極と対向し、該第１の電極と電気的に接続する第１の接続電極と、前記第２の電極と対向し、該第２の電極と電気的に接続する第２の接続電極と、該接合ボードを貫通するスルーホールと、前記第１の接続電極の設けられた面を延び、該スルーホールと該第１の接続電極とを電気的に接続する第１の配線と、前記第２の接続電極の設けられた面を延び、該スルーホールと該第２の接続電極とを電気的に接続する第２の配線とを備えた接合ボードとを有する、半導体装置。
【請求項２】
前記第１の電極と前記第２の電極は、前記第１、第２の半導体チップの積層方向への投影面において互いに異なる位置に設けられている、請求項１に記載の半導体装置。
【請求項３】
前記第１、第２の半導体チップの少なくともいずれかは、該半導体チップを貫通する貫通電極を有している、請求項１または２に記載の半導体装置。
【請求項４】
前記第１、第２の接続電極の少なくともいずれかは突起電極である、請求項１から３のいずれか１項に記載の半導体装置。
【請求項５】
前記接合ボードは、該接合ボードを貫通する開口部を有する、請求項１から４のいずれか１項に記載の半導体装置。
【請求項６】
前記接合ボードは、前記第１、第２の接続電極の少なくともいずれかと接続し、前記第１、第２の半導体チップの外側に延びるパッド電極をさらに有する、請求項１から５のいずれか１項に記載の半導体装置。
【請求項７】
３以上の半導体チップが積層され、隣接する前記半導体チップ同士は前記接続構造で各々接続されている、請求項１から６のいずれか１項に記載の半導体装置。
【請求項８】
少なくとも２つの半導体チップが、互いに電気的に接続され積層されて形成される半導体装置の製造方法であって、
第１の半導体チップの一方の面に第１の電極を設けるステップと、
第２の半導体チップの一方の面に第２の電極を設けるステップと、
接合ボードの一方の面に第１の接続電極を、他方の面に第２の接続電極を設け、さらに該接合ボードを貫通するスルーホールと、前記第１の接続電極の設けられた面を延び、該スルーホールと該第１の接続電極とを電気的に接続する第１の配線と、前記第２の接続電極の設けられた面を延び、該スルーホールと該第２の接続電極とを電気的に接続する第２の配線と、該接合ボードを貫通する開口部とを設けるステップと、
前記第１の半導体チップの前記第１の電極が形成された面に異方性導電接着剤を塗布するステップと、
前記第１の半導体チップの上に、前記第１の電極と前記第１の接続電極とが接触し、前記異方性導電接着剤の一部が前記第１の半導体チップと前記接合ボードとの間に充填され、残りが前記開口部からはみ出るように、前記接合ボードを設置するステップと、
前記接合ボードの上に、前記第２の電極が形成された面を該接合ボードに向けて、前記第２の接続電極と前記第２の電極とが接触し、前記開口部からはみ出た異方性導電接着剤が前記接合ボードと前記第２の半導体チップとの間に充填されるように、前記第２の半導体チップを設置するステップと、
前記接合ボードと前記第１、第２の半導体チップとに熱と圧力を加え、前記接合ボードと前記第１、第２の半導体チップの各々とを接着固定し、前記第１の電極と前記第１の接続電極との間および前記第２の電極と前記第２の接続電極との間を電気的に接合させるステップと、を有する半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２００６−１２８９０（Ｐ２００６−１２８９０Ａ）
【公開日】平成１８年１月１２日（２００６．１．１２）
【国際特許分類】
【出願番号】特願２００４−１８３６０７（Ｐ２００４−１８３６０７）
【出願日】平成１６年６月２２日（２００４．６．２２）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
【公開日】平成１８年１月１２日（２００６．１．１２）
【国際特許分類】
【出願日】平成１６年６月２２日（２００４．６．２２）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
[ Back to top ]