電気光学装置、実装構造体及び電子機器
【課題】
信号減衰が極力抑制された、基板上に実装された半導体素子と配線基板とが接続してなる実装構造体、信号減衰が極力抑制された表示特性が良好な電気光学装置、その電気光学装置を用いた電子機器を提供すること。
【解決手段】
電気光学物質を保持する基板２０と、基板２０上に設けられた基板側第１配線及び基板側第２配線２５と、基板２０上に配置された半導体素子３０と、半導体素子３０の基板側の面に設けられた第１入力用バンプ及び第２入力用バンプと、半導体素子３０の基板２０側の面に設けられ、基板側第１配線と接続する出力用バンプと、基板２０上に実装されたベース基材４１と、ベース基材４１に設けられ、第１入力用バンプと電気的に接続する第１配線４２ａと、ベース基材４１に設けられ、基板側第２配線２５を介して前記第２入力用バンプと電気的に接続する第２配線４２ｂとを具備する。
信号減衰が極力抑制された、基板上に実装された半導体素子と配線基板とが接続してなる実装構造体、信号減衰が極力抑制された表示特性が良好な電気光学装置、その電気光学装置を用いた電子機器を提供すること。
【解決手段】
電気光学物質を保持する基板２０と、基板２０上に設けられた基板側第１配線及び基板側第２配線２５と、基板２０上に配置された半導体素子３０と、半導体素子３０の基板側の面に設けられた第１入力用バンプ及び第２入力用バンプと、半導体素子３０の基板２０側の面に設けられ、基板側第１配線と接続する出力用バンプと、基板２０上に実装されたベース基材４１と、ベース基材４１に設けられ、第１入力用バンプと電気的に接続する第１配線４２ａと、ベース基材４１に設けられ、基板側第２配線２５を介して前記第２入力用バンプと電気的に接続する第２配線４２ｂとを具備する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板上に実装された半導体素子と配線基板とが電気的に接続する実装構造体、その実装構造体を用いた電気光学装置、その電気光学装置を用いた電子機器に関する。
【背景技術】
【０００２】
電気光学装置、例えばＣＯＧ（Ｃｈｉｐ ｏｎ Ｇｌａｓｓ）方式の液晶装置は、一対の基板間に液晶を封入した液晶パネルと、液晶パネルの基板上に実装された半導体素子と、該半導体素子と電気的に接続するフレキシブル配線基板と、液晶パネルに対してフレキシブル配線基板及び半導体素子を介して信号を供給する回路基板と、を有している。液晶パネルの基板上には、表示領域中に設けられる電極と、該電極と半導体素子とを電気的に接続する接続配線と、半導体素子とフレキシブル配線基板とを電気的に接続する入力用配線が、設けられている。電極には、回路基板から、フレキシブル配線基板、入力用配線、半導体素子、そして接続配線を介して、信号が入力される（例えば、特許文献１参照。）。
【特許文献１】特開平２００１−１５４６０１号公報（段落［００２６］〜［００２８］、図１、図２）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、上述のような構成の液晶装置においては、フレキシブル配線基板から電極に対して入力される信号は、基板上に設けられた入力用配線を介して入力されることになる。このため入力用配線の配線抵抗により信号が減衰し、表示特性が劣化するという問題があった。
【０００４】
本発明は、上述の課題に鑑みてなされたもので、信号減衰が極力抑制された、基板上に実装された半導体素子と配線基板とが接続してなる実装構造体、信号減衰が極力抑制され、表示特性が良好な電気光学装置、その電気光学装置を用いた電子機器を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記目的を達成するために、本発明の電気光学装置は、電気光学物質を保持する基板と、前記基板上に設けられた基板側第１配線及び基板側第２配線と、前記基板上に配置された半導体素子と、前記半導体素子の前記基板側の面に設けられた第１入力用バンプ及び第２入力用バンプと、前記半導体素子の前記基板側の面に設けられ、前記基板側第１配線と接続する出力用バンプと、前記基板上に実装されたベース基材と、前記ベース基材に設けられ、前記第１入力用バンプと電気的に接続する第１配線と、前記ベース基材に設けられ、前記基板側第２配線を介して前記第２入力用バンプと電気的に接続する第２配線とを具備することを特徴とする。
【０００６】
本発明のこのような構成によれば、ベース基材に設けられる第１配線は、基板上に設けられた基板側第２配線を介することなく第１入力用バンプに電気的に接続するので、第１入力用バンプを介して半導体素子に入力される信号は、基板上に設けられる基板側第２配線の配線抵抗による信号の減衰がない。従って、電気光学装置に対して入力される画像信号の減衰が極力抑えられているため、良好な表示特性を有する電気光学装置を得ることができる。また、第１配線を介して入力される信号においては、基板上の基板側第２配線に起因するインピーダンスについては考慮する必要がないため、回路全体のインピーダンス整合を容易にかつ確実に取ることができる。更に、ベース基材に設けられる配線の一部である第１配線をほぼ直接第１入力用バンプに電気的に接続させ、残りの配線である第２配線を基板上に設けられる基板側第２配線を介して電気的に接続させることにより、信号の減衰が極力抑制されて表示特性の良い、かつ小型化が可能な電気光学装置を得ることができる。すなわち、一般に、半導体素子のバンプ間ピッチは、ベース基材に設けられる配線間のピッチよりも狭くなっているため、例えば、ベース基材に設けられる全ての配線を、本発明の第１配線のように基板上に設けられる基板側第２配線を介することなく、半導体素子の入力用バンプと電気的に接続しようとすると、バンプ間ピッチを広くとる必要があり、半導体素子の大きさが大きくなり、結果的に液晶装置が大きくなってしまう。これに対し、本発明においては、ベース基材に設けられる配線の一部のみ（第１配線）を、基板上の基板側第２配線を介すことなく第１入力用バンプと電気的に接続し、他の配線（第２配線）は従来と同様に基板上の基板側第２配線を介して第２入力用バンプに電気的に接続している。そして、例えば第２配線に電気的に接続する基板側第２配線を平面的に屈曲するパターン形状とすることにより、半導体素子の大きさを大きくすることなく、バンプ間ピッチの狭い半導体素子に対しても問題なくベース基材に設けられる配線と半導体素子の入力用バンプとを電気的に接続することができる。そして、例えば、基板上に設けられる基板側第２配線の配線抵抗による信号の減衰が顕著に表れる高速信号を第１配線に入力する場合、基板上に設けられる基板側第２配線の配線抵抗による信号の減衰の問題がないので、減衰が極力抑えられた高速信号を半導体素子に対して入力することができる。また、基板上に設けられる基板側第２配線の配線抵抗による信号の減衰があまり問題とならない低速信号を第２配線に入力することによって、第２配線と電気的に接続する基板側第２配線の形状を屈曲するパターン形状とするなどして基板側第２配線が設けられる領域を小さくすることができ、電気光学装置の小型化を実現することができる。従って、ベース基材に設けられる配線を介して入力される信号の減衰が極力抑制された表示特性の良い、小型化が可能な電気光学装置を得ることができる。尚、基板側第２配線にはグランド配線も含まれる。
【０００７】
また、前記第１配線は、前記ベース基材から突出している突出部を有し、当該突出部で前記第１入力用バンプと電気的に接続していることを特徴とする。
【０００８】
このように、第１配線をベース基材から突出させる形状とすることができる。
【０００９】
また、前記ベース基材は、前記基板と平面的に重なる重なり部を有し、前記第１配線は、前記重なり部の前記基板側とは反対側に設けられ、前記重なり部上で前記第１入力用バンプと電気的に接続していることを特徴とする。
【００１０】
このような構成によれば、第１配線はベース基材から突出することなくベース基材に設けられているので、ベース基材から突出して第１配線を設ける場合と比較して、第１配線が折れにくく断線しにくい。従って、第１配線の断線による電気光学装置の表示特性の劣化を防止することができる。
【００１１】
また、前記第２配線は、前記重なり部の前記基板側に設けられていることを特徴とする。
【００１２】
このような構成によれば、ベース基材の両面にそれぞれ第１配線、第２配線が設けられているので、片面のみに配線を設ける場合と比較して、同じ大きさのベース基材に対してより多くの配線を設けることができ、結果的に配線基板全体の大きさを小さくすることができる。
【００１３】
また、前記第１配線には高速信号が入力されることを特徴とする。
【００１４】
このような構成によれば、信号の減衰が極力抑制された高速信号が入力されるので、表示特性の良い電気光学装置を得ることができる。例えば、高速信号が、基板上に設けられる基板側第２配線を介して半導体素子に入力されると、基板側第２配線の配線抵抗により信号が減衰され、良好な表示特性を有する電気光学装置を得ることができないおそれがある。これに対し、高速信号が入力される第１配線を、基板上に設けられる基板側第２配線を介することなく、半導体素子の入力用バンプに電気的に接続する構成とすることにより、信号の減衰が極力抑えられ、表示特性の良い電気光学装置を得ることができる。ここで、高速信号とは、小振幅の作動信号を例とする信号で５０ＭＨｚ以上の高周波の信号を指す。尚、第１配線には、高速信号のみが入力されることが好ましいが、ベース基材に設けられる全ての配線を基板側第２配線を介さずに接続できるのであれば、全ての配線を基板側第２配線を介さずに半導体素子と接続させても良い。特に、ベース基材の両面に配線を設ける構造であれば、ベース基材の小型化が可能であるので、全ての配線を基板側第２配線を介さずに接続するのに適している。
【００１５】
また、前記第１入力用バンプは、前記第２入力用バンプよりも高さが低いことを特徴とする。
【００１６】
このような構成によれば、入力用バンプと配線との電気的接続不良が少なく、表示不良のない電気光学装置を得ることができる。第１配線とこれに電気的に接続する第１入力用バンプとが接続する領域における接続構造と、第２配線に電気的に接続する基板側第２配線と第２入力用バンプとが接続する領域における接続構造とは異なる。すなわち、第１配線と第１入力用バンプとが接続する領域には基板側第２配線が位置しないのに対し、基板側第２配線と第２入力用バンプとが接続する領域には基板側第２配線が位置する。従って、半導体素子の基板側の面と基板面とがほぼ平行となるように半導体素子を配置するためには、第１入力用バンプの高さと第２入力用バンプの高さとを調整することが望ましい。ここで、例えば、第１入力用バンプの高さと第２入力用バンプの高さとを同じとし、基板の第２入力用バンプに対応した位置に厚み調整用の層を設けることも可能であるが、この場合、このような厚み調整用の層を設ける工程が別途必要となり、製造効率が悪い。また、第１入力用バンプの高さと第２入力用バンプの高さとを同じとし、入力用バンプと、第１配線及び基板側第２配線とを、導電性接着材を介して接続する際に、半導体素子の基板側の面と基板面とがほぼ平行となるように押圧をかけて半導体素子を配置することも可能であるが、第２入力用バンプと基板側第２配線との接続不良が生じてしまう場合がある。これに対し、予め、第１入力用バンプと第２入力用バンプとではベース基材に設けられる配線との接続構造が異なることを考慮して、高さの異なる第１入力用バンプ及び第２入力用バンプを設けることにより、製造効率よく、接続不良による表示不良のない電気光学装置を得ることができる。
【００１７】
また、前記第１配線は、少なくとも前記基板と平面的に重なる部分において直線的に形成されていることを特徴とする。
【００１８】
このような構成によれば、第１配線自身の配線抵抗を最小限に抑えることができ、より減衰の少ない良好は高速信号を半導体素子に対して入力することができる。
【００１９】
また、前記第２配線にはグランド信号が入力されることを特徴とする。
【００２０】
このように第２配線にグランド信号が入力される構成としてもよい。そして、例えば、ベース基材の基板側にグランド信号が入力される第２配線を設けることは、インピーダンス整合に有効である。
【００２１】
また、前記ベース基材は、本体部分から突出した突出部を有し、前記第１配線は、前記突出部に設けられていることを特徴とする。
【００２２】
このようにベース基材に突出部を設け、この突出部に第１配線を設けることができる。更に、例えばベース基材の突出部以外に他の配線を設け、この配線を基板側第２配線を介して第２入力用バンプと電気的に接続させることができる。この際、第１配線とこれに電気的に接続する第１入力用バンプとが接続する領域においてはベース基材が位置するのに対し、ベース基材の突出以外に設けられた配線に電気的に接続する基板側第２配線と第２入力用バンプとが接続する領域においてはベース基材が位置しない。このように第１入力用バンプと第２入力用バンプとは、ベース基材に設けられる配線との接続構造が異なるため、半導体素子の基板側の面と基板面とがほぼ平行となるように半導体素子を配置するために、第１配線と電気的に接続する第１入力用バンプの高さと、それ以外の第２入力用バンプの高さとを、調整することが望ましい。従って、ベース基材の突出部以外に他の配線を設け、その配線を基板側第２配線を介して第２入力用バンプと接続する構成とすることにより、ベース基材と半導体素子とが平面的に重なる領域を少なくできるので、その分、第１配線と電気的に接続する第１入力用バンプのように高さを調整する必要のあるバンプが少なくなり、調整が容易になる。
【００２３】
本発明の他の電気光学装置は、電気光学物質を保持する基板と、前記基板上に設けられた基板側配線と、前記基板上に配置された半導体素子と、前記半導体素子の前記基板側の面に設けられた入力用バンプと、前記半導体素子の前記基板側の面に設けられ、前記基板側配線と接続する出力用バンプと、前記基板上に実装されたベース基材と、前記ベース基材に設けられ、前記入力用バンプと電気的に接続する配線とを備え、前記ベース基材は、前記基板と平面的に重なる重なり部を有し、前記配線は、前記重なり部の前記基板側とは反対側に設けられ、前記重なり部上で前記入力用バンプと接続されていることを特徴とする。
【００２４】
このような構成によれば、ベース基材に設けられる配線は、基板上に設けられた基板側配線を介することなく入力用バンプに電気的に接続するので、入力用バンプを介して半導体素子に入力される信号は、基板上に設けられる基板側配線の配線抵抗による信号の減衰がない。従って、電気光学装置に対して入力される画像信号の減衰が極力抑えられているため、良好な表示特性を有する電気光学装置を得ることができる。また、配線を介して入力される信号においては、基板上の基板側配線に起因するインピーダンスについては考慮する必要がないため、回路全体のインピーダンス整合を容易にかつ確実に取ることができる。また、配線はベース基材から突出することなくベース基材に設けられているので、ベース基材から突出して設けられる場合と比較して、配線が折れにくく断線しにくい。従って、配線の断線による電気光学装置の表示特性の劣化を防止することができる。
【００２５】
本発明の実装構造体は、基板と、前記基板上に設けられた基板側配線と、前記基板上に配置された半導体素子と、前記半導体素子の前記基板側の面に設けられた入力用バンプと、前記半導体素子の前記基板側の面に設けられ、前記基板側配線と接続する出力用バンプと、前記基板上に実装されたベース基材と、前記ベース基材に設けられ、前記入力用バンプと電気的に接続する配線とを備え、前記ベース基材は、前記基板と平面的に重なる重なり部を有し、前記配線は、前記重なり部の前記基板側とは反対側に設けられ、前記重なり部上で前記入力用バンプと接続されていることを特徴とする。
【００２６】
本発明のこのような構成によれば、ベース基材に設けられる配線は、基板上に設けられた基板側配線を介することなく入力用バンプに電気的に接続するので、入力用バンプを介して半導体素子に入力される信号は、基板上に設けられる基板側配線の配線抵抗による信号の減衰がない。また、配線を介して入力される信号においては、基板上の基板側配線に起因するインピーダンスについては考慮する必要がないため、回路全体のインピーダンス整合を容易にかつ確実に取ることができる。また、配線はベース基材から突出することなくベース基材に設けられているので、ベース基材から突出して設けられる場合と比較して、配線が折れにくく断線しにくい。従って、配線の断線によって信号供給が停止することが少ない。
【００２７】
本発明の電子機器は、上述に記載の電気光学装置を備えることを特徴とする。
【００２８】
本発明のこのような構成によれば、表示特性の良い表示画面を有する電子機器を得ることができる。
【発明を実施するための最良の形態】
【００２９】
以下、本発明の実施形態を図面に基づき説明する。なお、以下実施形態を説明するにあたっては、電気光学装置として液晶装置を例にあげる。具体的にはＣＯＧ方式のＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）を用いたアクティブマトリクス型の液晶装置について説明するがこれに限られるものではない。また、以下の図面においては各構成をわかりやすくするために、実際の構造と各構造における縮尺や数等が異なっている。
【００３０】
（第１実施形態）
【００３１】
<電気光学装置の構成>
【００３２】
図１は本発明の第１実施形態に係る電気光学装置としての液晶装置の概略斜視図である。図２は、図１の線Ａ−Ａ´で切断した断面図である。図３は、第１実施形態に係る液晶装置のアレイ基板側に形成された各種配線、周辺回路などの概略平面図である。
【００３３】
図１及び図２に示すように、液晶装置１は、電気光学パネルとしての液晶パネル２と、液晶パネル２を挟み込むように設けられた一対の偏光板３と、液晶パネル２に電気的に接続されたフレキシブル配線基板４０と、液晶パネル２に実装された半導体素子としての駆動用ＩＣ３０と、フレキシブル配線基板４０に接続された後述する回路基板（図３における符号７０に対応）とを具備している。
【００３４】
液晶パネル２は、シール材６１により接着された一対のガラスなどの絶縁基板からなる対向基板１０及びアレイ基板２０を有している。一対の基板１０及び２０とシール材６１により囲まれた領域内には電気光学物質、例えば９０度捩じれＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）液晶６０が保持されている。
【００３５】
対向基板１０には、ベタ状の透明のＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）膜からなる対向電極１１と、これを覆う配向膜１２が設けられている。対向電極１１は、アレイ基板２０に設けられている後述する接続配線２６´と電気的に接続されている。
【００３６】
一方、アレイ基板２０には、図２及び図３に示すように、Ｘ方向に複数配列されてなる走査線２３と、Ｙ方向に複数配列されてなるデータ線２１と、これら走査線２３及びデータ線２１の交差部毎に配置された画素電極（図示せず）と、データ線２１と画素電極との間の導通状態及び非導通状態を走査線２３に入力される走査信号に応じて制御するスイッチング素子としてのＴＦＴ２４が、設けられている。更に、データ線２１、ＴＦＴ２４及び画素電極を覆うように配向膜２２が設けられている。
【００３７】
また、図１及び図２に示すように、アレイ基板２０は対向基板１０よりも張り出した張り出し部２０ａを有している。張り出し部２０ａには、半導体素子としての駆動用ＩＣ３０が配置されている。張り出し部２０ａには、データ線２１及び走査線２３が延在してなる基板側第１配線としての接続配線２６、対向電極１１と電気的に接続する基板側第１配線としての接続配線２６´、フレキシブル配線基板４０の第２配線４２ｂと電気的に接続する基板側第２配線としての入力用配線２５（後述）が設けられている。尚、張出し部２０ａにおける、駆動用ＩＣ３０、アレイ基板２０及びフレキシブル配線基板４０との接続構造については、後述する実装構造体の構成において、詳細に説明する。
【００３８】
図３に示すように、駆動用ＩＣ３０は、走査線駆動回路３３とデータ線駆動回路３４とを有する。尚、図３において、上述のフレキシブル配線基板４０は図示されていないが、フレキシブル配線基板４０は回路基板７０と駆動用ＩＣ３０との間に位置し、両者を電気的に接続している。
【００３９】
走査線駆動回路３３は、シフトレジスタ回路３３ａを有する。走査線駆動回路３３に対しては、外部制御回路を有する回路基板７０から、電源（負電源及び正電源）７５、スタート信号７６、クロック信号（基準クロック信号及び反転クロック信号）７７が供給される。走査線駆動回路３３では、回路基板７０から供給された負電源及び正電源を電源として用いて、スタート信号７６の入力によりシフトレジスタ回路３３ａをスタートさせる。そして、回路基板７０から供給されるクロック信号７７に基づく所定タイミングで、接続配線２６を介して走査線２３に走査信号をパルス的に線順次で印加する。
【００４０】
データ線駆動回路３４は、例えばサンプリング回路３４ｂとシフトレジスタ回路３４ａを有する。データ線駆動回路３４に対しては、回路基板７０から、電源（負電源及び正電源）７４、スタート信号７１、クロック信号（基準クロック信号及び反転クロック信号）７２、画像信号７３が供給される。サンプリング回路３４ｂでは、回路基板７０より供給された表示内容に応じた画像信号７３を受け、該当するデータ線２１の表示内容に相当する電圧だけをサンプリングしている。データ線駆動回路３４では、回路基板７０から供給された負電源及び正電源を電源として用いて、スタート信号７１の入力によりシフトレジスタ回路３４ａをスタートさせる。そして、回路基板７０から供給されるクロック信号７６に基づき、走査線駆動回路３３が走査信号を印加するタイミングに合わせて、サンプリング回路３４ｂにてサンプリングされた画像信号が、接続配線２６を介してデータ線２１に供給される。
【００４１】
また、図３に示すように、対向電極１１と電気的に接続する接続配線２６´には、回路基板７０から供給されるコモン電圧７８が供給される。また、駆動用ＩＣ３０に対して、回路基板７０から供給されるグランド信号７９が供給される。
【００４２】
以上により、走査線２３にゲート接続されたＴＦＴ２４は、走査信号の供給に応じて導通状態とされ、画像信号がＴＦＴ２４を介して画素電極に供給されて各画素における画像表示が行われる。
【００４３】
ここで、表示画像の高解像度化に伴って、非常に高い周波数の画像信号が入力されるようになっている。例えば、ＸＧＡ表示モードやＳＸＧＡ表示モードになると、それぞれ画像信号のドット周波数は、約６５ＭＨｚ、約１３５ＭＨｚになり、ＶＧＡ表示モードにおけるドット周波数（約３０ＭＨｚ）をはるかに上回る。これに対応して、特にデータ線駆動回路に供給されるデータ線側基準クロック信号の周波数も非常に高くなってきている。データ線駆動回路３４に供給されるスタート信号７２、走査線駆動回路３３に供給されるスタート信号７６、走査線駆動回路３３に供給されるクロック信号７７は、低周波数の信号である低速信号であるのに対し、データ線側基準クロック信号は高周波数の信号である高速信号である。また、ここでは、説明を省略しているが、シフトレジスタ回路３４ａから順次出力されるパルスの幅を制限するためのイネーブル信号も水平走査期間よりも短い周期を持つ高速信号に属する。
【００４４】
<配線基板の構成>
【００４５】
次に、上述のフレキシブル配線基板４０について図４を用いて説明する。
【００４６】
図４は、図１のフレキシブル配線基板４０の部分拡大図の斜視図である。
【００４７】
図４に示すように、フレキシブル配線基板４０は、ポリイミドなどからなる可撓性基材であるベース基材４１と、ベース基材４１の一方の面に設けられた複数（ここでは６本）の第１配線４２ａ及び複数（ここでは８本）の第２配線４２ｂと、第１配線４２ａの一部と第２配線４２ｂの一部を覆うようにベース基材４１上に設けられたポリイミド、アクリル、エポキシなどからなる保護層４３と、を有する。配線４２ａ及び４２ｂの厚みは約２０μｍ、ベース基材４１の厚みは約２５μｍである。第１配線４２ａ及び第２配線４２ｂは、いずれもＣｕ（銅）からなる。第１配線４２ａ及び第２配線４２ｂは互いがほぼ平行に位置し、６本の第１配線４２ａを挟み込むように、その両脇に第２配線４２ｂが４本づつ配置されている。第１配線４２ａは第２配線４２ｂよりも長く、その長い部分が、ベース基材４１から突出した状態となっている。第１配線４２ａの突出部４２ａ´は直線的に形成されている。第１配線４２ａは、突出部４２ａ´を含む一部以外の部分が保護層４３によって覆われている。第２配線４２ｂは、後述する入力用配線と接続する部分が露出し、この露出部分以外は保護層４３によってほぼ覆われている。なお、フレキシブル配線基板４０は、折り曲げ可能である。
【００４８】
<実装構造体の構成>
【００４９】
次に、アレイ基板２０、これに実装された駆動用ＩＣ３０、及び駆動用ＩＣに電気的に接続されたフレキシブル配線基板４０とからなる実装構造体について、図２、図５〜図７図２０（ａ）を用いて説明する。この実装構造体は、液晶装置１の一部である。
【００５０】
図２における張り出し部２０ａの構成は、後述する図７（ａ）に相当する。図５は、液晶装置１の張り出し部２０ａにおける、アレイ基板２０、駆動用ＩＣ３０及びフレキシブル配線基板４０の接続状態を示す概略斜視図である。図５においては、図面を見やすくするため、フレキシブル配線基板４０の保護層４３の図示、駆動用ＩＣ３０のバンプの図示、アレイ基板２０上に設けられる接続配線２６及び２６´の図示は省略している。図６は図５に対応する平面図であり、ここでは駆動用ＩＣ３０の出力用バンプに接続され、アレイ基板２０上に設けられる接続配線２６及び２６´を図示している。図６においても保護層４３、駆動用ＩＣ３０のバンプの図示は省略している。図７（ａ）は図６の線Ｂ−Ｂ´で切断した断面図、図７（ｂ）は図６の線Ｃ−Ｃ´で切断した断面図である。図７においては、保護層４３及びバンプについても図示している。図２０（ａ）は駆動用ＩＣ３０の実装面側の平面図であって、バンプの配置を示すものである。
【００５１】
図２０（ａ）に示すように、駆動用ＩＣ３０のアレイ基板２０側の面である実装面３０ａには、複数（ここでは２０）の出力用バンプ３１と、複数（ここでは１４）の入力用バンプ３２が、それぞれ一列づつ設けられている。入力用バンプ３２は、６つの第１入力用バンプ３２ａと、８つの第２入力用バンプ３２ｂとからなる。出力用バンプ３１は、図６に示すアレイ基板２０上に設けられた接続配線２６及び２６´と電気的に接続するものである。第１入力用バンプ３２ａは、図６に示すフレキシブル配線基板４０のベース基材４１から突出した第１配線４２ａと電気的に接続するものである。第２入力用バンプ３２ｂは、図６に示すアレイ基板２０上に設けられた入力用配線２５と電気的に接続するものである。
【００５２】
図５、図６及び図７（ａ）に示すように、フレキシブル配線基板４０の第１配線４２ａは、ベース基材４１及び保護層４３から突出し、露出した突出部４２ａ´を有している。フレキシブル配線基板４０の第１配線４２ａの突出部４２ａ´は、導電性接着材であるＡＣＦ５０を介してアレイ基板２０と接着している。尚、第１配線４２ａが位置する領域においては、フレキシブル配線基板４０とアレイ基板２０との接着材として導電性は必要ないが、後述するように、製造上、ＡＣＦを用いた方が製造効率が良い。第１配線４２ａの一端部は、駆動用ＩＣ３０の第１入力用バンプ３２ａと導電性部材としてのＡＣＦ５１を介して電気的に接続されている。すなわち、第１配線４２ａの長さを第２配線４２ｂよりも長く延在させることによって、アレイ基板２０上に設けられる入力用配線を介することなく、第１配線４２ａは、ＡＣＦ５１のみを介して、駆動用ＩＣ３０の第１入力用バンプ３２ａと電気的に接続される。また、第１配線４２ａは、アレイ基板２０と平面的に重なる領域において、曲がることなく直線的に形成されている。
【００５３】
一方、図５、図６及び図７（ｂ）に示すように、フレキシブル配線基板４０の第２配線４２ｂは、その一端部が、保護層４３に覆われておらず露出した状態となっている。第２配線４２ｂの一端部は、ＡＣＦ５０によって、アレイ基板２０上に設けられている入力用配線２５の一端部と電気的に接続している。そして、この入力用配線２５の他端部は、ＡＣＦ５１によって駆動用ＩＣ３０の第２入力用バンプ３２ｂと電気的に接続している。
【００５４】
本実施形態においては、第１入力用バンプ３２ａの高さを、第２入力用バンプ３２ｂ及び出力用バンプ３１の高さよりも低くなるように調整している。これは、それぞれのバンプにおいてベース基材に設けられる配線との接続構造が異なるためである。すなわち、第２入力用バンプ３２ｂ、出力用バンプ３１は、それぞれアレイ基板２０上に設けられている入力用配線２５、接続配線２６及び２６´と、ＡＣＦを介して接続している。これに対し、第１入力用バンプ３２ａは、アレイ基板２０上に設けられている入力用配線を介することなく、フレキシブル配線基板４０に設けられている第１配線４２ａとＡＣＦ５１を介して電気的に接続している。このため、第１配線４２ａの厚みとＡＣＦ５０の厚みの和から接続配線２６の厚みを引いた分だけ、バンプの高さに違いが生じる。このように、第１入力用バンプ３２ａの高さを、第２入力用バンプ３２ｂ及び出力用バンプ３１の高さよりも低くすることにより、第１入力用バンプ３２ａと第１配線４２ａ、第２入力用バンプ３２ｂと入力用配線２５、出力用バンプ３１と接続配線２６との電気的接続不良が少なく、表示不良のない電気光学装置を得ることができる。例えば、第１入力用バンプ３２ａの高さと第２入力用バンプの高さ３２ｂとを同じとし、第２入力用バンプ３２ｂに対応してアレイ基板上に厚み調整用の層を設けることも可能であるが、この場合、このような厚み調整用の層を設ける工程が別途必要となり、製造効率が悪い。また、第１入力用バンプ３２ａの高さと第２入力用バンプの高さ３２ｂとを同じとし、第１入力用バンプ３２ａと第１配線４２ａ、第２入力用バンプ３２ｂと入力用配線２５とを、それぞれＡＣＦを介して接続する際に、半導体素子の実装面とアレイ基板面とがほぼ平行となるように押圧をかけて半導体素子を配置することも可能であるが、第２入力用バンプ３２ｂと入力用配線２５との接続不良が生じてしまう場合がある。これに対し、本実施形態においては、第１入力用バンプと、第２入力用バンプ及び出力用バンプとでは配線との接続構造が異なることを考慮して、予め高さの異なる第１入力用バンプ３２ａ、第２入力用バンプ３２ｂ及び出力用バンプ３１を半導体素子３０に設けることにより、製造効率よく、接続不良による表示不良のない電気光学装置を得ることができる。
【００５５】
また、本実施形態においては、ベース基材に設ける配線のうち一部の配線（第１配線）を入力用配線を介さずに第１入力用バンプに接続し、他の配線（第２配線）を入力用配線を介して第２入力用バンプに接続している。これにより、高さを調整するバンプの数を少なくすることができる。すなわち、本実施形態においては、上述のように、第１入力用バンプの高さを、バンプとベース基材に設けられる配線との接続構造の違いを考慮して調整しているわけだが、ベース基材に設けられる全ての配線を入力用配線を介さずにバンプに接続する場合と比較して、バンプ高さを調整すべき第１入力用バンプの数が少なくなるので、調整が容易になる。
【００５６】
第１配線４２ａには、例えば上述した高速信号であるデータ線側基準クロック信号やイネーブル信号などが供給される。また、第２配線４２ｂには、例えば低速信号であるデータ線駆動回路に供給されるスタート信号、走査線駆動回路に供給されるスタート信号、走査線駆動回路に供給されるクロック信号などが供給される。また、第２配線４２ｂの一部はグランド配線として用いられ、グランド信号が供給される。
【００５７】
上述のように、フレキシブル配線基板４０の第１配線４２ａは、アレイ基板２０上に設けられた入力用配線２５を介することなく、直接第１入力用バンプ３２ａとＡＣＦ５１を介して電気的に接続するので、アレイ基板２０上に設けられる入力用配線２５の配線抵抗による信号の減衰がない。従って、このような実装構造体を有する液晶装置１は、画像信号の減衰が極力抑えられているので、良好な表示特性を有する。また、アレイ基板２０上の配線に起因するインピーダンスについては考慮する必要がないため、回路全体のインピーダンス整合を容易にかつ確実に取ることができる。
【００５８】
更に、本実施形態においては、第１配線４２ａに高速信号が入力されるため、高速信号の減衰を抑制することができ、例えば高解像度の液晶装置においても表示特性の良い液晶装置１を得ることができる。更に、この第１配線４２ａは前述のように直線的に形成されているので、第１配線４２ａ自身の配線抵抗を極力小さくすることができ、駆動用ＩＣ３０の第１入力用バンプ３２ａに対して、減衰が極力抑えられた信号を供給することができる。
【００５９】
更に、本実施形態においては、第１配線４２ａに対して高速信号が、第２配線４２ｂに対して低速信号が入力されるので、信号の減衰を極力抑制し、かつ実装構造体の小型化を実現することができる。従って、フレキシブル配線基板から入力される信号の減衰が抑制されるので、表示特性の良い、小型化が可能な液晶装置１を得ることができる。すなわち、駆動用ＩＣ３０の第１入力用バンプ３２ａとフレキシブル配線基板４０の第１配線４２ａ、第２入力用バンプ３２ｂとフレキシブル配線基板４０の第２配線４２ｂとはそれぞれ電気的に接続されているわけであるが、一般に、駆動用ＩＣの入力用バンプ間ピッチは、フレキシブル配線基板に設けられる配線間のピッチよりも狭くなっている。このため、例えば、フレキシブル配線基板に設けられる全ての配線を第１配線の如く延在させ、アレイ基板上に設けられる入力用配線を介することなく、フレキシブル配線基板の配線と駆動用ＩＣの入力用バンプとをＡＣＦを介して電気的に接続しようとすると、入力用バンプ間ピッチを広くとる必要があり、駆動用ＩＣの大きさが大きくなってしまう。そして、このように駆動用ＩＣの大きさを大きくしてしまうと、基板サイズを大きくする必要があり、液晶装置が大きくなってしまうという問題がある。特に、高解像度の液晶装置においては、例えば引出し配線の数も多くあり、引き出し配線、端子や駆動用ＩＣなどが実装される張り出し部の面積を広くする必要が生じ、結果的に液晶装置全体が大きくなってしまう。これに対し、本実施形態においては、フレキシブル配線基板４０の配線の一部のみ（第１配線４２ａ）を延在させて、これをアレイ基板２０上の入力用配線を介すことなく第１入力用バンプ３２ａと電気的に接続し、他の配線（第２配線４２ｂ）は従来と同様にアレイ基板２０上の入力用配線２５を介して第２入力用バンプ３２ｂに電気的に接続している。これにより、第２配線４２ｂに電気的に接続する入力用配線２５を平面的に屈曲する形状とすることにより、駆動用ＩＣの大きさを大きくすることなく、入力用バンプ間ピッチの狭い駆動用ＩＣに対しても問題なくフレキシブル配線基板の配線と駆動用ＩＣとの入力用バンプとを電気的に接続することができる。そして、アレイ基板２０上に設けられる入力用配線２５による配線抵抗による信号の減衰が顕著に表れる高速信号を、ＡＣＦ５１のみを介して第１入力用バンプ３２ａに電気的に接続するフレキシブル配線基板４０の第１配線４２ａに入力することによって、減衰の少ない信号を駆動用ＩＣ３０に対して入力することができる。また、アレイ基板２０上に設けられる入力用配線２５の配線抵抗による信号の減衰があまり問題とならない低速信号を、ＡＣＦ５０、基板上に設けられる入力用配線２５及びＡＣＦ５１を介して電気的に第２入力用バンプ３２ｂに接続するフレキシブル配線基板４０の第２配線４２ｂに入力する。これにより、第２配線と電気的に接続する入力用配線は、屈曲形状としても信号の減衰があまり問題とならないため、入力用配線を屈曲形状とすることにより基板サイズの小型化ひいては液晶装置の小型化を実現することができる。従って、信号の減衰を極力抑制し、かつ実装構造体の小型化を実現することができる。そして、このような実装構造体を有する液晶装置１は、フレキシブル配線基板４０から入力される信号の減衰が抑制されているので、表示特性が良く、小型化が可能である。
【００６０】
<電気光学装置の製造方法>
【００６１】
次に、本実施形態における液晶装置の製造方法について図８を用いて説明する。
【００６２】
図８（ａ）〜（ｄ）は液晶装置の製造工程図である。図８において、左側には図７（ａ）に相当する断面図、右側には図７（ｂ）に相当する断面図を図示している。
【００６３】
まず、フレキシブル配線基板４０、液晶パネル２及び駆動用ＩＣ３０を用意する。
【００６４】
例えば、フレキシブル配線基板４０は次のように製造することができる。まず、銅がメッキされているベース基材を準備し、銅を所望の形状にパターニングして配線を形成する。その後、ベース基材の一部をエッチング等の方法により除去することにより、ベース基材から配線の一部が突出した形状を得る。その後、突出部を除く配線を含むベース基材上に保護層を塗布し、フレキシブル配線基板４０を得る。
【００６５】
次に、図８（ａ）に示すように、液晶パネル２の張り出し部２０ａと、後工程で液晶パネル２に実装されるフレキシブル配線基板４０のベース基材４１及び第１配線４２ａの突出部とが平面的に重なり合う領域に、導電性部材であるＡＣＦ５０を塗布する。このＡＣＦ５０は、入力用配線２５において、アレイ基板２０の端部側の一端部上に塗布される。この際、後工程で接着されるフレキシブル配線基板４０の第１配線４２ａが位置する領域に塗布されるＡＣＦ５０には導電性は必要なく、この領域に塗布されるＡＣＦ５０は単にフレキシブル配線基板４０と液晶パネル２との接着強度を高めるためだけのものである。従って、フレキシブル配線基板４０の第１配線４２ａが位置する領域に塗布されるＡＣＦ５０の代わりに導電性のない接着材を塗布することも可能であるが、フレキシブル配線基板４０の第２配線４２ｂと入力用配線２５とを電気的に接続するためにＡＣＦ５０の塗布工程は必要なため、この工程と同時に、フレキシブル配線基板４０の第１配線４２ａが位置する領域にもＡＣＦ５０を塗布している。
【００６６】
次に、図８（ｂ）に示すように、フレキシブル配線基板４０を保護層４３側が液晶パネル２のアレイ基板２０側に位置するように設け、フレキシブル配線基板４０と液晶パネル２とを接着する。これにより、ＡＣＦ５０を介して入力用配線２５と第２配線４２ｂとは電気的に接続する。また、フレキシブル配線基板４０の第１配線４２ａが設けられている領域では、保護層４３及び第１配線４２ａと、とアレイ基板２０とがＡＣＦ５０によって接着される。
【００６７】
次に、図８（ｃ）に示すように、第１配線４２ａのベース基材４１より突出した部分の先端部、入力用配線２５の他端部、及び接続配線２６及び２６´のうち出力用バンプと接続する側の一端部上に、ＡＣＦ５１を塗布する。
【００６８】
その後、図８（ｄ）に示すように、駆動用ＩＣ３０を実装する。これにより、第１配線４２ａは、アレイ基板２０上に設けられる入力用配線などを介することなく、ＡＣＦ５１のみを介して、第１入力用バンプ３２ａに電気的に接続する。第２配線４２ｂは、ＡＣＦ５０、アレイ基板２０上に設けられた入力用配線２５、及びＡＣＦ５１を介して、第２入力用バンプ３２ｂに電気的に接続する。また、出力用バンプ３１は、ＡＣＦ５１を介して接続配線２６及び２６´に電気的に接続する。
【００６９】
この後、フレキシブル配線基板４０と回路基板７０とを接続し、液晶パネル２に偏光板３を設け、液晶装置１が完成する。
【００７０】
（第２実施形態）
【００７１】
<電気光学装置の構成>
【００７２】
図９は本発明の第２実施形態に係る電気光学装置としての液晶装置の概略斜視図である。
【００７３】
本実施形態においては、第１実施形態と比較してフレキシブル配線基板の形状が異なるという点でのみ異なる。その他の同じ点については、同じ符号を付し、ここでは説明を省略し、異なる点について主に説明する。
【００７４】
図９に示すように、液晶装置１０１は、電気光学パネルとしての液晶パネル２と、液晶パネル２を挟み込むように設けられた一対の偏光板３と、液晶パネル２に電気的に接続されたフレキシブル配線基板１４０と、液晶パネル２に実装された駆動用ＩＣ３０と、フレキシブル配線基板１４０に接続された回路基板（図示せず）とを具備している。
【００７５】
<配線基板の構成>
【００７６】
次に、上述のフレキシブル配線基板１４０について図１０を用いて説明する。
【００７７】
図１０は、図９のフレキシブル配線基板１４０の部分拡大図の斜視図である。図１０においては、ベース基材１４１に設けられるスルーホール１４１ｅの図示は省略している。
【００７８】
図１０に示すように、フレキシブル配線基板１４０は、ポリイミドなどからなる可撓性基材である対向する第１面１４１ａと第２面１４１ｂとを有するベース基材１４１と、ベース基材１４１の第１面１４１ａに設けられた複数（ここでは６本）のＣｕからなる第１配線１４２ａ及び複数（ここでは８本）のＣｕからなる第２配線１４２ｂと、第１配線１４２ａの一部と第２配線１４２ｂとを覆うようにベース基材１４１上に設けられたポリイミド、アクリル、エポキシなどからなる保護層１４３と、を有する。本実施形態においては、第１実施形態と同様に、第１配線１４２ａは第２配線１４２ｂよりも長くなっており、その長い部分の一端部は、保護層１４３には覆われず、露出した状態となっている。そして、この第１配線１４２ａの保護層１４３が覆われない一端部が、液晶装置１０１の状態で、半導体素子の入力用バンプに電気的に接続する。また、液晶装置１０１の状態では、フレキシブル配線基板１４０のベース基材１４１の一部領域と半導体素子３０とは平面的に重なりあっている。第１実施形態におけるフレキシブル配線基板４０は、第１配線４２ａの一部がベース基材４１よりも突出した形状となっていたが、本実施形態におけるフレキシブル配線基板１４０では、第１配線４２ａの突出した部分にも対応してベース基材４１が設けられている。これにより、第１実施形態におけるフレキシブル配線基板４０と比較して、第１配線１４１ａが折れにくく断線しにくくなり、フレキシブル配線基板４０の機械的強度が向上する。また、このようなフレキシブル配線基板１４０が組み込まれた液晶装置１０１では、第１配線１４１ａの断線による表示不良の発生が少ない。
【００７９】
ベース基材１４１は、１つの大きい矩形状の本体部分１４１ｃと、この本体部分１４１ｃの１辺から突出した小さい矩形状の突出部１４１ｄとが組み合わさった平面形状を有している。本体部分１４１ｃの突出部１４１ｄが突出する辺と直交する辺にほぼ平行して、第１配線１４２ａ及び第２配線１４２ｂは設けられている。第１配線１４２ａは、本体部分１４１ｃ及び突出部１４１ｄに設けられ、第２配線１４２ｂは、本体部分１４１ｃに設けられている。
【００８０】
<実装構造体の構成>
【００８１】
次に、アレイ基板２０、これに配置された駆動用ＩＣ３０、及び駆動用ＩＣに電気的に接続されたフレキシブル配線基板１４０とからなる実装構造体について、図１１〜図１３、図２０（ａ）を用いて説明する。
【００８２】
図１１は、液晶装置１０１の張り出し部２０ａにおける、アレイ基板２０、駆動用ＩＣ３０及びフレキシブル配線基板１４０の接続状態を示す概略斜視図である。図１１においては、図面を見やすくするため、フレキシブル配線基板１４０の保護層１４３の図示、駆動用ＩＣ３０のバンプの図示、アレイ基板２０上に設けられる接続配線２６及び２６´の図示、ベース基材１４１に設けられるスルーホール１４１ｅの図示は省略している。図１２は図１１に対応する平面図であり、ここでは駆動用ＩＣ３０の出力用バンプに接続され、アレイ基板２０上に設けられる接続配線２６及び２６´を図示している。図１２においては、ベース基材１４１に設けられるスルーホール１４１ｅの図示、保護層１４３の図示、駆動用ＩＣ３０のバンプの図示は省略している。図１３（ａ）は図１２の線Ｄ−Ｄ´で切断した断面図、図１３（ｂ）は図１２の線Ｅ−Ｅ´で切断した断面図である。図１３においては、保護層１４３、スルーホール１４１ｅ及び駆動用ＩＣ３０のバンプについても図示している。図２０（ａ）は駆動用ＩＣ３０の実装面側の平面図であって、バンプの配置を示すものである。
【００８３】
図２０（ａ）に示すように、駆動用ＩＣ３０のアレイ基板側の面である実装面３０ａには、複数（ここでは２０）の出力用バンプ３１と、複数（ここでは１４）の入力用バンプ３２が、それぞれ一列づつ設けられている。入力用バンプ３２は、６つの第１バンプとしての第１入力用バンプ３２ａと、８つの第２バンプとしての第２入力用バンプ３２ｂとからなる。出力用バンプ３１は、図１２に示すアレイ基板２０上に設けられた接続配線２６及び２６´と電気的に接続するものである。第１入力用バンプ３２ａは、図１２に示すフレキシブル配線基板１４０の第１配線１４２ａと電気的に接続するものである。第２入力用バンプ３２ｂは、図１２に示すアレイ基板２０上に設けられた入力用配線２５と電気的に接続するものである。
【００８４】
図１１、図１２及び図１３（ａ）に示すように、ベース基材１４１は、アレイ基板２０と平面的に重なる重なり部１５０を有している。フレキシブル配線基板１４０の第１配線１４２ａは、重なり部１５０のアレイ基板２０側の第２面１４１ｂとは反対側の第１面１４１ａに設けられ、一部が保護層１４３により覆われ、第１入力用バンプ３２ａと接続する部分は、露出した状態となっており、ベース基材１４１の一部領域と半導体素子３０の第１入力用バンプ３２ａとは平面的に重なりあっている。フレキシブル配線基板１４０のベース基材１４１は、導電性接着材であるＡＣＦ５０を介してアレイ基板２０と接着している。尚、第１配線１４２ａが位置する領域においては、フレキシブル配線基板１４０とアレイ基板２０との接着材として導電性は必要ないが、後述するように、製造上、ＡＣＦを用いた方が製造効率が良い。第１配線１４２ａの端部は、駆動用ＩＣ３０の第１入力用バンプ３２ａと導電性部材としてのＡＣＦ５１を介して電気的に接続されている。本実施形態においても、第１配線１４２ａの長さを第２配線１４２ｂよりも長く延在させることによって、アレイ基板２０上に設けられる入力用配線を介することなく、第１配線１４２ａは、ＡＣＦ５１のみを介して、駆動用ＩＣ３０の第１入力用バンプ３２ａと電気的に接続されている。また、第１配線１４２ａは、アレイ基板２０と平面的に重なる領域において曲がることなく直線的に形成されている。
【００８５】
一方、図１１、図１２及び図１３（ｂ）に示すように、フレキシブル配線基板１４０の第２配線１４２ｂは、ベース基材１４１及び保護層１４３によりほぼ覆われた状態となっている。第２配線１４２ｂの端部は、ベース基材１４１に設けられたスルーホール１４１ｅを介して、ＡＣＦ５０によって、アレイ基板２０上に設けられている入力用配線２５の一端部と電気的に接続している。そして、この入力用配線２５の他端部は、ＡＣＦ５１によって駆動用ＩＣ３０の第２入力用バンプ３２ｂと電気的に接続している。
【００８６】
本実施形態においても、第１入力用バンプ３２ａの高さを、第２入力用バンプ３２ｂ及び出力用バンプ３１の高さよりも低くなるように調整している。これは、それぞれのバンプにおいてベース基材に設けられる配線との接続構造が異なるためである。すなわち、第１配線１４２ａとこれに電気的に接続する第１入力用バンプ３２ａとが接続する領域においてはベース基材１４１が位置し、入力用配線２５が位置しない。これに対し、第２配線１４２ｂに電気的に接続する入力用配線２５と第２入力用バンプ３２ｂとが接続する領域、出力用バンプ３１と接続配線２６とが接続する領域においては、ベース基材１４１が位置せず、入力用配線２５が位置している。そこで、第１実施形態と同様に、本実施形態においても、このような接続構造の違いを考慮して、バンプの高さを調整している。これにより、第１実施形態と同様に、製造効率よく、接続不良による表示不良のない電気光学装置を得ることができる。尚、本実施形態においては、第１配線１４２ａの厚みとＡＣＦ５０の厚みとベース基材１４１の厚みとの和から接続配線２６の厚みを引いた分だけ、第１入力用バンプ３２ａの高さと、第２入力用バンプ３２ｂ及び出力用バンプ３１の高さとが異なる。
【００８７】
また、本実施形態においては、ベース基材に突出部を設け、この突出部及び本体部分に第１配線を設け、第１配線を入力用配線を介することなく第１入力用バンプと電気的に接続し、突出部以外に第２配線を設け、第２配線を入力用配線を介して第２入力用バンプと電気的に接続している。これにより、高さを調整するバンプの数を少なくすることができる。すなわち、本実施形態においては、上述のように、第１入力用バンプの高さを、バンプとベース基材に設けられる配線との接続構造の違いを考慮して調整しているわけだが、ベース基材に設けられる全ての配線を入力用配線を介さずにバンプに接続する場合と比較して、バンプ高さを調整すべき第１入力用バンプの数が少なくなるので、調整が容易になる。
【００８８】
第１実施形態と同様に、第１配線１４２ａには、上述した高速信号であるデータ線側基準クロック信号やイネーブル信号などが供給される。また、第２配線１４２ｂには、低速信号であるデータ線駆動回路に供給されるスタート信号、走査線駆動回路に供給されるスタート信号、走査線駆動回路に供給されるクロック信号、グランド信号などが供給される。
【００８９】
上述のように、フレキシブル配線基板１４０の第１配線１４２ａは、アレイ基板２０上に設けられた入力用配線を介することなく、直接第１入力用バンプ３２ａとＡＣＦ５１を介して電気的に接続するので、アレイ基板２０上に設けられる入力用配線の配線抵抗による信号の減衰がない。従って、このような実装構造体を有する液晶装置１０１は、良好な表示特性を有する。また、第１配線に対して入力される信号においては、アレイ基板２０上の入力用配線に起因するインピーダンスについては考慮する必要がないため、回路全体のインピーダンス整合を容易にかつ確実に取ることができる。
【００９０】
更に、第１配線１４２ａに高速信号が入力されるため、高速信号の減衰を抑制することができ、表示特性の良い液晶装置１０１を得ることができる。更に、この第１配線１４２ａは前述のように直線的に形成されているので、第１配線１４２ａ自身の配線抵抗を極力小さくすることができ、駆動用ＩＣ３０の第１入力用バンプ３２ａに対して、減衰が極力抑えられた信号を供給することができる。
【００９１】
更に、第１実施形態と同様に、第１配線１４２ａに対して高速信号が、第２配線１４２ｂに対して低速信号が入力されるので、信号の減衰が極力抑制され、かつ実装構造体の小型化を実現することができる。従って、フレキシブル配線基板から入力される信号の減衰が抑制されているので、表示特性の良い、小型化が可能な液晶装置１０１を得ることができる。
【００９２】
<電気光学装置の製造方法>
【００９３】
次に、本実施形態における液晶装置の製造方法について図１４を用いて説明する。
【００９４】
図１４（ａ）〜（ｄ）は液晶装置の製造工程図である。図１４において、左側には図１３（ａ）に相当する断面図、右側には図１３（ｂ）に相当する断面図を図示している。
【００９５】
まず、既知の方法により、フレキシブル配線基板１４０、液晶パネル２及び駆動用ＩＣ３０を用意する。
【００９６】
次に、図１４（ａ）に示すように、液晶パネル２の張り出し部２０ａと、後工程で液晶パネル２に接着するフレキシブル配線基板１４０のベース基材１４１とが平面的に重なり合う領域に、導電性部材であるＡＣＦ５０を塗布する。このＡＣＦ５０は、入力用配線２５において、アレイ基板２０の端部側の一端部上に塗布される。この際、後工程で接着されるフレキシブル配線基板１４０の第１配線１４２ａが位置する領域に塗布されるＡＣＦ５０に導電性は必要なく、この領域に塗布されるＡＣＦ５０は単にフレキシブル配線基板１４０と液晶パネル２との接着強度を高めるためだけのものである。従って、フレキシブル配線基板１４０の第１配線１４２ａが位置する領域に塗布されるＡＣＦ５０の代わりに導電性のない接着材を塗布することも可能であるが、フレキシブル配線基板１４０の第２配線１４２ｂと入力用配線２５とを電気的に接続するために、ＡＣＦ５０の塗布工程は必要なため、この工程と同時に、フレキシブル配線基板１４０の第１配線１４２ａが位置する領域にもＡＣＦ５０を塗布している。
【００９７】
次に、図１４（ｂ）に示すように、フレキシブル配線基板１４０をベース基材１４１が液晶パネル２のアレイ基板２０側に位置するように設け、フレキシブル配線基板１４０と液晶パネル２とを接着する。この際、ベース基材１４１に設けられているスルーホール１４１ｅ内にＡＣＦ５０が入り込み、ＡＣＦ５０を介して入力用配線２５と第２配線１４２ｂとは電気的に接続する。また、フレキシブル配線基板１４０の第１配線１４２ａが設けられている領域では、ベース基材１４１とアレイ基板２０とがＡＣＦ５０によって接着される。
【００９８】
次に、図１４（ｃ）に示すように、第１配線１４２ａの先端部、入力用配線２５の他端部、及び接続配線２６及び２６´のうち出力用バンプと接続する側の一端部上に、ＡＣＦ５１を塗布する。
【００９９】
その後、図１４（ｄ）に示すように、駆動用ＩＣ３０を実装する。これにより、第１配線１４２ａは、アレイ基板２０上に設けられる入力用配線などを介することなく、ＡＣＦ５１のみを介して、第１入力用バンプ３２ａに電気的に接続する。第２配線１４２ｂは、ＡＣＦ５０、アレイ基板２０上に設けられた入力用配線２５、及びＡＣＦ５１を介して、第２入力用バンプ３２ｂに電気的に接続する。また、出力用バンプ３１は、ＡＣＦ５１を介して接続配線２６及び２６´に電気的に接続する。
【０１００】
この後、フレキシブル配線基板１４０と回路基板とを接続し、液晶パネル２に偏光板３を設け、液晶装置１０１が完成する。
【０１０１】
（第３実施形態）
【０１０２】
<電気光学装置の構成>
【０１０３】
図９は本発明の第３実施形態に係る電気光学装置としての液晶装置の概略斜視図である。
【０１０４】
本実施形態においては、第１実施形態及び第２実施形態と比較してフレキシブル配線基板の構造が異なるという点でのみ異なる。その他の同じ点については、同じ符号を付し、ここでは説明を省略し、異なる点について主に説明する。尚、第２実施形態におけるフレキシブル配線基板と、第３実施形態におけるフレキシブル配線基板とは外形がほぼ同じため、第３実施形態に係る液晶装置の説明図として、第２実施形態の液晶装置の説明の際に挙げた図面と同じ図面を挙げている。
【０１０５】
図９に示すように、液晶装置２０１は、電気光学パネルとしての液晶パネル２と、液晶パネル２を挟み込むように設けられた一対の偏光板３と、液晶パネル２に電気的に接続されたフレキシブル配線基板２４０と、液晶パネル２に実装された駆動用ＩＣ１３０と、フレキシブル配線基板２４０に接続された回路基板（図示せず）とを具備している。
【０１０６】
<配線基板の構成>
【０１０７】
次に、上述のフレキシブル配線基板２４０について図１５を用いて説明する。
【０１０８】
図１５は、図９のフレキシブル配線基板２４０の部分拡大図の斜視図である。
【０１０９】
第１実施形態及び第２実施形態におけるフレキシブル配線基板においては、ベース基材の片面のみに配線が設けられていたが、第３実施形態におけるフレキシブル配線基板においては、ベース基材の両面それぞれに配線が設けられている。
【０１１０】
図１５に示すように、フレキシブル配線基板２４０は、ポリイミドなどからなる可撓性基材である対向する第１面２４１ａと第２面２４１ｂとを有するベース基材２４１と、ベース基材２４１の第１面２４１ａに設けられた複数（ここでは４本）のＣｕからなる第１配線２４２ａと、ベース基材２４１の第２面２４１ｂに設けられた複数（ここでは１０本）のＣｕからなる第２配線２４２ｂ及び２４２ｃと、第１配線２４２ａの一部を含むベース基材２４１の第１面２４１ａの一部を覆うように設けられたポリイミド、アクリル、エポキシなどからなる第１保護層２４３ａと、第２配線２４２ｂの一部及び第２配線２４２ｃの一部を含むベース基材２４１の第２面２４１ｂの一部を覆うように設けられたポリイミド、アクリル、エポキシなどからなる第２保護層２４３ｂと、を有する。第１保護層２４３ａは、第１配線２４２ａの一端部が露出するように第１配線２４２ａを覆って設けられており、この一端部が液晶装置２０１の状態で半導体素子の入力用バンプに電気的に接続する。また、液晶装置２０１の状態で、フレキシブル配線基板２４０のベース基材２４１の一部領域と半導体素子１３０とは平面的に重なりあっている。ベース基材２４１は、１つの大きい矩形状の本体部分２４１ｃと、この本体部分２４１ｃの１辺から突出した小さい矩形状の突出部２４１ｄとが組み合わさった平面形状を有している。本体部分２４１ｃの突出部２４１ｄが突出する辺と直交する辺にほぼ平行して第１配線２４２ａ、第２配線２４２ｂ及び２４２ｃは設けられている。第１配線２４２ａ及び第２配線２４２ｃは、本体部分２４１ｃ及び突出部２４１ｄに設けられ、第２配線２４２ｂは、本体部分２４１ｃに設けられている。また、突出部２４１ｄにおいて、第１配線２４２ａは直線的に形成されている。第３実施形態におけるフレキシブル配線基板２４０では、第２配線は、第１配線２４２ａと平面的にほぼ重なるように設けられた第２配線２４２ｃと、第１配線２４２ａと平面的に重ならないように設けられた第２配線２４２ｂとがある。第１配線２４２ａと第２配線２４２ｃとはベース基材２４１により電気的に絶縁されている。このように、ベース基材２４１の両面に配線を設けることにより、片面に配線を設ける場合と比較して、ベース基材サイズが同じであっても、より多くの配線を設けることが可能となる。
【０１１１】
<実装構造体の構成>
【０１１２】
次に、アレイ基板２０、これに実装された駆動用ＩＣ１３０、及び駆動用ＩＣに電気的に接続されたフレキシブル配線基板２４０とからなる実装構造体について、図１６〜図１８、図２０（ｂ）を用いて説明する。
【０１１３】
図１６は、液晶装置２０１の張り出し部２０ａにおける、アレイ基板２０、駆動用ＩＣ１３０及びフレキシブル配線基板２４０の接続状態を示す概略斜視図である。図１６においては、図面を見やすくするため、フレキシブル配線基板２４０の保護層２４３ａ及び２４３ｂの図示、駆動用ＩＣ１３０のバンプの図示、アレイ基板２０上に設けられる接続配線２６及び２６´の図示は省略している。図１７は図１６に対応する平面図であり、ここでは駆動用ＩＣ１３０の出力用バンプに接続される、アレイ基板２０上に設けられる接続配線２６及び２６´を図示している。図１７においては、保護層２４３ａ及び２４３ｂ、駆動用ＩＣ１３０のバンプの図示は省略している。図１８（ａ）は図１７の線Ｆ−Ｆ´で切断した断面図、図１８（ｂ）は図１７の線Ｇ−Ｇ´で切断した断面図である。図１８においては、保護層２４３ａ及び２４３ｂ、駆動用ＩＣ１３０のバンプを図示している。図２０（ｂ）は駆動用ＩＣ１３０の実装面側の平面図であって、バンプの配置を示すものである。
【０１１４】
図２０（ｂ）に示すように、駆動用ＩＣ１３０のアレイ基板２０側の面である実装面１３０ａには、複数（ここでは１６）の出力用バンプ１３１と、複数（ここでは１４）の入力用バンプ１３２とが設けられている。入力用バンプ１３２は、４つの第１バンプとしての第１入力用バンプ１３２ａと、１０の第２バンプとしての第２入力用バンプ１３２ｂ及び１３２ｃとからなる。４つの第１入力用バンプ１３２ａ及び４つの第２入力用バンプ１３２ｃを挟み込むように、その両側に３つづつ第２入力用バンプ１３２ｂが配置されている。第１入力用バンプ１３２ａと第２入力用バンプ１３２ｃとは千鳥状に設けられている。このように千鳥状に設けることにより、バンプ間距離を十分に保ちつつ多くのバンプを設けることができる。尚、ここでは、千鳥状に第１入力用バンプ１３２ａ及び第２入力用バンプ１３２ｃを配置したが、これに限定されるものでなく、例えば、２列に第１入力用バンプ１３２ａ及び第２入力用バンプ１３２ｃを配置しても良い。
【０１１５】
第２入力用バンプは、第１入力用バンプ１３２ａに対応して設けられている１３２ｃと、第１入力用バンプ１３２ａとは対応せずに設けられている１３２ｂとを有する。出力用バンプ１３１は、図１７に示すアレイ基板２０上に設けられた接続配線２６及び２６´と電気的に接続するものである。第１入力用バンプ１３２ａは、図１７に示すフレキシブル配線基板２４０の第１配線２４２ａと電気的に接続するものである。第２入力用バンプ１３２ｂは、図１７に示すアレイ基板２０上に設けられた、第２配線２４２ｂと電気的に接続する入力用配線２５と電気的に接続するものである。第２入力用バンプ１３２ｃは、図１７に示すアレイ基板２０上に設けられた第２配線２４２ｃと電気的に接続する入力用配線２５と電気的に接続するものである。
【０１１６】
図１６、図１７及び図１８（ａ）に示すように、ベース基材２４１は、アレイ基板２０と平面的に重なる重なり部２５０を有している。そして、フレキシブル配線基板２４０の第１配線２４２ａは、重なり部２５０のアレイ基板２０側の第２面２４１ｂとは反対側の第１面２４１ａ上に配置され、一部が第１保護層２４３ａにより覆われ、第１入力用バンプ１３２ａと接続する部分は、露出した状態となっている。第１配線２４２ａの一端部は、駆動用ＩＣ１３０の第１入力用バンプ１３２ａと導電性部材としてのＡＣＦ５１を介して電気的に接続されている。第１配線２４２ａの長さを第２配線２４２ｂよりも長く延在させ、かつ第１配線２４２ａが第１入力用バンプ１３２ａ側に露出して位置するようにフレキシブル配線基板２４０を設けることによって、アレイ基板２０上に設けられる入力用配線を介することなく、第１配線２４２ａは、ＡＣＦ５１のみを介して、駆動用ＩＣ３０の第１入力用バンプ１３２ａと電気的に接続される。第１配線２４２ａは、アレイ基板２０と平面的に重なり合う領域において曲がることなく直線的に形成されている。また、フレキシブル配線基板２４０の第２配線２４２ｃは、ベース基材２４１の第２面２４１ｂ上に配置され、その一部が第２保護層２４３ｂにより覆われ、入力用配線２５と接続する部分が露出した状態となっている。第２配線２４２ｃの一端部は、ＡＣＦ５０によって、アレイ基板２０上に設けられている入力用配線２５の一端部と電気的に接続している。そして、この入力用配線２５の他端部は、ＡＣＦ５１によって駆動用ＩＣ１３０の第２入力用バンプ１３２ｃと電気的に接続している。フレキシブル配線基板２４０の第２配線２４２ｃの一部は、接着材であるＡＣＦ５０を介してアレイ基板２０と接着している。尚、第２配線２４２ｃとアレイ基板２０との接着に導電性は必要ないが、後述するように、製造上、ＡＣＦを用いた方が製造効率が良い。フレキシブル配線基板２４０のベース基材２４１の一部領域と半導体素子１３０の第１入力用バンプ１３２ａとは平面的に重なりあっている。
【０１１７】
一方、図１６、図１７及び図１８（ｂ）に示すように、フレキシブル配線基板２４０の第２配線２４２ｂは、ベース基材２４１の第２面２４１ｂ上に配置され、その一部が第２保護層２４３ｂにより覆われ、入力用配線２５と接続する部分が露出した状態となっている。第２配線２４２ｂの一端部は、ＡＣＦ５０によって、アレイ基板２０上に設けられている入力用配線２５の一端部と電気的に接続している。そして、この入力用配線２５の他端部は、ＡＣＦ５１によって駆動用ＩＣ１３０の第２入力用バンプ１３２ｂと電気的に接続している。
【０１１８】
ここでは、第１入力用バンプ１３２ａの高さを、第２入力用バンプ１３２ｂ及び１３２ｃ、そして出力用バンプ３１の高さよりも、低くなるように調整している。これは、それぞれのバンプにおいてベース基材に設けられる配線との接続構造が異なるためである。すなわち、第１配線２４２ａとこれに電気的に接続する第１入力用バンプ１３２ａとが接続する領域においては、第１配線２４２ａ、ベース基材２４１及び第２配線２４２ｃが位置する。これに対し、第２配線２４２ｂ及び２４２ｃに電気的に接続する入力用配線２５と第２入力用バンプ１３２ｂ及び１３２ｃとが接続する領域、接続配線２６と出力用バンプ１３１とが接続する領域においては、第１配線２４２ａ、ベース基材２４１及び第２配線２４２ｃが位置しない。そこで、第１実施形態と同様に、本実施形態においても、このような接続構造の違いを考慮して、バンプの高さを調整している。これにより、第１実施形態と同様に、製造効率よく、接続不良による表示不良のない電気光学装置を得ることができる。尚、本実施形態においては、第１配線２４２ａ、ベース基材２４１及び第２配線２４２ｃそれぞれの厚みの和の分だけ、第１入力用バンプ１３２ａの高さと、第２入力用バンプ１３２ｂ及１３２ｃ、そして出力用バンプ１３１の高さとが異なる。
【０１１９】
また、本実施形態においては、ベース基材に設ける配線のうち一部の配線（第１配線）を入力用配線を介さずに第１入力用バンプに接続し、他の配線（第２配線）を入力用配線を介して第２入力用バンプに接続している。これにより、高さを調整するバンプの数を少なくすることができる。すなわち、本実施形態においては、上述のように、第１入力用バンプの高さを、バンプとベース基材に設けられる配線との接続構造の違いを考慮して調整しているわけだが、ベース基材に設けられる全ての配線を入力用配線を介さずにバンプに接続する場合と比較して、バンプ高さを調整すべき第１入力用バンプの数が少なくなるので、調整が容易になる。
【０１２０】
第１配線２４２ａには、上述した高速信号であるデータ線側基準クロック信号やイネーブル信号などが供給される。また、第２配線２４２ｂ及び２４２ｃには、低速信号であるデータ線駆動回路に供給されるスタート信号、走査線駆動回路に供給されるスタート信号、走査線駆動回路に供給されるクロック信号、グランド信号などが供給される。尚、グランド信号が入力される第２配線は、ベース基材２４１のアレイ基板側２４１ｂに設けることにより、インピーダンス整合に有効である。
【０１２１】
上述のように、フレキシブル配線基板２４０の第１配線２４２ａは、アレイ基板２０上に設けられた配線を介することなく、直接第１入力用バンプ１３２ａとＡＣＦ５１を介して電気的に接続するので、アレイ基板２０上に設けられる入力用配線の配線抵抗による信号の減衰がない。従って、このような実装構造体を有する液晶装置２０１は、良好な表示特性を有する。また、第１配線２４２ａに対して入力される信号においては、アレイ基板２０上の入力用配線に起因するインピーダンスについては考慮する必要がないため、回路全体のインピーダンス整合を容易にかつ確実に取ることができる。また、フレキシブル配線基板２４０の第２配線２４２ｃと電気的に接続する入力用配線２５は、第２配線２４２ｂと電気的に接続する入力用配線２５と比較して、その長さを短いので、アレイ基板２０上における配線抵抗による影響が少なく、信号の減衰が少ない。
【０１２２】
更に、第１配線２４２ａに高速信号が入力されるため、高速信号の減衰を抑制することができ、表示特性の良い液晶装置１を得ることができる。更に、この第１配線２４２ａは前述のように直線的に形成されているので、第１配線２４２ａ自身の配線抵抗を極力小さくすることができ、駆動用ＩＣ１３０の第１入力用バンプ１３２ａに対して、減衰が極力抑えられた信号を供給することができる。
【０１２３】
更に、第１実施形態と同様に、第１配線２４２ａに対して高速信号が、第２配線２４２ｂに対して低速信号が入力されるので、信号の減衰を極力抑制し、かつ実装構造体の小型化を実現することができる。従って、フレキシブル配線基板から入力される信号の減衰が抑制されているので、表示特性の良い、小型化が可能な液晶装置２０１を得ることができる。
【０１２４】
<電気光学装置の製造方法>
【０１２５】
次に、本実施形態における液晶装置の製造方法について図１９を用いて説明する。
【０１２６】
図１９（ａ）〜（ｄ）は液晶装置の製造工程図である。図１９において、左側には図１８（ａ）に相当する断面図、右側には図１８（ｂ）に相当する断面図を図示している。
【０１２７】
まず、既知の方法により、フレキシブル配線基板２４０、液晶パネル２及び駆動用ＩＣ１３０を用意する。
【０１２８】
次に、図１９（ａ）に示すように、液晶パネル２の張り出し部２０ａと、後工程で液晶パネル２に接着するフレキシブル配線基板２４０とが平面的に重なり合う領域に、導電性接着部材であるＡＣＦ５０を塗布する。このＡＣＦ５０は、入力用配線２５において、アレイ基板２０の端部側の一端部上、及び第２配線２４２ｂとアレイ基板２０とが平面的に重なる領域における第２配線２４２ｂの入力用配線２５と電気的に接続する一端部とは異なる他端部上に塗布される。
【０１２９】
次に、図１９（ｂ）に示すように、フレキシブル配線基板２４０を第２保護層２４３ｂが液晶パネル２のアレイ基板２０側に位置するように設け、フレキシブル配線基板２４０と液晶パネル２とを接着する。この際、ＡＣＦ５０を介して入力用配線２５と第２配線２４２ｂとは電気的に接続する。また、第２配線２４２ｃと入力用配線２５とはＡＣＦ５０を介して電気的に接続する。
【０１３０】
次に、図１９（ｃ）に示すように、第１配線２４２ａの先端部、入力用配線２５の他端部、及び接続配線２６及び２６´のうち出力用バンプと接続する側の一端部上に、ＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ、異方性導電膜）５１を塗布する。
【０１３１】
その後、図１９（ｄ）に示すように、駆動用ＩＣ１３０を実装する。これにより、第１配線２４２ａは、アレイ基板２０上に設けられる入力用配線を介することなく、ＡＣＦ５１のみを介して、第１入力用バンプ１３２ａに電気的に接続する。第２配線２４２ｂは、ＡＣＦ５０、アレイ基板２０上に設けられた入力用配線２５、及びＡＣＦ５１を介して、第２入力用バンプ１３２ｂに電気的に接続する。第２配線２４２ｃは、ＡＣＦ５０、アレイ基板２０上に設けられた入力用配線２５、及びＡＣＦ５１を介して、第２入力用バンプ１３２ｃに電気的に接続する。また、出力用バンプ３１は、ＡＣＦ５１を介して接続配線２６及び２６´に電気的に接続する。
【０１３２】
この後、フレキシブル配線基板２４０と回路基板とを接続し、液晶パネル２に偏光板３を設け、液晶装置２０１が完成する。
【０１３３】
上述の各実施形態のフレキシブル配線基板において、平面的にみて、第１配線を挟み込むように、第１配線の両脇に第２配線を設けていたが、これに限定されるものではない。例えば、図２１に示すように、第１配線の片側にのみ第２配線が位置するようにしてもよい。
【０１３４】
図２１は、第２実施形態におけるフレキシブル配線基板に対応する変形例を示す斜視図である。ここでは、第２実施形態におけるフレキシブル配線基板の変形例を図示したが、第１実施形態及び第３実施形態に示すフレキシブル配線基板についても同様に第１配線及び第２配線の配置を変えることができるのは言うまでもない。また、図２１においては、ベース基材３４１に設けられるスルーホールの図示を省略している。
【０１３５】
図２１に示すように、フレキシブル配線基板３４０は、ポリイミドなどからなる可撓性基材であるベース基材３４１と、ベース基材３４１の一方の面に設けられた複数（ここでは６本）のＣｕからなる第１配線３４２ａ及び複数（ここでは８本）のＣｕからなる第２配線３４２ｂと、第１配線３４２ａの一部と第２配線３４２ｂとを覆うようにベース基材３４１上に設けられた保護層３４３と、を有する。複数の第１配線３４２ａに隣り合って、その片側に複数の第２配線３４２ｂが設けられている。第１配線３４２ａは第２配線３４２ｂよりも長くなっており、その長い部分の一端部は、保護層３４３に覆われず、露出した状態となっている。ベース基材３４１は、１つの大きい矩形と、この矩形の１辺から突出した小さい矩形とが、それぞれの一辺が同一直線上に位置するように組み合わさった平面形状を有している。大きい矩形の小さい矩形が突出する辺と直交する辺にほぼ平行して、第１配線３４２ａ及び第２配線３４２ｂは設けられており、第１配線３４２ａのうち第２配線３４２ｂよりも長く突出した部分が小さい矩形部分に設けられている。
【０１３６】
（電子機器）
【０１３７】
次に、上述した液晶装置１（１０１，２０１）を備えた電子機器について説明する。
【０１３８】
図２２は本実施形態に係る電子機器の表示制御系の全体構成を示す概略構成図である。
【０１３９】
電子機器３００は、表示制御系として例えば図２２に示すように液晶パネル２及び表示制御回路３９０などを備え、その表示制御回路３９０は表示情報出力源３９１、表示情報処理回路３９２、電源回路３９３及びタイミングジェネレータ３９４などを有する。
【０１４０】
また、液晶パネル２上は、その表示領域Ｇを駆動する駆動回路３６１を有する。
【０１４１】
駆動回路３６１は上述した液晶装置１の駆動用ＩＣ３３に相当し、制御回路３９０は回路基板６０に相当する。
【０１４２】
表示情報出力源３９１は、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）やＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）などからなるメモリと、磁気記録ディスクや光記録ディスクなどからなるストレージユニットと、デジタル画像信号を同調出力する同調回路とを備えている。更に表示情報出力源３９１は、タイミングジェネレータ３９４によって生成された各種のクロック信号に基づいて、所定フォーマットの画像信号などの形で表示情報を表示情報処理回路３９２に供給するように構成されている。
【０１４３】
また、表示情報処理回路３９２はシリアル−パラレル変換回路、増幅・反転回路、ローテーション回路、ガンマ補正回路、クランプ回路などの周知の各種回路を備え、入力した表示情報の処理を実行して、その画像情報をクロック信号ＣＬＫと共に駆動回路３６１へ供給する。駆動回路３６１は、走査線駆動回路、データ線駆動回路及び検査回路を含む。また、電源回路３９３は、上述した各構成要素に夫々所定の電圧を供給する。
【０１４４】
このような電子機器３００は、信号の減衰が極力抑えられているため、良好な表示画面を有する。
【０１４５】
具体的な電子機器としては、携帯電話機やパーソナルコンピュータなどの他に液晶装置が搭載されたタッチパネル、プロジェクタ、液晶テレビやビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末等が挙げられる。そして、これらの各種電子機器の表示部として、上述した例えば液晶装置１（１０１，２０１）が適用可能なのは言うまでもない。
【０１４６】
なお、本発明の実装構造体、電気光学装置及び電子機器は、上述した例に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々変更を加え得ることは勿論である。
【０１４７】
例えば、上述した実装構造体においては、電気光学パネルとしての液晶パネルとフレキシブル配線基板との接続構造を例にあげて説明したが、電気光学パネルとフレキシブル配線基板との間を接続する仲介基板を設ける場合にも適用できる。この場合、仲介基板またはフレキシブル配線基板が、本発明における第１配線及び第２配線が設けられるベース基材に相当する。また、電気光学パネルと基板との接続に限らず、電気光学パネルを含まない２枚の基板との接続にも本発明を適用することができる。 また、例えば、上述した電気光学装置はいずれも液晶パネルを有する液晶装置であるが、無機或は有機エレクトロルミネッセンス装置、プラズマディスプレイ装置、電気泳動ディスプレイ装置、電子放出素子を用いた装置（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ及びＳｕｒｆａｃｅ−Ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−Ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ等）などの各種電気光学装置であってもよい。
【０１４８】
また、例えば、上述の実施形態ではＴＦＴをスイッチング素子として用いたアクティブマトリクス型液晶装置について説明したが、他のスイッチング素子を用いた液晶装置、例えば薄膜ダイオード素子を用いたアクティブマトリクス型の液晶装置であってもよい。また、パッシブ型液晶装置であってもよい。
【０１４９】
また、上述の実施形態では、ベース基材に設けられる配線のうち、高速信号が入力される一部の配線（第１配線）が基板上の入力用配線を介さずに入力用バンプに電気的に接続し、他の配線（第２配線）が基板上の入力用配線を介して入力用バンプに電気的に接続していた。このように、高速信号が入力される配線のみを入力用配線を介さずに入力用バンプに電気的に接続することが好ましいが、ベース基材に設けられる全ての配線を入力用配線を介さずに入力用バンプに電気的に接続することが可能であれば、全ての配線を入力用配線を介さずに入力用バンプに電気的に接続してもよい。特に、上述の第３実施形態のごとく、ベース基材の両面に配線を設ける構造であれば、全ての配線を基板上の入力用配線を介さずに接続するのに適している。
【図面の簡単な説明】
【０１５０】
【図１】第１実施形態に係る液晶装置の概略斜視図。
【図２】図１の線Ａ−Ａ´で切断した液晶装置の概略断面図。
【図３】第１実施形態に係る液晶装置の概略回路構成図。
【図４】第１実施形態に係るフレキシブル配線基板の部分拡大図であり概略斜視図。
【図５】第１実施形態に係る液晶装置の部分概略斜視図。
【図６】図５に対応する平面図。
【図７】図６の線Ｂ−Ｂ´、Ｃ−Ｃ´でそれぞれ切断した液晶装置の部分断面図。
【図８】第１実施形態に係る液晶装置の製造工程図。
【図９】第２実施形態及び第３実施形態に係る液晶装置の概略斜視図。
【図１０】第２実施形態に係るフレキシブル配線基板の部分拡大図であり概略斜視図。
【図１１】第２実施形態に係る液晶装置の部分概略斜視図。
【図１２】図１１に対応する平面図。
【図１３】図１２の線Ｄ−Ｄ´、Ｅ−Ｅ´で各々切断した液晶装置の部分断面図。
【図１４】第２実施形態に係る液晶装置の製造工程図。
【図１５】第３実施形態に係るフレキシブル配線基板の部分拡大図であり概略斜視図。
【図１６】第３実施形態に係る液晶装置の部分概略斜視図。
【図１７】図１６に対応する平面図。
【図１８】図１７の線Ｆ−Ｆ´、Ｇ−Ｇ´でそれぞれ切断した液晶装置の部分断面図。
【図１９】第３実施形態に係る液晶装置の製造工程図。
【図２０】駆動用ＩＣの実装面の概略平面図。
【図２１】フレキシブル配線基板の変形例を示す部分拡大図であり、概略斜視図。
【図２２】実施形態に係る電子機器の表示制御系の全体構成を示す概略構成図。
【符号の説明】
【０１５１】
１、１０１、２０１ 液晶装置、 ２０ アレイ基板、 ２５ 入力用配線、 ２６、２６´ 出力用配線、 ３０、１３０ 駆動用ＩＣ、 ３０ａ、１３０ａ 駆動用ＩＣの実装面、 ３１、１３１ 出力用バンプ、 ３２ａ、１３２ａ 第１入力用バンプ、 ３２ｂ、１３２ｂ、１３２ｃ 第２入力用バンプ、 ４１、１４１、２４１、３４１ ベース基材、 ４２ａ、１４２ａ、２４２ａ、３４２ａ 第１配線、 ４２ａ´ 突出部、 ４２ｂ、１４２ｂ、２４２ｂ、２４２ｃ、３４２ｃ 第２配線、 ５１ ＡＣＦ、 ６０ 液晶、 ７９ グランド信号、 １４１ａ、２４１ａ 第１面、 １４１ｂ、２４１ｂ 第２面、 １４１ｃ、２４１ｃ 本体部分、 １４１ｄ、２４１ｄ 突出部、 １５０、２５０ 重なり部、 ３００ 電子機器
【技術分野】
【０００１】
本発明は、基板上に実装された半導体素子と配線基板とが電気的に接続する実装構造体、その実装構造体を用いた電気光学装置、その電気光学装置を用いた電子機器に関する。
【背景技術】
【０００２】
電気光学装置、例えばＣＯＧ（Ｃｈｉｐ ｏｎ Ｇｌａｓｓ）方式の液晶装置は、一対の基板間に液晶を封入した液晶パネルと、液晶パネルの基板上に実装された半導体素子と、該半導体素子と電気的に接続するフレキシブル配線基板と、液晶パネルに対してフレキシブル配線基板及び半導体素子を介して信号を供給する回路基板と、を有している。液晶パネルの基板上には、表示領域中に設けられる電極と、該電極と半導体素子とを電気的に接続する接続配線と、半導体素子とフレキシブル配線基板とを電気的に接続する入力用配線が、設けられている。電極には、回路基板から、フレキシブル配線基板、入力用配線、半導体素子、そして接続配線を介して、信号が入力される（例えば、特許文献１参照。）。
【特許文献１】特開平２００１−１５４６０１号公報（段落［００２６］〜［００２８］、図１、図２）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、上述のような構成の液晶装置においては、フレキシブル配線基板から電極に対して入力される信号は、基板上に設けられた入力用配線を介して入力されることになる。このため入力用配線の配線抵抗により信号が減衰し、表示特性が劣化するという問題があった。
【０００４】
本発明は、上述の課題に鑑みてなされたもので、信号減衰が極力抑制された、基板上に実装された半導体素子と配線基板とが接続してなる実装構造体、信号減衰が極力抑制され、表示特性が良好な電気光学装置、その電気光学装置を用いた電子機器を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記目的を達成するために、本発明の電気光学装置は、電気光学物質を保持する基板と、前記基板上に設けられた基板側第１配線及び基板側第２配線と、前記基板上に配置された半導体素子と、前記半導体素子の前記基板側の面に設けられた第１入力用バンプ及び第２入力用バンプと、前記半導体素子の前記基板側の面に設けられ、前記基板側第１配線と接続する出力用バンプと、前記基板上に実装されたベース基材と、前記ベース基材に設けられ、前記第１入力用バンプと電気的に接続する第１配線と、前記ベース基材に設けられ、前記基板側第２配線を介して前記第２入力用バンプと電気的に接続する第２配線とを具備することを特徴とする。
【０００６】
本発明のこのような構成によれば、ベース基材に設けられる第１配線は、基板上に設けられた基板側第２配線を介することなく第１入力用バンプに電気的に接続するので、第１入力用バンプを介して半導体素子に入力される信号は、基板上に設けられる基板側第２配線の配線抵抗による信号の減衰がない。従って、電気光学装置に対して入力される画像信号の減衰が極力抑えられているため、良好な表示特性を有する電気光学装置を得ることができる。また、第１配線を介して入力される信号においては、基板上の基板側第２配線に起因するインピーダンスについては考慮する必要がないため、回路全体のインピーダンス整合を容易にかつ確実に取ることができる。更に、ベース基材に設けられる配線の一部である第１配線をほぼ直接第１入力用バンプに電気的に接続させ、残りの配線である第２配線を基板上に設けられる基板側第２配線を介して電気的に接続させることにより、信号の減衰が極力抑制されて表示特性の良い、かつ小型化が可能な電気光学装置を得ることができる。すなわち、一般に、半導体素子のバンプ間ピッチは、ベース基材に設けられる配線間のピッチよりも狭くなっているため、例えば、ベース基材に設けられる全ての配線を、本発明の第１配線のように基板上に設けられる基板側第２配線を介することなく、半導体素子の入力用バンプと電気的に接続しようとすると、バンプ間ピッチを広くとる必要があり、半導体素子の大きさが大きくなり、結果的に液晶装置が大きくなってしまう。これに対し、本発明においては、ベース基材に設けられる配線の一部のみ（第１配線）を、基板上の基板側第２配線を介すことなく第１入力用バンプと電気的に接続し、他の配線（第２配線）は従来と同様に基板上の基板側第２配線を介して第２入力用バンプに電気的に接続している。そして、例えば第２配線に電気的に接続する基板側第２配線を平面的に屈曲するパターン形状とすることにより、半導体素子の大きさを大きくすることなく、バンプ間ピッチの狭い半導体素子に対しても問題なくベース基材に設けられる配線と半導体素子の入力用バンプとを電気的に接続することができる。そして、例えば、基板上に設けられる基板側第２配線の配線抵抗による信号の減衰が顕著に表れる高速信号を第１配線に入力する場合、基板上に設けられる基板側第２配線の配線抵抗による信号の減衰の問題がないので、減衰が極力抑えられた高速信号を半導体素子に対して入力することができる。また、基板上に設けられる基板側第２配線の配線抵抗による信号の減衰があまり問題とならない低速信号を第２配線に入力することによって、第２配線と電気的に接続する基板側第２配線の形状を屈曲するパターン形状とするなどして基板側第２配線が設けられる領域を小さくすることができ、電気光学装置の小型化を実現することができる。従って、ベース基材に設けられる配線を介して入力される信号の減衰が極力抑制された表示特性の良い、小型化が可能な電気光学装置を得ることができる。尚、基板側第２配線にはグランド配線も含まれる。
【０００７】
また、前記第１配線は、前記ベース基材から突出している突出部を有し、当該突出部で前記第１入力用バンプと電気的に接続していることを特徴とする。
【０００８】
このように、第１配線をベース基材から突出させる形状とすることができる。
【０００９】
また、前記ベース基材は、前記基板と平面的に重なる重なり部を有し、前記第１配線は、前記重なり部の前記基板側とは反対側に設けられ、前記重なり部上で前記第１入力用バンプと電気的に接続していることを特徴とする。
【００１０】
このような構成によれば、第１配線はベース基材から突出することなくベース基材に設けられているので、ベース基材から突出して第１配線を設ける場合と比較して、第１配線が折れにくく断線しにくい。従って、第１配線の断線による電気光学装置の表示特性の劣化を防止することができる。
【００１１】
また、前記第２配線は、前記重なり部の前記基板側に設けられていることを特徴とする。
【００１２】
このような構成によれば、ベース基材の両面にそれぞれ第１配線、第２配線が設けられているので、片面のみに配線を設ける場合と比較して、同じ大きさのベース基材に対してより多くの配線を設けることができ、結果的に配線基板全体の大きさを小さくすることができる。
【００１３】
また、前記第１配線には高速信号が入力されることを特徴とする。
【００１４】
このような構成によれば、信号の減衰が極力抑制された高速信号が入力されるので、表示特性の良い電気光学装置を得ることができる。例えば、高速信号が、基板上に設けられる基板側第２配線を介して半導体素子に入力されると、基板側第２配線の配線抵抗により信号が減衰され、良好な表示特性を有する電気光学装置を得ることができないおそれがある。これに対し、高速信号が入力される第１配線を、基板上に設けられる基板側第２配線を介することなく、半導体素子の入力用バンプに電気的に接続する構成とすることにより、信号の減衰が極力抑えられ、表示特性の良い電気光学装置を得ることができる。ここで、高速信号とは、小振幅の作動信号を例とする信号で５０ＭＨｚ以上の高周波の信号を指す。尚、第１配線には、高速信号のみが入力されることが好ましいが、ベース基材に設けられる全ての配線を基板側第２配線を介さずに接続できるのであれば、全ての配線を基板側第２配線を介さずに半導体素子と接続させても良い。特に、ベース基材の両面に配線を設ける構造であれば、ベース基材の小型化が可能であるので、全ての配線を基板側第２配線を介さずに接続するのに適している。
【００１５】
また、前記第１入力用バンプは、前記第２入力用バンプよりも高さが低いことを特徴とする。
【００１６】
このような構成によれば、入力用バンプと配線との電気的接続不良が少なく、表示不良のない電気光学装置を得ることができる。第１配線とこれに電気的に接続する第１入力用バンプとが接続する領域における接続構造と、第２配線に電気的に接続する基板側第２配線と第２入力用バンプとが接続する領域における接続構造とは異なる。すなわち、第１配線と第１入力用バンプとが接続する領域には基板側第２配線が位置しないのに対し、基板側第２配線と第２入力用バンプとが接続する領域には基板側第２配線が位置する。従って、半導体素子の基板側の面と基板面とがほぼ平行となるように半導体素子を配置するためには、第１入力用バンプの高さと第２入力用バンプの高さとを調整することが望ましい。ここで、例えば、第１入力用バンプの高さと第２入力用バンプの高さとを同じとし、基板の第２入力用バンプに対応した位置に厚み調整用の層を設けることも可能であるが、この場合、このような厚み調整用の層を設ける工程が別途必要となり、製造効率が悪い。また、第１入力用バンプの高さと第２入力用バンプの高さとを同じとし、入力用バンプと、第１配線及び基板側第２配線とを、導電性接着材を介して接続する際に、半導体素子の基板側の面と基板面とがほぼ平行となるように押圧をかけて半導体素子を配置することも可能であるが、第２入力用バンプと基板側第２配線との接続不良が生じてしまう場合がある。これに対し、予め、第１入力用バンプと第２入力用バンプとではベース基材に設けられる配線との接続構造が異なることを考慮して、高さの異なる第１入力用バンプ及び第２入力用バンプを設けることにより、製造効率よく、接続不良による表示不良のない電気光学装置を得ることができる。
【００１７】
また、前記第１配線は、少なくとも前記基板と平面的に重なる部分において直線的に形成されていることを特徴とする。
【００１８】
このような構成によれば、第１配線自身の配線抵抗を最小限に抑えることができ、より減衰の少ない良好は高速信号を半導体素子に対して入力することができる。
【００１９】
また、前記第２配線にはグランド信号が入力されることを特徴とする。
【００２０】
このように第２配線にグランド信号が入力される構成としてもよい。そして、例えば、ベース基材の基板側にグランド信号が入力される第２配線を設けることは、インピーダンス整合に有効である。
【００２１】
また、前記ベース基材は、本体部分から突出した突出部を有し、前記第１配線は、前記突出部に設けられていることを特徴とする。
【００２２】
このようにベース基材に突出部を設け、この突出部に第１配線を設けることができる。更に、例えばベース基材の突出部以外に他の配線を設け、この配線を基板側第２配線を介して第２入力用バンプと電気的に接続させることができる。この際、第１配線とこれに電気的に接続する第１入力用バンプとが接続する領域においてはベース基材が位置するのに対し、ベース基材の突出以外に設けられた配線に電気的に接続する基板側第２配線と第２入力用バンプとが接続する領域においてはベース基材が位置しない。このように第１入力用バンプと第２入力用バンプとは、ベース基材に設けられる配線との接続構造が異なるため、半導体素子の基板側の面と基板面とがほぼ平行となるように半導体素子を配置するために、第１配線と電気的に接続する第１入力用バンプの高さと、それ以外の第２入力用バンプの高さとを、調整することが望ましい。従って、ベース基材の突出部以外に他の配線を設け、その配線を基板側第２配線を介して第２入力用バンプと接続する構成とすることにより、ベース基材と半導体素子とが平面的に重なる領域を少なくできるので、その分、第１配線と電気的に接続する第１入力用バンプのように高さを調整する必要のあるバンプが少なくなり、調整が容易になる。
【００２３】
本発明の他の電気光学装置は、電気光学物質を保持する基板と、前記基板上に設けられた基板側配線と、前記基板上に配置された半導体素子と、前記半導体素子の前記基板側の面に設けられた入力用バンプと、前記半導体素子の前記基板側の面に設けられ、前記基板側配線と接続する出力用バンプと、前記基板上に実装されたベース基材と、前記ベース基材に設けられ、前記入力用バンプと電気的に接続する配線とを備え、前記ベース基材は、前記基板と平面的に重なる重なり部を有し、前記配線は、前記重なり部の前記基板側とは反対側に設けられ、前記重なり部上で前記入力用バンプと接続されていることを特徴とする。
【００２４】
このような構成によれば、ベース基材に設けられる配線は、基板上に設けられた基板側配線を介することなく入力用バンプに電気的に接続するので、入力用バンプを介して半導体素子に入力される信号は、基板上に設けられる基板側配線の配線抵抗による信号の減衰がない。従って、電気光学装置に対して入力される画像信号の減衰が極力抑えられているため、良好な表示特性を有する電気光学装置を得ることができる。また、配線を介して入力される信号においては、基板上の基板側配線に起因するインピーダンスについては考慮する必要がないため、回路全体のインピーダンス整合を容易にかつ確実に取ることができる。また、配線はベース基材から突出することなくベース基材に設けられているので、ベース基材から突出して設けられる場合と比較して、配線が折れにくく断線しにくい。従って、配線の断線による電気光学装置の表示特性の劣化を防止することができる。
【００２５】
本発明の実装構造体は、基板と、前記基板上に設けられた基板側配線と、前記基板上に配置された半導体素子と、前記半導体素子の前記基板側の面に設けられた入力用バンプと、前記半導体素子の前記基板側の面に設けられ、前記基板側配線と接続する出力用バンプと、前記基板上に実装されたベース基材と、前記ベース基材に設けられ、前記入力用バンプと電気的に接続する配線とを備え、前記ベース基材は、前記基板と平面的に重なる重なり部を有し、前記配線は、前記重なり部の前記基板側とは反対側に設けられ、前記重なり部上で前記入力用バンプと接続されていることを特徴とする。
【００２６】
本発明のこのような構成によれば、ベース基材に設けられる配線は、基板上に設けられた基板側配線を介することなく入力用バンプに電気的に接続するので、入力用バンプを介して半導体素子に入力される信号は、基板上に設けられる基板側配線の配線抵抗による信号の減衰がない。また、配線を介して入力される信号においては、基板上の基板側配線に起因するインピーダンスについては考慮する必要がないため、回路全体のインピーダンス整合を容易にかつ確実に取ることができる。また、配線はベース基材から突出することなくベース基材に設けられているので、ベース基材から突出して設けられる場合と比較して、配線が折れにくく断線しにくい。従って、配線の断線によって信号供給が停止することが少ない。
【００２７】
本発明の電子機器は、上述に記載の電気光学装置を備えることを特徴とする。
【００２８】
本発明のこのような構成によれば、表示特性の良い表示画面を有する電子機器を得ることができる。
【発明を実施するための最良の形態】
【００２９】
以下、本発明の実施形態を図面に基づき説明する。なお、以下実施形態を説明するにあたっては、電気光学装置として液晶装置を例にあげる。具体的にはＣＯＧ方式のＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）を用いたアクティブマトリクス型の液晶装置について説明するがこれに限られるものではない。また、以下の図面においては各構成をわかりやすくするために、実際の構造と各構造における縮尺や数等が異なっている。
【００３０】
（第１実施形態）
【００３１】
<電気光学装置の構成>
【００３２】
図１は本発明の第１実施形態に係る電気光学装置としての液晶装置の概略斜視図である。図２は、図１の線Ａ−Ａ´で切断した断面図である。図３は、第１実施形態に係る液晶装置のアレイ基板側に形成された各種配線、周辺回路などの概略平面図である。
【００３３】
図１及び図２に示すように、液晶装置１は、電気光学パネルとしての液晶パネル２と、液晶パネル２を挟み込むように設けられた一対の偏光板３と、液晶パネル２に電気的に接続されたフレキシブル配線基板４０と、液晶パネル２に実装された半導体素子としての駆動用ＩＣ３０と、フレキシブル配線基板４０に接続された後述する回路基板（図３における符号７０に対応）とを具備している。
【００３４】
液晶パネル２は、シール材６１により接着された一対のガラスなどの絶縁基板からなる対向基板１０及びアレイ基板２０を有している。一対の基板１０及び２０とシール材６１により囲まれた領域内には電気光学物質、例えば９０度捩じれＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）液晶６０が保持されている。
【００３５】
対向基板１０には、ベタ状の透明のＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）膜からなる対向電極１１と、これを覆う配向膜１２が設けられている。対向電極１１は、アレイ基板２０に設けられている後述する接続配線２６´と電気的に接続されている。
【００３６】
一方、アレイ基板２０には、図２及び図３に示すように、Ｘ方向に複数配列されてなる走査線２３と、Ｙ方向に複数配列されてなるデータ線２１と、これら走査線２３及びデータ線２１の交差部毎に配置された画素電極（図示せず）と、データ線２１と画素電極との間の導通状態及び非導通状態を走査線２３に入力される走査信号に応じて制御するスイッチング素子としてのＴＦＴ２４が、設けられている。更に、データ線２１、ＴＦＴ２４及び画素電極を覆うように配向膜２２が設けられている。
【００３７】
また、図１及び図２に示すように、アレイ基板２０は対向基板１０よりも張り出した張り出し部２０ａを有している。張り出し部２０ａには、半導体素子としての駆動用ＩＣ３０が配置されている。張り出し部２０ａには、データ線２１及び走査線２３が延在してなる基板側第１配線としての接続配線２６、対向電極１１と電気的に接続する基板側第１配線としての接続配線２６´、フレキシブル配線基板４０の第２配線４２ｂと電気的に接続する基板側第２配線としての入力用配線２５（後述）が設けられている。尚、張出し部２０ａにおける、駆動用ＩＣ３０、アレイ基板２０及びフレキシブル配線基板４０との接続構造については、後述する実装構造体の構成において、詳細に説明する。
【００３８】
図３に示すように、駆動用ＩＣ３０は、走査線駆動回路３３とデータ線駆動回路３４とを有する。尚、図３において、上述のフレキシブル配線基板４０は図示されていないが、フレキシブル配線基板４０は回路基板７０と駆動用ＩＣ３０との間に位置し、両者を電気的に接続している。
【００３９】
走査線駆動回路３３は、シフトレジスタ回路３３ａを有する。走査線駆動回路３３に対しては、外部制御回路を有する回路基板７０から、電源（負電源及び正電源）７５、スタート信号７６、クロック信号（基準クロック信号及び反転クロック信号）７７が供給される。走査線駆動回路３３では、回路基板７０から供給された負電源及び正電源を電源として用いて、スタート信号７６の入力によりシフトレジスタ回路３３ａをスタートさせる。そして、回路基板７０から供給されるクロック信号７７に基づく所定タイミングで、接続配線２６を介して走査線２３に走査信号をパルス的に線順次で印加する。
【００４０】
データ線駆動回路３４は、例えばサンプリング回路３４ｂとシフトレジスタ回路３４ａを有する。データ線駆動回路３４に対しては、回路基板７０から、電源（負電源及び正電源）７４、スタート信号７１、クロック信号（基準クロック信号及び反転クロック信号）７２、画像信号７３が供給される。サンプリング回路３４ｂでは、回路基板７０より供給された表示内容に応じた画像信号７３を受け、該当するデータ線２１の表示内容に相当する電圧だけをサンプリングしている。データ線駆動回路３４では、回路基板７０から供給された負電源及び正電源を電源として用いて、スタート信号７１の入力によりシフトレジスタ回路３４ａをスタートさせる。そして、回路基板７０から供給されるクロック信号７６に基づき、走査線駆動回路３３が走査信号を印加するタイミングに合わせて、サンプリング回路３４ｂにてサンプリングされた画像信号が、接続配線２６を介してデータ線２１に供給される。
【００４１】
また、図３に示すように、対向電極１１と電気的に接続する接続配線２６´には、回路基板７０から供給されるコモン電圧７８が供給される。また、駆動用ＩＣ３０に対して、回路基板７０から供給されるグランド信号７９が供給される。
【００４２】
以上により、走査線２３にゲート接続されたＴＦＴ２４は、走査信号の供給に応じて導通状態とされ、画像信号がＴＦＴ２４を介して画素電極に供給されて各画素における画像表示が行われる。
【００４３】
ここで、表示画像の高解像度化に伴って、非常に高い周波数の画像信号が入力されるようになっている。例えば、ＸＧＡ表示モードやＳＸＧＡ表示モードになると、それぞれ画像信号のドット周波数は、約６５ＭＨｚ、約１３５ＭＨｚになり、ＶＧＡ表示モードにおけるドット周波数（約３０ＭＨｚ）をはるかに上回る。これに対応して、特にデータ線駆動回路に供給されるデータ線側基準クロック信号の周波数も非常に高くなってきている。データ線駆動回路３４に供給されるスタート信号７２、走査線駆動回路３３に供給されるスタート信号７６、走査線駆動回路３３に供給されるクロック信号７７は、低周波数の信号である低速信号であるのに対し、データ線側基準クロック信号は高周波数の信号である高速信号である。また、ここでは、説明を省略しているが、シフトレジスタ回路３４ａから順次出力されるパルスの幅を制限するためのイネーブル信号も水平走査期間よりも短い周期を持つ高速信号に属する。
【００４４】
<配線基板の構成>
【００４５】
次に、上述のフレキシブル配線基板４０について図４を用いて説明する。
【００４６】
図４は、図１のフレキシブル配線基板４０の部分拡大図の斜視図である。
【００４７】
図４に示すように、フレキシブル配線基板４０は、ポリイミドなどからなる可撓性基材であるベース基材４１と、ベース基材４１の一方の面に設けられた複数（ここでは６本）の第１配線４２ａ及び複数（ここでは８本）の第２配線４２ｂと、第１配線４２ａの一部と第２配線４２ｂの一部を覆うようにベース基材４１上に設けられたポリイミド、アクリル、エポキシなどからなる保護層４３と、を有する。配線４２ａ及び４２ｂの厚みは約２０μｍ、ベース基材４１の厚みは約２５μｍである。第１配線４２ａ及び第２配線４２ｂは、いずれもＣｕ（銅）からなる。第１配線４２ａ及び第２配線４２ｂは互いがほぼ平行に位置し、６本の第１配線４２ａを挟み込むように、その両脇に第２配線４２ｂが４本づつ配置されている。第１配線４２ａは第２配線４２ｂよりも長く、その長い部分が、ベース基材４１から突出した状態となっている。第１配線４２ａの突出部４２ａ´は直線的に形成されている。第１配線４２ａは、突出部４２ａ´を含む一部以外の部分が保護層４３によって覆われている。第２配線４２ｂは、後述する入力用配線と接続する部分が露出し、この露出部分以外は保護層４３によってほぼ覆われている。なお、フレキシブル配線基板４０は、折り曲げ可能である。
【００４８】
<実装構造体の構成>
【００４９】
次に、アレイ基板２０、これに実装された駆動用ＩＣ３０、及び駆動用ＩＣに電気的に接続されたフレキシブル配線基板４０とからなる実装構造体について、図２、図５〜図７図２０（ａ）を用いて説明する。この実装構造体は、液晶装置１の一部である。
【００５０】
図２における張り出し部２０ａの構成は、後述する図７（ａ）に相当する。図５は、液晶装置１の張り出し部２０ａにおける、アレイ基板２０、駆動用ＩＣ３０及びフレキシブル配線基板４０の接続状態を示す概略斜視図である。図５においては、図面を見やすくするため、フレキシブル配線基板４０の保護層４３の図示、駆動用ＩＣ３０のバンプの図示、アレイ基板２０上に設けられる接続配線２６及び２６´の図示は省略している。図６は図５に対応する平面図であり、ここでは駆動用ＩＣ３０の出力用バンプに接続され、アレイ基板２０上に設けられる接続配線２６及び２６´を図示している。図６においても保護層４３、駆動用ＩＣ３０のバンプの図示は省略している。図７（ａ）は図６の線Ｂ−Ｂ´で切断した断面図、図７（ｂ）は図６の線Ｃ−Ｃ´で切断した断面図である。図７においては、保護層４３及びバンプについても図示している。図２０（ａ）は駆動用ＩＣ３０の実装面側の平面図であって、バンプの配置を示すものである。
【００５１】
図２０（ａ）に示すように、駆動用ＩＣ３０のアレイ基板２０側の面である実装面３０ａには、複数（ここでは２０）の出力用バンプ３１と、複数（ここでは１４）の入力用バンプ３２が、それぞれ一列づつ設けられている。入力用バンプ３２は、６つの第１入力用バンプ３２ａと、８つの第２入力用バンプ３２ｂとからなる。出力用バンプ３１は、図６に示すアレイ基板２０上に設けられた接続配線２６及び２６´と電気的に接続するものである。第１入力用バンプ３２ａは、図６に示すフレキシブル配線基板４０のベース基材４１から突出した第１配線４２ａと電気的に接続するものである。第２入力用バンプ３２ｂは、図６に示すアレイ基板２０上に設けられた入力用配線２５と電気的に接続するものである。
【００５２】
図５、図６及び図７（ａ）に示すように、フレキシブル配線基板４０の第１配線４２ａは、ベース基材４１及び保護層４３から突出し、露出した突出部４２ａ´を有している。フレキシブル配線基板４０の第１配線４２ａの突出部４２ａ´は、導電性接着材であるＡＣＦ５０を介してアレイ基板２０と接着している。尚、第１配線４２ａが位置する領域においては、フレキシブル配線基板４０とアレイ基板２０との接着材として導電性は必要ないが、後述するように、製造上、ＡＣＦを用いた方が製造効率が良い。第１配線４２ａの一端部は、駆動用ＩＣ３０の第１入力用バンプ３２ａと導電性部材としてのＡＣＦ５１を介して電気的に接続されている。すなわち、第１配線４２ａの長さを第２配線４２ｂよりも長く延在させることによって、アレイ基板２０上に設けられる入力用配線を介することなく、第１配線４２ａは、ＡＣＦ５１のみを介して、駆動用ＩＣ３０の第１入力用バンプ３２ａと電気的に接続される。また、第１配線４２ａは、アレイ基板２０と平面的に重なる領域において、曲がることなく直線的に形成されている。
【００５３】
一方、図５、図６及び図７（ｂ）に示すように、フレキシブル配線基板４０の第２配線４２ｂは、その一端部が、保護層４３に覆われておらず露出した状態となっている。第２配線４２ｂの一端部は、ＡＣＦ５０によって、アレイ基板２０上に設けられている入力用配線２５の一端部と電気的に接続している。そして、この入力用配線２５の他端部は、ＡＣＦ５１によって駆動用ＩＣ３０の第２入力用バンプ３２ｂと電気的に接続している。
【００５４】
本実施形態においては、第１入力用バンプ３２ａの高さを、第２入力用バンプ３２ｂ及び出力用バンプ３１の高さよりも低くなるように調整している。これは、それぞれのバンプにおいてベース基材に設けられる配線との接続構造が異なるためである。すなわち、第２入力用バンプ３２ｂ、出力用バンプ３１は、それぞれアレイ基板２０上に設けられている入力用配線２５、接続配線２６及び２６´と、ＡＣＦを介して接続している。これに対し、第１入力用バンプ３２ａは、アレイ基板２０上に設けられている入力用配線を介することなく、フレキシブル配線基板４０に設けられている第１配線４２ａとＡＣＦ５１を介して電気的に接続している。このため、第１配線４２ａの厚みとＡＣＦ５０の厚みの和から接続配線２６の厚みを引いた分だけ、バンプの高さに違いが生じる。このように、第１入力用バンプ３２ａの高さを、第２入力用バンプ３２ｂ及び出力用バンプ３１の高さよりも低くすることにより、第１入力用バンプ３２ａと第１配線４２ａ、第２入力用バンプ３２ｂと入力用配線２５、出力用バンプ３１と接続配線２６との電気的接続不良が少なく、表示不良のない電気光学装置を得ることができる。例えば、第１入力用バンプ３２ａの高さと第２入力用バンプの高さ３２ｂとを同じとし、第２入力用バンプ３２ｂに対応してアレイ基板上に厚み調整用の層を設けることも可能であるが、この場合、このような厚み調整用の層を設ける工程が別途必要となり、製造効率が悪い。また、第１入力用バンプ３２ａの高さと第２入力用バンプの高さ３２ｂとを同じとし、第１入力用バンプ３２ａと第１配線４２ａ、第２入力用バンプ３２ｂと入力用配線２５とを、それぞれＡＣＦを介して接続する際に、半導体素子の実装面とアレイ基板面とがほぼ平行となるように押圧をかけて半導体素子を配置することも可能であるが、第２入力用バンプ３２ｂと入力用配線２５との接続不良が生じてしまう場合がある。これに対し、本実施形態においては、第１入力用バンプと、第２入力用バンプ及び出力用バンプとでは配線との接続構造が異なることを考慮して、予め高さの異なる第１入力用バンプ３２ａ、第２入力用バンプ３２ｂ及び出力用バンプ３１を半導体素子３０に設けることにより、製造効率よく、接続不良による表示不良のない電気光学装置を得ることができる。
【００５５】
また、本実施形態においては、ベース基材に設ける配線のうち一部の配線（第１配線）を入力用配線を介さずに第１入力用バンプに接続し、他の配線（第２配線）を入力用配線を介して第２入力用バンプに接続している。これにより、高さを調整するバンプの数を少なくすることができる。すなわち、本実施形態においては、上述のように、第１入力用バンプの高さを、バンプとベース基材に設けられる配線との接続構造の違いを考慮して調整しているわけだが、ベース基材に設けられる全ての配線を入力用配線を介さずにバンプに接続する場合と比較して、バンプ高さを調整すべき第１入力用バンプの数が少なくなるので、調整が容易になる。
【００５６】
第１配線４２ａには、例えば上述した高速信号であるデータ線側基準クロック信号やイネーブル信号などが供給される。また、第２配線４２ｂには、例えば低速信号であるデータ線駆動回路に供給されるスタート信号、走査線駆動回路に供給されるスタート信号、走査線駆動回路に供給されるクロック信号などが供給される。また、第２配線４２ｂの一部はグランド配線として用いられ、グランド信号が供給される。
【００５７】
上述のように、フレキシブル配線基板４０の第１配線４２ａは、アレイ基板２０上に設けられた入力用配線２５を介することなく、直接第１入力用バンプ３２ａとＡＣＦ５１を介して電気的に接続するので、アレイ基板２０上に設けられる入力用配線２５の配線抵抗による信号の減衰がない。従って、このような実装構造体を有する液晶装置１は、画像信号の減衰が極力抑えられているので、良好な表示特性を有する。また、アレイ基板２０上の配線に起因するインピーダンスについては考慮する必要がないため、回路全体のインピーダンス整合を容易にかつ確実に取ることができる。
【００５８】
更に、本実施形態においては、第１配線４２ａに高速信号が入力されるため、高速信号の減衰を抑制することができ、例えば高解像度の液晶装置においても表示特性の良い液晶装置１を得ることができる。更に、この第１配線４２ａは前述のように直線的に形成されているので、第１配線４２ａ自身の配線抵抗を極力小さくすることができ、駆動用ＩＣ３０の第１入力用バンプ３２ａに対して、減衰が極力抑えられた信号を供給することができる。
【００５９】
更に、本実施形態においては、第１配線４２ａに対して高速信号が、第２配線４２ｂに対して低速信号が入力されるので、信号の減衰を極力抑制し、かつ実装構造体の小型化を実現することができる。従って、フレキシブル配線基板から入力される信号の減衰が抑制されるので、表示特性の良い、小型化が可能な液晶装置１を得ることができる。すなわち、駆動用ＩＣ３０の第１入力用バンプ３２ａとフレキシブル配線基板４０の第１配線４２ａ、第２入力用バンプ３２ｂとフレキシブル配線基板４０の第２配線４２ｂとはそれぞれ電気的に接続されているわけであるが、一般に、駆動用ＩＣの入力用バンプ間ピッチは、フレキシブル配線基板に設けられる配線間のピッチよりも狭くなっている。このため、例えば、フレキシブル配線基板に設けられる全ての配線を第１配線の如く延在させ、アレイ基板上に設けられる入力用配線を介することなく、フレキシブル配線基板の配線と駆動用ＩＣの入力用バンプとをＡＣＦを介して電気的に接続しようとすると、入力用バンプ間ピッチを広くとる必要があり、駆動用ＩＣの大きさが大きくなってしまう。そして、このように駆動用ＩＣの大きさを大きくしてしまうと、基板サイズを大きくする必要があり、液晶装置が大きくなってしまうという問題がある。特に、高解像度の液晶装置においては、例えば引出し配線の数も多くあり、引き出し配線、端子や駆動用ＩＣなどが実装される張り出し部の面積を広くする必要が生じ、結果的に液晶装置全体が大きくなってしまう。これに対し、本実施形態においては、フレキシブル配線基板４０の配線の一部のみ（第１配線４２ａ）を延在させて、これをアレイ基板２０上の入力用配線を介すことなく第１入力用バンプ３２ａと電気的に接続し、他の配線（第２配線４２ｂ）は従来と同様にアレイ基板２０上の入力用配線２５を介して第２入力用バンプ３２ｂに電気的に接続している。これにより、第２配線４２ｂに電気的に接続する入力用配線２５を平面的に屈曲する形状とすることにより、駆動用ＩＣの大きさを大きくすることなく、入力用バンプ間ピッチの狭い駆動用ＩＣに対しても問題なくフレキシブル配線基板の配線と駆動用ＩＣとの入力用バンプとを電気的に接続することができる。そして、アレイ基板２０上に設けられる入力用配線２５による配線抵抗による信号の減衰が顕著に表れる高速信号を、ＡＣＦ５１のみを介して第１入力用バンプ３２ａに電気的に接続するフレキシブル配線基板４０の第１配線４２ａに入力することによって、減衰の少ない信号を駆動用ＩＣ３０に対して入力することができる。また、アレイ基板２０上に設けられる入力用配線２５の配線抵抗による信号の減衰があまり問題とならない低速信号を、ＡＣＦ５０、基板上に設けられる入力用配線２５及びＡＣＦ５１を介して電気的に第２入力用バンプ３２ｂに接続するフレキシブル配線基板４０の第２配線４２ｂに入力する。これにより、第２配線と電気的に接続する入力用配線は、屈曲形状としても信号の減衰があまり問題とならないため、入力用配線を屈曲形状とすることにより基板サイズの小型化ひいては液晶装置の小型化を実現することができる。従って、信号の減衰を極力抑制し、かつ実装構造体の小型化を実現することができる。そして、このような実装構造体を有する液晶装置１は、フレキシブル配線基板４０から入力される信号の減衰が抑制されているので、表示特性が良く、小型化が可能である。
【００６０】
<電気光学装置の製造方法>
【００６１】
次に、本実施形態における液晶装置の製造方法について図８を用いて説明する。
【００６２】
図８（ａ）〜（ｄ）は液晶装置の製造工程図である。図８において、左側には図７（ａ）に相当する断面図、右側には図７（ｂ）に相当する断面図を図示している。
【００６３】
まず、フレキシブル配線基板４０、液晶パネル２及び駆動用ＩＣ３０を用意する。
【００６４】
例えば、フレキシブル配線基板４０は次のように製造することができる。まず、銅がメッキされているベース基材を準備し、銅を所望の形状にパターニングして配線を形成する。その後、ベース基材の一部をエッチング等の方法により除去することにより、ベース基材から配線の一部が突出した形状を得る。その後、突出部を除く配線を含むベース基材上に保護層を塗布し、フレキシブル配線基板４０を得る。
【００６５】
次に、図８（ａ）に示すように、液晶パネル２の張り出し部２０ａと、後工程で液晶パネル２に実装されるフレキシブル配線基板４０のベース基材４１及び第１配線４２ａの突出部とが平面的に重なり合う領域に、導電性部材であるＡＣＦ５０を塗布する。このＡＣＦ５０は、入力用配線２５において、アレイ基板２０の端部側の一端部上に塗布される。この際、後工程で接着されるフレキシブル配線基板４０の第１配線４２ａが位置する領域に塗布されるＡＣＦ５０には導電性は必要なく、この領域に塗布されるＡＣＦ５０は単にフレキシブル配線基板４０と液晶パネル２との接着強度を高めるためだけのものである。従って、フレキシブル配線基板４０の第１配線４２ａが位置する領域に塗布されるＡＣＦ５０の代わりに導電性のない接着材を塗布することも可能であるが、フレキシブル配線基板４０の第２配線４２ｂと入力用配線２５とを電気的に接続するためにＡＣＦ５０の塗布工程は必要なため、この工程と同時に、フレキシブル配線基板４０の第１配線４２ａが位置する領域にもＡＣＦ５０を塗布している。
【００６６】
次に、図８（ｂ）に示すように、フレキシブル配線基板４０を保護層４３側が液晶パネル２のアレイ基板２０側に位置するように設け、フレキシブル配線基板４０と液晶パネル２とを接着する。これにより、ＡＣＦ５０を介して入力用配線２５と第２配線４２ｂとは電気的に接続する。また、フレキシブル配線基板４０の第１配線４２ａが設けられている領域では、保護層４３及び第１配線４２ａと、とアレイ基板２０とがＡＣＦ５０によって接着される。
【００６７】
次に、図８（ｃ）に示すように、第１配線４２ａのベース基材４１より突出した部分の先端部、入力用配線２５の他端部、及び接続配線２６及び２６´のうち出力用バンプと接続する側の一端部上に、ＡＣＦ５１を塗布する。
【００６８】
その後、図８（ｄ）に示すように、駆動用ＩＣ３０を実装する。これにより、第１配線４２ａは、アレイ基板２０上に設けられる入力用配線などを介することなく、ＡＣＦ５１のみを介して、第１入力用バンプ３２ａに電気的に接続する。第２配線４２ｂは、ＡＣＦ５０、アレイ基板２０上に設けられた入力用配線２５、及びＡＣＦ５１を介して、第２入力用バンプ３２ｂに電気的に接続する。また、出力用バンプ３１は、ＡＣＦ５１を介して接続配線２６及び２６´に電気的に接続する。
【００６９】
この後、フレキシブル配線基板４０と回路基板７０とを接続し、液晶パネル２に偏光板３を設け、液晶装置１が完成する。
【００７０】
（第２実施形態）
【００７１】
<電気光学装置の構成>
【００７２】
図９は本発明の第２実施形態に係る電気光学装置としての液晶装置の概略斜視図である。
【００７３】
本実施形態においては、第１実施形態と比較してフレキシブル配線基板の形状が異なるという点でのみ異なる。その他の同じ点については、同じ符号を付し、ここでは説明を省略し、異なる点について主に説明する。
【００７４】
図９に示すように、液晶装置１０１は、電気光学パネルとしての液晶パネル２と、液晶パネル２を挟み込むように設けられた一対の偏光板３と、液晶パネル２に電気的に接続されたフレキシブル配線基板１４０と、液晶パネル２に実装された駆動用ＩＣ３０と、フレキシブル配線基板１４０に接続された回路基板（図示せず）とを具備している。
【００７５】
<配線基板の構成>
【００７６】
次に、上述のフレキシブル配線基板１４０について図１０を用いて説明する。
【００７７】
図１０は、図９のフレキシブル配線基板１４０の部分拡大図の斜視図である。図１０においては、ベース基材１４１に設けられるスルーホール１４１ｅの図示は省略している。
【００７８】
図１０に示すように、フレキシブル配線基板１４０は、ポリイミドなどからなる可撓性基材である対向する第１面１４１ａと第２面１４１ｂとを有するベース基材１４１と、ベース基材１４１の第１面１４１ａに設けられた複数（ここでは６本）のＣｕからなる第１配線１４２ａ及び複数（ここでは８本）のＣｕからなる第２配線１４２ｂと、第１配線１４２ａの一部と第２配線１４２ｂとを覆うようにベース基材１４１上に設けられたポリイミド、アクリル、エポキシなどからなる保護層１４３と、を有する。本実施形態においては、第１実施形態と同様に、第１配線１４２ａは第２配線１４２ｂよりも長くなっており、その長い部分の一端部は、保護層１４３には覆われず、露出した状態となっている。そして、この第１配線１４２ａの保護層１４３が覆われない一端部が、液晶装置１０１の状態で、半導体素子の入力用バンプに電気的に接続する。また、液晶装置１０１の状態では、フレキシブル配線基板１４０のベース基材１４１の一部領域と半導体素子３０とは平面的に重なりあっている。第１実施形態におけるフレキシブル配線基板４０は、第１配線４２ａの一部がベース基材４１よりも突出した形状となっていたが、本実施形態におけるフレキシブル配線基板１４０では、第１配線４２ａの突出した部分にも対応してベース基材４１が設けられている。これにより、第１実施形態におけるフレキシブル配線基板４０と比較して、第１配線１４１ａが折れにくく断線しにくくなり、フレキシブル配線基板４０の機械的強度が向上する。また、このようなフレキシブル配線基板１４０が組み込まれた液晶装置１０１では、第１配線１４１ａの断線による表示不良の発生が少ない。
【００７９】
ベース基材１４１は、１つの大きい矩形状の本体部分１４１ｃと、この本体部分１４１ｃの１辺から突出した小さい矩形状の突出部１４１ｄとが組み合わさった平面形状を有している。本体部分１４１ｃの突出部１４１ｄが突出する辺と直交する辺にほぼ平行して、第１配線１４２ａ及び第２配線１４２ｂは設けられている。第１配線１４２ａは、本体部分１４１ｃ及び突出部１４１ｄに設けられ、第２配線１４２ｂは、本体部分１４１ｃに設けられている。
【００８０】
<実装構造体の構成>
【００８１】
次に、アレイ基板２０、これに配置された駆動用ＩＣ３０、及び駆動用ＩＣに電気的に接続されたフレキシブル配線基板１４０とからなる実装構造体について、図１１〜図１３、図２０（ａ）を用いて説明する。
【００８２】
図１１は、液晶装置１０１の張り出し部２０ａにおける、アレイ基板２０、駆動用ＩＣ３０及びフレキシブル配線基板１４０の接続状態を示す概略斜視図である。図１１においては、図面を見やすくするため、フレキシブル配線基板１４０の保護層１４３の図示、駆動用ＩＣ３０のバンプの図示、アレイ基板２０上に設けられる接続配線２６及び２６´の図示、ベース基材１４１に設けられるスルーホール１４１ｅの図示は省略している。図１２は図１１に対応する平面図であり、ここでは駆動用ＩＣ３０の出力用バンプに接続され、アレイ基板２０上に設けられる接続配線２６及び２６´を図示している。図１２においては、ベース基材１４１に設けられるスルーホール１４１ｅの図示、保護層１４３の図示、駆動用ＩＣ３０のバンプの図示は省略している。図１３（ａ）は図１２の線Ｄ−Ｄ´で切断した断面図、図１３（ｂ）は図１２の線Ｅ−Ｅ´で切断した断面図である。図１３においては、保護層１４３、スルーホール１４１ｅ及び駆動用ＩＣ３０のバンプについても図示している。図２０（ａ）は駆動用ＩＣ３０の実装面側の平面図であって、バンプの配置を示すものである。
【００８３】
図２０（ａ）に示すように、駆動用ＩＣ３０のアレイ基板側の面である実装面３０ａには、複数（ここでは２０）の出力用バンプ３１と、複数（ここでは１４）の入力用バンプ３２が、それぞれ一列づつ設けられている。入力用バンプ３２は、６つの第１バンプとしての第１入力用バンプ３２ａと、８つの第２バンプとしての第２入力用バンプ３２ｂとからなる。出力用バンプ３１は、図１２に示すアレイ基板２０上に設けられた接続配線２６及び２６´と電気的に接続するものである。第１入力用バンプ３２ａは、図１２に示すフレキシブル配線基板１４０の第１配線１４２ａと電気的に接続するものである。第２入力用バンプ３２ｂは、図１２に示すアレイ基板２０上に設けられた入力用配線２５と電気的に接続するものである。
【００８４】
図１１、図１２及び図１３（ａ）に示すように、ベース基材１４１は、アレイ基板２０と平面的に重なる重なり部１５０を有している。フレキシブル配線基板１４０の第１配線１４２ａは、重なり部１５０のアレイ基板２０側の第２面１４１ｂとは反対側の第１面１４１ａに設けられ、一部が保護層１４３により覆われ、第１入力用バンプ３２ａと接続する部分は、露出した状態となっており、ベース基材１４１の一部領域と半導体素子３０の第１入力用バンプ３２ａとは平面的に重なりあっている。フレキシブル配線基板１４０のベース基材１４１は、導電性接着材であるＡＣＦ５０を介してアレイ基板２０と接着している。尚、第１配線１４２ａが位置する領域においては、フレキシブル配線基板１４０とアレイ基板２０との接着材として導電性は必要ないが、後述するように、製造上、ＡＣＦを用いた方が製造効率が良い。第１配線１４２ａの端部は、駆動用ＩＣ３０の第１入力用バンプ３２ａと導電性部材としてのＡＣＦ５１を介して電気的に接続されている。本実施形態においても、第１配線１４２ａの長さを第２配線１４２ｂよりも長く延在させることによって、アレイ基板２０上に設けられる入力用配線を介することなく、第１配線１４２ａは、ＡＣＦ５１のみを介して、駆動用ＩＣ３０の第１入力用バンプ３２ａと電気的に接続されている。また、第１配線１４２ａは、アレイ基板２０と平面的に重なる領域において曲がることなく直線的に形成されている。
【００８５】
一方、図１１、図１２及び図１３（ｂ）に示すように、フレキシブル配線基板１４０の第２配線１４２ｂは、ベース基材１４１及び保護層１４３によりほぼ覆われた状態となっている。第２配線１４２ｂの端部は、ベース基材１４１に設けられたスルーホール１４１ｅを介して、ＡＣＦ５０によって、アレイ基板２０上に設けられている入力用配線２５の一端部と電気的に接続している。そして、この入力用配線２５の他端部は、ＡＣＦ５１によって駆動用ＩＣ３０の第２入力用バンプ３２ｂと電気的に接続している。
【００８６】
本実施形態においても、第１入力用バンプ３２ａの高さを、第２入力用バンプ３２ｂ及び出力用バンプ３１の高さよりも低くなるように調整している。これは、それぞれのバンプにおいてベース基材に設けられる配線との接続構造が異なるためである。すなわち、第１配線１４２ａとこれに電気的に接続する第１入力用バンプ３２ａとが接続する領域においてはベース基材１４１が位置し、入力用配線２５が位置しない。これに対し、第２配線１４２ｂに電気的に接続する入力用配線２５と第２入力用バンプ３２ｂとが接続する領域、出力用バンプ３１と接続配線２６とが接続する領域においては、ベース基材１４１が位置せず、入力用配線２５が位置している。そこで、第１実施形態と同様に、本実施形態においても、このような接続構造の違いを考慮して、バンプの高さを調整している。これにより、第１実施形態と同様に、製造効率よく、接続不良による表示不良のない電気光学装置を得ることができる。尚、本実施形態においては、第１配線１４２ａの厚みとＡＣＦ５０の厚みとベース基材１４１の厚みとの和から接続配線２６の厚みを引いた分だけ、第１入力用バンプ３２ａの高さと、第２入力用バンプ３２ｂ及び出力用バンプ３１の高さとが異なる。
【００８７】
また、本実施形態においては、ベース基材に突出部を設け、この突出部及び本体部分に第１配線を設け、第１配線を入力用配線を介することなく第１入力用バンプと電気的に接続し、突出部以外に第２配線を設け、第２配線を入力用配線を介して第２入力用バンプと電気的に接続している。これにより、高さを調整するバンプの数を少なくすることができる。すなわち、本実施形態においては、上述のように、第１入力用バンプの高さを、バンプとベース基材に設けられる配線との接続構造の違いを考慮して調整しているわけだが、ベース基材に設けられる全ての配線を入力用配線を介さずにバンプに接続する場合と比較して、バンプ高さを調整すべき第１入力用バンプの数が少なくなるので、調整が容易になる。
【００８８】
第１実施形態と同様に、第１配線１４２ａには、上述した高速信号であるデータ線側基準クロック信号やイネーブル信号などが供給される。また、第２配線１４２ｂには、低速信号であるデータ線駆動回路に供給されるスタート信号、走査線駆動回路に供給されるスタート信号、走査線駆動回路に供給されるクロック信号、グランド信号などが供給される。
【００８９】
上述のように、フレキシブル配線基板１４０の第１配線１４２ａは、アレイ基板２０上に設けられた入力用配線を介することなく、直接第１入力用バンプ３２ａとＡＣＦ５１を介して電気的に接続するので、アレイ基板２０上に設けられる入力用配線の配線抵抗による信号の減衰がない。従って、このような実装構造体を有する液晶装置１０１は、良好な表示特性を有する。また、第１配線に対して入力される信号においては、アレイ基板２０上の入力用配線に起因するインピーダンスについては考慮する必要がないため、回路全体のインピーダンス整合を容易にかつ確実に取ることができる。
【００９０】
更に、第１配線１４２ａに高速信号が入力されるため、高速信号の減衰を抑制することができ、表示特性の良い液晶装置１０１を得ることができる。更に、この第１配線１４２ａは前述のように直線的に形成されているので、第１配線１４２ａ自身の配線抵抗を極力小さくすることができ、駆動用ＩＣ３０の第１入力用バンプ３２ａに対して、減衰が極力抑えられた信号を供給することができる。
【００９１】
更に、第１実施形態と同様に、第１配線１４２ａに対して高速信号が、第２配線１４２ｂに対して低速信号が入力されるので、信号の減衰が極力抑制され、かつ実装構造体の小型化を実現することができる。従って、フレキシブル配線基板から入力される信号の減衰が抑制されているので、表示特性の良い、小型化が可能な液晶装置１０１を得ることができる。
【００９２】
<電気光学装置の製造方法>
【００９３】
次に、本実施形態における液晶装置の製造方法について図１４を用いて説明する。
【００９４】
図１４（ａ）〜（ｄ）は液晶装置の製造工程図である。図１４において、左側には図１３（ａ）に相当する断面図、右側には図１３（ｂ）に相当する断面図を図示している。
【００９５】
まず、既知の方法により、フレキシブル配線基板１４０、液晶パネル２及び駆動用ＩＣ３０を用意する。
【００９６】
次に、図１４（ａ）に示すように、液晶パネル２の張り出し部２０ａと、後工程で液晶パネル２に接着するフレキシブル配線基板１４０のベース基材１４１とが平面的に重なり合う領域に、導電性部材であるＡＣＦ５０を塗布する。このＡＣＦ５０は、入力用配線２５において、アレイ基板２０の端部側の一端部上に塗布される。この際、後工程で接着されるフレキシブル配線基板１４０の第１配線１４２ａが位置する領域に塗布されるＡＣＦ５０に導電性は必要なく、この領域に塗布されるＡＣＦ５０は単にフレキシブル配線基板１４０と液晶パネル２との接着強度を高めるためだけのものである。従って、フレキシブル配線基板１４０の第１配線１４２ａが位置する領域に塗布されるＡＣＦ５０の代わりに導電性のない接着材を塗布することも可能であるが、フレキシブル配線基板１４０の第２配線１４２ｂと入力用配線２５とを電気的に接続するために、ＡＣＦ５０の塗布工程は必要なため、この工程と同時に、フレキシブル配線基板１４０の第１配線１４２ａが位置する領域にもＡＣＦ５０を塗布している。
【００９７】
次に、図１４（ｂ）に示すように、フレキシブル配線基板１４０をベース基材１４１が液晶パネル２のアレイ基板２０側に位置するように設け、フレキシブル配線基板１４０と液晶パネル２とを接着する。この際、ベース基材１４１に設けられているスルーホール１４１ｅ内にＡＣＦ５０が入り込み、ＡＣＦ５０を介して入力用配線２５と第２配線１４２ｂとは電気的に接続する。また、フレキシブル配線基板１４０の第１配線１４２ａが設けられている領域では、ベース基材１４１とアレイ基板２０とがＡＣＦ５０によって接着される。
【００９８】
次に、図１４（ｃ）に示すように、第１配線１４２ａの先端部、入力用配線２５の他端部、及び接続配線２６及び２６´のうち出力用バンプと接続する側の一端部上に、ＡＣＦ５１を塗布する。
【００９９】
その後、図１４（ｄ）に示すように、駆動用ＩＣ３０を実装する。これにより、第１配線１４２ａは、アレイ基板２０上に設けられる入力用配線などを介することなく、ＡＣＦ５１のみを介して、第１入力用バンプ３２ａに電気的に接続する。第２配線１４２ｂは、ＡＣＦ５０、アレイ基板２０上に設けられた入力用配線２５、及びＡＣＦ５１を介して、第２入力用バンプ３２ｂに電気的に接続する。また、出力用バンプ３１は、ＡＣＦ５１を介して接続配線２６及び２６´に電気的に接続する。
【０１００】
この後、フレキシブル配線基板１４０と回路基板とを接続し、液晶パネル２に偏光板３を設け、液晶装置１０１が完成する。
【０１０１】
（第３実施形態）
【０１０２】
<電気光学装置の構成>
【０１０３】
図９は本発明の第３実施形態に係る電気光学装置としての液晶装置の概略斜視図である。
【０１０４】
本実施形態においては、第１実施形態及び第２実施形態と比較してフレキシブル配線基板の構造が異なるという点でのみ異なる。その他の同じ点については、同じ符号を付し、ここでは説明を省略し、異なる点について主に説明する。尚、第２実施形態におけるフレキシブル配線基板と、第３実施形態におけるフレキシブル配線基板とは外形がほぼ同じため、第３実施形態に係る液晶装置の説明図として、第２実施形態の液晶装置の説明の際に挙げた図面と同じ図面を挙げている。
【０１０５】
図９に示すように、液晶装置２０１は、電気光学パネルとしての液晶パネル２と、液晶パネル２を挟み込むように設けられた一対の偏光板３と、液晶パネル２に電気的に接続されたフレキシブル配線基板２４０と、液晶パネル２に実装された駆動用ＩＣ１３０と、フレキシブル配線基板２４０に接続された回路基板（図示せず）とを具備している。
【０１０６】
<配線基板の構成>
【０１０７】
次に、上述のフレキシブル配線基板２４０について図１５を用いて説明する。
【０１０８】
図１５は、図９のフレキシブル配線基板２４０の部分拡大図の斜視図である。
【０１０９】
第１実施形態及び第２実施形態におけるフレキシブル配線基板においては、ベース基材の片面のみに配線が設けられていたが、第３実施形態におけるフレキシブル配線基板においては、ベース基材の両面それぞれに配線が設けられている。
【０１１０】
図１５に示すように、フレキシブル配線基板２４０は、ポリイミドなどからなる可撓性基材である対向する第１面２４１ａと第２面２４１ｂとを有するベース基材２４１と、ベース基材２４１の第１面２４１ａに設けられた複数（ここでは４本）のＣｕからなる第１配線２４２ａと、ベース基材２４１の第２面２４１ｂに設けられた複数（ここでは１０本）のＣｕからなる第２配線２４２ｂ及び２４２ｃと、第１配線２４２ａの一部を含むベース基材２４１の第１面２４１ａの一部を覆うように設けられたポリイミド、アクリル、エポキシなどからなる第１保護層２４３ａと、第２配線２４２ｂの一部及び第２配線２４２ｃの一部を含むベース基材２４１の第２面２４１ｂの一部を覆うように設けられたポリイミド、アクリル、エポキシなどからなる第２保護層２４３ｂと、を有する。第１保護層２４３ａは、第１配線２４２ａの一端部が露出するように第１配線２４２ａを覆って設けられており、この一端部が液晶装置２０１の状態で半導体素子の入力用バンプに電気的に接続する。また、液晶装置２０１の状態で、フレキシブル配線基板２４０のベース基材２４１の一部領域と半導体素子１３０とは平面的に重なりあっている。ベース基材２４１は、１つの大きい矩形状の本体部分２４１ｃと、この本体部分２４１ｃの１辺から突出した小さい矩形状の突出部２４１ｄとが組み合わさった平面形状を有している。本体部分２４１ｃの突出部２４１ｄが突出する辺と直交する辺にほぼ平行して第１配線２４２ａ、第２配線２４２ｂ及び２４２ｃは設けられている。第１配線２４２ａ及び第２配線２４２ｃは、本体部分２４１ｃ及び突出部２４１ｄに設けられ、第２配線２４２ｂは、本体部分２４１ｃに設けられている。また、突出部２４１ｄにおいて、第１配線２４２ａは直線的に形成されている。第３実施形態におけるフレキシブル配線基板２４０では、第２配線は、第１配線２４２ａと平面的にほぼ重なるように設けられた第２配線２４２ｃと、第１配線２４２ａと平面的に重ならないように設けられた第２配線２４２ｂとがある。第１配線２４２ａと第２配線２４２ｃとはベース基材２４１により電気的に絶縁されている。このように、ベース基材２４１の両面に配線を設けることにより、片面に配線を設ける場合と比較して、ベース基材サイズが同じであっても、より多くの配線を設けることが可能となる。
【０１１１】
<実装構造体の構成>
【０１１２】
次に、アレイ基板２０、これに実装された駆動用ＩＣ１３０、及び駆動用ＩＣに電気的に接続されたフレキシブル配線基板２４０とからなる実装構造体について、図１６〜図１８、図２０（ｂ）を用いて説明する。
【０１１３】
図１６は、液晶装置２０１の張り出し部２０ａにおける、アレイ基板２０、駆動用ＩＣ１３０及びフレキシブル配線基板２４０の接続状態を示す概略斜視図である。図１６においては、図面を見やすくするため、フレキシブル配線基板２４０の保護層２４３ａ及び２４３ｂの図示、駆動用ＩＣ１３０のバンプの図示、アレイ基板２０上に設けられる接続配線２６及び２６´の図示は省略している。図１７は図１６に対応する平面図であり、ここでは駆動用ＩＣ１３０の出力用バンプに接続される、アレイ基板２０上に設けられる接続配線２６及び２６´を図示している。図１７においては、保護層２４３ａ及び２４３ｂ、駆動用ＩＣ１３０のバンプの図示は省略している。図１８（ａ）は図１７の線Ｆ−Ｆ´で切断した断面図、図１８（ｂ）は図１７の線Ｇ−Ｇ´で切断した断面図である。図１８においては、保護層２４３ａ及び２４３ｂ、駆動用ＩＣ１３０のバンプを図示している。図２０（ｂ）は駆動用ＩＣ１３０の実装面側の平面図であって、バンプの配置を示すものである。
【０１１４】
図２０（ｂ）に示すように、駆動用ＩＣ１３０のアレイ基板２０側の面である実装面１３０ａには、複数（ここでは１６）の出力用バンプ１３１と、複数（ここでは１４）の入力用バンプ１３２とが設けられている。入力用バンプ１３２は、４つの第１バンプとしての第１入力用バンプ１３２ａと、１０の第２バンプとしての第２入力用バンプ１３２ｂ及び１３２ｃとからなる。４つの第１入力用バンプ１３２ａ及び４つの第２入力用バンプ１３２ｃを挟み込むように、その両側に３つづつ第２入力用バンプ１３２ｂが配置されている。第１入力用バンプ１３２ａと第２入力用バンプ１３２ｃとは千鳥状に設けられている。このように千鳥状に設けることにより、バンプ間距離を十分に保ちつつ多くのバンプを設けることができる。尚、ここでは、千鳥状に第１入力用バンプ１３２ａ及び第２入力用バンプ１３２ｃを配置したが、これに限定されるものでなく、例えば、２列に第１入力用バンプ１３２ａ及び第２入力用バンプ１３２ｃを配置しても良い。
【０１１５】
第２入力用バンプは、第１入力用バンプ１３２ａに対応して設けられている１３２ｃと、第１入力用バンプ１３２ａとは対応せずに設けられている１３２ｂとを有する。出力用バンプ１３１は、図１７に示すアレイ基板２０上に設けられた接続配線２６及び２６´と電気的に接続するものである。第１入力用バンプ１３２ａは、図１７に示すフレキシブル配線基板２４０の第１配線２４２ａと電気的に接続するものである。第２入力用バンプ１３２ｂは、図１７に示すアレイ基板２０上に設けられた、第２配線２４２ｂと電気的に接続する入力用配線２５と電気的に接続するものである。第２入力用バンプ１３２ｃは、図１７に示すアレイ基板２０上に設けられた第２配線２４２ｃと電気的に接続する入力用配線２５と電気的に接続するものである。
【０１１６】
図１６、図１７及び図１８（ａ）に示すように、ベース基材２４１は、アレイ基板２０と平面的に重なる重なり部２５０を有している。そして、フレキシブル配線基板２４０の第１配線２４２ａは、重なり部２５０のアレイ基板２０側の第２面２４１ｂとは反対側の第１面２４１ａ上に配置され、一部が第１保護層２４３ａにより覆われ、第１入力用バンプ１３２ａと接続する部分は、露出した状態となっている。第１配線２４２ａの一端部は、駆動用ＩＣ１３０の第１入力用バンプ１３２ａと導電性部材としてのＡＣＦ５１を介して電気的に接続されている。第１配線２４２ａの長さを第２配線２４２ｂよりも長く延在させ、かつ第１配線２４２ａが第１入力用バンプ１３２ａ側に露出して位置するようにフレキシブル配線基板２４０を設けることによって、アレイ基板２０上に設けられる入力用配線を介することなく、第１配線２４２ａは、ＡＣＦ５１のみを介して、駆動用ＩＣ３０の第１入力用バンプ１３２ａと電気的に接続される。第１配線２４２ａは、アレイ基板２０と平面的に重なり合う領域において曲がることなく直線的に形成されている。また、フレキシブル配線基板２４０の第２配線２４２ｃは、ベース基材２４１の第２面２４１ｂ上に配置され、その一部が第２保護層２４３ｂにより覆われ、入力用配線２５と接続する部分が露出した状態となっている。第２配線２４２ｃの一端部は、ＡＣＦ５０によって、アレイ基板２０上に設けられている入力用配線２５の一端部と電気的に接続している。そして、この入力用配線２５の他端部は、ＡＣＦ５１によって駆動用ＩＣ１３０の第２入力用バンプ１３２ｃと電気的に接続している。フレキシブル配線基板２４０の第２配線２４２ｃの一部は、接着材であるＡＣＦ５０を介してアレイ基板２０と接着している。尚、第２配線２４２ｃとアレイ基板２０との接着に導電性は必要ないが、後述するように、製造上、ＡＣＦを用いた方が製造効率が良い。フレキシブル配線基板２４０のベース基材２４１の一部領域と半導体素子１３０の第１入力用バンプ１３２ａとは平面的に重なりあっている。
【０１１７】
一方、図１６、図１７及び図１８（ｂ）に示すように、フレキシブル配線基板２４０の第２配線２４２ｂは、ベース基材２４１の第２面２４１ｂ上に配置され、その一部が第２保護層２４３ｂにより覆われ、入力用配線２５と接続する部分が露出した状態となっている。第２配線２４２ｂの一端部は、ＡＣＦ５０によって、アレイ基板２０上に設けられている入力用配線２５の一端部と電気的に接続している。そして、この入力用配線２５の他端部は、ＡＣＦ５１によって駆動用ＩＣ１３０の第２入力用バンプ１３２ｂと電気的に接続している。
【０１１８】
ここでは、第１入力用バンプ１３２ａの高さを、第２入力用バンプ１３２ｂ及び１３２ｃ、そして出力用バンプ３１の高さよりも、低くなるように調整している。これは、それぞれのバンプにおいてベース基材に設けられる配線との接続構造が異なるためである。すなわち、第１配線２４２ａとこれに電気的に接続する第１入力用バンプ１３２ａとが接続する領域においては、第１配線２４２ａ、ベース基材２４１及び第２配線２４２ｃが位置する。これに対し、第２配線２４２ｂ及び２４２ｃに電気的に接続する入力用配線２５と第２入力用バンプ１３２ｂ及び１３２ｃとが接続する領域、接続配線２６と出力用バンプ１３１とが接続する領域においては、第１配線２４２ａ、ベース基材２４１及び第２配線２４２ｃが位置しない。そこで、第１実施形態と同様に、本実施形態においても、このような接続構造の違いを考慮して、バンプの高さを調整している。これにより、第１実施形態と同様に、製造効率よく、接続不良による表示不良のない電気光学装置を得ることができる。尚、本実施形態においては、第１配線２４２ａ、ベース基材２４１及び第２配線２４２ｃそれぞれの厚みの和の分だけ、第１入力用バンプ１３２ａの高さと、第２入力用バンプ１３２ｂ及１３２ｃ、そして出力用バンプ１３１の高さとが異なる。
【０１１９】
また、本実施形態においては、ベース基材に設ける配線のうち一部の配線（第１配線）を入力用配線を介さずに第１入力用バンプに接続し、他の配線（第２配線）を入力用配線を介して第２入力用バンプに接続している。これにより、高さを調整するバンプの数を少なくすることができる。すなわち、本実施形態においては、上述のように、第１入力用バンプの高さを、バンプとベース基材に設けられる配線との接続構造の違いを考慮して調整しているわけだが、ベース基材に設けられる全ての配線を入力用配線を介さずにバンプに接続する場合と比較して、バンプ高さを調整すべき第１入力用バンプの数が少なくなるので、調整が容易になる。
【０１２０】
第１配線２４２ａには、上述した高速信号であるデータ線側基準クロック信号やイネーブル信号などが供給される。また、第２配線２４２ｂ及び２４２ｃには、低速信号であるデータ線駆動回路に供給されるスタート信号、走査線駆動回路に供給されるスタート信号、走査線駆動回路に供給されるクロック信号、グランド信号などが供給される。尚、グランド信号が入力される第２配線は、ベース基材２４１のアレイ基板側２４１ｂに設けることにより、インピーダンス整合に有効である。
【０１２１】
上述のように、フレキシブル配線基板２４０の第１配線２４２ａは、アレイ基板２０上に設けられた配線を介することなく、直接第１入力用バンプ１３２ａとＡＣＦ５１を介して電気的に接続するので、アレイ基板２０上に設けられる入力用配線の配線抵抗による信号の減衰がない。従って、このような実装構造体を有する液晶装置２０１は、良好な表示特性を有する。また、第１配線２４２ａに対して入力される信号においては、アレイ基板２０上の入力用配線に起因するインピーダンスについては考慮する必要がないため、回路全体のインピーダンス整合を容易にかつ確実に取ることができる。また、フレキシブル配線基板２４０の第２配線２４２ｃと電気的に接続する入力用配線２５は、第２配線２４２ｂと電気的に接続する入力用配線２５と比較して、その長さを短いので、アレイ基板２０上における配線抵抗による影響が少なく、信号の減衰が少ない。
【０１２２】
更に、第１配線２４２ａに高速信号が入力されるため、高速信号の減衰を抑制することができ、表示特性の良い液晶装置１を得ることができる。更に、この第１配線２４２ａは前述のように直線的に形成されているので、第１配線２４２ａ自身の配線抵抗を極力小さくすることができ、駆動用ＩＣ１３０の第１入力用バンプ１３２ａに対して、減衰が極力抑えられた信号を供給することができる。
【０１２３】
更に、第１実施形態と同様に、第１配線２４２ａに対して高速信号が、第２配線２４２ｂに対して低速信号が入力されるので、信号の減衰を極力抑制し、かつ実装構造体の小型化を実現することができる。従って、フレキシブル配線基板から入力される信号の減衰が抑制されているので、表示特性の良い、小型化が可能な液晶装置２０１を得ることができる。
【０１２４】
<電気光学装置の製造方法>
【０１２５】
次に、本実施形態における液晶装置の製造方法について図１９を用いて説明する。
【０１２６】
図１９（ａ）〜（ｄ）は液晶装置の製造工程図である。図１９において、左側には図１８（ａ）に相当する断面図、右側には図１８（ｂ）に相当する断面図を図示している。
【０１２７】
まず、既知の方法により、フレキシブル配線基板２４０、液晶パネル２及び駆動用ＩＣ１３０を用意する。
【０１２８】
次に、図１９（ａ）に示すように、液晶パネル２の張り出し部２０ａと、後工程で液晶パネル２に接着するフレキシブル配線基板２４０とが平面的に重なり合う領域に、導電性接着部材であるＡＣＦ５０を塗布する。このＡＣＦ５０は、入力用配線２５において、アレイ基板２０の端部側の一端部上、及び第２配線２４２ｂとアレイ基板２０とが平面的に重なる領域における第２配線２４２ｂの入力用配線２５と電気的に接続する一端部とは異なる他端部上に塗布される。
【０１２９】
次に、図１９（ｂ）に示すように、フレキシブル配線基板２４０を第２保護層２４３ｂが液晶パネル２のアレイ基板２０側に位置するように設け、フレキシブル配線基板２４０と液晶パネル２とを接着する。この際、ＡＣＦ５０を介して入力用配線２５と第２配線２４２ｂとは電気的に接続する。また、第２配線２４２ｃと入力用配線２５とはＡＣＦ５０を介して電気的に接続する。
【０１３０】
次に、図１９（ｃ）に示すように、第１配線２４２ａの先端部、入力用配線２５の他端部、及び接続配線２６及び２６´のうち出力用バンプと接続する側の一端部上に、ＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ、異方性導電膜）５１を塗布する。
【０１３１】
その後、図１９（ｄ）に示すように、駆動用ＩＣ１３０を実装する。これにより、第１配線２４２ａは、アレイ基板２０上に設けられる入力用配線を介することなく、ＡＣＦ５１のみを介して、第１入力用バンプ１３２ａに電気的に接続する。第２配線２４２ｂは、ＡＣＦ５０、アレイ基板２０上に設けられた入力用配線２５、及びＡＣＦ５１を介して、第２入力用バンプ１３２ｂに電気的に接続する。第２配線２４２ｃは、ＡＣＦ５０、アレイ基板２０上に設けられた入力用配線２５、及びＡＣＦ５１を介して、第２入力用バンプ１３２ｃに電気的に接続する。また、出力用バンプ３１は、ＡＣＦ５１を介して接続配線２６及び２６´に電気的に接続する。
【０１３２】
この後、フレキシブル配線基板２４０と回路基板とを接続し、液晶パネル２に偏光板３を設け、液晶装置２０１が完成する。
【０１３３】
上述の各実施形態のフレキシブル配線基板において、平面的にみて、第１配線を挟み込むように、第１配線の両脇に第２配線を設けていたが、これに限定されるものではない。例えば、図２１に示すように、第１配線の片側にのみ第２配線が位置するようにしてもよい。
【０１３４】
図２１は、第２実施形態におけるフレキシブル配線基板に対応する変形例を示す斜視図である。ここでは、第２実施形態におけるフレキシブル配線基板の変形例を図示したが、第１実施形態及び第３実施形態に示すフレキシブル配線基板についても同様に第１配線及び第２配線の配置を変えることができるのは言うまでもない。また、図２１においては、ベース基材３４１に設けられるスルーホールの図示を省略している。
【０１３５】
図２１に示すように、フレキシブル配線基板３４０は、ポリイミドなどからなる可撓性基材であるベース基材３４１と、ベース基材３４１の一方の面に設けられた複数（ここでは６本）のＣｕからなる第１配線３４２ａ及び複数（ここでは８本）のＣｕからなる第２配線３４２ｂと、第１配線３４２ａの一部と第２配線３４２ｂとを覆うようにベース基材３４１上に設けられた保護層３４３と、を有する。複数の第１配線３４２ａに隣り合って、その片側に複数の第２配線３４２ｂが設けられている。第１配線３４２ａは第２配線３４２ｂよりも長くなっており、その長い部分の一端部は、保護層３４３に覆われず、露出した状態となっている。ベース基材３４１は、１つの大きい矩形と、この矩形の１辺から突出した小さい矩形とが、それぞれの一辺が同一直線上に位置するように組み合わさった平面形状を有している。大きい矩形の小さい矩形が突出する辺と直交する辺にほぼ平行して、第１配線３４２ａ及び第２配線３４２ｂは設けられており、第１配線３４２ａのうち第２配線３４２ｂよりも長く突出した部分が小さい矩形部分に設けられている。
【０１３６】
（電子機器）
【０１３７】
次に、上述した液晶装置１（１０１，２０１）を備えた電子機器について説明する。
【０１３８】
図２２は本実施形態に係る電子機器の表示制御系の全体構成を示す概略構成図である。
【０１３９】
電子機器３００は、表示制御系として例えば図２２に示すように液晶パネル２及び表示制御回路３９０などを備え、その表示制御回路３９０は表示情報出力源３９１、表示情報処理回路３９２、電源回路３９３及びタイミングジェネレータ３９４などを有する。
【０１４０】
また、液晶パネル２上は、その表示領域Ｇを駆動する駆動回路３６１を有する。
【０１４１】
駆動回路３６１は上述した液晶装置１の駆動用ＩＣ３３に相当し、制御回路３９０は回路基板６０に相当する。
【０１４２】
表示情報出力源３９１は、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）やＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）などからなるメモリと、磁気記録ディスクや光記録ディスクなどからなるストレージユニットと、デジタル画像信号を同調出力する同調回路とを備えている。更に表示情報出力源３９１は、タイミングジェネレータ３９４によって生成された各種のクロック信号に基づいて、所定フォーマットの画像信号などの形で表示情報を表示情報処理回路３９２に供給するように構成されている。
【０１４３】
また、表示情報処理回路３９２はシリアル−パラレル変換回路、増幅・反転回路、ローテーション回路、ガンマ補正回路、クランプ回路などの周知の各種回路を備え、入力した表示情報の処理を実行して、その画像情報をクロック信号ＣＬＫと共に駆動回路３６１へ供給する。駆動回路３６１は、走査線駆動回路、データ線駆動回路及び検査回路を含む。また、電源回路３９３は、上述した各構成要素に夫々所定の電圧を供給する。
【０１４４】
このような電子機器３００は、信号の減衰が極力抑えられているため、良好な表示画面を有する。
【０１４５】
具体的な電子機器としては、携帯電話機やパーソナルコンピュータなどの他に液晶装置が搭載されたタッチパネル、プロジェクタ、液晶テレビやビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末等が挙げられる。そして、これらの各種電子機器の表示部として、上述した例えば液晶装置１（１０１，２０１）が適用可能なのは言うまでもない。
【０１４６】
なお、本発明の実装構造体、電気光学装置及び電子機器は、上述した例に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々変更を加え得ることは勿論である。
【０１４７】
例えば、上述した実装構造体においては、電気光学パネルとしての液晶パネルとフレキシブル配線基板との接続構造を例にあげて説明したが、電気光学パネルとフレキシブル配線基板との間を接続する仲介基板を設ける場合にも適用できる。この場合、仲介基板またはフレキシブル配線基板が、本発明における第１配線及び第２配線が設けられるベース基材に相当する。また、電気光学パネルと基板との接続に限らず、電気光学パネルを含まない２枚の基板との接続にも本発明を適用することができる。 また、例えば、上述した電気光学装置はいずれも液晶パネルを有する液晶装置であるが、無機或は有機エレクトロルミネッセンス装置、プラズマディスプレイ装置、電気泳動ディスプレイ装置、電子放出素子を用いた装置（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ及びＳｕｒｆａｃｅ−Ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−Ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ等）などの各種電気光学装置であってもよい。
【０１４８】
また、例えば、上述の実施形態ではＴＦＴをスイッチング素子として用いたアクティブマトリクス型液晶装置について説明したが、他のスイッチング素子を用いた液晶装置、例えば薄膜ダイオード素子を用いたアクティブマトリクス型の液晶装置であってもよい。また、パッシブ型液晶装置であってもよい。
【０１４９】
また、上述の実施形態では、ベース基材に設けられる配線のうち、高速信号が入力される一部の配線（第１配線）が基板上の入力用配線を介さずに入力用バンプに電気的に接続し、他の配線（第２配線）が基板上の入力用配線を介して入力用バンプに電気的に接続していた。このように、高速信号が入力される配線のみを入力用配線を介さずに入力用バンプに電気的に接続することが好ましいが、ベース基材に設けられる全ての配線を入力用配線を介さずに入力用バンプに電気的に接続することが可能であれば、全ての配線を入力用配線を介さずに入力用バンプに電気的に接続してもよい。特に、上述の第３実施形態のごとく、ベース基材の両面に配線を設ける構造であれば、全ての配線を基板上の入力用配線を介さずに接続するのに適している。
【図面の簡単な説明】
【０１５０】
【図１】第１実施形態に係る液晶装置の概略斜視図。
【図２】図１の線Ａ−Ａ´で切断した液晶装置の概略断面図。
【図３】第１実施形態に係る液晶装置の概略回路構成図。
【図４】第１実施形態に係るフレキシブル配線基板の部分拡大図であり概略斜視図。
【図５】第１実施形態に係る液晶装置の部分概略斜視図。
【図６】図５に対応する平面図。
【図７】図６の線Ｂ−Ｂ´、Ｃ−Ｃ´でそれぞれ切断した液晶装置の部分断面図。
【図８】第１実施形態に係る液晶装置の製造工程図。
【図９】第２実施形態及び第３実施形態に係る液晶装置の概略斜視図。
【図１０】第２実施形態に係るフレキシブル配線基板の部分拡大図であり概略斜視図。
【図１１】第２実施形態に係る液晶装置の部分概略斜視図。
【図１２】図１１に対応する平面図。
【図１３】図１２の線Ｄ−Ｄ´、Ｅ−Ｅ´で各々切断した液晶装置の部分断面図。
【図１４】第２実施形態に係る液晶装置の製造工程図。
【図１５】第３実施形態に係るフレキシブル配線基板の部分拡大図であり概略斜視図。
【図１６】第３実施形態に係る液晶装置の部分概略斜視図。
【図１７】図１６に対応する平面図。
【図１８】図１７の線Ｆ−Ｆ´、Ｇ−Ｇ´でそれぞれ切断した液晶装置の部分断面図。
【図１９】第３実施形態に係る液晶装置の製造工程図。
【図２０】駆動用ＩＣの実装面の概略平面図。
【図２１】フレキシブル配線基板の変形例を示す部分拡大図であり、概略斜視図。
【図２２】実施形態に係る電子機器の表示制御系の全体構成を示す概略構成図。
【符号の説明】
【０１５１】
１、１０１、２０１ 液晶装置、 ２０ アレイ基板、 ２５ 入力用配線、 ２６、２６´ 出力用配線、 ３０、１３０ 駆動用ＩＣ、 ３０ａ、１３０ａ 駆動用ＩＣの実装面、 ３１、１３１ 出力用バンプ、 ３２ａ、１３２ａ 第１入力用バンプ、 ３２ｂ、１３２ｂ、１３２ｃ 第２入力用バンプ、 ４１、１４１、２４１、３４１ ベース基材、 ４２ａ、１４２ａ、２４２ａ、３４２ａ 第１配線、 ４２ａ´ 突出部、 ４２ｂ、１４２ｂ、２４２ｂ、２４２ｃ、３４２ｃ 第２配線、 ５１ ＡＣＦ、 ６０ 液晶、 ７９ グランド信号、 １４１ａ、２４１ａ 第１面、 １４１ｂ、２４１ｂ 第２面、 １４１ｃ、２４１ｃ 本体部分、 １４１ｄ、２４１ｄ 突出部、 １５０、２５０ 重なり部、 ３００ 電子機器
【特許請求の範囲】
【請求項１】
電気光学物質を保持する基板と、
前記基板上に設けられた基板側第１配線及び基板側第２配線と、
前記基板上に配置された半導体素子と、
前記半導体素子の前記基板側の面に設けられた第１入力用バンプ及び第２入力用バンプと、
前記半導体素子の前記基板側の面に設けられ、前記基板側第１配線と接続する出力用バンプと、
前記基板上に実装されたベース基材と、
前記ベース基材に設けられ、前記第１入力用バンプと電気的に接続する第１配線と、
前記ベース基材に設けられ、前記基板側第２配線を介して前記第２入力用バンプと電気的に接続する第２配線と
を具備することを特徴とする電気光学装置。
【請求項２】
前記第１配線は、前記ベース基材から突出している突出部を有し、当該突出部で前記第１入力用バンプと電気的に接続していることを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記ベース基材は、前記基板と平面的に重なる重なり部を有し、
前記第１配線は、前記重なり部の前記基板側とは反対側に設けられ、前記重なり部上で前記第１入力用バンプと電気的に接続していることを特徴とする請求項１に記載の電気光学装置。
【請求項４】
前記第２配線は、前記重なり部の前記基板側に設けられていることを特徴とする請求項３に記載の電気光学装置。
【請求項５】
前記第１配線には高速信号が入力されることを特徴とする請求項１ないし請求項５のいずれか一項に記載の電気光学装置。
【請求項６】
前記第１入力用バンプは、前記第２入力用バンプよりも高さが低いことを特徴とする請求項１ないし請求項６のいずれか一項に記載の電気光学装置。
【請求項７】
前記第１配線は、少なくとも前記基板と平面的に重なる部分において直線的に形成されていることを特徴とする請求項１ないし請求項７のいずれか一項に記載の電気光学装置。
【請求項８】
前記第２配線にはグランド信号が入力されることを特徴とする請求項１ないし請求項８のいずれか１項に記載の電気光学装置。
【請求項９】
前記ベース基材は、本体部分から突出した突出部を有し、
前記第１配線は、前記突出部に設けられていることを特徴とする請求項３ないし請求項８のいずれか一項に記載の電気光学装置。
【請求項１０】
電気光学物質を保持する基板と、
前記基板上に設けられた基板側配線と、
前記基板上に配置された半導体素子と、
前記半導体素子の前記基板側の面に設けられた入力用バンプと、
前記半導体素子の前記基板側の面に設けられ、前記基板側配線と接続する出力用バンプと、
前記基板上に実装されたベース基材と、
前記ベース基材に設けられ、前記入力用バンプと電気的に接続する配線とを備え、
前記ベース基材は、前記基板と平面的に重なる重なり部を有し、
前記配線は、前記重なり部の前記基板側とは反対側に設けられ、前記重なり部上で前記入力用バンプと接続されていることを特徴とする電気光学装置。
【請求項１１】
基板と、
前記基板上に設けられた基板側配線と、
前記基板上に配置された半導体素子と、
前記半導体素子の前記基板側の面に設けられた入力用バンプと、
前記半導体素子の前記基板側の面に設けられ、前記基板側配線と接続する出力用バンプと、
前記基板上に実装されたベース基材と、
前記ベース基材に設けられ、前記入力用バンプと電気的に接続する配線とを備え、
前記ベース基材は、前記基板と平面的に重なる重なり部を有し、
前記配線は、前記重なり部の前記基板側とは反対側に設けられ、前記重なり部上で前記入力用バンプと接続されていることを特徴とする実装構造体。
【請求項１２】
請求項１から請求項１０のいずれか一項に記載の電気光学装置を備えることを特徴とする電子機器。
【請求項１】
電気光学物質を保持する基板と、
前記基板上に設けられた基板側第１配線及び基板側第２配線と、
前記基板上に配置された半導体素子と、
前記半導体素子の前記基板側の面に設けられた第１入力用バンプ及び第２入力用バンプと、
前記半導体素子の前記基板側の面に設けられ、前記基板側第１配線と接続する出力用バンプと、
前記基板上に実装されたベース基材と、
前記ベース基材に設けられ、前記第１入力用バンプと電気的に接続する第１配線と、
前記ベース基材に設けられ、前記基板側第２配線を介して前記第２入力用バンプと電気的に接続する第２配線と
を具備することを特徴とする電気光学装置。
【請求項２】
前記第１配線は、前記ベース基材から突出している突出部を有し、当該突出部で前記第１入力用バンプと電気的に接続していることを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記ベース基材は、前記基板と平面的に重なる重なり部を有し、
前記第１配線は、前記重なり部の前記基板側とは反対側に設けられ、前記重なり部上で前記第１入力用バンプと電気的に接続していることを特徴とする請求項１に記載の電気光学装置。
【請求項４】
前記第２配線は、前記重なり部の前記基板側に設けられていることを特徴とする請求項３に記載の電気光学装置。
【請求項５】
前記第１配線には高速信号が入力されることを特徴とする請求項１ないし請求項５のいずれか一項に記載の電気光学装置。
【請求項６】
前記第１入力用バンプは、前記第２入力用バンプよりも高さが低いことを特徴とする請求項１ないし請求項６のいずれか一項に記載の電気光学装置。
【請求項７】
前記第１配線は、少なくとも前記基板と平面的に重なる部分において直線的に形成されていることを特徴とする請求項１ないし請求項７のいずれか一項に記載の電気光学装置。
【請求項８】
前記第２配線にはグランド信号が入力されることを特徴とする請求項１ないし請求項８のいずれか１項に記載の電気光学装置。
【請求項９】
前記ベース基材は、本体部分から突出した突出部を有し、
前記第１配線は、前記突出部に設けられていることを特徴とする請求項３ないし請求項８のいずれか一項に記載の電気光学装置。
【請求項１０】
電気光学物質を保持する基板と、
前記基板上に設けられた基板側配線と、
前記基板上に配置された半導体素子と、
前記半導体素子の前記基板側の面に設けられた入力用バンプと、
前記半導体素子の前記基板側の面に設けられ、前記基板側配線と接続する出力用バンプと、
前記基板上に実装されたベース基材と、
前記ベース基材に設けられ、前記入力用バンプと電気的に接続する配線とを備え、
前記ベース基材は、前記基板と平面的に重なる重なり部を有し、
前記配線は、前記重なり部の前記基板側とは反対側に設けられ、前記重なり部上で前記入力用バンプと接続されていることを特徴とする電気光学装置。
【請求項１１】
基板と、
前記基板上に設けられた基板側配線と、
前記基板上に配置された半導体素子と、
前記半導体素子の前記基板側の面に設けられた入力用バンプと、
前記半導体素子の前記基板側の面に設けられ、前記基板側配線と接続する出力用バンプと、
前記基板上に実装されたベース基材と、
前記ベース基材に設けられ、前記入力用バンプと電気的に接続する配線とを備え、
前記ベース基材は、前記基板と平面的に重なる重なり部を有し、
前記配線は、前記重なり部の前記基板側とは反対側に設けられ、前記重なり部上で前記入力用バンプと接続されていることを特徴とする実装構造体。
【請求項１２】
請求項１から請求項１０のいずれか一項に記載の電気光学装置を備えることを特徴とする電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【公開番号】特開２００６−３０３６８（Ｐ２００６−３０３６８Ａ）
【公開日】平成１８年２月２日（２００６．２．２）
【国際特許分類】
【出願番号】特願２００４−２０５９３０（Ｐ２００４−２０５９３０）
【出願日】平成１６年７月１３日（２００４．７．１３）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成１８年２月２日（２００６．２．２）
【国際特許分類】
【出願日】平成１６年７月１３日（２００４．７．１３）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]