説明

Fターム[5F044LL11]の内容

ボンディング (23,044) | フェイスダウンボンディング (4,630) | 絶縁材料でチップと配線を密着させるもの (1,009)

Fターム[5F044LL11]に分類される特許

921 - 940 / 1,009


【課題】 バンプを有する半導体ウエハに対して、常温において大きなテンションをかけることなく貼付可能であり、ボイドのないアンダーフィルを形成できるフリップチップ実装用アンダーフィルテープおよびこれを利用した半導体装置の製造方法を提供することを目的としている。
【解決手段】 本発明に係るフリップチップ実装用アンダーフィルテープは、基材と、その上に剥離可能に形成された粘接着剤層とからなり、
回路面にバンプを有する半導体ウエハの回路面に、粘接着剤層を貼付すると同時に、該バンプが粘接着剤層を貫通し、バンプ頂部を基材内に貫入する工程を含む半導体装置の製造方法に使用され、
該バンプの平均高さ(HB)と、粘接着剤層の厚み(TA)との比(HB/TA)が1.0/0.3〜1.0/0.95の範囲にあり、、基材の厚み(TS)と、粘接着剤層の厚
み(TA)との比(TS/TA)が0.5以上であることを特徴としている。 (もっと読む)


【課題】シート状熱硬化性樹脂組成物を用いたアンダーフィル方式において、複数のウエハであっても、気泡の混入およびウエハ損傷をほとんど生じずに処理できる半導体装置の製造方法を提供すること。
【解決手段】(1)バンプを有するウエハのパターン面にシート状熱硬化性樹脂組成物を貼り合わせる工程、(2)耐圧容器内で、該熱硬化性樹脂組成物の軟化点以上の温度で、気体圧縮による加圧を該ウエハに行う工程、(3)該ウエハをチップに切断する工程、および(4)該チップを配線回路基板に搭載する工程
を含む、半導体装置の製造方法。 (もっと読む)


【課題】製造費用を節減することができる表示装置及びそれの製造方法を提供する。
【解決手段】表示装置は表示パネル、駆動チップ及び非導電性の接着フィルムを含む。表示パネルは導電性のパッドが形成されたパッド部を含む。駆動チップは内部に駆動回路を具備する本体部、及び本体部から突出されパッドと面接触されるバンプを含む。非導電性の接着フィルムは駆動チップをパッド部に固定させる。非導電性の接着フィルムは熱によって硬化される熱硬化性樹脂からなり、1.0GPa〜6.0GPaの弾性率を有する。従って、導電ボールを含まない非導電性の接着フィルムを通じて駆動チップと表示パネルとを結合することで、製造費用を節減し、品質不良を除去することができる。 (もっと読む)


【課題】シールド構造を有しノイズ防止が可能で、かつ生産性及び信頼性の高いフリップチップ実装方法及びその実装構造体を提供する。
【解決手段】シールド電極16と電極端子14とが配設された半導体素子10と、外周側接続電極26及び内部側接続電極24が配設された配線基板20と、はんだ粉32、対流添加剤及びはんだ粉の熔融温度で流動性を有する樹脂34を含む樹脂組成物30とを準備する工程と、配線基板20面上に樹脂組成物30を塗布する工程と、半導体素子10と配線基板20とを位置合せして樹脂組成物30表面に半導体素子10を当接する工程と、少なくとも樹脂組成物30を加熱してはんだ粉32を熔融するとともに対流添加剤によりはんだ粉32を自己集合させながら成長させて接続する工程と、樹脂34を硬化させて半導体素子10と配線基板20との間にアンダーフィル樹脂を設ける工程とを含む。 (もっと読む)


【課題】熱履歴が少なく、半導体素子を低荷重で回路基板に押し付けるだけで済み、回路基板と半導体素子の間に熱膨張係数の差があってもせん断歪みによって生じていた導通不良を低減できる実装方法を提供する。
【解決手段】半導体素子1に形成された凸状の第1電極2に対応して、配線基板3に凹部が形成された第2電極4とこの第2電極4の外側に配置された未硬化の絶縁膜層11を形成し、第2電極4の凹部に第1電極2を挿入した状態で配線基板3の絶縁膜層11を収縮させて第1電極2の外周側に第2電極4を押し付けた状態で硬化させる。 (もっと読む)


【課題】配線基板上に形成されたリード上のバンプと半導体チップの電極パッドを接合し、配線基板と半導体チップの間隙に封止樹脂で封止する場合、封止樹脂の硬化時に、封止樹脂中にボイドが残留し、信頼性の問題が発生する。
【解決手段】本発明の配線基板は、表面上に導体金属からなる複数のリード22と、リード22上に形成されたバンプ25とを備えた配線基板において、リード22はリード22の先端方向に向かってリード幅が先細りで減少し、バンプ25もリード22に対応してバンプ幅が先細りしている。 (もっと読む)


【課題】気密封止性を高めた封止構造を適用した上で、パッケージサイズを縮小することを可能にした樹脂封止型電子部品装置を提供する。
【解決手段】樹脂封止型電子部品装置は、金属バンプ5の内側に金属ダム8を設け、この金属ダム8で素子機能部1を取り囲むようにして気密封止する空隙9を形成している。このような封止構造によって、素子機能部1の動作に必要な所定の空間を形成した上で気密封止性を高め、さらにはパッケージを小型化することができる。 (もっと読む)


【課題】半導体素子の電極パッド上の金属突起と配線基板の配線パターンとの熱共晶による合金形成接続法において、接続信頼性が高く、ボイド発生不良や接続不良が発生しない半導体装置の製造方法とそれ用の接着剤を提供する。
【解決手段】電極パッド2上に金属突起3を有する半導体素子1と、電極パッドに相対する配線パターン5を有する配線基板4との間に、微細フィラーを含むエポキシ樹脂系の接着剤6を介在させ、半導体素子上の金属突起と配線基板上の配線パターンを位置合せした後、加熱加圧7し、金属突起と配線パターンを共晶合金形成により電気的接続を得るとともに、接着剤を硬化6′させて、半導体素子と配線基板とを固定する半導体装置の製造方法である。 (もっと読む)


【課題】回路基板5の裏面に後から実装する半導体ベアチップ加圧時の反りを矯正し、半導体ベアチップの破壊を防止し、位置合せ認識時の認識不良及び誤認識を防止すること。
【解決手段】回路基板5の少なくとも1箇所以上を基板矯正ツール12と基板矯正ガイド13で挟み込み、押圧して回路基板5の矯正を行いながら、半導体ベアチップ押圧ツール14にて押圧し、加熱加圧を行うことにより、後から実装する半導体ベアチップの破壊防止、認識不良及び誤認識の防止が可能となる。 (もっと読む)


【課題】液晶パネルの接続電極に対して集積回路チップのバンプ電極を確実に接続する。
【解決手段】複数のバンプ電極25が設けられた回路面23を有するベアチップ5と、ベアチップ5の各バンプ電極25にそれぞれ接続される複数の接続電極26を有する液晶パネル10とを備えた液晶表示装置であって、各バンプ電極25は、回路面23に対する高さが調整可能に構成され、ベアチップ5は、その高さが調整されたバンプ電極25と接続電極26とが接続された状態で、アンダーフィル層18によって液晶パネル10に固定されている。 (もっと読む)


【課題】 ACFまたはファインピッチACFを接着部材として使用する従来型のボンディング技術に伴う、ショートまたは高コストの問題を解決すること。
【解決手段】 第一のサブストレートと第二のサブストレートとの間に形成されており、その構造は、第一のサブストレート上に形成され開口部を有する緩衝層と、緩衝層上に形成される伝導性層と、ボンディング構造のためのボンディング手段として、伝導性層と第二のサブストレートとの間に形成される非伝導性フィルムから成る。 (もっと読む)


本発明は、印刷回路基板パネルなどの電気基板(150)にバンプ付きフリップチップ(110)などのエリアアレイデバイスを取り付ける方法を提供する。電気基板(150)の一部分にアンダーフィル材料(140)を塗布し、このアンダーフィル材料(140)をアンダーフィル材料ステージ温度まで加熱する。相互接続表面(112)を備えるバンプ付きエリアアレイデバイス(110)が設けられる。バンプ付きエリアアレイデバイス(110)の相互接続表面(112)を塗布済みアンダーフィル材料(140)の近くに位置決めする。このバンプ付きエリアアレイデバイス(110)を加熱して、電気基板(150)に接続バンプ(120)を電気的に接続する。
(もっと読む)


【課題】フリップチップ実装方法において、半導体素子と実装基板との距離や平行度を高い精度で制御し、半導体装置としての信頼性を確保すると同時に、汎用的で平易に実用化できる技術を提供する。
【解決手段】突起電極を除く半導体素子、又は実装基板の回路面全面に、突起電極と同じ高さであり、前記半導体素子と前記実装基板との距離や平行度を規定する絶縁性、耐熱性があるスペーサーを具備することを特徴とする。また、半導体素子と実装基板とを突起電極を介して接合する前に、液状のスペーサーとなる材料を前記半導体素子、又は前記実装基板に塗布して硬化した後にフリップチップ実装を行う順序であることを特徴とする。加えて、フリップチップ実装機と半導体素子、又は実装基板との間に緩衝材を具備することを特徴とする。 (もっと読む)


【課題】 信頼性の高い電子デバイスを、効率よく製造する方法を提供する。
【解決手段】 電子デバイスの製造方法は、熱硬化性のペースト30を介して、基板10に電子部品20を搭載すること、開口44を有する金属層42を含むプレート40と基板10とを、プレート40が基板10の第1の面13と対向するように、かつ、開口44がペースト30とオーバーラップするように配置すること、及び、基板10の第2の面15側からマイクロ波100を照射して、マイクロ波加熱によってペースト30を硬化させることを含む。 (もっと読む)


【課題】チップの側面とコーナとを完全に密封し、チップへの水分や埃の侵入を防止することによってチップを保護するスロット付基板の提供。
【解決手段】スロット付基板は、一つの能動面31と複数の金属板33、34、35、36とを有する。金属板33、34、35、36は能動面31に形成されている。各金属板33、34、35、36は、第一表面と第二表面とを有し、第一表面は能動面31に接続されている。少なくとも一つの金属板は、第二表面に形成された少なくとも一つのスロット353、354を有する。スロット付基板によれば、チップ32と金属板33、34、35、36とを接続させる樹脂37は、チップ32の側面とコーナとを完全に封止することができるので、チップ32への水や埃の侵入が防止されてチップが保護される。 (もっと読む)


【課題】 バンプ形成領域における各導電粒子の密度を低下させることにより、隣位するバンプ間または電極間におけるリークの発生を低下させる。
【解決手段】 駆動用ICチップ7の基板8における回路形成面9の全面に、バンプ10を覆うように導電粒子を含有しない無導電接着材13を配設し、回路形成面9におけるバンプ形成領域11の無導電接着材13上に導電粒子14aを含有する導電接着材14を配設する。 (もっと読む)


【課題】 バンプの破断を防止できるとともに、はんだ近傍領域におけるボイドの残留を抑制できる半導体装置の製造方法、及びその製造方法に使用する接着剤を提供する。
【解決手段】 はんだ2が形成されている領域近傍の回路基板3には、硬化速度が遅い第1接着剤8aを塗布し、それ以外の領域の回路基板3には、硬化速度が速い第2接着剤8bを塗布する(a)。回路基板3と、電極4にバンプ5を設けた半導体素子6とを、電極1及び電極4が対向するように位置合わせした後、ボンディング用ヘッド7を用い、はんだ2を溶融させてバンプ5とはんだ2とを接合する(b)。接合直後において、はんだ2が形成されている辺縁領域での第1接着剤8aは未硬化の状態となり、中央領域の第2接着剤8bは硬化状態となる。接合体を恒温槽に収納して、はんだ2の融点より低い温度で後硬化処理を行って、第1接着剤8aも硬化させて完全な硬化物を得る(c)。 (もっと読む)


【課題】 突起電極とランドの位置ずれを生じずかつその接続部に封止樹脂が空房を生じることなく充填されて電気的接続に高い信頼性を確保できる半導体装置を提供する。
【解決手段】 半導体素子1を回路基板2上にフリップチップ実装し、半導体素子1と回路基板2との間に封止樹脂7を充填して成る半導体装置において、半導体素子1の電極3に突起電極4を設け、回路基板2の突起電極4を接合するランド5に、突起電極4の先端部が挿入される凹孔8と凹孔8の内部空間を側方に開放する開放溝9を形成する断続環状突部などの位置規制突部6を設け、位置規制突部6にて突起電極4の位置ずれを防止し、開放溝9にて封止樹脂7が空房を生じることなく充填されるようにした。 (もっと読む)


【課題】
半導体チップを強固に固定でき、かつ温度変化による応力の影響を低減できる半導体チップの実装構造、及びその実装方法を提供する。
【解決手段】
半導体チップの実装構造は、SiチップやICチップ等の半導体チップ1と、セラミックスや樹脂等から形成された絶縁基板20の一面に金、ニッケル、銅等の薄膜の電極が形成されてなる実装基板2との接合に、エポキシ系樹脂等の高弾性材料の接着剤4を用いるものであり、半導体チップ1の一辺側を高弾性材料の接着剤4により実装基板2に接合することによって半導体チップ1を実装基板2に実装している。 (もっと読む)


【課題】 ICチップに設けられたバンプと、基板に設けられた配線パターンとの接合信頼性を十分に確保することができるようにした半導体装置の製造方法を提供する。
【解決手段】 回路面にバンプ22を有するICチップ20をボンディング領域の内側から外側にかけて配線パターン12を有するフィルム基板10上に取り付けて半導体装置100を製造する方法であって、フィルム基板10のボンディング領域上にNCP樹脂30を塗布する工程と、NCP樹脂30が塗布されたボンディング領域上にICチップ20の回路面を押し当てて、ICチップ20のバンプ22をフィルム基板10の配線パターン12に接合する工程と、を含み、バンプ22を配線パターン12に接合する工程では、接合温度を200[℃]以上、半導体装置100の耐熱温度値以下とし、かつ、接合荷重を25[kgf/mm]以上、半導体装置100の耐圧荷重値以下とする。 (もっと読む)


921 - 940 / 1,009