【課題】アンテナスイッチのスイッチング用トランジスタにＳＯＩ ＭＯＳＦＥＴを用いながら、高調波歪を大幅に低減する。
【解決手段】アンテナスイッチの受信分路スルーＭＯＳＦＥＴグループ１３を構成するトランジスタ４４〜４８のドレイン−ゲート間の片方に静電容量素子５４〜５８を付加することにより、ソース−ゲート間とドレイン−ゲート間の電圧振幅が同じでなくなる。その結果、ソース−ドレイン間寄生容量の電圧依存は、電圧の極性に対して非対称となる。この非対称性は、同様の非対称性を有する信号歪を発生させるので、それを基板容量の電圧依存による２次高調波と同等の振幅と逆の位相を持つように設定することにより、２次高調波歪を打ち消すことができ、２次高調波歪を低減することができる。 （もっと読む）

【課題】電力変換用の半導体絶縁ゲート型スイッチング素子の駆動回路の出力段の素子の電流駆動能力を高め小型化することで、駆動回路を集積化したより小型で高性能な駆動回路と、さらにこれを用いることでより小型で高性能な電力変換装置を提供する。
【解決手段】絶遠ゲート型の主半導体スイッチング素子のオン、オフを制御する駆動回路において、前記主半導体スイッチング素子のゲート電圧を制御する回路の出力段に絶縁ゲート制御型のバイポーラ半導体素子、特に、ＩＧＢＴを用いる。 （もっと読む）

【課題】微細化が進んだ半導体装置の短チャネル効果を防ぎ、特性を向上させることができる半導体装置の提供を課題とする。
【解決手段】単結晶シリコン基板上に形成された酸化膜と、酸化膜上に形成された単結晶シリコン層と、単結晶シリコン層上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成されたゲート電極を有する半導体装置であって、単結晶シリコン層はチャネル形成領域、ソース領域、ドレイン領域を有し、チャネル形成領域には、ソース領域、ドレイン領域とは逆の導電型の不純物元素が添加され、チャネル形成領域の不純物元素が添加された領域は、上面から見て主軸がソース領域からドレイン領域にかけて伸びるフィッシュボーン形状を有し、フィッシュボーン形状は単結晶シリコン層の表面から底部にかけて形成され、チャネル形成領域の不純物元素が添加された領域は、空乏層を抑止する機能を有することを特徴としている半導体装置を提供する。 （もっと読む）

【課題】簡単化した集積機構を備えた二重仕事関数半導体デバイスおよびその製造方法を提供する。
【解決手段】二重仕事関数半導体デバイスは、第１実効仕事関数を有する第１ゲートスタック１１１を含む第１トランジスタと、第１実効仕事関数とは異なる第２実効仕事関数を有する第２ゲートスタック１１２を含む第２トランジスタとを備える。第１ゲートスタック１１１は、第１ゲート誘電体キャップ層１０４、ゲート誘電体ホスト層１０５、第１金属ゲート電極層１０６、バリア金属ゲート電極層１０７、第２ゲート誘電体キャップ層１０８、第２金属ゲート電極層１０９を含む。第２ゲートスタック１１２は、ゲート誘電体ホスト層１０５、第１金属ゲート電極層１０６、第２ゲート誘電体キャップ層１０８、第２金属ゲート電極層１０９を含む。第２金属ゲート電極層１０９は、第１金属ゲート電極層１０６と同じ金属組成からなる。 （もっと読む）

【課題】金属ゲート電極を有する二重仕事関数半導体デバイスの製造方法を提供する。
【解決手段】該製造方法は、第１領域１０１及び第２領域１０２を有する基板１００を設けること、第１領域に第１半導体トランジスタ１０７を作製すること、第２領域に第２半導体トランジスタ１０８を作製すること、第１サーマルバジェットを第１半導体トランジスタに備わる少なくとも第１ゲート誘電体キャッピング層１１４ａに作用し、第２サーマルバジェットを第２半導体トランジスタに備わる少なくとも第２ゲート誘電体キャッピング層１１４ｂに作用すること、を備える。 （もっと読む）

【課題】より動作特性の高い半導体装置の作製及び半導体集積回路の低消費電力化を課題とする。
【解決手段】同一基板平面上に形成されたＮ導電型薄膜トランジスタのチャネル領域とＰ導電型薄膜トランジスタのチャネル領域となる単結晶半導体層の結晶面方位が、それぞれの薄膜トランジスタにおいて最適な結晶面方位となるように形成する。このような構成とすることで、チャネルを流れるキャリア移動度が向上し、より動作特性の高い半導体装置を提供できる。また、低電圧で駆動することが可能となり、低消費電力化を図ることができる。 （もっと読む）

【課題】ガラス基板など耐熱温度が低い基板を用いた場合にも、実用に耐えうる単結晶半導体層を備えた半導体基板の作製方法を提供することを目的の一とする。また、そのような半導体基板を用いた信頼性の高い半導体装置を作製することを目的の一とする。
【解決手段】単結晶半導体基板より支持基板に転載され、全領域においてレーザ光照射による溶融状態を経て再単結晶化された単結晶半導体層を有する半導体基板を用いる。従って、単結晶半導体層は結晶欠陥も低減され結晶性が高く、かつ平坦性も高い。 （もっと読む）

【課題】電気的特性の向上した半導体装置を製造することが可能な半導体装置製造用基板を提供する。
【解決手段】単結晶半導体基板の一表面上にシリコンと酸素とを組成に含む絶縁膜及びシリコンと窒素とを組成に含む絶縁膜を順に積層形成し、単結晶半導体基板に分離層を形成し、シリコンと酸素とを組成に含む絶縁膜にハロゲンイオンを照射して該シリコンと酸素とを組成に含む絶縁膜にハロゲンを含ませた後、シリコンと窒素とを組成に含む絶縁膜上に絶縁膜を形成する。半導体基板及び支持基板を、半導体基板側から順に積層されたシリコンと酸素とを組成に含む絶縁膜、シリコンと窒素とを組成に含む絶縁膜、及び絶縁膜を間に挟んで重ね合わせて接合し、分離層を境として半導体基板の一部を分離させる。 （もっと読む）

【課題】製造工程におけるプラズマによる電荷の蓄積に起因するゲート絶縁膜の破壊を防ぐとともに、素子の面積の増大を抑制する。
【解決手段】アクティブ領域２２が設定されている半導体基板２０の、アクティブ領域に設定されたトランジスタ形成領域２４にＭＯＳ型電界効果トランジスタが形成されている。ＭＯＳ型電界効果トランジスタの制御電極４０は、第１導電型の電極部４２、４５及び４８と、第２導電型の電極部４６と、第１導電型の電極部及び第２導電型の電極部の間にｐｎ接合４９とを有している。第１導電型の電極部は、アクティブ領域から素子分離領域にわたって形成されている。第２導電型の電極部は、素子分離領域に形成されていて、アクティブ領域の半導体基板に、電気的に接続されている。 （もっと読む）

【課題】電界効果トランジスタの電流コラプスの影響をより効果的に低減することが可能な半導体装置を提供する。
【解決手段】本発明に係る半導体装置は、半導体装置１００は、ゲート電圧が印加される第１の端子１０１にゲートが接続され、電流が入力される第２の端子１０２に一端（ドレイン）が接続され、接地に他端（ソース）が接続された電界効果トランジスタ（ＦＥＴ）１０３と、第１の端子１０１とＦＥＴ１０３のゲートとの間の接点１０４に一端（アノード）が接続されるとともに接地に他端（カソード）が接続された発光ダイオード（ＬＥＤ）１０５と、接点１０４と接地との間に、ＬＥＤ１０５と直列に接続された抵抗１０６と、を備える。半導体装置１００において、ＬＥＤ１０５が出力する光が少なくともＦＥＴ１０３に照射されるように、ＦＥＴ１０３とＬＥＤ１０５とが配置されている。 （もっと読む）

【課題】高耐圧、低リークのＧａＮ系半導体積層構造を有するＧａＮ系半導体素子を提供する。
【解決手段】基板１の上に第３ｎ型ＧａＮ系半導体層３、第１ｎ型ＧａＮ系半導体層４、ｉ型ＧａＮ系半導体層５、ｐ型ＧａＮ系半導体層６、第２ｎ型ＧａＮ系半導体層７が積層された積層構造で表される。ｐ型ＧａＮ系半導体層６の不純物濃度は、１×１０^２０ ｃｍ^−３以下であり、第１ｎ型ＧａＮ系半導体層４の不純物濃度は１×１０^１８ｃｍ^−３以下に構成される。 （もっと読む）

【課題】用途に応じてゲート幅を設計変更することが可能なフィン型ＦＥＴを含む半導体装置及びその製造方法を実現する。
【解決手段】半導体基板１１上面に、第１高さを有するフィン１２ａと、第１高さよりも低い第２高さを有するフィン１２ｂとを形成する工程と、フィン１２ａ及び１２ｂそれぞれの上面及び側面にシリコン酸化膜を形成する工程と、シリコン酸化膜上に導電性を有するポリシリコン膜を形成する工程と、シリコン酸化膜及びポリシリコン膜をパターニングすることで、フィン１２ａ及び１２ｂそれぞれの上面から側面にかけてゲート絶縁膜１５及びゲート電極１６を形成する工程と、フィン１２ａ及び１２ｂそれぞれにおけるゲート電極１６下を挟む２つの領域に一対の拡散領域１４を形成する工程とを備えた。 （もっと読む）

【課題】パワーデバイスへの適用に適したIII-Ｖ族窒化物半導体ＭＩＳ型電界効果トランジスタを提供する。
【解決手段】この電界効果トランジスタは、サファイア基板１上に窒化物半導体積層構造部２を配置して構成されている。窒化物半導体積層構造部２は、Ｎ型ＧａＮ層５、このＮ型ＧａＮ層５に積層されたＰ型ＧａＮ層６、およびこのＰ型ＧａＮ層６に積層されたＮ型ＧａＮ層７を有している。窒化物化合物半導体積層構造部２には、断面Ｖ字形のトレンチ１６が形成されており、このトレンチ１６の側壁は、Ｎ型ＧａＮ層５、Ｐ型ＧａＮ層６およびＮ型ＧａＮ層７に跨る壁面１７を形成している。この壁面１７にゲート絶縁膜が形成され、さらに、このゲート絶縁膜１９を挟んで壁面１７に対向するようにゲート電極２０が形成されている。 （もっと読む）

【課題】 キャパシター上部電極１１２を除いた他の構成要素がドーピングの間にドープ剤の影響を受けないようにし、キャパシター上部及び下部電極１１２、１０６ａが十分なドーピングレベルを持ち、互いに殆ど同一なドーピング濃度を持つキャパシターの製造方法を提供する。
【解決手段】 キャパシター上部電極１１２の上部表面がＣＭＰにポリシングされた後、キャパシター下部電極１０６ａと同一なドーピング工程によりドーピングされる。キャパシター下部電極１０６ａが形成された後、キャパシター下部電極１０６ａに注入された不純物イオンがキャパシター下部電極の上部表面に隔離させるために熱酸化工程を遂行する。これによって、キャパシター上部及び下部電極がキャパシター上部及び下部電極の界面で殆ど同じドーピング濃度を持つようになる。
（もっと読む）

本開示には、種々の方法、回路、装置、および系の実施形態群が含まれている。こうした方法の実施形態のひとつには、溝 (527) を絶縁積層材料 (222) に作成し、その溝の一部を多数のゲート (112) のうちの二つの間に位置させるステップと、スペーサー材料 (630) をこの溝の少なくとも一方の側面に堆積するステップと、が含まれる。この方法には、導電性材料(732, 834) を溝内に堆積するステップと、キャップ材料を溝内に堆積するステップと、も含まれる。 （もっと読む）

暗電流を減少させたＣＭＯＳイメジャーとそれを製造するための方法。一般的な窒化ゲート酸化膜の厚さのおおよそ２倍の厚さを有する窒化ゲート酸化膜が、ＣＭＯＳイメジャーの光感知領域の上に設けられる。このゲート酸化膜は、フォトセンサーを保護するための改良された汚染物質防護用のバリヤー（障壁）となり、フォトセンサーのｐ＋ピンド領域（ｐ＋ ｐｉｎｎｅｄ ｒｅｇｉｏｎ）の表面にｐ＋インプラント分布（ｐ＋ ｉｍｐｌａｎｔ ｄｉｓｔｒｉｂｕｔｉｏｎ）を含み、フォトセンサー表面の光子反射を減少し、その結果、暗電流を減少させることができる。 （もっと読む）

【課題】電界効果型トランジスタを積層することを可能としつつ、電界効果型トランジスタが配置される半導体層を絶縁体上に安価に形成する。
【解決手段】絶縁層４を介して積層された半導体層３、５にＶ_DD配線およびＶ_SS配線をそれぞれ形成するとともに、１対のトランスファーゲートをそれぞれ形成し、さらにＣＭＯＳインバータＩＶ１、ＩＶ２をそれぞれ構成するＰチャンネル電界効果型トランジスタおよびＮチャンネル電界効果型トランジスタを配置することにより、ＳＲＡＭを構成する。 （もっと読む）

【課題】低コストにて、従来の高周波スイッチングトランジスタによって切替可能であったように、より高い高周波信号振幅を有する高周波信号を切り替えられる高周波スイッチングトランジスタおよびそれを用いた高周波回路を提供する。
【解決手段】高周波スイッチングトランジスタ１００は、基板ドーパント濃度を有する基板１０２と、基板上に境界を有し、第１伝導型であり、基板ドーパント濃度よりも高いバリヤ領域ドーパント濃度を有するバリヤ領域１０４と、バリヤ領域に埋設されており、第２伝導型の、バリヤ領域ドーパント濃度よりも高いドーパント濃度を有するソース領域１０８およびドレイン領域１１０と、ソース領域１０８から延びており、バリヤ領域１０４のサブ領域を含むチャネル領域と、チャネル領域１１２を覆いチャネル領域１１２とゲート電極１１６との間に配置されている絶縁領域１１４とを備えている。 （もっと読む）

【課題】本発明は増加した電子および正孔移動度を有する半導体材料を提供する。
【解決手段】半導体材料は＜１１０＞結晶配向および二軸圧縮歪みを有するＳｉ含有層を備える。本明細書では、用語「二軸圧縮応力」は、半導体材料の製造時にＳｉ含有層に誘起される縦圧縮応力および横応力によって生じる総応力を記載するために用いられる。本発明の他の側面は、本発明の半導体材料を形成する方法に関する。本発明の方法は、シリコン含有＜１１０＞層を準備する工程、およびシリコン含有＜１１０＞層中に二軸圧縮歪みを発生させる工程を含む。 （もっと読む）

【課題】ＳＯＳ基板を用いた半導体装置に形成するｎＭＯＳ素子のオン電流を増加させる手段を提供する。
【解決手段】サファイア基板に単結晶シリコン層を積層したＳＯＳ基板の単結晶シリコン層に形成したｎＭＯＳ素子のチャンネル領域とサファイア基板との間に絶縁膜層を形成し、絶縁膜層上の単結晶シリコン層の応力状態を引張応力状態にする。 （もっと読む）