接点作成方法
本開示には、種々の方法、回路、装置、および系の実施形態群が含まれている。こうした方法の実施形態のひとつには、溝 (527) を絶縁積層材料 (222) に作成し、その溝の一部を多数のゲート (112) のうちの二つの間に位置させるステップと、スペーサー材料 (630) をこの溝の少なくとも一方の側面に堆積するステップと、が含まれる。この方法には、導電性材料(732, 834) を溝内に堆積するステップと、キャップ材料を溝内に堆積するステップと、も含まれる。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は概して半導体装置に関し、より具体的には、メモリ装置、撮像装置、論理装置、および他の半導体装置に用いるための接点処理技術に関する。
【背景技術】
【０００２】
電子回路の実装には、絶縁した装置もしくは回路素子を特定の導電路を介して接続することが含まれる。シリコン集積回路（IC）の組立に際しては、単独の基板として形成した回路素子を、互いに絶縁することがある。その後に個々の回路素子を相互接続して、特定の回路配置を作成する。
【０００３】
集積回路産業では、電子回路の稠密化と縮小化を推進し続けている。この進化により、さらに緻密で効率の良い半導体装置がつくり出され、ひいてはこうした装置が組み込まれるシステムが小型化・省電力化されることにもなった。
【０００４】
ダイナミックランダムアクセスメモリ（DRAM）、スタティックランダムアクセスメモリ（SRAM）、マイクロプロセッサなどの半導体装置の形成に際しては、絶縁層（二酸化珪素、燐を添加（ドープ）した二酸化珪素、もしくは他の材料など）を、電気的に絶縁された導電層（ドープした多結晶珪素、ドープした珪素、アルミニウム、耐火金属珪化物、他の導電性材料から作成した層など）に使用できる。
【０００５】
電子回路の組立作業においては、材料層を逐次塗り重ねて、回路にさまざまな特徴的構造体をつくる。こういった工程では、層の一部もしくは全体を除去して、下に在る層へ届く道筋をつくってもよい。いくつかの組立手法においては、追加の材料を使って、除去した部位を埋めることもできる。こうした層作成工程と除去工程にはとりわけ、堆積、蝕刻、平坦化、光刻が含まれうる。
【０００６】
多くの装置では、絶縁層につけた開口部を通して、導電層での相互接続が可能である。こうした開口部のことを一般に、接点開口部（contact openings）と呼ぶ（例えば、開口部が絶縁層から活性装置領域へと至る場合など）。こうした開口部をまた一般に、穴部もしくはビア と呼ぶこともある（すなわち、開口部が二つの導電層に挟まれた絶縁層を貫通している場合など）。
【０００７】
大きさだけではなく、製造工程にかかる時間と用いる材料もまた、回路設計における重要な要素である。例えば、層作成工程の回数、その工程を行うのにかかる時間、および／もしくはその工程で使う材料の量といったものを減少させるよう態様を変更すれば、製造工程で効果が得られる。
【発明の開示】
【０００８】
本開示には、さまざまな方法、回路、装置、およびシステムについての実施形態群が含まれる。本明細書に記載した種々の実施形態群を使って、とりわけ、層作成工程の回数、および／もしくはそうした工程を行う上でかかる時間、および／もしくはそうした工程に使われる材料の量を削減できる。
【０００９】
こうした方法の実施形態のひとつには、溝を前記溝の一部が複数のゲートのうちの二つの間に位置するようにして絶縁積層材料に作成するステップと、スペーサー材料を、前記溝の少なくとも一方の側面に堆積するステップと、が含まれる。この方法には、導電性材料を前記溝内に堆積するステップと、キャップ材料を前記溝内に堆積するステップと、も
含まれる。
【００１０】
いくつかの実施形態では、複数のゲートのそれぞれが、1500オングストローム以下の高さであるキャップを有する。実施形態群には、複数のゲート（例えば約700オングストロームの高さであるキャップをそれぞれが有する）を作成するステップが含まれる。種々の実施形態では、複数のゲートのそれぞれが、700オングストローム以下の高さであるキャップを有する。
【００１１】
本明細書に使われる用語「基板」（"substrate"）もしくは「基板部材」（"substrate assembly"）は、ひとつ以上の層、構造体、および／もしくはその上に形成される領域を有するような、基部半導体層または半導体基板、などの半導体基板のことを指す。基部半導体層は典型的には、ウェハ上の珪素材料の最下層であるか、あるいは、別の材料上に堆積した珪素層（シリコン・オン・サファイアなど）である。基板部材を参照するときにはそれが、多様な工程を予め用いて、領域、接合部、種々の構造／特徴、および／もしくは開口部（キャパシタ用のキャパシタ板および／もしくは障壁など）を形成または規定しておいたものであってもよい。
【００１２】
本明細書で「層」（"layer"）とは、堆積などの工程を使って基板上に形成された任意の層のことを指す。「層」という語の意味するところには、「障壁層」、「誘電体層」、および「導電層」といった半導体産業に特有の層が含まれる（半導体産業で使われる場合、「層」という語は、「膜」（"film"）と同義である）。また、「層」という語の意味するところには、半導体分野以外の技術分野での層（硝子へ被せる皮膜など）も含まれる。
【００１３】
図面では、参照番号の始めの一桁もしくは二桁（要するに、三桁の番号については最初の一桁のことで、四桁の番号については最初の二桁のことである）は、その参照番号が使われる図面を指している。そして残りの二桁は、図面に示す本開示の実施形態（群）の複数の図を通して同一かもしくは等価である部位を指す参照番号である。図面の尺は、そこに示したさまざまな要素の正確な寸法を示しているわけでは無い。
【００１４】
本開示の実施形態群について、付随する図面を参照しつつ詳細に説明してゆく。図面に一個の導電体の形成が描かれていたとしても、本明細書で想定されたさまざまな実施形態群では、任意の個数の導電体を形成して有することができる、ということに留意されたい。
【００１５】
図１は、本開示にかかる、作成中の接点構造体の実施形態の例示的部位の断面図である。この実施形態においては、複数のゲート構造体 112, 116, 118, 120 を基板 110 上に形成してある。
【００１６】
図１に示した実施形態では、ゲート構造体のそれぞれには、接点もしくは接点の一部として使用可能なポリシリコン構造体 114 が含まれる。特定の種類のゲート構造体を示してはあるが、本開示のさまざまな実施形態群では、さまざまな種類のゲート構造体を使用可能である。加えて、さまざまな実施形態群においては、基板 110 内の、ゲート群 112,
116, 118, 120を形成した高さの下に、部品を形成してもよい。
【００１７】
本開示の種々の実施形態群では、厚さ1500オングストローム（Å）未満のゲートキャップ（図１のゲートキャップ 115 など）を作成できる。キャップは平坦化工程に一回以上かけられる可能性があるため、接点形成工程の多くでは、ゲートキャップの厚さは1500Å以上である。
【００１８】
ここに記したように、本開示のいくつかの実施形態では、キャップを平坦化工程にかけ
ることなく、接点を形成できる。するとキャップの厚さを低減できる。例えば、いくつかの実施形態においては、キャップの厚さを約700Åにできる。こうするととりわけ以下のような利点がある。すなわち、ゲート構造体もしくは接点構造体のパターン化が簡単になること。部品の鉛直方向の大きさを縮められること。接点形成にかかる時間を減らせること。使用材料量を減らせること、である。
【発明を実施するための最良の形態】
【００１９】
ゲートを形成した後には、絶縁材料を堆積できる。例えば図２は、図１の接点構造体の実施形態の例示的部位の、絶縁材料を堆積させた後の断面図である。図２からわかるように、絶縁材料 222 を、ゲート 212, 216, 218, 220 に被せて堆積し、絶縁体積層をつくっている。こうしたことは例えば、障壁層 （barrier layer; 図２には示していないが、薄い窒化物層など）および、spin-on誘電体（SOD）を堆積することで行える。
【００２０】
種々の実施形態においては、絶縁材料の薄層を堆積できる。例えばいくつかの実施形態では、層 222 の厚さ 217 を、ゲート上面から1800Åにできる。絶縁材料を塗布してから上面を平坦化し、ほぼ均一な厚みを得ることもできる。
【００２１】
図３は、複数の接点開口部を形成した後の、図２の接点構造体の実施形態の例示的部位の断面図である。図３の実施形態では、複数の接点開口部 324 を、絶縁体積層 322 に形成できる。
【００２２】
接点開口部の形成を行うに際しては、例えばマスクかけ工程（二重マスクかけ工程など）を施して、分たれた接点をアレイとしてパターン化できる。これらの接点開口部を使って、セル接点およびデジット接点（digit contact）を画定できる。接点開口部の形成にはいろいろなやりかたがありえる。例えば、さまざまな蝕刻法を使って、絶縁層を蝕刻できる。
【００２３】
いくつかの実施形態においては、複数の蝕刻法を組み合わせて用い、接点開口部を作成できる。いくつかの実施形態においては例えば、接点乾式蝕刻法を使って、接点開口部の奥の方（約1500Åの深さなど）の一部にほぼまっすぐな壁をつくってから、SAC式蝕刻法を施し、複数のゲート（図３のゲート 312, 316, 318, 320 など）の側面に沿わせるように接点を形成できる。
【００２４】
いくつかの実施形態においては、蝕刻法をこのように組み合わせることで、単独の蝕刻法を使うよりも、ゲート間の領域を精確に除去できる。また、蝕刻法の組み合わせによって、いくつかの実施形態においては、接点とゲート導電体との間の絶縁性を維持できる。
【００２５】
図４は、充填材料を満たした後の、図３の接点構造体の実施形態の例示的部位の断面図である。図４に示すように、絶縁積層材料 422 につくった接点開口部に、充填材料426 を満たすことができる。
【００２６】
さまざまな充填材料を使用して、充填材料の少なくとも一部が他の工程を行う際に除去されるようにしてもよい。適切な充填材料としては例えば、ポリシリコンもしくは犠牲材料が含まれる。いくつかの実施形態においては、材料の種類を、SOD材料とだいたい同じくらいの速度で蝕刻可能なものにできる。この充填材料を平坦化して、ほぼ均一な厚みの層を得るようにしてもよい。
【００２７】
図５Ａは、溝構造をつくった後の、図４の接点構造体の実施形態を俯瞰して、複数のデジット接点およびセル接点の位置取りを示したものである。この図では、セル接点には網掛けをして示し、デジット接点には網掛けしていない。
【００２８】
図５Ａの上のほうに示してあるように、デジット接点およびセル接点をひとまとめにして接点群と称せる。こうした接点群は例えば、リソース群（ソース領域、ドレイン領域、および／もしくは活性領域など）に共有される複数の接点であってもよい。図５Ａに示した実施形態では、こうした複数の接点を三つの群 525 に分け、この各群が、一個のデジット接点 528 とそれを挟むように配されたセル接点 529 とを有する。
【００２９】
図５Ａでは、そうした群が六組、基板に配置されている。しかしながら、実施形態群では、ひとまとめにした一個以上の接点があってもよいし、接点群が一組以上あってもよい。
【００３０】
図の下の方には、基板のデジット接点のうちの一個以上を介して、溝を作成するような本開示の実施形態を示してある。図５Ａに示した実施形態では、溝 527 を二つのデジット接点 528 を介して形成する。種々の実施形態では、こうした溝を、基板のすべてのデジット接点を介して形成する。
【００３１】
図５Ｂは、溝構造を形成した後の、図４の接点構造体の実施形態の例示的部位の断面図である。図５Ｂの実施形態では、溝 527 を、二つの絶縁材料構造体 522 に挟まれたデジット接点 528 の充填材料に形成する。また、図５Ｂには複数のセル接点 529 を示してある。
【００３２】
溝構造は、充填材料にさまざなやりかたを経てつくることができる。読者にはわかっているだろうが、本開示にかかる方法では、種々の溝、開口部、層、および本明細書に記したような他の形成部をパターン化するための多数の異なる手法を活用できる。これらに含まれる手法としてはとりわけ、さまざまな堆積法、平坦化法、蝕刻法、および／もしくは浸蝕法がある。例えば、充填材料を蝕刻して溝を作成できる。いくつかの実施形態においては、象嵌溝をつくってもよい。いくつかの実施形態では溝をつくる際に、充填材料とその周りのSOD材料を蝕刻することで、溝を作成できる。そうした溝の深さ（図５Ｂの深さ 523 など）は、さまざまに設定できる。例えば、深さを1500Åにすると都合のよい構造もある。いくつかの実施形態においては、スペーサー材料を、溝の側壁の少なくとも一方の一部に塗布してもよい。
【００３３】
図５Ｃは、犠牲材料を使って溝構造を形成した後の、図４の接点構造体の実施形態の例示的部位の断面図である。図５Ｃの実施形態では、上述したように、二つの絶縁材料構造体 522 に挟まれたデジット接点 528 の充填材料に溝 527 をつくってもいい。また、図５Ｂには、複数のセル接点 529 も示してある。しかし、犠牲材料を工程中に使うのであれば、その後に保護層 521 を、犠牲層（セル構造体 529 など）および絶縁層 522 の上に被せてもよい。こうした保護層は例えば、オルト珪酸テトラエチル Si(OC2H5)4 から構築できる（他の適切な材料を使ってもよい）。
【００３４】
図６には、スペーサー材料を塗布した後の、図５Ｂの接点構造体の実施形態の例示的部位の断面図を示した。図６に示した実施形態では、スペーサー材料 630 を、溝 627 の各側壁に塗布してある。このスペーサー材料は任意の適切なスペーサー材料でよい。例えば誘電性材料（オルト珪酸テトラエチル、もしくは窒化珪素など）を、スペーサー材料として使用可能である。また、スペーサー材料の塗布厚はいろいろに設定できる。例えばスペーサー材料を、化学気相蒸着法（CVD）を使って厚さ250Åで塗布できる（他の堆積手法を使ってもよい）。
【００３５】
犠牲接点充填材料を使ったら、この材料を例えばペーサーをつくったその後に除去してもよい。周縁接点（peripheral contacts）をパターン化することもできるし、プラグ、
相互接続部、開口部、および溝を導電性材料で満たしてもよい。いくつかの実施形態においては、こうしたプラグ、相互接続部、開口部、および溝の充填を同時に行うことができる。
【００３６】
図７は、上塗材料（liner material）を塗布した後の、図６の接点構造体の実施形態の例示的部位の断面図である。こうした上塗材料は、溝、スペーサー材料、ならびに／あるいは絶縁材料および充填材料の上面の被せるよう堆積させられる。例えば、図７の実施形態には、充填材料 726 につくった溝の中に配置されたスペーサー材料 730 の表面を含んだこれらの表面すべてを蔽う、堆積物を描いてある。いくつかの実施形態では上塗材料を使うことにより例えば、障壁層をつくること、層同士を接着すること（糊や接着剤として機能させることなど）、および／もしくは低抵抗界面層として用いること、ができる。
【００３７】
図８は、導電性材料を塗布した後の、図７の接点構造体の実施形態の例示的部位の断面図である。種々の実施形態では、導電性材料を上塗材料に被せて堆積できる。そうして被せる部位としては、溝、スペーサー材料、ならびに／あるいは絶縁体および充填材料の上面、の上が含まれる。例えば図８の実施形態では、上記した表面群のすべてを蔽った上塗材料 832 に被せるようにして、導電性材料834 を堆積しているさまを描いてある。
【００３８】
いくつかの実施形態においては、象嵌導電性材料を堆積できる。種々の実施形態では、こうした導電性材料をさまざまな厚さで用いる。例えば75Åのチタン、75Åの窒化チタン、および／もしくは300Åのタングステン（W）を塗布できる（他の量や他の種の材料を使ってもよい）。実施形態には、溝内に導電性材料 834 を堆積させる工程中に、導電性材料834 で複数の接点開口部を充填すること、を含めてもよい。こうした導電性材料は、チタン、窒化チタン、窒化タングステン、タングステン、およびそれらの材料のうち二種以上の組み合わせ、を含んだ群から選択される材料である。そうした二種の組み合わせとしては例えば、窒化チタンおよびチタン／窒化チタンがある。こういった材料を使って、溝を導電性材料 834 で充填することができる。
【００３９】
図９は、導電性材料を埋め込んだ後の、図８の接点構造体の実施形態の例示的部位の断面図である。導電性材料の平坦化にあたっては、さまざまなやりかたを用いてよい。平坦化を行うと、装置の上部酸化物層を浸蝕処理することで、例えば、溝の外に在る導電性材料および上塗材料を除去できる。
【００４０】
図９の実施形態においては、この工程によって、上塗材料 932 の上に導電性材料 934 を有し、上塗材料 932 内にスペーサー材料 930 を有するような溝構造をつくることができる。また、浸蝕処理工程により、溝の外に在る上塗材料 932 のほぼすべてが浸蝕されるので、絶縁材料および充填材料の一部を除去できる。例えば或る実施形態では、この工程中に、絶縁層（酸化物材料など）が約200Å浸蝕される。
【００４１】
図１０は、キャップ材料を塗布した後の、図９の接点構造体の実施形態の例示的部位の断面図である。この工程では、導電性材料 1034 を埋め込んで、溝の中にキャップをつくる余地を与えることができる。例えば、導電性材料を約700Åの深さに埋め込むことができる（他の深さにしてもよい）。この工程中には、上塗材料 1032 の、スペーサー材料 1030 と導電性材料 1034 との間に在る部位を浸蝕処理できる。
【００４２】
種々の実施形態では、導電性材料1034 の一部（および、いくつかの実施形態においては上塗材料 1032 の一部）を除去することでつくった凹みに、キャップ材料 1036 を堆積できる。例えば誘電性キャップを、溝の導電性材料（窒化珪素もしくは酸化珪素など）の上に堆積することにより、溝を充填できる。例えば、導電性材料（およびいくつかの実施形態では上塗材料）を蔽う上で充分な厚さを以って、キャップ材料を堆積できる。いくつ
かの実施形態においては、キャップを平坦化してもよい。また、この工程中に、絶縁材料および／もしくは充填材料を浸蝕してもよい。
【００４３】
上述した工程のうちの一部もしくはすべてに従って接点を作成すれば、さまざまな容器形成工程と金属配線工程を行って、基板にさらなる特徴を与えることが可能となる。
【００４４】
つまり、本開示には、数多の半導体構造体に関する実施形態が含まれているのである。例えばこうした実施形態のひとつでは、半導体構造体が、絶縁材料につくられたひとつ以上の側壁を持つような溝構造と、そのひとつ以上の側壁に配置されたスペーサー材料と、を有する。この実施形態例はまた、溝構造内の導電性材料と、その導電性材料の上に配置されたキャップ材料と、を有する。
【００４５】
種々の実施形態においては、溝構造が象嵌溝構造であってもよい。様々な実施形態では、複数のデジット接点を跨ぎ且つ複数のセル接点には被さらないような経路に沿わせて、そうした溝構造を形成できる。いくつかの実施形態においては、溝構造をデジット接点の上だけにつくってもよい。また、実施形態群が、溝構造内であり且つスペーサー材料の少なくとも一部の上に配置された上塗材料、を有してもよい。
【００４６】
導電性材料を例えば、複数のデジット接点の上につくられた接点開口部内に配置できる。いくつかの実施形態においては、複数のデジット接点の上につくられたそうした接点開口部内に、キャップ材料を配置できる。活性領域には、さまざまな種類の部品を作成できる。そうした部品としてはとりわけ、撮像装置、メモリ装置、もしくは論理装置などがある。ゆえに本開示は、数多のメモリ装置に関する実施形態もまた含むことになるのである。例えばそうした実施形態のひとつでは、メモリ装置が半導体基板を含み、その半導体基板が、複数の接点と、その複数の接点の上に位置し且つ絶縁材料内につくられた少なくともひとつの側壁を有する溝構造と、その少なくともひとつの側壁に付くよう位置するスペーサー材料と、溝構造内部に位置する導電性材料と、その導電性材料に被さるよう位置するキャップ材料と、を含む。
【００４７】
また本開示には、複数の集積回路に関する実施形態群も含まれる。例えばそうした実施形態のひとつでは、集積回路が半導体基板を含み、その半導体基板が、複数のセル接点および複数のデジット接点を含む。溝構造を、複数のデジット接点に被さるように配置して、しかも絶縁材料内につくられた少なくともひとつの側壁を有するようにできる。スペーサー材料を、溝構造内に位置する上塗材料をともなって、少なくともひとつの側壁に付けるように配置できる。ここで、いくつかの実施形態においては、その上塗材料がスペーサー材料の少なくとも一部に被さってもよい。溝構造の内部に導電性材料を配置でき、その導電性材料の上にキャップ材料を配置できる。
【００４８】
仕上がった集積回路が、DRAMもしくは他のメモリ装置用のメモリセルアレイを有していてもよい。他の集積回路では、ゲートアレイ用の論理装置、マイクロプロセッサ、および／もしくはデジタル信号プロセッサを、活性領域につくってもよい。
【００４９】
図１１は、本開示の接点構造体の実施形態を含んだ、例示的な集積回路の断面図である。示した種々の構造体は、とりわけ上述した手法を使って形成できる。
【００５０】
図１１の実施形態では、積層式セルDRAM 1140 が半導体基板 1142 を有し、そしてその半導体基板 1142 が、浅型溝（シャロウトレンチ）絶縁領域 1146 で隔てられた複数の活性領域 1144 を有する。ドープされた領域 1152, 1153 をつくるにあたっては例えば、領域 1152 に拡散注入工程（diffusion implanted process）を施すことで行うことができる。するとその領域 1152 は、DRAMのメモリセルが用いるストレージノードとしての機能
を持つ。
【００５１】
ゲート群 1112, 1116, 1118, 1120 を、集積回路内に用意する。種々の実施形態においては、そのゲート群のうちの一個以上が、その両側壁に窒化物もしくは他のスペーサー材料を有していてもよい（図示せず）。ゲートには、ポリシリコン層 1114 および（例えば絶縁材料からつくった）キャップを含められる。こうした絶縁材料としては例えば、とりわけ酸化物、窒化物、または複合材料（酸化物／窒化物、もしくは酸化物／窒化物／酸化物、などの組み合わせ）が含まれる。
【００５２】
また、ゲートには、ポリシリコン層 1114 とキャップに挟まれた、金属障壁層および金属層を含めてもよい。適切な金属障壁層としてはとりわけ、窒化タングステン、窒化チタン、および窒化タンタル、が含まれる。こうした金属層としてはとりわけ、タングステン、珪化タングステン、珪化チタン、もしくは珪化コバルト、が含まれる。ポリシリコン部材 1126 が、ドレイン領域とソース領域 1152 への接点をかたちづくっている。
【００５３】
図１１に示した集積回路では、キャパシタセルは、下部ストレージノード電極 1162 、セル誘電体 1164 、および上部電極 1166 からできている。金属接点 1168 により、デジット接点と第一の金属配線層 1170 とを電気的に接続する。このデジット接点は本開示の実施形態に従って形成され、ビット線として機能する。図１１に示した実施形態では、接点が、絶縁材料構造体 1122 同士に挟まれてつくられた溝の内部に用意されたスペーサー材料 1130 と、上塗材料 1132 と、導電性材料 1134 と、キャップ材料 1136 と、を有する。
【００５４】
絶縁層 1172 を使って、第一の金属配線層 1170 を、第二の金属配線層 1174 から隔てることができる。半導体ウェハをパッシベーション層（表面保護層）1176 で蔽ってもよい。
【００５５】
図１１には積層式セルDRAMを描いてはあるのだが、上述した手法に従って作成した接点を、任意の他の種類のメモリに組み込んでもよい。そうした他のメモリとしては、溝式セルDRAM類、フラッシュメモリ、埋め込み式メモリ、EEPROM（electrically erasable programmable read only memory）、などがある。
【００５６】
つまり、本開示には数多の電子システムに関する実施形態も含まれるのである。例えばこうした実施形態のひとつでは、電子システムが、制御手段と、その制御手段に接続し且つメモリセルアレイを有するメモリ装置と、を有する。こうしたメモリとしては、ダイナミックランダムアクセスメモリ装置もしくは他の類似のメモリ部品を用いることができる。種々の実施形態においては、制御手段としてプロセッサを用いることができる。メモリセルには、半導体基板などの部品を含めることができる。そうした基板には、複数の接点と、その複数の接点のうちの一個以上をかたちづくる接点構造体と、が含まれうる。接点構造体は、絶縁材料内につくられた少なくともひとつの側壁と、その少なくともひとつの側壁に付けて配置されたスペーサー材料と、を有してもよい。この接点構造体には、接点構造体内部のスペーサー材料の少なくとも一部に被さるところに配置された上塗材料と、接点構造体内部に配置された導電性材料と、その導電性材料に被せて配置したキャップ材料と、を含めてもよい。
【００５７】
図１２は、本開示の接点構造体の実施形態群を含んだ、例示的な電子システムである。本開示の実施形態群には、本明細書に記載した実施形態に従って形成された接点を組み込んだ電子システムもまた含まれるのである。例えば図１２には、プロセッサに基づくシステム 1280 の実施形態を示してある。システム1280 はメモリを含み、このメモリは、メモリ装置1282 として使用するために本開示に従って形成された接点を有し、且つ制御手
段 1292 によって制御される。
【００５８】
図１２に示しているように、システム 1280 には、一個以上の入力機器1284 （キーボード、タッチスクリーン、トランシーバー、マウスなど）を含めてもよい。こういった入力機器を、計算手段 1286 に接続して、ユーザーが、データや命令などを入力することで計算手段 1286 を操作できるようにしてもよい。
【００５９】
また、計算手段 1286 に接続した一個以上の出力機器 1288 をシステム 1280 の一部として用意し、プロセッサ 1290 が生成したデータを表示するかまたは何らかのやりかたで出力するようにしてもよい。出力機器の例としては、プリンター、ビデオ端末、モニター、表示手段、などがある。
【００６０】
本明細書では特定の実施形態を記載し説明してはいるが、同一の結果を得るよう計算された配置を、示した特定の実施形態の代わりに使ってもよいのだということを、当業者は正しく理解できる。本開示では、本開示の種々の実施形態の応用例・変形例をも包摂することを企図している。
【００６１】
上で述べてきた記載は説明をするためのものであって、限定をしようとするものではない、ということを理解されたい。上述の実施形態群を組み合わせたもの、および本明細書では特に説明をしていない他の実施形態群についても、当業者が上の記載に目を通せば、明らかとなるであろう。
【００６２】
本開示の種々の実施形態の範囲には、上記した構造体および方法を使う他の用途が含まれる。つまり、本開示の種々の実施形態の範囲は、付随する請求項を参照して、その請求項が体現する均等の全範囲に亙るようにして定められるのである。
【００６３】
前述の「発明を実施するための最良の形態」では、本開示を簡素にする目的で、さまざまな特徴をまとめて単独の実施形態に含めた。こうした開示のやりかたをすることで、「本開示で説明した実施形態群が、各請求項で明確に示した特徴だけでは足らず、さらに追加の特徴を使わなくてはいけないのだ」、と言いたいわけではない。
【００６４】
むしろ、付随する請求項からわかるように、発明性を持つ主題は、説明した単独の実施形態に含まれるすべての特徴よりも少ない特徴を持っているわけである。要するに、付随する請求項は、この「発明を実施するための最良の形態」に組み込まれ、各請求項はそれぞれ別々の実施形態として存在している。
【図面の簡単な説明】
【００６５】
本開示の特徴と効果については、記載する実施形態の詳細な説明の記載を、付随の図面と併せて読むことで、明らかとなるであろう。
【図１】本開示にかかる、作成中の接点構造体の実施形態の例示的部位の断面図である。
【図２】絶縁材料を堆積した後の、図１の接点構造体の実施形態の例示的部位の断面図である。
【図３】複数の接点開口部を形成した後の、図２の接点構造体の実施形態の例示的部位の断面図である。
【図４】充填材料を満たした後の、図３の接点構造体の実施形態の例示的部位の断面図である。
【図５Ａ】溝構造を形成した後の、図４の接点構造体の実施形態の上から眺めた透視図で、複数のデジット接点とセル接点の配置を示すものである。
【図５Ｂ】溝構造を形成した後の、図４の接点構造体の実施形態の例示的部位の断面図である。
【図５Ｃ】犠牲材料を使って溝構造を形成した後の、図４の接点構造体の実施形態の例示的部位の断面図である。
【図６】スペーサー材料を塗布した後の、図５の接点構造体の実施形態の例示的部位の断面図である。
【図７】上塗材料を塗布した後の、図６の接点構造体の実施形態の例示的部位の断面図である。
【図８】導電性材料を塗布した後の、図７の接点構造体の実施形態の例示的部位の断面図である。
【図９】導電性材料を平坦化した後の、図８の接点構造体の実施形態の例示的部位の断面図である。
【図１０】凹部をつくってキャップ材料を塗布した後の、図９の接点構造体の実施形態の例示的部位の断面図である。
【図１１】本開示の接点構造体の実施形態を含んだ、例示的な集積回路の断面図である。
【図１２】本開示の接点構造体の実施形態群を含んだ、例示的な電子システムである。
【技術分野】
【０００１】
本開示は概して半導体装置に関し、より具体的には、メモリ装置、撮像装置、論理装置、および他の半導体装置に用いるための接点処理技術に関する。
【背景技術】
【０００２】
電子回路の実装には、絶縁した装置もしくは回路素子を特定の導電路を介して接続することが含まれる。シリコン集積回路（IC）の組立に際しては、単独の基板として形成した回路素子を、互いに絶縁することがある。その後に個々の回路素子を相互接続して、特定の回路配置を作成する。
【０００３】
集積回路産業では、電子回路の稠密化と縮小化を推進し続けている。この進化により、さらに緻密で効率の良い半導体装置がつくり出され、ひいてはこうした装置が組み込まれるシステムが小型化・省電力化されることにもなった。
【０００４】
ダイナミックランダムアクセスメモリ（DRAM）、スタティックランダムアクセスメモリ（SRAM）、マイクロプロセッサなどの半導体装置の形成に際しては、絶縁層（二酸化珪素、燐を添加（ドープ）した二酸化珪素、もしくは他の材料など）を、電気的に絶縁された導電層（ドープした多結晶珪素、ドープした珪素、アルミニウム、耐火金属珪化物、他の導電性材料から作成した層など）に使用できる。
【０００５】
電子回路の組立作業においては、材料層を逐次塗り重ねて、回路にさまざまな特徴的構造体をつくる。こういった工程では、層の一部もしくは全体を除去して、下に在る層へ届く道筋をつくってもよい。いくつかの組立手法においては、追加の材料を使って、除去した部位を埋めることもできる。こうした層作成工程と除去工程にはとりわけ、堆積、蝕刻、平坦化、光刻が含まれうる。
【０００６】
多くの装置では、絶縁層につけた開口部を通して、導電層での相互接続が可能である。こうした開口部のことを一般に、接点開口部（contact openings）と呼ぶ（例えば、開口部が絶縁層から活性装置領域へと至る場合など）。こうした開口部をまた一般に、穴部もしくはビア と呼ぶこともある（すなわち、開口部が二つの導電層に挟まれた絶縁層を貫通している場合など）。
【０００７】
大きさだけではなく、製造工程にかかる時間と用いる材料もまた、回路設計における重要な要素である。例えば、層作成工程の回数、その工程を行うのにかかる時間、および／もしくはその工程で使う材料の量といったものを減少させるよう態様を変更すれば、製造工程で効果が得られる。
【発明の開示】
【０００８】
本開示には、さまざまな方法、回路、装置、およびシステムについての実施形態群が含まれる。本明細書に記載した種々の実施形態群を使って、とりわけ、層作成工程の回数、および／もしくはそうした工程を行う上でかかる時間、および／もしくはそうした工程に使われる材料の量を削減できる。
【０００９】
こうした方法の実施形態のひとつには、溝を前記溝の一部が複数のゲートのうちの二つの間に位置するようにして絶縁積層材料に作成するステップと、スペーサー材料を、前記溝の少なくとも一方の側面に堆積するステップと、が含まれる。この方法には、導電性材料を前記溝内に堆積するステップと、キャップ材料を前記溝内に堆積するステップと、も
含まれる。
【００１０】
いくつかの実施形態では、複数のゲートのそれぞれが、1500オングストローム以下の高さであるキャップを有する。実施形態群には、複数のゲート（例えば約700オングストロームの高さであるキャップをそれぞれが有する）を作成するステップが含まれる。種々の実施形態では、複数のゲートのそれぞれが、700オングストローム以下の高さであるキャップを有する。
【００１１】
本明細書に使われる用語「基板」（"substrate"）もしくは「基板部材」（"substrate assembly"）は、ひとつ以上の層、構造体、および／もしくはその上に形成される領域を有するような、基部半導体層または半導体基板、などの半導体基板のことを指す。基部半導体層は典型的には、ウェハ上の珪素材料の最下層であるか、あるいは、別の材料上に堆積した珪素層（シリコン・オン・サファイアなど）である。基板部材を参照するときにはそれが、多様な工程を予め用いて、領域、接合部、種々の構造／特徴、および／もしくは開口部（キャパシタ用のキャパシタ板および／もしくは障壁など）を形成または規定しておいたものであってもよい。
【００１２】
本明細書で「層」（"layer"）とは、堆積などの工程を使って基板上に形成された任意の層のことを指す。「層」という語の意味するところには、「障壁層」、「誘電体層」、および「導電層」といった半導体産業に特有の層が含まれる（半導体産業で使われる場合、「層」という語は、「膜」（"film"）と同義である）。また、「層」という語の意味するところには、半導体分野以外の技術分野での層（硝子へ被せる皮膜など）も含まれる。
【００１３】
図面では、参照番号の始めの一桁もしくは二桁（要するに、三桁の番号については最初の一桁のことで、四桁の番号については最初の二桁のことである）は、その参照番号が使われる図面を指している。そして残りの二桁は、図面に示す本開示の実施形態（群）の複数の図を通して同一かもしくは等価である部位を指す参照番号である。図面の尺は、そこに示したさまざまな要素の正確な寸法を示しているわけでは無い。
【００１４】
本開示の実施形態群について、付随する図面を参照しつつ詳細に説明してゆく。図面に一個の導電体の形成が描かれていたとしても、本明細書で想定されたさまざまな実施形態群では、任意の個数の導電体を形成して有することができる、ということに留意されたい。
【００１５】
図１は、本開示にかかる、作成中の接点構造体の実施形態の例示的部位の断面図である。この実施形態においては、複数のゲート構造体 112, 116, 118, 120 を基板 110 上に形成してある。
【００１６】
図１に示した実施形態では、ゲート構造体のそれぞれには、接点もしくは接点の一部として使用可能なポリシリコン構造体 114 が含まれる。特定の種類のゲート構造体を示してはあるが、本開示のさまざまな実施形態群では、さまざまな種類のゲート構造体を使用可能である。加えて、さまざまな実施形態群においては、基板 110 内の、ゲート群 112,
116, 118, 120を形成した高さの下に、部品を形成してもよい。
【００１７】
本開示の種々の実施形態群では、厚さ1500オングストローム（Å）未満のゲートキャップ（図１のゲートキャップ 115 など）を作成できる。キャップは平坦化工程に一回以上かけられる可能性があるため、接点形成工程の多くでは、ゲートキャップの厚さは1500Å以上である。
【００１８】
ここに記したように、本開示のいくつかの実施形態では、キャップを平坦化工程にかけ
ることなく、接点を形成できる。するとキャップの厚さを低減できる。例えば、いくつかの実施形態においては、キャップの厚さを約700Åにできる。こうするととりわけ以下のような利点がある。すなわち、ゲート構造体もしくは接点構造体のパターン化が簡単になること。部品の鉛直方向の大きさを縮められること。接点形成にかかる時間を減らせること。使用材料量を減らせること、である。
【発明を実施するための最良の形態】
【００１９】
ゲートを形成した後には、絶縁材料を堆積できる。例えば図２は、図１の接点構造体の実施形態の例示的部位の、絶縁材料を堆積させた後の断面図である。図２からわかるように、絶縁材料 222 を、ゲート 212, 216, 218, 220 に被せて堆積し、絶縁体積層をつくっている。こうしたことは例えば、障壁層 （barrier layer; 図２には示していないが、薄い窒化物層など）および、spin-on誘電体（SOD）を堆積することで行える。
【００２０】
種々の実施形態においては、絶縁材料の薄層を堆積できる。例えばいくつかの実施形態では、層 222 の厚さ 217 を、ゲート上面から1800Åにできる。絶縁材料を塗布してから上面を平坦化し、ほぼ均一な厚みを得ることもできる。
【００２１】
図３は、複数の接点開口部を形成した後の、図２の接点構造体の実施形態の例示的部位の断面図である。図３の実施形態では、複数の接点開口部 324 を、絶縁体積層 322 に形成できる。
【００２２】
接点開口部の形成を行うに際しては、例えばマスクかけ工程（二重マスクかけ工程など）を施して、分たれた接点をアレイとしてパターン化できる。これらの接点開口部を使って、セル接点およびデジット接点（digit contact）を画定できる。接点開口部の形成にはいろいろなやりかたがありえる。例えば、さまざまな蝕刻法を使って、絶縁層を蝕刻できる。
【００２３】
いくつかの実施形態においては、複数の蝕刻法を組み合わせて用い、接点開口部を作成できる。いくつかの実施形態においては例えば、接点乾式蝕刻法を使って、接点開口部の奥の方（約1500Åの深さなど）の一部にほぼまっすぐな壁をつくってから、SAC式蝕刻法を施し、複数のゲート（図３のゲート 312, 316, 318, 320 など）の側面に沿わせるように接点を形成できる。
【００２４】
いくつかの実施形態においては、蝕刻法をこのように組み合わせることで、単独の蝕刻法を使うよりも、ゲート間の領域を精確に除去できる。また、蝕刻法の組み合わせによって、いくつかの実施形態においては、接点とゲート導電体との間の絶縁性を維持できる。
【００２５】
図４は、充填材料を満たした後の、図３の接点構造体の実施形態の例示的部位の断面図である。図４に示すように、絶縁積層材料 422 につくった接点開口部に、充填材料426 を満たすことができる。
【００２６】
さまざまな充填材料を使用して、充填材料の少なくとも一部が他の工程を行う際に除去されるようにしてもよい。適切な充填材料としては例えば、ポリシリコンもしくは犠牲材料が含まれる。いくつかの実施形態においては、材料の種類を、SOD材料とだいたい同じくらいの速度で蝕刻可能なものにできる。この充填材料を平坦化して、ほぼ均一な厚みの層を得るようにしてもよい。
【００２７】
図５Ａは、溝構造をつくった後の、図４の接点構造体の実施形態を俯瞰して、複数のデジット接点およびセル接点の位置取りを示したものである。この図では、セル接点には網掛けをして示し、デジット接点には網掛けしていない。
【００２８】
図５Ａの上のほうに示してあるように、デジット接点およびセル接点をひとまとめにして接点群と称せる。こうした接点群は例えば、リソース群（ソース領域、ドレイン領域、および／もしくは活性領域など）に共有される複数の接点であってもよい。図５Ａに示した実施形態では、こうした複数の接点を三つの群 525 に分け、この各群が、一個のデジット接点 528 とそれを挟むように配されたセル接点 529 とを有する。
【００２９】
図５Ａでは、そうした群が六組、基板に配置されている。しかしながら、実施形態群では、ひとまとめにした一個以上の接点があってもよいし、接点群が一組以上あってもよい。
【００３０】
図の下の方には、基板のデジット接点のうちの一個以上を介して、溝を作成するような本開示の実施形態を示してある。図５Ａに示した実施形態では、溝 527 を二つのデジット接点 528 を介して形成する。種々の実施形態では、こうした溝を、基板のすべてのデジット接点を介して形成する。
【００３１】
図５Ｂは、溝構造を形成した後の、図４の接点構造体の実施形態の例示的部位の断面図である。図５Ｂの実施形態では、溝 527 を、二つの絶縁材料構造体 522 に挟まれたデジット接点 528 の充填材料に形成する。また、図５Ｂには複数のセル接点 529 を示してある。
【００３２】
溝構造は、充填材料にさまざなやりかたを経てつくることができる。読者にはわかっているだろうが、本開示にかかる方法では、種々の溝、開口部、層、および本明細書に記したような他の形成部をパターン化するための多数の異なる手法を活用できる。これらに含まれる手法としてはとりわけ、さまざまな堆積法、平坦化法、蝕刻法、および／もしくは浸蝕法がある。例えば、充填材料を蝕刻して溝を作成できる。いくつかの実施形態においては、象嵌溝をつくってもよい。いくつかの実施形態では溝をつくる際に、充填材料とその周りのSOD材料を蝕刻することで、溝を作成できる。そうした溝の深さ（図５Ｂの深さ 523 など）は、さまざまに設定できる。例えば、深さを1500Åにすると都合のよい構造もある。いくつかの実施形態においては、スペーサー材料を、溝の側壁の少なくとも一方の一部に塗布してもよい。
【００３３】
図５Ｃは、犠牲材料を使って溝構造を形成した後の、図４の接点構造体の実施形態の例示的部位の断面図である。図５Ｃの実施形態では、上述したように、二つの絶縁材料構造体 522 に挟まれたデジット接点 528 の充填材料に溝 527 をつくってもいい。また、図５Ｂには、複数のセル接点 529 も示してある。しかし、犠牲材料を工程中に使うのであれば、その後に保護層 521 を、犠牲層（セル構造体 529 など）および絶縁層 522 の上に被せてもよい。こうした保護層は例えば、オルト珪酸テトラエチル Si(OC2H5)4 から構築できる（他の適切な材料を使ってもよい）。
【００３４】
図６には、スペーサー材料を塗布した後の、図５Ｂの接点構造体の実施形態の例示的部位の断面図を示した。図６に示した実施形態では、スペーサー材料 630 を、溝 627 の各側壁に塗布してある。このスペーサー材料は任意の適切なスペーサー材料でよい。例えば誘電性材料（オルト珪酸テトラエチル、もしくは窒化珪素など）を、スペーサー材料として使用可能である。また、スペーサー材料の塗布厚はいろいろに設定できる。例えばスペーサー材料を、化学気相蒸着法（CVD）を使って厚さ250Åで塗布できる（他の堆積手法を使ってもよい）。
【００３５】
犠牲接点充填材料を使ったら、この材料を例えばペーサーをつくったその後に除去してもよい。周縁接点（peripheral contacts）をパターン化することもできるし、プラグ、
相互接続部、開口部、および溝を導電性材料で満たしてもよい。いくつかの実施形態においては、こうしたプラグ、相互接続部、開口部、および溝の充填を同時に行うことができる。
【００３６】
図７は、上塗材料（liner material）を塗布した後の、図６の接点構造体の実施形態の例示的部位の断面図である。こうした上塗材料は、溝、スペーサー材料、ならびに／あるいは絶縁材料および充填材料の上面の被せるよう堆積させられる。例えば、図７の実施形態には、充填材料 726 につくった溝の中に配置されたスペーサー材料 730 の表面を含んだこれらの表面すべてを蔽う、堆積物を描いてある。いくつかの実施形態では上塗材料を使うことにより例えば、障壁層をつくること、層同士を接着すること（糊や接着剤として機能させることなど）、および／もしくは低抵抗界面層として用いること、ができる。
【００３７】
図８は、導電性材料を塗布した後の、図７の接点構造体の実施形態の例示的部位の断面図である。種々の実施形態では、導電性材料を上塗材料に被せて堆積できる。そうして被せる部位としては、溝、スペーサー材料、ならびに／あるいは絶縁体および充填材料の上面、の上が含まれる。例えば図８の実施形態では、上記した表面群のすべてを蔽った上塗材料 832 に被せるようにして、導電性材料834 を堆積しているさまを描いてある。
【００３８】
いくつかの実施形態においては、象嵌導電性材料を堆積できる。種々の実施形態では、こうした導電性材料をさまざまな厚さで用いる。例えば75Åのチタン、75Åの窒化チタン、および／もしくは300Åのタングステン（W）を塗布できる（他の量や他の種の材料を使ってもよい）。実施形態には、溝内に導電性材料 834 を堆積させる工程中に、導電性材料834 で複数の接点開口部を充填すること、を含めてもよい。こうした導電性材料は、チタン、窒化チタン、窒化タングステン、タングステン、およびそれらの材料のうち二種以上の組み合わせ、を含んだ群から選択される材料である。そうした二種の組み合わせとしては例えば、窒化チタンおよびチタン／窒化チタンがある。こういった材料を使って、溝を導電性材料 834 で充填することができる。
【００３９】
図９は、導電性材料を埋め込んだ後の、図８の接点構造体の実施形態の例示的部位の断面図である。導電性材料の平坦化にあたっては、さまざまなやりかたを用いてよい。平坦化を行うと、装置の上部酸化物層を浸蝕処理することで、例えば、溝の外に在る導電性材料および上塗材料を除去できる。
【００４０】
図９の実施形態においては、この工程によって、上塗材料 932 の上に導電性材料 934 を有し、上塗材料 932 内にスペーサー材料 930 を有するような溝構造をつくることができる。また、浸蝕処理工程により、溝の外に在る上塗材料 932 のほぼすべてが浸蝕されるので、絶縁材料および充填材料の一部を除去できる。例えば或る実施形態では、この工程中に、絶縁層（酸化物材料など）が約200Å浸蝕される。
【００４１】
図１０は、キャップ材料を塗布した後の、図９の接点構造体の実施形態の例示的部位の断面図である。この工程では、導電性材料 1034 を埋め込んで、溝の中にキャップをつくる余地を与えることができる。例えば、導電性材料を約700Åの深さに埋め込むことができる（他の深さにしてもよい）。この工程中には、上塗材料 1032 の、スペーサー材料 1030 と導電性材料 1034 との間に在る部位を浸蝕処理できる。
【００４２】
種々の実施形態では、導電性材料1034 の一部（および、いくつかの実施形態においては上塗材料 1032 の一部）を除去することでつくった凹みに、キャップ材料 1036 を堆積できる。例えば誘電性キャップを、溝の導電性材料（窒化珪素もしくは酸化珪素など）の上に堆積することにより、溝を充填できる。例えば、導電性材料（およびいくつかの実施形態では上塗材料）を蔽う上で充分な厚さを以って、キャップ材料を堆積できる。いくつ
かの実施形態においては、キャップを平坦化してもよい。また、この工程中に、絶縁材料および／もしくは充填材料を浸蝕してもよい。
【００４３】
上述した工程のうちの一部もしくはすべてに従って接点を作成すれば、さまざまな容器形成工程と金属配線工程を行って、基板にさらなる特徴を与えることが可能となる。
【００４４】
つまり、本開示には、数多の半導体構造体に関する実施形態が含まれているのである。例えばこうした実施形態のひとつでは、半導体構造体が、絶縁材料につくられたひとつ以上の側壁を持つような溝構造と、そのひとつ以上の側壁に配置されたスペーサー材料と、を有する。この実施形態例はまた、溝構造内の導電性材料と、その導電性材料の上に配置されたキャップ材料と、を有する。
【００４５】
種々の実施形態においては、溝構造が象嵌溝構造であってもよい。様々な実施形態では、複数のデジット接点を跨ぎ且つ複数のセル接点には被さらないような経路に沿わせて、そうした溝構造を形成できる。いくつかの実施形態においては、溝構造をデジット接点の上だけにつくってもよい。また、実施形態群が、溝構造内であり且つスペーサー材料の少なくとも一部の上に配置された上塗材料、を有してもよい。
【００４６】
導電性材料を例えば、複数のデジット接点の上につくられた接点開口部内に配置できる。いくつかの実施形態においては、複数のデジット接点の上につくられたそうした接点開口部内に、キャップ材料を配置できる。活性領域には、さまざまな種類の部品を作成できる。そうした部品としてはとりわけ、撮像装置、メモリ装置、もしくは論理装置などがある。ゆえに本開示は、数多のメモリ装置に関する実施形態もまた含むことになるのである。例えばそうした実施形態のひとつでは、メモリ装置が半導体基板を含み、その半導体基板が、複数の接点と、その複数の接点の上に位置し且つ絶縁材料内につくられた少なくともひとつの側壁を有する溝構造と、その少なくともひとつの側壁に付くよう位置するスペーサー材料と、溝構造内部に位置する導電性材料と、その導電性材料に被さるよう位置するキャップ材料と、を含む。
【００４７】
また本開示には、複数の集積回路に関する実施形態群も含まれる。例えばそうした実施形態のひとつでは、集積回路が半導体基板を含み、その半導体基板が、複数のセル接点および複数のデジット接点を含む。溝構造を、複数のデジット接点に被さるように配置して、しかも絶縁材料内につくられた少なくともひとつの側壁を有するようにできる。スペーサー材料を、溝構造内に位置する上塗材料をともなって、少なくともひとつの側壁に付けるように配置できる。ここで、いくつかの実施形態においては、その上塗材料がスペーサー材料の少なくとも一部に被さってもよい。溝構造の内部に導電性材料を配置でき、その導電性材料の上にキャップ材料を配置できる。
【００４８】
仕上がった集積回路が、DRAMもしくは他のメモリ装置用のメモリセルアレイを有していてもよい。他の集積回路では、ゲートアレイ用の論理装置、マイクロプロセッサ、および／もしくはデジタル信号プロセッサを、活性領域につくってもよい。
【００４９】
図１１は、本開示の接点構造体の実施形態を含んだ、例示的な集積回路の断面図である。示した種々の構造体は、とりわけ上述した手法を使って形成できる。
【００５０】
図１１の実施形態では、積層式セルDRAM 1140 が半導体基板 1142 を有し、そしてその半導体基板 1142 が、浅型溝（シャロウトレンチ）絶縁領域 1146 で隔てられた複数の活性領域 1144 を有する。ドープされた領域 1152, 1153 をつくるにあたっては例えば、領域 1152 に拡散注入工程（diffusion implanted process）を施すことで行うことができる。するとその領域 1152 は、DRAMのメモリセルが用いるストレージノードとしての機能
を持つ。
【００５１】
ゲート群 1112, 1116, 1118, 1120 を、集積回路内に用意する。種々の実施形態においては、そのゲート群のうちの一個以上が、その両側壁に窒化物もしくは他のスペーサー材料を有していてもよい（図示せず）。ゲートには、ポリシリコン層 1114 および（例えば絶縁材料からつくった）キャップを含められる。こうした絶縁材料としては例えば、とりわけ酸化物、窒化物、または複合材料（酸化物／窒化物、もしくは酸化物／窒化物／酸化物、などの組み合わせ）が含まれる。
【００５２】
また、ゲートには、ポリシリコン層 1114 とキャップに挟まれた、金属障壁層および金属層を含めてもよい。適切な金属障壁層としてはとりわけ、窒化タングステン、窒化チタン、および窒化タンタル、が含まれる。こうした金属層としてはとりわけ、タングステン、珪化タングステン、珪化チタン、もしくは珪化コバルト、が含まれる。ポリシリコン部材 1126 が、ドレイン領域とソース領域 1152 への接点をかたちづくっている。
【００５３】
図１１に示した集積回路では、キャパシタセルは、下部ストレージノード電極 1162 、セル誘電体 1164 、および上部電極 1166 からできている。金属接点 1168 により、デジット接点と第一の金属配線層 1170 とを電気的に接続する。このデジット接点は本開示の実施形態に従って形成され、ビット線として機能する。図１１に示した実施形態では、接点が、絶縁材料構造体 1122 同士に挟まれてつくられた溝の内部に用意されたスペーサー材料 1130 と、上塗材料 1132 と、導電性材料 1134 と、キャップ材料 1136 と、を有する。
【００５４】
絶縁層 1172 を使って、第一の金属配線層 1170 を、第二の金属配線層 1174 から隔てることができる。半導体ウェハをパッシベーション層（表面保護層）1176 で蔽ってもよい。
【００５５】
図１１には積層式セルDRAMを描いてはあるのだが、上述した手法に従って作成した接点を、任意の他の種類のメモリに組み込んでもよい。そうした他のメモリとしては、溝式セルDRAM類、フラッシュメモリ、埋め込み式メモリ、EEPROM（electrically erasable programmable read only memory）、などがある。
【００５６】
つまり、本開示には数多の電子システムに関する実施形態も含まれるのである。例えばこうした実施形態のひとつでは、電子システムが、制御手段と、その制御手段に接続し且つメモリセルアレイを有するメモリ装置と、を有する。こうしたメモリとしては、ダイナミックランダムアクセスメモリ装置もしくは他の類似のメモリ部品を用いることができる。種々の実施形態においては、制御手段としてプロセッサを用いることができる。メモリセルには、半導体基板などの部品を含めることができる。そうした基板には、複数の接点と、その複数の接点のうちの一個以上をかたちづくる接点構造体と、が含まれうる。接点構造体は、絶縁材料内につくられた少なくともひとつの側壁と、その少なくともひとつの側壁に付けて配置されたスペーサー材料と、を有してもよい。この接点構造体には、接点構造体内部のスペーサー材料の少なくとも一部に被さるところに配置された上塗材料と、接点構造体内部に配置された導電性材料と、その導電性材料に被せて配置したキャップ材料と、を含めてもよい。
【００５７】
図１２は、本開示の接点構造体の実施形態群を含んだ、例示的な電子システムである。本開示の実施形態群には、本明細書に記載した実施形態に従って形成された接点を組み込んだ電子システムもまた含まれるのである。例えば図１２には、プロセッサに基づくシステム 1280 の実施形態を示してある。システム1280 はメモリを含み、このメモリは、メモリ装置1282 として使用するために本開示に従って形成された接点を有し、且つ制御手
段 1292 によって制御される。
【００５８】
図１２に示しているように、システム 1280 には、一個以上の入力機器1284 （キーボード、タッチスクリーン、トランシーバー、マウスなど）を含めてもよい。こういった入力機器を、計算手段 1286 に接続して、ユーザーが、データや命令などを入力することで計算手段 1286 を操作できるようにしてもよい。
【００５９】
また、計算手段 1286 に接続した一個以上の出力機器 1288 をシステム 1280 の一部として用意し、プロセッサ 1290 が生成したデータを表示するかまたは何らかのやりかたで出力するようにしてもよい。出力機器の例としては、プリンター、ビデオ端末、モニター、表示手段、などがある。
【００６０】
本明細書では特定の実施形態を記載し説明してはいるが、同一の結果を得るよう計算された配置を、示した特定の実施形態の代わりに使ってもよいのだということを、当業者は正しく理解できる。本開示では、本開示の種々の実施形態の応用例・変形例をも包摂することを企図している。
【００６１】
上で述べてきた記載は説明をするためのものであって、限定をしようとするものではない、ということを理解されたい。上述の実施形態群を組み合わせたもの、および本明細書では特に説明をしていない他の実施形態群についても、当業者が上の記載に目を通せば、明らかとなるであろう。
【００６２】
本開示の種々の実施形態の範囲には、上記した構造体および方法を使う他の用途が含まれる。つまり、本開示の種々の実施形態の範囲は、付随する請求項を参照して、その請求項が体現する均等の全範囲に亙るようにして定められるのである。
【００６３】
前述の「発明を実施するための最良の形態」では、本開示を簡素にする目的で、さまざまな特徴をまとめて単独の実施形態に含めた。こうした開示のやりかたをすることで、「本開示で説明した実施形態群が、各請求項で明確に示した特徴だけでは足らず、さらに追加の特徴を使わなくてはいけないのだ」、と言いたいわけではない。
【００６４】
むしろ、付随する請求項からわかるように、発明性を持つ主題は、説明した単独の実施形態に含まれるすべての特徴よりも少ない特徴を持っているわけである。要するに、付随する請求項は、この「発明を実施するための最良の形態」に組み込まれ、各請求項はそれぞれ別々の実施形態として存在している。
【図面の簡単な説明】
【００６５】
本開示の特徴と効果については、記載する実施形態の詳細な説明の記載を、付随の図面と併せて読むことで、明らかとなるであろう。
【図１】本開示にかかる、作成中の接点構造体の実施形態の例示的部位の断面図である。
【図２】絶縁材料を堆積した後の、図１の接点構造体の実施形態の例示的部位の断面図である。
【図３】複数の接点開口部を形成した後の、図２の接点構造体の実施形態の例示的部位の断面図である。
【図４】充填材料を満たした後の、図３の接点構造体の実施形態の例示的部位の断面図である。
【図５Ａ】溝構造を形成した後の、図４の接点構造体の実施形態の上から眺めた透視図で、複数のデジット接点とセル接点の配置を示すものである。
【図５Ｂ】溝構造を形成した後の、図４の接点構造体の実施形態の例示的部位の断面図である。
【図５Ｃ】犠牲材料を使って溝構造を形成した後の、図４の接点構造体の実施形態の例示的部位の断面図である。
【図６】スペーサー材料を塗布した後の、図５の接点構造体の実施形態の例示的部位の断面図である。
【図７】上塗材料を塗布した後の、図６の接点構造体の実施形態の例示的部位の断面図である。
【図８】導電性材料を塗布した後の、図７の接点構造体の実施形態の例示的部位の断面図である。
【図９】導電性材料を平坦化した後の、図８の接点構造体の実施形態の例示的部位の断面図である。
【図１０】凹部をつくってキャップ材料を塗布した後の、図９の接点構造体の実施形態の例示的部位の断面図である。
【図１１】本開示の接点構造体の実施形態を含んだ、例示的な集積回路の断面図である。
【図１２】本開示の接点構造体の実施形態群を含んだ、例示的な電子システムである。
【特許請求の範囲】
【請求項１】
接点を作成する方法であって、
絶縁積層材料に溝を、前記溝の一部が複数のゲートのうちの二つの間に位置するようにして、作成するステップと、
スペーサー材料を、前記溝の少なくともひとつ以上の側面に堆積するステップと、
導電性材料を前記溝内に堆積するステップと、
キャップ材料を前記溝内に堆積するステップと
を含む 、方法。
【請求項２】
上塗材料を、前記溝および前記スペーサー材料に堆積するステップ
を含む、請求項１記載の方法。
【請求項３】
約700オングストロームの高さであるキャップを各々が有する複数のゲートを作成するステップ
を含む、請求項１記載の方法。
【請求項４】
700オングストローム以下の高さであるキャップを各々が有する複数のゲートを作成するステップ
を含む、請求項１記載の方法。
【請求項５】
1500オングストローム以下の高さであるキャップを各々が有する複数のゲートを作成するステップ
を含む、請求項１記載の方法。
【請求項６】
前記第一の溝を作成することになる絶縁積層材料を前記複数のゲートの上に堆積することに先立って、窒化珪素層を前記複数のゲートに被せて 堆積するステップ
を含む、請求項１記載の方法。
【請求項７】
前記絶縁積層材料内に溝を作成することに先立って、前記絶縁積層材料から絶縁積層を作成するステップ
を含み、ここで、
前記層の厚さは、前記層の上面から、1800オングストロームである少なくともひとつのゲートの上面に至るまでである
ことを特徴とする、請求項１記載の方法。
【請求項８】
導電性材料を前記溝に堆積する前記ステップ中に、複数の開口接点を、前記導電性材料で充填するステップ
を含む、請求項１記載の方法。
【請求項９】
導電性材料を前記溝に堆積するステップが、
以下の
チタン、
窒化チタン、
窒化タングステン、
タングステン、
上述した物質のうちの二種以上の組み合わせ、
を含んだ群から選択される材料を堆積するステップ
を含む、請求項１記載の方法。
【請求項１０】
絶縁性材料を、各々がゲートキャップを有する複数のゲートに被せるように塗布して、絶縁積層を作成するステップと、
前記複数のゲートのうちの二つの間に第一の接点開口部を作成するステップと、
前記第一の接点開口部を、充填材料で充填するステップと、
前記充填材料内に、ひとつ以上の 側面を有する溝を形成するステップと、
前記ひとつ以上の側面を、スペーサー材料で蔽うステップと、
前記溝を、導電性材料で充填するステップと、
前記導電性材料内に凹部を形成するステップと、
前記凹部をキャップ材料で充填するステップと
を含む、方法。
【請求項１１】
上塗材料を、前記溝および前記スペーサー材料に塗布するステップ
を含む、請求項１０記載の方法。
【請求項１２】
前記第一の接点開口部を充填材料で充填する前に、二重マスクかけ法を使って複数の接点を接点アレイとしてパターン化するステップ
を含む、請求項１０記載の方法。
【請求項１３】
二重マスクかけ法を使って複数の接点を接点アレイとしてパターン化するステップが、
前記複数の接点を1500オングストローム以上の深さにパターン化するステップ
を含む、請求項１２記載の方法。
【請求項１４】
二重マスクかけ法を使って複数の接点を接点アレイとしてパターン化するステップが、
接点乾式蝕刻法を使って前記複数の接点をパターン化するステップ
を含む、請求項１３記載の方法。
【請求項１５】
前記溝を形成するステップが、
前記溝を約1500オングストロームの深さにパターン化するステップ
を含む、請求項１０記載の方法。
【請求項１６】
前記ひとつ以上の側面をスペーサー材料で蔽うステップが、
スペーサー誘電材料を塗布して、前記溝の側壁を上塗りするステップ
を含む、請求項１０記載の方法。
【請求項１７】
前記ひとつ以上の側面をスペーサー材料で蔽うステップが、
材料を厚さ約250オングストロームで塗布するステップ
を含む、請求項１０記載の方法。
【請求項１８】
前記溝を導電性材料で充填する間に、複数の周縁接点開口部および複数の相互接続部を、導電性材料で充填するステップ
を含む、請求項１０記載の方法。
【請求項１９】
絶縁材料内につくられた少なくともひとつの側壁を有する、溝構造 と、
前記少なくともひとつの側壁に付けるように配置された、スペーサー材料と、
前記溝構造内部に配置された、導電性材料と、
前記導電性材料に被せて配置された、キャップ材料と
を含む、半導体構造物。
【請求項２０】
前記溝構造が、象嵌溝構造である、請求項１９記載の半導体構造物。
【請求項２１】
前記溝構造を、複数のデジット接点を跨ぎ且つ複数のセル接点には被さらないような経路に沿わせて形成する、請求項１９記載の半導体構造物。
【請求項２２】
前記溝構造が、デジット接点の上だけにつくられる、請求項２１記載の半導体構造物。
【請求項２３】
複数のセル接点および複数のデジット接点を有する 半導体基板と、
前記複数のデジット接点の上に配置され、且つ絶縁材料内につくられた少なくともひとつの側壁を有する、溝構造と、
前記少なくともひとつの側壁に付けるように配置された、スペーサー材料と、
前記溝構造内部に配置された、導電性材料と、
前記導電性材料に被せて配置された、キャップ材料と
を含む、集積回路。
【請求項２４】
前記導電性材料が、前記複数のデジット接点のうちのいくつかの上につくられた接点開口部の中に配置される、請求項２３記載の集積回路。
【請求項２５】
前記キャップ材料が、前記複数のデジット接点のうちの前記いくつかに亙る前記接点開口部の中に配置される、請求項２４記載の集積回路。
【請求項２６】
複数の接点を有する半導体基板と、
前記複数の接点の上に配置され、且つ絶縁材料内につくられた少なくともひとつの側壁を有する、溝構造と、
前記少なくともひとつの側壁に付けるように配置された、スペーサー材料と、
前記溝構造内部に配置された、導電性材料と、
前記導電性材料に被せて配置された、キャップ材料と
を含む、メモリ装置。
【請求項２７】
前記キャップ材料が、誘電性材料を含む、請求項２６記載のメモリ装置。
【請求項２８】
前記キャップ材料が、窒化珪素材料である、請求項２７記載のメモリ装置。
【請求項２９】
前記スペーサー材料が、オルト珪酸テトラエチルを含む、請求項２６記載のメモリ装置。
【請求項３０】
前記充填材料が、犠牲材料を含む、請求項２６記載のメモリ装置。
【請求項３１】
前記充填材料が、ポリシリコン材料を含むことを特徴とする、請求項２６記載のメモリ装置。
【請求項３２】
制御手段と、
前記制御手段に接続し、且つ複数のメモリセルアレイ を有する、メモリ装置と
を含んだ電子システムであって、
前記複数のメモリセルが、
複数の接点を含んだ半導体基板と、
前記複数の接点のうちの一個以上をかたちづくり、且つ絶縁材料につくられたひとつ以上の側壁を有する、接点構造体と、
前記ひとつ以上の側壁に付くように配置された、スペーサー材料と、
前記接点構造体内部に配置された、導電性材料と、
前記導電性材料に被せて配置された、キャップ材料と
を有する
ことを特徴とする、電子システム。
【請求項３３】
前記メモリが、ダイナミックランダムアクセスメモリ装置である、請求項３２記載の電子システム。
【請求項３４】
前記制御手段がプロセッサである、請求項３２記載の電子システム。
【請求項１】
接点を作成する方法であって、
絶縁積層材料に溝を、前記溝の一部が複数のゲートのうちの二つの間に位置するようにして、作成するステップと、
スペーサー材料を、前記溝の少なくともひとつ以上の側面に堆積するステップと、
導電性材料を前記溝内に堆積するステップと、
キャップ材料を前記溝内に堆積するステップと
を含む 、方法。
【請求項２】
上塗材料を、前記溝および前記スペーサー材料に堆積するステップ
を含む、請求項１記載の方法。
【請求項３】
約700オングストロームの高さであるキャップを各々が有する複数のゲートを作成するステップ
を含む、請求項１記載の方法。
【請求項４】
700オングストローム以下の高さであるキャップを各々が有する複数のゲートを作成するステップ
を含む、請求項１記載の方法。
【請求項５】
1500オングストローム以下の高さであるキャップを各々が有する複数のゲートを作成するステップ
を含む、請求項１記載の方法。
【請求項６】
前記第一の溝を作成することになる絶縁積層材料を前記複数のゲートの上に堆積することに先立って、窒化珪素層を前記複数のゲートに被せて 堆積するステップ
を含む、請求項１記載の方法。
【請求項７】
前記絶縁積層材料内に溝を作成することに先立って、前記絶縁積層材料から絶縁積層を作成するステップ
を含み、ここで、
前記層の厚さは、前記層の上面から、1800オングストロームである少なくともひとつのゲートの上面に至るまでである
ことを特徴とする、請求項１記載の方法。
【請求項８】
導電性材料を前記溝に堆積する前記ステップ中に、複数の開口接点を、前記導電性材料で充填するステップ
を含む、請求項１記載の方法。
【請求項９】
導電性材料を前記溝に堆積するステップが、
以下の
チタン、
窒化チタン、
窒化タングステン、
タングステン、
上述した物質のうちの二種以上の組み合わせ、
を含んだ群から選択される材料を堆積するステップ
を含む、請求項１記載の方法。
【請求項１０】
絶縁性材料を、各々がゲートキャップを有する複数のゲートに被せるように塗布して、絶縁積層を作成するステップと、
前記複数のゲートのうちの二つの間に第一の接点開口部を作成するステップと、
前記第一の接点開口部を、充填材料で充填するステップと、
前記充填材料内に、ひとつ以上の 側面を有する溝を形成するステップと、
前記ひとつ以上の側面を、スペーサー材料で蔽うステップと、
前記溝を、導電性材料で充填するステップと、
前記導電性材料内に凹部を形成するステップと、
前記凹部をキャップ材料で充填するステップと
を含む、方法。
【請求項１１】
上塗材料を、前記溝および前記スペーサー材料に塗布するステップ
を含む、請求項１０記載の方法。
【請求項１２】
前記第一の接点開口部を充填材料で充填する前に、二重マスクかけ法を使って複数の接点を接点アレイとしてパターン化するステップ
を含む、請求項１０記載の方法。
【請求項１３】
二重マスクかけ法を使って複数の接点を接点アレイとしてパターン化するステップが、
前記複数の接点を1500オングストローム以上の深さにパターン化するステップ
を含む、請求項１２記載の方法。
【請求項１４】
二重マスクかけ法を使って複数の接点を接点アレイとしてパターン化するステップが、
接点乾式蝕刻法を使って前記複数の接点をパターン化するステップ
を含む、請求項１３記載の方法。
【請求項１５】
前記溝を形成するステップが、
前記溝を約1500オングストロームの深さにパターン化するステップ
を含む、請求項１０記載の方法。
【請求項１６】
前記ひとつ以上の側面をスペーサー材料で蔽うステップが、
スペーサー誘電材料を塗布して、前記溝の側壁を上塗りするステップ
を含む、請求項１０記載の方法。
【請求項１７】
前記ひとつ以上の側面をスペーサー材料で蔽うステップが、
材料を厚さ約250オングストロームで塗布するステップ
を含む、請求項１０記載の方法。
【請求項１８】
前記溝を導電性材料で充填する間に、複数の周縁接点開口部および複数の相互接続部を、導電性材料で充填するステップ
を含む、請求項１０記載の方法。
【請求項１９】
絶縁材料内につくられた少なくともひとつの側壁を有する、溝構造 と、
前記少なくともひとつの側壁に付けるように配置された、スペーサー材料と、
前記溝構造内部に配置された、導電性材料と、
前記導電性材料に被せて配置された、キャップ材料と
を含む、半導体構造物。
【請求項２０】
前記溝構造が、象嵌溝構造である、請求項１９記載の半導体構造物。
【請求項２１】
前記溝構造を、複数のデジット接点を跨ぎ且つ複数のセル接点には被さらないような経路に沿わせて形成する、請求項１９記載の半導体構造物。
【請求項２２】
前記溝構造が、デジット接点の上だけにつくられる、請求項２１記載の半導体構造物。
【請求項２３】
複数のセル接点および複数のデジット接点を有する 半導体基板と、
前記複数のデジット接点の上に配置され、且つ絶縁材料内につくられた少なくともひとつの側壁を有する、溝構造と、
前記少なくともひとつの側壁に付けるように配置された、スペーサー材料と、
前記溝構造内部に配置された、導電性材料と、
前記導電性材料に被せて配置された、キャップ材料と
を含む、集積回路。
【請求項２４】
前記導電性材料が、前記複数のデジット接点のうちのいくつかの上につくられた接点開口部の中に配置される、請求項２３記載の集積回路。
【請求項２５】
前記キャップ材料が、前記複数のデジット接点のうちの前記いくつかに亙る前記接点開口部の中に配置される、請求項２４記載の集積回路。
【請求項２６】
複数の接点を有する半導体基板と、
前記複数の接点の上に配置され、且つ絶縁材料内につくられた少なくともひとつの側壁を有する、溝構造と、
前記少なくともひとつの側壁に付けるように配置された、スペーサー材料と、
前記溝構造内部に配置された、導電性材料と、
前記導電性材料に被せて配置された、キャップ材料と
を含む、メモリ装置。
【請求項２７】
前記キャップ材料が、誘電性材料を含む、請求項２６記載のメモリ装置。
【請求項２８】
前記キャップ材料が、窒化珪素材料である、請求項２７記載のメモリ装置。
【請求項２９】
前記スペーサー材料が、オルト珪酸テトラエチルを含む、請求項２６記載のメモリ装置。
【請求項３０】
前記充填材料が、犠牲材料を含む、請求項２６記載のメモリ装置。
【請求項３１】
前記充填材料が、ポリシリコン材料を含むことを特徴とする、請求項２６記載のメモリ装置。
【請求項３２】
制御手段と、
前記制御手段に接続し、且つ複数のメモリセルアレイ を有する、メモリ装置と
を含んだ電子システムであって、
前記複数のメモリセルが、
複数の接点を含んだ半導体基板と、
前記複数の接点のうちの一個以上をかたちづくり、且つ絶縁材料につくられたひとつ以上の側壁を有する、接点構造体と、
前記ひとつ以上の側壁に付くように配置された、スペーサー材料と、
前記接点構造体内部に配置された、導電性材料と、
前記導電性材料に被せて配置された、キャップ材料と
を有する
ことを特徴とする、電子システム。
【請求項３３】
前記メモリが、ダイナミックランダムアクセスメモリ装置である、請求項３２記載の電子システム。
【請求項３４】
前記制御手段がプロセッサである、請求項３２記載の電子システム。
【図１】
【図２】
【図３】
【図４】
【図５Ａ】
【図５Ｂ】
【図５Ｃ】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５Ａ】
【図５Ｂ】
【図５Ｃ】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公表番号】特表２００９−５２８６７８（Ｐ２００９−５２８６７８Ａ）
【公表日】平成２１年８月６日（２００９．８．６）
【国際特許分類】
【出願番号】特願２００８−５５６４１４（Ｐ２００８−５５６４１４）
【出願日】平成１９年２月２０日（２００７．２．２０）
【国際出願番号】ＰＣＴ／ＵＳ２００７／００４５７３
【国際公開番号】ＷＯ２００７／０９８２３６
【国際公開日】平成１９年８月３０日（２００７．８．３０）
【出願人】（５９５１６８５４３）マイクロン テクノロジー， インク． (444)
【Ｆターム（参考）】
【公表日】平成２１年８月６日（２００９．８．６）
【国際特許分類】
【出願日】平成１９年２月２０日（２００７．２．２０）
【国際出願番号】ＰＣＴ／ＵＳ２００７／００４５７３
【国際公開番号】ＷＯ２００７／０９８２３６
【国際公開日】平成１９年８月３０日（２００７．８．３０）
【出願人】（５９５１６８５４３）マイクロン テクノロジー， インク． (444)
【Ｆターム（参考）】
[ Back to top ]