二重仕事関数半導体デバイスの製造方法及びそのデバイス
【課題】金属ゲート電極を有する二重仕事関数半導体デバイスの製造方法を提供する。
【解決手段】該製造方法は、第1領域101及び第2領域102を有する基板100を設けること、第1領域に第1半導体トランジスタ107を作製すること、第2領域に第2半導体トランジスタ108を作製すること、第1サーマルバジェットを第1半導体トランジスタに備わる少なくとも第1ゲート誘電体キャッピング層114aに作用し、第2サーマルバジェットを第2半導体トランジスタに備わる少なくとも第2ゲート誘電体キャッピング層114bに作用すること、を備える。
【解決手段】該製造方法は、第1領域101及び第2領域102を有する基板100を設けること、第1領域に第1半導体トランジスタ107を作製すること、第2領域に第2半導体トランジスタ108を作製すること、第1サーマルバジェットを第1半導体トランジスタに備わる少なくとも第1ゲート誘電体キャッピング層114aに作用し、第2サーマルバジェットを第2半導体トランジスタに備わる少なくとも第2ゲート誘電体キャッピング層114bに作用すること、を備える。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、一般的には半導体デバイスの製造方法に関する。より詳しくは、本発明は、金属ゲート電極を備えたゲートスタックを有するCMOSデバイスを製造する方法、及びそれにより製造されたCMOSデバイスに関する。
【背景技術】
【0002】
現在まで、半導体産業は、MOS電界効果トランジスタ(MOSFETs)の幾何学的寸法をスケーリングすることに相変わらず追い立てられている。ゲート誘電体として二酸化ケイ素(SiO2)を、ゲート材料として多結晶シリコン(ポリシリコン)を使用する伝統的なMOSFET技術では、100nm以下へ縮小するとき、多くの問題が発生する。
【0003】
ゲート誘電体厚を減じたとき、ゲート直接トンネル電流の指数関数的増加が起こる。45nm以降のテクノロジノードに関し、この問題を解決する一つの解決方法は、ゲート誘電体として、いわゆる高k誘電体の導入である。高k誘電体は、誘電率(k)がSiO2の誘電率よりも高い、つまりk>3.9の特徴を示す誘電体である。高k誘電体は、より薄いSiO2層で得ることができるものよりも、同じ実効キャパシタンスを得ることに関して(SiO2に比較して)より大きな物理的厚みが見込まれる。高k材料のより大きな物理的厚みは、ゲート漏れ電流を減じる。
【0004】
しかしながら、2nm以下のSiO2酸化膜厚に関して、ポリシリコン空乏効果がポリシリコンゲートで支配的になり始める。この問題の解決法は、ゲート材料として金属を導入することである。金属ゲートの有利な点は、ポリシリコン空乏効果の排除、非常に低い抵抗、ドーパントの浸透可能性が無い点、及び高kゲート誘電体との良好な適合性である。
【0005】
金属ゲートの導入により、MOSFETのしきい電圧は、金属の仕事関数により制御さされるようになる。金属ゲート電極に関して、仕事関数の調整は、異なる仕事関数がPMOSよりもNMOSに関して必要となるように、簡単ではない。このことは、現状、nMOSFET用に作用する(即ち、好ましくは約4.1ev(±0.3ev)の仕事関数)(n型)金属(ポリシリコンを置き換える)、及び、pMOSFET用に作用する(即ち、好ましくは約5.2ev(±0.3ev)の仕事関数)(p型)金属を必要とする。ポリシリコンゲート電極の仕事関数は、イオン注入により調整可能であるが、金属ゲート電極の仕事関数は、容易には変更できない材料的な特性である。
【発明の概要】
【発明が解決しようとする課題】
【0006】
金属ゲート電極と組み合わされる高kゲート誘電体のような新たなゲート材料の導入は、エッチング及び除去のような伝統的なゲート・ファースト製造プロセスにおいて問題が生じる可能性があることから、容易ではない。また、ゲート・ファースト集積方式における高サーマルバジェット(high-thermal budgets)は、しきい電圧の変化及びデバイス信頼性の低下のように、問題を生じる可能性がある。そのような高サーマルバジェットを克服するために、ゲート・ラストアプローチあるいは置換ゲート(RPG)アプローチとして一般に知られる、低温プロセスが導入されている。ゲート・ラストアプローチでは、金属材料が高温に曝されないように、金属ゲート堆積は、ソース/ドレイン活性化アニールの後に起こる。
【0007】
よって、相補性金属酸化膜半導体(CMOS)における高kゲート誘電体及び金属ゲート電極に関し、新しい代替物がプロセスフローに導入されねばならない。CMOSデバイスにおける金属ゲート及び高k誘電体に関する技術水準において、既に、幾つかの可能性が有効であるが、高k/金属半導体デバイス用の簡易化された集積方式が必要であり、より詳しくは、簡易化された単一の金属、単一の誘電体(SMSD)集積方式、及び金属/高kRPG集積方式が必要である。
【課題を解決するための手段】
【0008】
本発明は、半導体基板(200)に第1領域(201)及び第2領域(202)を設けること、第1領域(201)に第1トランジスタ(207)を作製することを備え、第1トランジスタ(207)は、第1有効仕事関数(WF1eff)を有する第1ゲートスタック(231)を備え、第1ゲートスタック(231)は、第1ゲート誘電体キャッピング層(214a)と、第1ゲート誘電体キャッピング層(214a)上で該キャッピング層に接触する第1金属ゲート電極層(215a)とをさらに備え、第1ゲート誘電体キャッピング層(214a)は、第1有効仕事関数(WF1eff)を決定する、二重仕事関数半導体デバイスの製造方法に関する。本発明による方法は、さらに、第2領域(202)に第2トランジスタ(208)を作製することを備え、第2トランジスタ(208)は、第2有効仕事関数(WF2eff)を有する第2ゲートスタック(232)を備え、第2ゲートスタック(232)は、第2ゲート誘電体キャッピング層(214b)と、第2ゲート誘電体キャッピング層(214b)上で該キャッピング層に接触する第2金属ゲート電極層(215b)とを備え、第2金属ゲート電極層(215b)は、第1金属ゲート電極層(214a)と同じ金属組成からなる。第2ゲート誘電体キャッピング層(214b)は、第1誘電体キャッピング層(214a)と同じ誘電材料を備え、第2ゲート誘電体キャッピング層(214b)は、第2有効仕事関数(WF2eff)を決定し、第2有効仕事関数(WF2eff)は、第1有効仕事関数(WF1eff)と同じである。本発明による方法は、少なくとも第1ゲート誘電体キャッピング層(214a)に第1サーマルバジェットを加え、少なくとも第2ゲート誘電体キャッピング層(214b)に第2サーマルバジェットを加えることを備え、第1サーマルバジェットは、第1有効仕事関数(WF1eff)が第1最終有効仕事関数(WF1eff-final)に変更されるように、及び、第2有効仕事関数(WF2eff)が第2最終有効仕事関数(WF1eff-final)に変更されるように、第2サーマルバジェットよりも小さいものであり、ここで、第1最終有効仕事関数(WF1eff-final)は、第2最終有効仕事関数(WF2eff-final)とは異なる。
【0009】
二重仕事関数半導体デバイスは、一つで単一の金属ゲート電極材料、及び一つで単一の誘電体キャッピング層材料を使用して製造可能であるという、本発明による創作態様の利点がある。
【0010】
第1ゲート誘電体キャッピング層は、第1サーマルバジェットを加えた後、第1ゲートスタックの第1有効仕事関数(WF1eff)に本質的に影響を与えないように選択される。
【0011】
本発明の実施形態によれば、
【数1】
【0012】
ここで、WF1effは、第1有効仕事関数であり、WF2effは、第2有効仕事関数であり、WF1eff-finalは、第1最終有効仕事関数であり、WF2eff-finalは、第2最終有効仕事関数である。第1最終有効仕事関数(WF1eff-final)は、第1有効仕事関数(WF1eff)に等しくても良い。
【0013】
本発明の別の実施形態によれば、第1及び第2トランジスタの一方は、PMOSトランジスタであり、第1及び第2トランジスタの他方は、NMOSトランジスタである。第1トランジスタがPMOSトランジスタである場合、第2トランジスタはNMOSトランジスタが有利であり、あるいは逆もまた同じである。
【0014】
本発明の別の実施形態によれば、第1トランジスタの製造は、ゲート・ラストアプローチを用いて行うことができる。第2トランジスタの製造は、ゲート・ラストアプローチ又はゲート・ファーストアプローチを用いて行うことができる。
【0015】
本発明の別の実施形態によれば、第1サーマルバジェットは、800℃よりも低い温度である。
【0016】
本発明の別の実施形態によれば、第1トランジスタの製造は、さらに、第1領域に第1ダミーゲートスタックを形成すること;ここで第1ダミーゲートスタックは第1ゲート誘電体ホスト層上で該ホスト層に接触するポリシリコンゲート電極層を含む、
ソース/ドレイン領域を形成すること;
ポリシリコンゲート電極を除去し、それにより、下にある第1ゲート誘電体ホスト層を露出すること;
第1ゲート誘電体ホスト層上で該ホスト層に接触して第1ゲート誘電体キャッピング層を形成すること;
第1ゲート誘電体キャッピング層を覆う第1金属ゲート電極層を形成すること、を備える。
【0017】
本発明の別の実施形態によれば、第2トランジスタの製造は、ゲート・ラストアプローチを用いて行われる。ゲート・ラストアプローチを使用するとき、第2トランジスタの製造は、さらに、第2領域に第2ダミーゲートスタックを形成すること;ここで第2ダミーゲートスタックは第2ゲート誘電体ホスト材料を覆うポリシリコンゲート電極層を含む、
ソース/ドレイン領域を形成すること;
ポリシリコンゲート電極を除去し、それにより、下にある第2ゲート誘電体ホスト層を露出すること;
第2ゲート誘電体ホスト層上で該ホスト層に接触して第2ゲート誘電体キャッピング層を形成すること;
第2ゲート誘電体キャッピング層上で該キャッピング層に接触して第2金属ゲート電極層を形成すること、を備える。
【0018】
本発明の別の実施形態によれば、第1ゲート誘電体キャッピング層へ第1サーマルバジェットを、及び第2ゲート誘電体キャッピング層へ第2サーマルバジェットを加えるプロセスは、さらに、第2金属ゲート電極層を形成するプロセス後、第1領域上に感熱層を設けること;
第1領域及び第2領域の熱アニールプロセスを同時に実行すること;それにより感熱層が温度の少なくとも一部を遮り、結果的に第1サーマルバジェットが第2サーマルバジェットよりも小さい、
感熱層を除去すること、を備える。
【0019】
感熱層は、熱反射層又は熱吸収層であってもよい。熱反射層に関し、感熱層は、アルミニウムを備えることができる。
【0020】
本発明の実施形態によれば、熱アニールプロセスは、レーザーアニールを備える。
【0021】
第1誘電体キャッピング層及び第2誘電体キャッピング層は、ランタニド系誘電材料又はアルミニウム系誘電材料を備えることができる。
【0022】
第1及び第2トランジスタの一方は、PMOSトランジスタであり、第1及び第2トランジスタの他方は、NMOSトランジスタである。
【0023】
二重仕事関数半導体デバイスが、ゲートスタック用に同じ材料を備えた、即ち同じ金属ゲート電極材料及び同じ誘電体キャッピング層材料を備えた、NMOS及びPMOSトランジスタを備えて形成可能であるというのが実施形態の有利な点である。
【図面の簡単な説明】
【0024】
全ての図は、本発明の幾つかの態様及び実施形態を説明している。図は、単に模式的なものであり、限定するものではない。図において、構成部分の幾つかのサイズは、説明上の目的のため、拡大され、同縮尺で図示されているとは限らない。
【0025】
例示的な実施形態が図を参照して示されている。ここに開示される実施形態及び図面は、限定のためより、むしろ説明のためのものと考えられるべきである。異なる図面において、同一の又は類似の部分には同一の符号を付している。
【0026】
【図1A】本発明の実施形態に記載されるようなゲート・ラスト/ゲート・ラストアプローチにより二重仕事関数半導体デバイスを製造するための異なるプロセスステップを模式的に示した図である。
【図1B】本発明の実施形態に記載されるようなゲート・ラスト/ゲート・ラストアプローチにより二重仕事関数半導体デバイスを製造するための異なるプロセスステップを模式的に示した図である。
【図1C】本発明の実施形態に記載されるようなゲート・ラスト/ゲート・ラストアプローチにより二重仕事関数半導体デバイスを製造するための異なるプロセスステップを模式的に示した図である。
【図1D】本発明の実施形態に記載されるようなゲート・ラスト/ゲート・ラストアプローチにより二重仕事関数半導体デバイスを製造するための異なるプロセスステップを模式的に示した図である。
【図1E】本発明の実施形態に記載されるようなゲート・ラスト/ゲート・ラストアプローチにより二重仕事関数半導体デバイスを製造するための異なるプロセスステップを模式的に示した図である。
【図1F】本発明の実施形態に記載されるようなゲート・ラスト/ゲート・ラストアプローチにより二重仕事関数半導体デバイスを製造するための異なるプロセスステップを模式的に示した図である。
【図1G】本発明の実施形態に記載されるようなゲート・ラスト/ゲート・ラストアプローチにより二重仕事関数半導体デバイスを製造するための異なるプロセスステップを模式的に示した図である。
【図1H】本発明の実施形態に記載されるようなゲート・ラスト/ゲート・ラストアプローチにより二重仕事関数半導体デバイスを製造するための異なるプロセスステップを模式的に示した図である。
【図2A】本発明の実施形態に記載されるようなゲート・ラスト/ゲート・ファーストアプローチにより二重仕事関数半導体デバイスを製造するための異なるプロセスステップを模式的に示した図である。
【図2B】本発明の実施形態に記載されるようなゲート・ラスト/ゲート・ファーストアプローチにより二重仕事関数半導体デバイスを製造するための異なるプロセスステップを模式的に示した図である。
【図2C】本発明の実施形態に記載されるようなゲート・ラスト/ゲート・ファーストアプローチにより二重仕事関数半導体デバイスを製造するための異なるプロセスステップを模式的に示した図である。
【図2D】本発明の実施形態に記載されるようなゲート・ラスト/ゲート・ファーストアプローチにより二重仕事関数半導体デバイスを製造するための異なるプロセスステップを模式的に示した図である。
【図2E】本発明の実施形態に記載されるようなゲート・ラスト/ゲート・ファーストアプローチにより二重仕事関数半導体デバイスを製造するための異なるプロセスステップを模式的に示した図である。
【図2F】本発明の実施形態に記載されるようなゲート・ラスト/ゲート・ファーストアプローチにより二重仕事関数半導体デバイスを製造するための異なるプロセスステップを模式的に示した図である。
【図2G】本発明の実施形態に記載されるようなゲート・ラスト/ゲート・ファーストアプローチにより二重仕事関数半導体デバイスを製造するための異なるプロセスステップを模式的に示した図である。
【図2H】本発明の実施形態に記載されるようなゲート・ラスト/ゲート・ファーストアプローチにより二重仕事関数半導体デバイスを製造するための異なるプロセスステップを模式的に示した図である。
【図3】本発明の実施形態によるゲート・ラストアプローチを用いて、TiN金属ゲートを有する異なるキャッピング誘電体材料に関するVtの変化の実験データを示す図である。
【発明を実施するための形態】
【0027】
本発明の1つ以上の実施形態が、添付の図を参照して詳細に記述される。本発明はそれに制限されるものではない。記述された図面は、単に模式的であり、限定するものではない。図において、構成部分の幾つかのサイズは、説明上の目的のため、拡大され、同縮尺で図示されているとは限らない。面積及び相対的な面積は、発明の実施への実際の縮小に必ずしも対応しない。当業者は、この発明の範囲に含まれる本発明の多数の変化及び変更を認識可能である。従って、好適な実施の形態の記述は、本発明の範囲を制限するとは認められるべきでない。
【0028】
更に、本書内の第1、第2、等の用語は、類似の構成部分を区別するために使用され、必ずしも連続の又は時系列の順番を記述するものではない。そのように使用される用語は、適切な状況の下で交換可能であり、及び、ここに記載される発明の実施形態は、ここに記述又は図示した以外の他の順序にて実施可能であるということが理解されるべきである。
【0029】
さらに、本書内の頂部、底部、上方、下方、のような用語は、描写的な目的のために使用され、必ずしも相対的な位置を記述するために使用するものではない。そのように使用される用語は、適切な状況の下で交換可能であり、及び、ここに記載される発明の実施形態は、ここに記述又は図示した以外の他の配向にて実施可能である。例えば、ある構成部分の「真下」及び「上方」は、この構成部分の対向側に位置することを示すものである。
【0030】
この明細書を通して「一つの実施形態」あるいは「ある実施形態」を参照することは、その実施形態に関して記述された特定の特徴、構造、又は特性が本発明の少なくとも1つの実施形態に含まれているということを意味する。創造性のある態様は、先に示された一つの実施形態の全ての特徴よりも少なくあるかもしれない。
【0031】
ここに示される記述では、多くの特定の細部が述べられている。しかしながら、発明の実施形態は、これらの特定の細部なしで実施可能であるということが理解される。他の事例では、公知の方法、構造、及び技術は、この記述の理解を不明瞭にしないために、詳細に示していない。
【0032】
本書に、特定の化学名あるいは式が示される場合、材料は、化学名によって結びつけられる化学量論的に正確な式の非化学量論の変化を含むことができる。式における要素の傍らの数の添字の欠乏は、化学量論的に数字の一(1)を示す。正確な化学量数のプラス/マイナス20%の範囲における変化は、本目的のため、化学名又は式に含まれる。代数の添字が与えられる場合、プラス/マイナス約20%の範囲の変化は、各添字の値に対して含まれる。そのような様々な値の合計は、必ずしも整数にならず、このずれが検討される。そのような変化は、プロセス条件の意図した選択及び制御、あるいは意図しないプロセス変動のいずれかにより、発生するかもしれない。
【0033】
以下の用語は、発明の理解を助けるために単独で提供される。
【0034】
発明の様々な実施形態は、しきい電圧(Vt)、有効仕事関数(WFeff)のような半導体デバイスのパラメータを、あるいは、仕事関数(WF)、フェルミ準位等のような使用される材料の物理的特性を参照する。本書を通して使用されるような定義は、以下に要約されている。
【0035】
MOSFETデバイスにおいて、ゲートは、チャネルを伝導性にするためしきい電圧(Vt)を必要とする。CMOSプロセスは、nチャネル及びpチャネル(それぞれNMOS及びPMOS)トランジスタの両方を作製する。しきい電圧Vtは、いわゆる有効仕事関数差(ΔWFeff)によって影響を受ける。しきい電圧(Vt)値を確立するため、PMOS及びNMOSの各ゲート材料(ゲートスタック)の有効仕事関数差、及びそれらの対応するチャネル領域は、チャネル加工及びゲート加工により独立して確立される。
言い換えると、ゲート誘電体(つまり、ホスト誘電体及び可能な異なるキャッピング層からなる)、及びゲート電極(つまり、少なくとも1つの金属層からなる)の両方は、ゲートスタック(デバイス)の有効仕事関数(WFeff)を決定する。さらに、ゲート加工(つまり、適用される異なるプロセス及び/又は熱処理の順序)は、それ自身、ゲートスタック(デバイス)の有効仕事関数(WFeff)に影響があるかもしれない。
【0036】
ゲートスタック(デバイス)の有効仕事関数(WFeff)は、ゲート誘電体材料、ゲート電極材料の選択により、及び実行されるゲート加工により調整(調節した/修正した)可能なパラメータである。これに反して、ゲート電極(しばしば、金属ゲート電極、あるいは金属層、あるいは金属制御電極と呼ばれる)の仕事関数(WF)は、材料に固有の特性である。一般的に、ある材料(つまり金属層)の仕事関数は、材料内の電子が当初フェルミ準位にあった場合、物質原子の外側における物質の電子を真空中へ追い出すのに要求される、電子ボルト(eV)での、エネルギーの尺度である。ゲート電極の仕事関数は、また、材料の、成膜直後の状態の(as-deposited)仕事関数あるいは固有の仕事関数として呼ばれるかもしれない。
【0037】
シリコン基板について、N型のMOSFET(つまりNMOS)デバイスのゲート電極は、およそ4.1eV(+/−0.3eV)の仕事関数を有するであろう。また、P型のMOSFET(つまりPMOS)デバイスのゲート電極は、およそ5.2eV(+/−0.3eV)の仕事関数を有するであろう。
【0038】
高k誘電体は、SiO2の誘電率よりも高い誘電率(k)、即ちk>3.9を特色とする誘電体である。高k絶縁体は、非常に薄いSiO2層で得ることができるものよりも、同じ実効キャパシタンスを得るため、より大きな物理的厚さ(SiO2に比較して)を考慮に入れる。
【0039】
以下の、本発明の実施形態は、シリコン(Si)基板に関して記述されるが、これらの実施形態が他の半導体基板にも同じように良好に適用されることが理解されるべきである。実施形態において、「基板」は、例えばシリコン、ガリウムヒ素(GaAs)、ガリウムヒ素リン(GaAsP)、インジウムリン(InP)、ゲルマニウム(Ge)、あるいはシリコンゲルマニウム(SiGe)基板等の半導体基板を含むことができる。「基板」は、半導体基板部分に加えて、例えばSiO2あるいはSi3N4層等の絶縁層を含むことができる。よって、基板の用語は、また、シリコン・オン・ガラス、シリコン・オン・サファイアの基板をも含んでいる。このように用語「基板」は、対象となる層又は部分の下にある層用の要素を一般的に定義するために使用される。また、「基板」は、例えばガラス又は金属の層が形成される他のいずれのベースであってもよい。したがって、基板は、ブランケットウエハのようなウエハ、又は、例えば下層上に成長されたエピタキシャル層のような別のベース材に適用される層であってもよい。
【0040】
本発明の第1態様では、二重仕事関数半導体デバイスの製造方法が開示され、上記方法は、基板に第1領域101及び第2領域102を設けること、第1領域101に第1半導体トランジスタ107を作製することを備え、第1半導体トランジスタ107は、第1有効仕事関数(WF1eff)を有する第1ゲートスタック131を備え、第1ゲートスタック131は、第1ゲート誘電体キャッピング材料114aと、第1ゲート誘電体キャッピング材料114a上で該キャッピング材料に接触する第1金属ゲート電極材料115aとを備え、第1ゲート誘電体キャッピング材料114aは、第1有効仕事関数(WF1eff)を決定する。上記方法は、さらに、第2領域102に第2半導体トランジスタ108を作製することを備え、第2半導体トランジスタ108は、第2有効仕事関数(WF2eff)を有する第2ゲートスタック132を備え、第2ゲートスタック132は、第2ゲート誘電体キャッピング材料114bと、第2ゲート誘電体キャッピング材料114b上で該キャッピング材料に接触する第2金属ゲート電極材料115bとを備え、第2金属ゲート電極層115bは、第1金属ゲート電極層115aと同じ金属組成からなり、第2ゲート誘電体キャッピング材料114bは、第1ゲート誘電体キャッピング材料114aと同一であり、第2ゲート誘電体キャッピング材料114bは、第2有効仕事関数(WF2eff)を決定する。第1サーマルバジェットは、第1ゲート誘電体キャッピング材料114aに適用され、第2サーマルバジェットは、第2ゲート誘電体キャッピング材料114bに適用され、第1サーマルバジェット及び第1ゲート誘電体キャッピング層114aが第1最終有効仕事関数(WF1eff-final)を決定し、第1最終有効仕事関数(WF1eff-final)は、第1有効仕事関数(WF1eff)とは異なり、並びに、第2サーマルバジェット及び第2ゲート誘電体キャッピング層114bが第2最終有効仕事関数(WF2eff-final)を決定し、第2最終有効仕事関数(WF2eff-final)は、第2有効仕事関数(WF2eff)とは異なるように、第1サーマルバジェットは、第2サーマルバジェットよりも低いものであり、それにより、第1最終有効仕事関数(WF1eff-final)は、第2最終有効仕事関数(WF2eff-final)とは異なる。
【0041】
第1半導体トランジスタ及び第2半導体トランジスタを製造する過程は、本発明の異なった実施形態により行うことができる。第1半導体トランジスタを製造する過程は、ゲート・ラストのアプローチを用いて、好ましくは行われる。ゲート・ラストアプローチ、しばしば置換ゲート(RPG)アプローチとして参照される、では、金属金属ゲート堆積が、活性化アニール(つまり、接合活性化、ソース/ドレイン活性化)及びシリサイド化の後に起こる。ゲート・ファーストアプローチでは、活性化アニールの前に、金属ゲートが高kゲート誘電体上に堆積され、よって、金属ゲートは、高温(1100℃までの温度、あるいはそれよりも高い温度)に曝される。このことは、デバイスの適切な作動に関して有害になる可能性がある。ゲート・ラストアプローチでは、金属ゲートの金属は、そのような高温に曝されない。第2半導体トランジスタを製造するプロセスは、ゲート・ファーストアプローチを使用した、本発明の実施形態により実行することができる。あるいは、第2半導体トランジスタを製造するプロセスは、ゲート・ラストアプローチ(置換ゲートあるいはRPGアプローチとしても知られている)を用いて、本発明の実施形態により実行することができる。
【0042】
図1Aから図1Hを参照して、本発明のある実施形態による二重仕事関数半導体デバイスの製造方法に関する異なるプロセスステップがより詳細に記述される。ここで、ゲート・ラストアプローチが第1半導体トランジスタを作製するために使用され、ゲート・ラストアプローチが第2半導体トランジスタを作製するために使用される。図1Aから図1Hのいずれかに関する異なるプロセスステップの以下の記述では、ゲート・ラスト/ゲート・ラスト(GL/GL)アプローチのプロセスステップを参照したものもあるかもしれない。第1半導体トランジスタを製造するための、及びこのGL/GLアプローチにて第2半導体トランジスタを製造するためのいくつかのプロセスステップは、同時に行なわれるかもしれない。
【0043】
図1Aは、半導体基板100、例えばシリコン基板を図示する。基板100は、複数の別個の領域を備えることができる。最も好ましくは、図1Aに示されるように、2つの別個の領域、つまり第1領域101及び第2領域102、が基板100に形成可能である。第1領域101は、デバイスの第1活性領域として参照でき、また、第2領域102は、デバイスの第2活性領域として参照できる。第1領域101及び第2領域102は、絶縁領域103によって互いに電気的に分離可能である。第1領域101及び第2領域102を互いに分離可能な方法は、それらの間にシャロートレンチアイソレーション(STI)を用いることである。STIは、深く狭いトレンチであり、酸化物で満たされ、集積回路における隣接デバイス間で電気的絶縁を設けるため、上記隣接デバイス間にて半導体基板にエッチングされる。あるいは、シリコンの局所的な酸化(LOCOS)が用いられてもよい。
【0044】
第1トランジスタは、第1領域101に形成されるであろうし、例えばPMOSトランジスタである(及びよってPMOSトランジスタを形成するためのPMOS領域を表わす第1領域101)。第2トランジスタは、第2領域102に形成されるだろうし、例えばNMOSトランジスタである(及びよってNMOSトランジスタを形成するためのNMOS領域を表わす第2領域102)。本発明は、これに限定されるものではなく、NMOS及びPMOSは交換、つまり第1(NMOS)領域に第1NMOSトランジスタを、及び第2(PMOS)領域に第2PMOSトランジスタを形成する、してもよい、ということは理解されるべきである。
【0045】
第1領域101及び第2領域102を設けた後、ゲート誘電体ホスト層104が基板(図1B)上に設けられる。ゲート誘電体ホスト層104は、第1領域101及び第2領域102の両方に設けることができる。誘電体層104は、例えば二酸化シリコン(SiO2)、窒化シリコン(SiN)、若しくはオキシ窒化シリコン(SixOyN1−x−y)等の絶縁材料の層、又は、より好ましくは、例えばHfO2、TaOx、Al2Oy、若しくはこれらから生成されるいずれの組み合わせ等の、いずれの高k誘電体材料(つまりk>3.9)であってもよい。ゲート誘電体ホスト層104は、熱酸化、原子層堆積(ALD)、化学蒸着法(CVD)、物理的蒸着法(PVD)、あるいは当業者に知られている他の適当ないずれの方法によって形成可能である。ゲート誘電体ホスト層104は、例えば、基板100と高k材料との間の(任意の)界面の誘電体層(例えばSiO2−不図示)の頂部上に形成された高k材料(例えばHfO2)等の誘電体材料のスタックを備えることができる。ゲート誘電体ホスト層104は、好ましくは0.5nmから4nmの範囲の厚みを有する。
【0046】
GL/GLアプローチ(図1B)において、ゲート誘電体ホスト層104を設けた後、ダミーゲート電極層105がゲート誘電体ホスト層104上に設けられる。ダミーゲート電極層105は、好ましくはポリシリコンを備える。さらにプロセスでは、パターン化されたダミーゲート電極層105は、除去されるだろう(図1E)。パターン化されたダミーのポリシリコンゲート電極の除去は、例えば湿式のエッチングプロセス、あるいは当業者に知られた他のエッチングプロセスを用いることにより行うことができる。
【0047】
従来のプロセスステップ、材料、及び装置は、図1Cに図示されるようなデバイスを生成するために使用可能である。即ち、プロセスは、第1領域101に第1ダミーゲートスタック131を、及び第2領域102に第2ダミーゲートスタック132を形成するために、ゲートホスト誘電体層104及びダミーゲート電極層105をパターニング(例えば、従来のリソグラフィーを用いて)すること、並びに、第1と第2のダミーゲートスタック131,132の片側にスペース106を、第1領域101及び第2領域102におけるソース/ドレイン領域(拡張 領域/接合 領域)109の活性化、及び追加のシリサイド110を設けることを備える。ソース/ドレイン領域109の活性化のため、及びソース/ドレイン領域109におけるシリサイド領域110の形成のため、アニーリングプロセスが必要である。このアニーリングプロセスは、高温プロセスを備える。これは高サーマルバジェットプロセスである。アニーリングプロセスの温度は、一般的に500℃よりも高く、好ましくは800℃よりも高く、より好ましくは800℃から1200℃の範囲である。スパイクアニーリング、あるいは急速熱アニーリング(RTA)が使用可能である。
【0048】
スペーサー106は、好ましくは、例えば二酸化シリコン(SiO2)、窒化シリコン(SiN)あるいはオキシ窒化シリコン(SiON)等の絶縁材料を備える。スペーサーは、ALD又はCVDにより堆積され、異方性エッチング又は当業者に知られた他の適当ないずれかの方法によってパターン化可能である。
【0049】
以下のプロセスにおいて、第1ゲートスタック131及び第2ゲートスタック132におけるダミーゲート電極材料105は、除去される(図1D)。例えばポリシリコンゲート電極材料のダミーゲート電極材料105を除去した後、下にあるゲート誘電体ホスト層104は、第1領域101及び第2領域102において露出される。ダミーゲート電極材料105の除去は、下にあるゲート誘電体ホスト材料104の方へ選択的であるエッチングプロセスを用いて行うことができる。より具体的には、最初に誘電体層111が形成可能である。誘電体層111の形成は、例えば、CVDを用いて誘電体層111を堆積することにより行うことができ、続いて、第1領域101及び第2領域102の両方において、ダミーゲート電極材料105を露出するため、誘電体層111を研磨(例えばCMPを用いて)することにより形成される。誘電体層111は、ダミーゲート電極材料105を除去するためのその後のエッチングプロセスの間に、下にあるソース/ドレイン領域109、シリサイド領域110、及びスペーサー106を保護する保護層を形成する。あるいは(図示せず)、保護誘電体ライナーが、ソース/ドレイン領域109、シリサイド領域110、及びスペーサー106のそばに形成されるかもしれない。CMPの少ないハードマスク開口プロセスを用いて、ダミーゲート電極材料105は、除去されるかもしれない。ダミーゲート電極材料105を除去した後、第1領域101に第1トレンチ112が、及び第2領域102に第2トレンチ113が、サイドウォールスペーサ106間に形成される。ダミーゲート電極材料105の除去後、ゲート誘電体ホスト層104は、第1ゲートスタック131及び第2ゲートスタック132に未だ存在する。しかしながら、ダミーゲート電極材料105は、第1ゲートスタック131及び第2ゲートスタック132には、もはや存在しない。
【0050】
ソース/ドレイン活性化後のダミーゲート電極材料を除去するプロセス、ソース/ドレインシリサイド化は、いわゆるゲート・ラストアプローチにおいて良く知られており、あるいはまた、しばしば置換ゲートアプローチ(RPG)に関連する。従来のゲート・ファーストアプローチに反対の、ゲート・ラストアプローチは、金属ゲート蒸着が活性化アニール(つまりソース/ドレイン活性化)及びシリサイド化の後に起こることから、低温プロセスを考慮している。ゲート・ファーストアプローチにおいて、金属ゲートは、活性化アニールの前に高kゲート誘電体上に堆積され、その結果、金属ゲートは高温(1100℃までの温度、あるいはそれより高い温度)に曝される。これは、デバイスの適切な作動に不利になり得る。ゲート・ラストアプローチでは、金属ゲートの金属(これはダミーゲート電極材料を除去した後のさらなるプロセスで設けられるだろう)は、そのような高温に曝されない。このことは、例えば、Schaeffer等による、J.Vac.Sci.Technol.のB、21(1)(2003)、「Physical and electrical properties of metal gate electrodes on HfO2 gate dielectrics」の11〜17頁において、ゲート・ファーストアプローチにおいて一般的に行われるように、ゲートスタック(高kゲート誘電体及び金属ゲート)が高サーマルバジェット(例えば接合活性化、ソース/ドレイン活性化、シリサイドのような)に曝されるとき、しきい電圧(Vt)の変化が発生可能である、と公表されるように、現在の技術状況から知られている。
【0051】
ダミーゲート電極層105の除去後、誘電体キャッピング層114が形成される(図1E)。誘電体キャッピング層114は、第1ゲートスタック131及び第2ゲートスタック132において、ゲート誘電体ホスト層104上に存在する(上で接触して)。
【0052】
誘電体キャッピング層114は、ゲートスタックの有効仕事関数を調整する、つまり第1ゲートスタック131の有効仕事関数を決定する、及び第2ゲートスタック132の有効仕事関数を決定するのに適切ないずれの誘電体材料を備えることができる。誘電体キャッピング層114は、アルミニウム系の誘電体あるいはランタニド系の誘電体を備えることができる。誘電体キャッピング層114は、LaO(N)、AlO(N)、AlN、DyO(N)、ScO(N)、GdO(N)、CeO(N)、TbO(N)、ErO(N)、YbO(N)、あるいはこれらのいずれの組合わせを備えることができる。誘電体キャッピング層114の材料に依存して、この誘電体キャッピング層114は、NMOSデバイスへのあるいはPMOSデバイスへの第1トランジスタの第1ゲートスタックの第1有効仕事関数を調整するのに、及び、PMOSデバイスへのあるいはNMOSデバイスへの第2トランジスタの第2ゲートスタックの第2有効仕事関数を調整するのに、それぞれ適切であるかもしれない。ゲート誘電体における内蔵双極子場(つまり、ゲート誘電体ホスト層104のスタック及び誘電体キャッピング層114−例えばHfSiON、DyOスタック)が金属ゲート(例えばTiN)の仕事関数と無関係にNMOSデバイスのしきい電圧に適合可能なように、誘電体キャッピング層114は、より陽性の原子(ゲート誘電体ホスト層に比べて)を有する材料を備える。DyO層は、このように有効仕事関数を決定するであろう。これは、NMOSトランジスタに適している。誘電体における内蔵双極子場(つまり、HfSiON−AlOスタック)が金属ゲート(例えばTiN)の仕事関数と無関係にPMOSデバイスのしきい電圧に適合可能なように、誘電体キャッピング層114は、より陰性の原子(ゲート誘電体ホスト層に比べて)を有する材料を備える。AlO層は、このように有効仕事関数を決定するであろう。これは、PMOSトランジスタに適している。
【0053】
誘電性のキャッピング層114は、好ましくは0.2nmから2nmの範囲の、より好ましくは0.2nmから1nmの範囲の、さらにより好ましくは0.2nmから0.5nmの範囲の等価酸化物厚(EOT)を有する。
【0054】
誘電体キャッピング層114は、ALD、PVD、CVDのような、いかなる適当な蒸着技術を用いることにより形成される。好ましくは、等角の誘電体キャッピング層114が形成される。誘電体キャッピング層が誘電体層104上でスペーサー106のわきのトレンチ112,113の側壁にのみ存在するように、誘電体キャッピング層の一部は除去可能である。誘電体層111の一部上に存在する誘電体キャッピング層は、当業者に一般に知られているようなエッチングプロセス(図1G)によって除去可能である。第1ゲートスタック131における誘電体キャッピング層114は、第1誘電体キャッピング層114aとしてさらに呼ばれ、第2ゲートスタック132における誘電体キャッピング層は、第2誘電体キャッピング層114bとしてさらに呼ばれる。
【0055】
第1及び第2の誘電体キャッピング層114a,114bの形成後、金属ゲート電極115が第1トレンチ112及び第2トレンチ113(図1F)に形成される。金属ゲート電極材料115は、例えばALD、CVD、PVDのような従来の金属蒸着技術を用いて、デバイスの全体にわたり(つまり、誘電体層111及び誘電体キャッピング層114にわたり)に堆積可能である。金属ゲート電極材料115は、トレンチ112及び113内に完全に存在するのが好ましい。第1トレンチ112及び第2トレンチ113は、金属ゲート電極材料115で完全に満たされるのが好ましい。第1ゲートスタック131における金属ゲート電極材料は、第1金属ゲート電極材料115aとして呼ばれ、第2ゲートスタック132における金属ゲート電極材料は、第1金属ゲート電極材料115bとして呼ばれる(図1G)。よって第1金属ゲート電極115a及び第2金属ゲート電極115bは、同じ金属(金属材料組成)を備える。
【0056】
第1及び第2の金属ゲート電極115a,115bは、金属ゲートを形成するための材料を備えた金属を備え、該金属は、(堆積されたままの)仕事関数を有する。金属を備える状態で、材料は、知られた金属、金属合金、金属シリサイド、導電性金属窒化物、導電性金属酸化物、…である。金属に依存して、金属ゲート電極の仕事関数WFは、従来のp型ドープ半導体の仕事関数に、あるいは従来のn型ドープ半導体の仕事関数に類似してもよい。例えば、ニッケル(Ni)、酸化ルテニウム(RuO)、及びモリブデン窒化物(MoN)は、p型ドープ半導体材料に類似した仕事関数を有する。例えば、ルテニウム(Ru)、ジルコニウム(Zr)、ニオブ(Nb)、タンタル(Ta)、チタニウムシリサイド(TiSi2)は、n型ドープ半導体材料に類似した仕事関数を有する。例えば、TiNは、中間ギャップ(midgap)の仕事関数、即ちn型ドープ半導体材料の仕事関数とp型ドープ半導体材料の仕事関数との間における仕事関数を有する(SiO2上のTiNに関して、約4.65eVから4.8eV)。
【0057】
例えば、金属ゲート電極材料115は、第1領域101(第1トランジスタ)においてNMOSゲート電極を形成するのに適しているが、第2領域102(第2トランジスタ)においてPMOSゲート電極を形成するのに適していない(堆積されたままの)仕事関数を有して形成可能である。あるいは逆に、金属ゲート電極材料115は、第1領域101においてPMOSゲート電極を形成するのに適しているが、第2領域102においてNMOSゲート電極を形成するのに適していない(堆積されたままの)仕事関数を有して形成可能である。両方の領域(NMOS及びPMOSトランジスタ)に関して一つの金属ゲート電極材料を用いた二重仕事関数半導体デバイスの形成に関し、金属ゲート電極材料115の仕事関数は、選択的に調整する必要がある。つまり、金属ゲート電極材料115の仕事関数は、その(堆積されたままの)仕事関数が適切ではないところの領域において調整される必要がある。
【0058】
NMOSゲート電極を形成するのに適した状態では、仕事関数は約4.1eV(+/−0.3eV)であってもよいことを意味する。あるいは逆に、金属ゲート電極材料115は、第1領域101においてPMOSゲート電極を形成するのに適しているが、第2領域102においてNMOSゲート電極を形成するのに適していない(堆積されたままの)仕事関数を有して形成可能である。PMOSゲート電極を形成するのに適した状態では、仕事関数は約5.2eV(+/−0.3eV)であってもよいことを意味する。両方の領域(NMOS及びPMOS)に関して一つの金属ゲート電極材料を用いた二重仕事関数半導体デバイスの形成に関し、金属ゲート電極材料115の仕事関数は、選択的に調整する必要がある。つまり、金属ゲート電極材料115の仕事関数は、その(堆積されたままの)仕事関数が適切ではないところの領域において調整される必要がある。
【0059】
誘電体キャッピング層114a、114bは、さらに、第1及び第2のゲートスタック131,132の有効仕事関数を決定するであろう。そうでなければ、第1ゲートスタック131における金属ゲート電極材料115aの下に位置する誘電体キャッピング層114aは、第1ゲートスタック131の第1有効仕事関数WF1effを決定し、第2ゲートスタック132における金属ゲート電極材料115bの下に位置する誘電体キャッピング層114bは、第2ゲートスタック132の第2有効仕事関数WF2effを決定する。
【0060】
第1半導体トランジスタ及び第2半導体トランジスタの形成のプロセスフローにおけるこの点では、第1ゲートスタック131及び第2ゲートスタック132の両方は、いずれの高サーマルバジェットプロセス(つまりいずれの高温プロセス)、即ち800℃よりも高い温度プロセスに曝されていない。このプロセスフローでのこの時点(つまり第1及び第2の誘電体キャッピング層114a,114bの形成後で、第1及び第2のサーマルバジェットが加えられる次のプロセスの前)では、第1ゲートスタック131の第1有効仕事関数WF1effと、第2ゲートスタック132の第2有効仕事関数WF2effとは同じである、つまり同じ値を有する。よって、第1ゲートスタック131及び第2ゲートスタック132は、同じプロセスを受けた。そうでなければ、上記プロセスフローでの上記時点では、第1有効仕事関数WF1effと、第2有効仕事関数WF2effとの間に差はない。この時点で、第1ゲートスタック131の第1有効仕事関数WF1effは、例えばNMOS(あるいはPMOS)に適することができ、一方、第2ゲートスタック132の第2有効仕事関数WF2effは、PMOS(あるいはNMOSのそれぞれ)に適していない。よって、上記2つのゲートスタックの一つの有効仕事関数をさらに調整するために、より詳しくは、金属ゲート形成後の有効仕事関数が適切ではないゲートスタックの有効仕事関数を調整するために、別のプロセスを適用することが必要である。
【0061】
ゲート誘電体ホスト層104は、例えばHfSiONを備えることができる。例えば、第1及び第2誘電体キャッピング層114a、114bは、例えばDyOのような、(ゲート誘電体ホスト層よりも)より多くの陽性原子を備える誘電体を備えることができる。第1及び第2ゲート電極材料115a、115bは、例えばTiNのような、中間ギャップ(mid-gap)の金属材料を備えることができる。誘電体(つまりHfSiON−DyOスタック)に内蔵の双極子場が金属ゲート(TiN)の仕事関数と無関係にNMOSデバイスのしきい電圧に適合可能なように、DyOは、より多くの陽性原子を有する誘電体になることが知られている。よってDyO層は、有効仕事関数を決定するであろう。これは、NMOSトランジスタに適している。驚いたことに、これは、DyOが価電子帯に近い値の方の有効仕事関数、つまりPMOSトランジスタに適している有効仕事関数(図3)の方への有効仕事関数をも調整可能であるという実験から判った。ゲート・ラストアプローチにおいて(つまり、接合活性化、ソース/ドレイン活性化、及び/又はシリサイド化用の高サーマルバジェットの後に、金属ゲート電極の形成)、1nmのDyOキャッピング層は、P型の方へ約130mVのしきい電圧Vtの(負の)変化に帰着し、これは、従来のゲート・ファーストアプローチ(つまり、接合活性化、ソース/ドレイン活性化、及び/又はシリサイド化用の高サーマルバジェットの前に、金属ゲート電極の形成)においてDyOキャッピング層を用いたときの、しきい電圧の反対の変化となる、ということが判った。ゲート・ファーストアプローチにおいて、1nmのDyOキャッピング層は、N型のしきい電圧仕事関数の方へ約150mVのしきい電圧の変化を一般的に引き起こすであろう。比較として、異なる厚みを有するAlOキャッピング層を用いることにより引き起こされるしきい電圧の異なる変化が図3に示される。0.5nmあるいは1.5nmのAlOキャッピング層について、約−60mVのP型へのしきい電圧変化が測定される。1nmのAlOキャッピング層について、しきい電圧変化は、幾分小さく、約−50mVである。AlO((例えばHfを含むゲート・ホスト誘電体層と比べて)より多くの陽性電子を有する誘電体)は、一般的に、P型しきい電圧仕事関数の方へしきい電圧を変化させる。誘電体キャッピング層としてDyOを用いたとき、しきい電圧の変化は、AlO誘電体キャッピング層によって引き起こされる変化と比較して、より大きいことが理解可能である。
【0062】
金属ゲート電極材料(つまり第1ゲート電極材料115a及び第2ゲート電極材料115b)の形成後、一つのドーパント・タイプ(つまりPMOS)に適している第1有効仕事関数を有する第1半導体トランジスタ、及び、反対のドーパント・タイプ(つまりNMOS)に適している第2有効仕事関数を有する第2半導体トランジスタを製造するために、仕事関数の一つのさらなる調整が必要である。第1ゲート電極材料115aは、第2ゲート電極材料115bと同じである。
【0063】
以下の工程において、感熱層116は、第1領域101(図1G)つまり有効仕事関数が適している領域において、第1金属ゲート電極材料115a上に設けられる。感熱層116は、熱反射層あるいは熱吸収層であってもよい。熱反射層の場合、(熱源119から来る)熱反射層でターゲットとされる熱は、下にある金属ゲート電極材料まで熱反射層を通して熱が入り込むことができないように、少なくとも部分的に、より好ましくは完全に反射され戻るであろう。熱吸収層の場合、熱吸収層でターゲットとされる熱は、この熱吸収層内に/熱吸収層により、少なくとも部分的に、より好ましくは完全に吸収されるであろう。よって、熱は、下にある金属ゲート電極材料まで熱吸収層を通して入り込まないであろう。このことは、感熱層116により覆われる第1ゲートスタック131、つまり第1金属ゲート電極材料115a及び第1領域101における第1誘電体キャッピング層114aが露出されず、よって熱の影響を受けないであろうことを意味する。第2ゲートスタック132、つまり第2領域102における第2金属ゲート電極材料115b及び第2誘電体キャッピング層114bは、バリヤー層が存在しないように露出され、熱源119により影響を受ける可能性がある。熱源によりとは、熱が生じる源を意味する。熱の発生により、ターゲットとされた領域は、サーマルバジェットを受けるだろう。熱(サーマルバジェット)は、次工程で提供される。さもなければ、サーマルバジェットが半導体デバイスに作用したならば、第1サーマルバジェット118b及び第2サーマルバジェット118bが規定可能である。第1サーマルバジェット118a及び第2サーマルバジェット118bは、同時に提供される。第1サーマルバジェット118aは、全部(一部)のサーマルバジェットであり、この全部(一部)のサーマルバジェットは、第1トランジスタ107に影響を及ぼすであろうし、そうでなければそれは、第1ゲートスタック131の有効仕事関数に影響を及ぼすであろうし、そうでなければそれは、第1誘電体キャッピング層114a、それにより第1金属ゲート電極115aに影響を及ぼすであろう。第2サーマルバジェットは、全部(一部)のサーマルバジェットであり、この全部(一部)のサーマルバジェットは、第2トランジスタ108に影響を及ぼすであろうし、そうでなければそれは、第2ゲートスタック132の有効仕事関数に影響を及ぼすであろうし、そうでなければそれは、第2誘電体キャッピング層114b、それにより第2金属ゲート電極115bに影響を及ぼすであろう。第1トランジスタ107上の、より詳しくは第1ゲートスタック131上の、より詳しくは第1誘電体キャッピング層114a及び第1金属ゲート電極115a上の感熱層116の存在により、第1サーマルバジェット118aは、第2サーマルバジェット118bよりも低くなるであろう。
【0064】
感熱層116は、熱源119からの放射を伝達する部分(例えば第2領域102で)を設け、及び熱源119からの放射を遮断(つまり吸収又は反射)する部分(例えば第1領域101で)を設けるようにパターン化される。
【0065】
感熱層116は、レーザー・エネルギーへの高い反射率又は吸収を有するいずれの材料も含むことができる。(反射の)感熱層116は、アルミニウムを備えることができる。
【0066】
感熱層116の形成後、熱アニールプロセスが実行され(そうでなければ上記サーマルバジェットが作用される)、それにより第2領域102における第2ゲートスタック132の第2有効仕事関数WF2effの変化、及び、第1領域101における第1ゲートスタック131の有効仕事関数WF1effの変化を引き起こす。熱アニールプロセス(第1サーマルバジェット118a及び第2サーマルバジェット118b)を適用する前、WF1effとWF2effとは等しいが、第1領域101において感熱層116を用いて熱アニールプロセス(第1サーマルバジェット118a及び第2サーマルバジェット118b)を適用した後に、WF1effとWF2effとは、異なるようになる。第1ゲートスタック131の第1有効仕事関数WF1effは、第1ゲートスタック131の第1最終仕事関数WF1eff−finalに調整され、第2ゲートスタック132の第2有効仕事関数WF2effは、第2ゲートスタック132の第2最終仕事関数WF2eff−finalに調整され、それにより、第1ゲートスタック131の第1有効仕事関数WF1effは、第2ゲートスタック132の第2有効仕事関数WF2effに等しく(第1及び第2のサーマルバジェットを作用する前に)、及び第1ゲートスタック131の第1最終仕事関数WF1eff−finalは、第2ゲートスタック132の第2最終仕事関数WF2eff−finalから異なる(第1及び第2のサーマルバジェットの作用後)。
【0067】
本発明の実施形態によれば、第2最終仕事関数WF2eff−finalと第2有効仕事関数WF2effとの差で割られた第1最終仕事関数WF1eff−finalと第1有効仕事関数WF1effとの差は、好ましくは0.1以下である:
【0068】
【数2】
【0069】
第1有効仕事関数WF1effが負の値(つまりPMOS用)の方へ変化し、第2有効仕事関数WF2effが正の値(つまりNMOS用)の方へ変化する場合、上記(1)式は常に満足し、そうでなければ、上記第2最終仕事関数WF2eff−finalと第2有効仕事関数WF2effとの差により割られた第1最終仕事関数WF1eff−finalと第1有効仕事関数WF1effとの差は、負の値であり、よって、0.1以下である。第1有効仕事関数WF1eff及び第2有効仕事関数WF2effの両方が正又は負の値側へ変化したならば、第1有効仕事関数WF1effの変化は、第2有効仕事関数WF2effの変化の0.1であるだけかもしれない。
【0070】
例えば、HfSiON−DyO−TiNゲートスタックは、第1及び第2領域の両方に用いることができる。半導体デバイスにサーマルバジェットプロセスを適用する前に、第1領域上に感熱層を設けることによって、第1ゲートスタック(HfSiON−DyO−TiNを備える)にて受ける第1サーマルバジェットは、第2ゲートスタック(HfSiON−DyO−TiNを備える)により受ける第2サーマルバジェットよりも低くなるであろう。なぜなら、感熱層が第1領域において熱の少なくとも一部を遮るからである。DyOは、ゲートスタックの有効仕事関数に影響を及ぼすであろう。第1ゲートスタックに関して、低いサーマルバジェットのため、しきい電圧Vtは、P型の方へ変化(つまり価電子帯の方への有効仕事関数の変化)するであろう。これに対し、第2ゲートスタックに関して、高いサーマルバジェットのため、しきい電圧Vtは、N型の方へ変化(つまり伝導帯の方への有効仕事関数の変化)するであろう。PMOS及びNMOSトランジスタの両方のため単一の金属、単一の誘電体を使用するが、サーマルバジェットを適用した後、第1最終仕事関数W1eff−finalがPMOSに向くように、第2最終仕事関数W2eff−finalがNMOSに向くように、第1有効仕事関数W1eff及び第2有効仕事関数W2effは、調整可能である。二重の仕事関数半導体デバイスがNMOS及びPMOSの両方のため単一金属ゲート電極及び単一金属誘電体を用いて形成可能であることは、ある実施形態の利点である。
【0071】
サーマルバジェットを適用した後、つまり第1ゲートスタックに第1サーマルバジェット118aを作用し第2ゲートスタックに第2サーマルバジェット118bを作用した後、第1有効仕事関数W1effは、第1最終有効仕事関数W1eff-finalに調整され、第2有効仕事関数W2effは、第2最終有効仕事関数W2eff-finalに調整される。第1領域において感熱層を使用することで、第1サーマルバジェット118aは、第2サーマルバジェット118bよりも低い。よって第1領域において、まるでゲート・ラストアプローチが使用されるかのように(金属ゲート及び誘電体キャッピング層が高いサーマルバジェットにさらされない)、有効仕事関数が調整され、第2領域において、まるでゲート・ファーストアプローチが使用されるかのように(ゲート・ラストアプローチを用いて金属ゲート及び誘電体キャッピング層が設けられ、しかしながら金属ゲート及び誘電体キャッピング層は、ゲート・ファーストアプローチで一般的に使用される高いサーマルバジェット、あるいは好ましくは第1領域にて作用されるサーマルバジェットよりも高いサーマルバジェットにさらされる)、有効仕事関数が調整される。第1ゲートスタック131に作用される第1サーマルバジェット118aは、第2ゲートスタック132に作用される第2サーマルバジェット118bよりも小さい。
【0072】
サーマルバジェット118a、118bは、好ましくはレーザーの熱プロセスによって加えられる。レーザーの熱プロセスを用いる利点は、急速熱プロセスよりも約8桁短いほんの数ナノ秒の短いレーザパルスが使用されることである。レーザアニーリングによる熱拡散は、ほとんど無視できる。レーザアニーリングは、また、既存の埋没物にサーマルバジェットを加えることなく特定領域へ選択的な局部加熱を提供することができる。レーザアニーリング・プロセスにて用いられる温度は、好ましくは800℃を超える。加えられるサーマルバジェットの一部、より好ましくは全てを感熱層が少なくとも部分的に遮断するとき、第1領域に加えられるサーマルバジェットは、第2領域に加えられるサーマルバジェットよりも小さいであろう。
【0073】
図1Hは、本発明の実施形態により記述されたプロセスを用いて製造された二重仕事関数半導体デバイスの模式図である。感熱層及び熱源を除去した後、二重仕事関数半導体デバイスは、第1トランジスタ107及び第2トランジスタを備え、第1トランジスタ107及び第2トランジスタは、第1金属ゲートスタック131及び第2金属ゲートスタック132を備え、第1及び第2の金属ゲートスタックは、同一の誘電体層及び金属ゲート電極層を備え、第1トランジスタ107は第1最終有効仕事関数W1eff-finalを有し、第2トランジスタ108は第2最終有効仕事関数W2eff-final、これは第1最終有効仕事関数W1eff-finalとは異なる、を有する。
【0074】
図2Aから図2Hを参照して、本発明のある実施形態による二重仕事関数半導体デバイスを製造するための異なるプロセスステップについてより詳しく述べる。ここで、ゲート・ラストアプローチが第1半導体トランジスタを製造するために使用され、ゲート・ファーストアプローチが第2半導体トランジスタを製造するために使用される。さらに、本文において、図2Aから図2Hに関するプロセスは、また、ゲート・ラスト/ゲート・ファースト(GL/GF)アプローチのプロセスに参照されるであろう。
【0075】
図2Aは、半導体基板200、例えばシリコン基板を図示する。基板200は、複数の別個の領域を備えることができる。最も好ましくは、2つの別個の領域つまり第1領域201及び第2領域202は、図2Aに図示されるように、基板200に形成可能である。第1領域201は、デバイスの第1活性化領域としても参照可能であり、第2領域202は、デバイスの第2活性化領域としても参照可能である。第1領域201及び第2領域202は、絶縁領域203によって互いから電気的に分離可能である。第1領域201及び第2領域202を互いに分離可能な方法は、その間に、シャロートレンチアイソレーション(STI)を用いることである。STIは、間に電気的分離を設けるため、集積回路にて隣接するデバイス間で半導体基板にエッチングされ、酸化物で満たされた、深く狭いトレンチである。あるいは、ロコス(LOCOS)が使用可能である。
【0076】
第1トランジスタは、第1領域201に形成されるであろう。第1トランジスタは、例えばPMOSトランジスタ(このように第1領域201は、PMOSトランジスタを形成するためのPMOS領域を表わす)である。第2トランジスタは、第2領域202に形成されるであろう。第2トランジスタは、例えばNMOSトランジスタ(このように第2領域202は、NMOSトランジスタを形成するためのNMOS領域を表わす)である。本発明は、これらに限定されるものではなく、NMOS及びPMOSは交換されてもよい、つまり第1(NMOS)領域に第1NMOSトランジスタを形成し、第2(PMOS)領域に第2PMOSトランジスタを形成してもよい、ことは、理解されるべきである。
【0077】
第1領域201及び第2領域202を設けた後、ゲート誘電体ホスト層204は、基板200(図2B)上に設けられる。ゲート誘電体ホスト層204は、第1領域201及び第2領域202の両方にて当業者にとって従来のプロセスステップ、材料、及び装置を用いて設けることができる。誘電体層204は、例えば二酸化シリコン(SiO2)、窒化シリコン(SiN)、あるいは窒化酸化ケイ素(SixOyN1−x−y)のような絶縁体層、又はより好ましくは、例えばHfO2、TaOx、Al2Oyのような任意の高k誘電体材料(つまりk>3.9)、あるいはそれらの任意の組合せで作製されるものであってもよい。ゲート誘電体ホスト層204は、熱酸化、原子層堆積法(ALD)、あるいは化学蒸着法(CVD)か物理気相成長法(PVD)、又は当業者に知られる他のいずれの適当な方法によって形成可能である。ゲート誘電体ホスト層204は、基板200と高k材料との間で(任意の)界面誘電体層(例えばSiO2 不図示)の頂部に形成された例えば高k材料(例えばHfO2)のような、誘電体材料のスタックを備えることができる。ゲート誘電体ホスト層204は、好ましくは0.5nmから4nmからの範囲の厚さを有する。
【0078】
ゲート誘電体ホスト層204を設けた後、ゲート誘電体キャッピング層214が第1領域201及び第2領域202におけるゲート誘電体ホスト層204(図2B)に接して(上に横たわり)設けられることができる。第1半導体トランジスタにおいてゲート誘電体キャッピング層214の一部は、第1ゲート誘電体キャッピング層214aとしてさらに参照されるであろう。第2半導体トランジスタにおいてゲート誘電体キャッピング層の一部は、第2ゲート誘電体キャッピング層214bとしてさらに参照されるであろう。第1ゲート誘電体キャッピング層214a及び第2ゲート誘電体キャッピング層214bは、同じ誘電体材料を備える。
【0079】
誘電体キャッピング材料214は、ゲートスタックの有効仕事関数を調整する、つまり第1領域201において第1ゲートスタックの有効仕事関数を決定(調整)する、及び第2領域202において第2ゲートスタックの有効仕事関数を決定(調整)する、のに適しているいずれの誘電体材料を備えることができる。誘電体キャッピング層214は、アルミニウム系の誘電体あるいはランタニド元素系の誘電体を備えることができる。誘電体キャッピング層214は、LaO(N)、AlO(N)、AlN、DyO(N)、ScO(N)、GdO(N)、CeO(N)、TbO(N)、ErO(N)、YbO(N)あるいはそれらのいずれかの組合せを備えることができる。誘電体キャッピング層214の材料によって、誘電体キャッピング層214は、第1トランジスタの第1ゲートスタックの第1有効仕事関数をNMOSデバイスあるいはPMOSの方へ調整するのに適した、及び第2トランジスタの第2ゲートスタックの第2有効仕事関数をNMOSデバイスあるいはPMOSの方へそれぞれ調整するのに適したものであることができる。誘電体キャッピング層214がより多くの陽性原子を有する材料を備えるならば、ゲート誘電体(つまりゲート誘電体ホスト層204及び誘電体キャッピング層214のスタック −例えばHfSiON−DyOスタック)における内蔵ダイポールフィールドは、NMOSデバイスのしきい電圧を金属ゲート(例えばTiN)の仕事関数とは無関係に適合させることができる。よってDyO層は、有効仕事関数を決定するであろう。これは、NMOSトランジスタに適している。誘電体キャッピング層214がより多くの陰性原子を有する材料を備えるならば、誘電体(例えばHfSiON−AlOスタック)における内蔵ダイポールフィールドは、PMOSデバイスのしきい電圧を金属ゲート(例えばTiN)の仕事関数とは無関係に適合させることができる。よってAlO層が有効仕事関数を決定するであろう。これは、PMOSトランジスタに適している。
【0080】
誘電体キャッピング層114は、0.2nmから2nmの範囲、より好ましくは0.2nmから1nmの範囲、さらに好ましくは0.2nmから0.5nmの範囲における等価酸化物厚(EOT)を好ましくは有する。
【0081】
誘電体キャッピング層214は、ALD、PVD、CVDのようないかなる適当な蒸着技術を用いることにより形成される。
【0082】
GL/GFアプローチのため、誘電体キャッピング層214の一部は、誘電体キャッピング層214が第2領域202におけるゲート誘電体ホスト層204上にのみ存在するそのように除去可能である。よって、第2ゲート誘電体キャッピング層214bだけが存在したままである。第1ゲート誘電体キャッピング層214aは除去される。第1領域において、ゲート誘電体ホスト層204の一部に重なる誘電体キャッピング層は、当業者に一般に知られているように、下にあるゲート誘電体ホスト層204に選択的な適当なエッチングプロセスによって除去可能である。ゲート誘電体キャッピング層214の除去部分は、第1ゲート電極材料205を設けるプロセスの前に行うのが好ましい。
【0083】
ゲート誘電体ホスト層204を設けた後、あるいはゲート誘電体キャッピング層214a、214bを設けたならばゲート誘電体キャッピング層214を設けた後、第1ゲート電極材料205及び第2金属ゲート電極材料215が設けられる(図2B)。これは、CVD、ALD、PVDのような当業者に知られた技術を用いて行うことができる。
【0084】
第1領域201に関し、好ましくは、ダミーゲート電極材料205(例えばポリシリコン材料)を設けることができる(第1領域201において、第1トランジスタは、ゲート・ラストアプローチを用いて製造されるので)。第2領域202に関し、好ましくは、金属ゲート電極材料215(またさらに第2金属ゲート電極材料215bと参照される)を設けることができる(第2領域202において、第2トランジスタは、ゲート・ファーストアプローチを用いて製造されるので)。
【0085】
当業者に良く知られたパターニング技術を用いて、ダミーゲート電極材料205は、第1領域201及び第2領域202において、下にある誘電体キャッピング層214及び/又はゲート誘電体ホスト層204の上でこれに接して形成可能であり、第2領域202においてダミーゲート電極材料205の一部を除去(エッチング)することにより、それにより、ダミーゲート電極材料205は、第1領域201にのみ存在する。さらにプロセスにおいて、第2金属ゲート電極材料215bを、第2領域202において下にある誘電体キャッピング層214b上でこれに接して設けることができる(図2B)。
【0086】
さらなるプロセスステップにおいて、当業者に良く知られたパターニング技術を用いて、第1領域201において第1(ダミー)ゲートスタック231が設けられ、第2領域202において第2ゲートスタック232が設けられる。第2ゲートスタック232は、第2ゲート誘電体キャッピング層214b及び第2金属ゲート電極層215bを備える。第2ゲートスタック232は、第2有効仕事関数WF2effを有し、これは第2ゲート誘電体キャッピング層214bによって決定される。第1ゲートスタック231は、第2誘電体キャッピング層214bと同じ誘電材料を備えた第1ゲート誘電体キャッピング層214a、及びダミーゲート電極205を備えることができる。ダミーゲート電極材料は、ゲート・ラストアプローチを用いて容易に除去することができる材料を備える。ダミーゲート電極205は、好ましくはポリシリコンを備える。
【0087】
第2金属ゲート電極215bは、金属ゲートを形成する材料を含む金属を備える。材料を含む金属は、金属、金属合金、金属ケイ素化合物、導電性金属窒化物、導電性金属酸化物、等と理解される。金属に依存して、金属ゲート電極の仕事関数WFは、従来のp型にドープされた半導体の仕事関数に、あるいは従来のn型にドープされた半導体の仕事関数に類似してもよい。例えば、ニッケル(Ni)、酸化ルテニウム(RuO)、及びモリブデン窒化物(MoN)は、p型にドープされた半導体に類似した仕事関数を有する。例えばルテニウム(Ru)、ジルコニウム(Zr)、ニオブ(Nb)、タンタル(Ta)、チタニウムシリサイド(TiSi2)は、n型にドープされた半導体材料に類似した仕事関数を有する。
【0088】
例えば、第2金属ゲート電極材料215bは、第2領域202にNMOSゲート電極を形成するのに適した(適するとして堆積された)仕事関数で、第2領域202にPMOSゲート電極を形成するのに適していない仕事関数を有して形成可能である。NMOSゲート電極を形成するのに適した状態とは、仕事関数がおよそ4.1eV(+/−0.3eV)であってもよいことを意味する。あるいはこれとは逆に、金属ゲート電極材料215bは、第2領域202にPMOSゲート電極を形成するのに適した(適するとして堆積された)仕事関数で、第2領域202にNMOSゲート電極を形成するのに適していない仕事関数を有して形成可能である。PMOSゲート電極を形成するのに適した状態とは、仕事関数がおよそ5.2eV(+/−0.3eV)であってもよいことを意味する。
【0089】
従来のプロセスステップ、材料、及び装置は、図2Dに模式図で示されるようなデバイスを生成するために使用可能である。即ち、プロセスステップは、第1及び第2のゲートスタック231,232のわきにスペーサ206、並びに第1領域201及び第2領域202にソース/ドレイン領域(拡張領域/接合領域)、及び追加のシリサイド形成210を設け、第1領域201に第1(ダミー)ゲートスタック231を、及び第2領域202に第2金属ゲートスタック232を形成するためゲート・ホスト誘電体層204及びダミーゲート電極層205をパターニング(例えば、従来のリソグラフィーを用いて)することを備える。ソース/ドレイン領域209におけるシリサイド化領域210の構成とともにソース/ドレイン領域209の活性化のため、アニーリングプロセスが必要である。このアニーリングプロセスは、高温プロセスを備える。これは高いサーマルバジェットプロセスである。アニーリングプロセスの温度は、一般的には800℃を超え、好ましくは800℃から1200℃の範囲である。スパイクアニーリング又は迅速な熱アニール(RTA)を用いることができる。
【0090】
スペーサー206は、好ましくは、例えば二酸化ケイ素(SiO2)、窒化ケイ素(SiN)あるいは酸窒化ケイ素(SiON)のような絶縁材料を備える。スペーサーは、ALDまたはCVDによって堆積され、異方性エッチング、あるいは当業者に知られた他の適当ないずれの方法によってパターン化されてもよい。
【0091】
次のプロセス(図2E)において、第1ゲートスタック231においてダミーゲート電極材料205は除去される。例えばポリシリコンゲート電極材料のダミーゲート電極材料205を除去した後、下にあるゲート誘電体ホスト層204は、第1領域201において露出される。ダミーゲート電極材料205の除去は、下にあるゲート誘電体ホスト材料204の方へ選択的なエッチングプロセスを用いて行うことができる。より詳しくは、第1誘電体層211が形成されてもよい。誘電体層211の形成は、例えばCVDを用いて誘電体層211を堆積することにより行うことができ、続いて、第1領域201においてダミーゲート電極材料205を露出するために誘電体層211が研磨(例えばCMPを用いて)される。誘電体層211は、ダミーゲート電極材料205を除去するための次のエッチングプロセスの間に、下にあるソース/ドレイン領域209及びシリサイド領域210、並びにスペーサ206を保護するための保護層を形成する。あるいは(図示せず)、保護誘電体ライナーは、ソース/ドレイン領域209及びシリサイド領域210、並びにスペーサー206を保護して形成可能である。CMPレス・ハードマスク・オープニング・プロセスを用いて、ダミーゲート電極材料205は、除去されてもよい。ダミーゲート電極材料205を除去した後、第1領域201において第1トレンチ212がサイドウォールスペーサ206間に形成される。ダミーゲート電極材料205の除去の後、ゲート誘電体ホスト層204は、第1ゲートスタック231内に依然として存在する。しかしながら、ダミーゲート電極材料205は、第1ゲートスタック231にもはや存在しない。第1誘電体キャッピング層214aが前のプロセスステップのどれでも除去されなかった場合、誘電体キャッピング層214aは、ダミーゲート電極材料205の除去と一緒に除去されてもよい。第1誘電体キャッピング層214aの方への選択エッチング除去を行なうことは簡単ではないが、ダミーゲート電極材料205のみを除去することもでき、それにより、下にある第1誘電体キャッピング層214aが露出される(図示せず)。第2ゲートスタック232は、第1領域におけるゲート電極材料205の除去工程の後、変化せずにとどまる。
【0092】
接合活性化、ソース/ドレイン活性化、ソース/ドレインシリサイド化の後、ダミーゲート電極材料を除去するプロセスは、いわゆるゲート・ラストアプローチにおいて良く知られており、又は交換ゲートアプローチ(RPG)としてしばしば参照される。従来のゲート・ファーストアプローチとは反対に、ゲート・ラストアプローチは、活性化アニール(つまり接合活性化、ソース/ドレイン活性化、シリサイド化)後、金属ゲート堆積が発生するので、低温プロセスと考えられている。ゲート・ファーストアプローチにおいて、金属ゲートは、活性化アニールの前に高kゲート誘電体上に堆積され、それにより金属ゲートは、高温(1100℃まで、又はこれを超える温度)に曝される。これは、デバイスの適切な動作に関して有害になり得る。ゲート・ラストアプローチにおいて、金属ゲートの金属(それはダミーゲート電極材料を除去した後、さらなるプロセスで設けられるであろう)は、これらの高温に曝されない。例えば、Schaeffer等による、J.Vac.Sci.Technol.B、21(1)、p11−17(2003)、「Physical and electrical properties of metal gate electrodes on HfO2 gate dielectrics」に公表されたように、ゲート・ファーストアプローチにて一般的に行われるように、ゲートスタック(高kゲート誘電体及び金属ゲート)が高サーマルバジェット(例えば接合活性化、ソース/ドレイン活性化、シリサイド化のような)にさらされるとき、しきい電圧(Vt)の変化が起こる可能性があることは、最先端技術から知られている。
【0093】
ダミーゲート電極層205の除去後に、第1誘電体キャッピング層214aがまだ存在しない場合、第1誘電体キャッピング層214aは、第1ゲートスタック231において(下にある)ゲート誘電体ホスト層204上でこれに接して形成されてもよい(図2F)。第1誘電体キャッピング層214aは、第2誘電体キャッピング層214bと同じ誘電材料を備える。第1及び第2の誘電体キャッピング層214a、214bは、同じ材料組成を有する。
【0094】
第1誘電体キャッピング層214aは、ゲートスタックの有効仕事関数を調整する、つまり第1ゲートスタック231の有効仕事関数を決定(調整)するのに適切ないずれの誘電体材料をも備えることができる。
【0095】
第1誘電体キャッピング層214aは、0.2nmから2nmの範囲、より好ましくは0.2nmから1nmの範囲、さらに好ましくは0.2nmから0.5nmの範囲における等価酸化物厚(EOT)を有する。
【0096】
第1誘電体キャッピング層214aは、ALD、PVD、CVDのようないかなる適当な堆積技術も用いることにより形成される。好ましくは、等角の誘電体キャッピング層214aが形成される。第1誘電体キャッピング層214aの一部は、誘電体キャッピング層が誘電体層204上で、スペーサー206のわきのトレンチ212の側壁にのみ存在するように除去されてもよい。誘電体層211の一部に重なる第1誘電体キャッピング層は、当業者に一般に知られているようなエッチング工程によって除去されてもよい(図2G)。
【0097】
第1誘電体キャッピング層214aの形成後、第1金属ゲート電極215aが第1トレンチ212に形成される(図2G)。第1金属ゲート電極材料215aは、0.5nmから10nmの範囲、より好ましくは5nmから10nmの範囲における厚みを有し、例えばALD、CVD、PVDのような一般に知られている堆積技術を用いて堆積される。第1金属ゲート電極材料215aは、完全なトレンチ212内に好ましくは存在する。第1トレンチ212は、好ましくは金属ゲート電極材料215aで完全に満たされる。第1金属ゲート電極材料/層215aは、第2及び第2金属ゲート電極材料/層215bと同じ金属組成を備える。
【0098】
誘電体層211に重なる第1金属ゲート電極215aの一部は、除去可能である。また、誘電体層211は、除去可能である(図2H)。
【0099】
プロセスフローにおけるこの時点では、半導体デバイスは、第1トランジスタ107及び第2トランジスタ108を備えて形成されており、これらの両方は、ゲートスタック用の同じ材料を、つまり誘電体キャッピング層(第1誘電体キャッピング層214a及び第2誘電体キャッピング層214b)用の、及び金属ゲート電極(第1金属ゲート電極215a及び第2金属ゲート電極215b)用の同じ材料を備える。
【0100】
(第2)金属ゲート電極215は、金属ゲートを形成するための材料を含む金属を備える。材料を含む金属とは、金属、金属合金、金属シリサイド、導電性金属窒化物、導電性金属酸化物、等と理解される。金属に依存して、金属ゲート電極の仕事関数WFは、従来のp型ドープ半導体の仕事関数に、あるいは従来のn型ドープ半導体の仕事関数に類似することができる。例えば、ニッケル(Ni)、酸化ルテニウム(RuO)、及びモリブデン窒化物(MoN)は、p型ドープ半導体に類似する仕事関数を有する。例えば、ルテニウム(Ru)、ジルコニウム(Zr)、ニオブ(Nb)、タンタル(Ta)、チタニウムシリサイド(TiSi2)は、n型ドープ半導体に類似する仕事関数を有する。
【0101】
例えば、第1金属ゲート電極材料215aは、第1領域201においてNMOSゲート電極を形成するのに適しているが、第2領域202においてPMOSゲート電極を形成するのに適していない、第1(として堆積された)仕事関数を有して形成することができる。NMOSゲート電極を形成するのに適しているとは、仕事関数がおよそ4.1eV(+/−0.3eV)であってもよいことを意味する。あるいは逆に、第1金属ゲート電極材料215aは、第1領域201においてPMOSゲート電極を形成するのに適しているが、第2領域202においてNMOSゲート電極を形成するのに適していない、第1(として堆積された)仕事関数を有して形成することができる。PMOSゲート電極を形成するのに適しているとは、仕事関数がおよそ5.2eV(+/−0.3eV)であってもよいことを意味する。両方の領域(NMOS及びPMOS)用に一つの金属ゲート電極材料を用いた二重仕事関数半導体デバイスの形成のため、第1及び/又は第2の金属ゲート電極材料215a及び/又は215bの仕事関数は、選択的に調整され/調節され/修正される必要がある。即ち、第1及び/又は第2の金属ゲート電極材料215a及び/又は215bの仕事関数は、その(として堆積された)仕事関数が適切でない領域において調整され/調節され/修正される必要がある。
【0102】
誘電体キャッピング層214a、214bは、さらにゲートスタックの有効仕事関数を決定するであろう。そうでなければ上記の、第1ゲートスタック231において第1金属ゲート電極材料215aの下に位置する第1誘電体キャッピング層214aは、第1ゲートスタック231の第1有効仕事関数WF1effを決定し、第2ゲートスタック232において第2金属ゲート電極材料215bの下に位置する誘電体キャッピング層214bは、第2ゲートスタック232の第2有効仕事関数WF2effを決定する。
【0103】
第1半導体トランジスタ207及び第2半導体トランジスタ208を形成するプロセスフローにおけるこの時点で、第1ゲートスタック131及び第2ゲートスタック132の両方は、サーマルバジェットプロセスを受けている。しかしながら、第1ゲートスタック231に作用するサーマルバジェットは、第2ゲートスタック232に作用するサーマルバジェットよりも低い。第2ゲートスタック232は、ゲート・ファーストアプローチを用いて第2ゲートスタック232が形成されているように、高いサーマルバジェットプロセス(つまりいずれかの高温プロセス)、つまり800℃を超える温度プロセスを受けている。ゲート・ラストアプローチを用いて形成される第1ゲートスタック231は、そのような高いサーマルバジェットプロセス(つまりいずれかの高温プロセス)、つまり第2ゲートスタック232の形成のために使用されるサーマルバジェットに比較して800℃を超える温度プロセスを受けていない。第1ゲートスタック231に供給される第1サーマルバジェットは、第2ゲートスタック232に供給される第2サーマルバジェットよりも低い。従って、第1ゲートスタック231及び第2ゲートスタック232は、異なるサーマルバジェット、より詳しくは第1サーマルバジェットと第2サーマルバジェットとをそれぞれ受けることから、第1ゲートスタック231の第1有効仕事関数WF1eff、及び第のゲートスタック232の第2有効仕事関数WF2effは、異なる。
【0104】
ゲートスタックに関して同じ材料、つまり同じ金属ゲート電極材料及び同じ誘電体キャッピング層材料を備えたNMOS及びPMOSトランジスタを備えた二重仕事関数半導体デバイスが形成可能であるということが、ある実施形態の利点である。
【0105】
例えば、HfSiON−DyO−TiNゲートスタックは、第1及び第2の領域の両方に用いることができる。第1ゲートスタックに関し、低いサーマルバジェット(ゲート・ラストアプローチからの)のため、しきい電圧Vtは、P型の方へ変化(つまり価電子帯の方への有効仕事関数の変化)するであろう。一方、第2ゲートスタックに関し、高いサーマルバジェット(ゲート・ファーストアプローチからの)のため、しきい電圧Vtは、N型の方へ変化(つまり伝導帯の方への有効仕事関数の変化)するであろう。PMOS及びNMOSトランジスタの両方に関して、単一の金属、単一の誘電体を使用するけれども、第1有効仕事関数W1eff及び第2有効仕事関数W2effは、サーマルバジェットの作用後、第1最終有効仕事関数W1eff-finalがPMOSに適するように、第2最終有効仕事関数W2eff-finalがNMOSに適するように、調整可能である。
【0106】
サーマルバジェットを作用した後、つまり第1サーマルバジェットを第1ゲートスタックに、第2サーマルバジェットを第2ゲートスタックに作用した後、第1有効仕事関数W1effは、第1最終有効仕事関数W1eff-finalに調整され、第2有効仕事関数W2effは、第2最終有効仕事関数W2eff-finalに調整される。第1サーマルバジェットは、第2トランジスタの作製のためのゲート・ファーストアプローチの使用、及び第1トランジスタの作製のためのゲート・ラストアプローチの使用のため、第2サーマルバジェットよりも低い。第1ゲートスタックに適用されるサーマルバジェットは、第2ゲートスタックに適用されるサーマルバジェットよりも小さい。
【0107】
上述の説明は、発明のある実施形態の詳細である。しかしながら、いかに詳細な説明が明細書内で行われたとしても、発明は多くの方法で実施可能なことが理解されるであろう。発明のある特徴あるいは態様を記述するときの特定の用語の使用は、その用語が関連する発明の特徴あるいは態様のいかなる特定の特徴も含むために限定されるように、用語が本願明細書で再度定義されているということをほのめかすように取られるべきではないことに注目されるべきである。
【0108】
上述の詳細な説明は、種々の実施形態に適用されるように、発明の新規な特徴を示し、記述し、指摘しているが、図示した装置又はプロセスの形態及び詳細において、種々の省略、置換、及び変更は、発明の精神から逸脱することなく当業者によりなすことができることは理解されるであろう。
【技術分野】
【0001】
本発明は、一般的には半導体デバイスの製造方法に関する。より詳しくは、本発明は、金属ゲート電極を備えたゲートスタックを有するCMOSデバイスを製造する方法、及びそれにより製造されたCMOSデバイスに関する。
【背景技術】
【0002】
現在まで、半導体産業は、MOS電界効果トランジスタ(MOSFETs)の幾何学的寸法をスケーリングすることに相変わらず追い立てられている。ゲート誘電体として二酸化ケイ素(SiO2)を、ゲート材料として多結晶シリコン(ポリシリコン)を使用する伝統的なMOSFET技術では、100nm以下へ縮小するとき、多くの問題が発生する。
【0003】
ゲート誘電体厚を減じたとき、ゲート直接トンネル電流の指数関数的増加が起こる。45nm以降のテクノロジノードに関し、この問題を解決する一つの解決方法は、ゲート誘電体として、いわゆる高k誘電体の導入である。高k誘電体は、誘電率(k)がSiO2の誘電率よりも高い、つまりk>3.9の特徴を示す誘電体である。高k誘電体は、より薄いSiO2層で得ることができるものよりも、同じ実効キャパシタンスを得ることに関して(SiO2に比較して)より大きな物理的厚みが見込まれる。高k材料のより大きな物理的厚みは、ゲート漏れ電流を減じる。
【0004】
しかしながら、2nm以下のSiO2酸化膜厚に関して、ポリシリコン空乏効果がポリシリコンゲートで支配的になり始める。この問題の解決法は、ゲート材料として金属を導入することである。金属ゲートの有利な点は、ポリシリコン空乏効果の排除、非常に低い抵抗、ドーパントの浸透可能性が無い点、及び高kゲート誘電体との良好な適合性である。
【0005】
金属ゲートの導入により、MOSFETのしきい電圧は、金属の仕事関数により制御さされるようになる。金属ゲート電極に関して、仕事関数の調整は、異なる仕事関数がPMOSよりもNMOSに関して必要となるように、簡単ではない。このことは、現状、nMOSFET用に作用する(即ち、好ましくは約4.1ev(±0.3ev)の仕事関数)(n型)金属(ポリシリコンを置き換える)、及び、pMOSFET用に作用する(即ち、好ましくは約5.2ev(±0.3ev)の仕事関数)(p型)金属を必要とする。ポリシリコンゲート電極の仕事関数は、イオン注入により調整可能であるが、金属ゲート電極の仕事関数は、容易には変更できない材料的な特性である。
【発明の概要】
【発明が解決しようとする課題】
【0006】
金属ゲート電極と組み合わされる高kゲート誘電体のような新たなゲート材料の導入は、エッチング及び除去のような伝統的なゲート・ファースト製造プロセスにおいて問題が生じる可能性があることから、容易ではない。また、ゲート・ファースト集積方式における高サーマルバジェット(high-thermal budgets)は、しきい電圧の変化及びデバイス信頼性の低下のように、問題を生じる可能性がある。そのような高サーマルバジェットを克服するために、ゲート・ラストアプローチあるいは置換ゲート(RPG)アプローチとして一般に知られる、低温プロセスが導入されている。ゲート・ラストアプローチでは、金属材料が高温に曝されないように、金属ゲート堆積は、ソース/ドレイン活性化アニールの後に起こる。
【0007】
よって、相補性金属酸化膜半導体(CMOS)における高kゲート誘電体及び金属ゲート電極に関し、新しい代替物がプロセスフローに導入されねばならない。CMOSデバイスにおける金属ゲート及び高k誘電体に関する技術水準において、既に、幾つかの可能性が有効であるが、高k/金属半導体デバイス用の簡易化された集積方式が必要であり、より詳しくは、簡易化された単一の金属、単一の誘電体(SMSD)集積方式、及び金属/高kRPG集積方式が必要である。
【課題を解決するための手段】
【0008】
本発明は、半導体基板(200)に第1領域(201)及び第2領域(202)を設けること、第1領域(201)に第1トランジスタ(207)を作製することを備え、第1トランジスタ(207)は、第1有効仕事関数(WF1eff)を有する第1ゲートスタック(231)を備え、第1ゲートスタック(231)は、第1ゲート誘電体キャッピング層(214a)と、第1ゲート誘電体キャッピング層(214a)上で該キャッピング層に接触する第1金属ゲート電極層(215a)とをさらに備え、第1ゲート誘電体キャッピング層(214a)は、第1有効仕事関数(WF1eff)を決定する、二重仕事関数半導体デバイスの製造方法に関する。本発明による方法は、さらに、第2領域(202)に第2トランジスタ(208)を作製することを備え、第2トランジスタ(208)は、第2有効仕事関数(WF2eff)を有する第2ゲートスタック(232)を備え、第2ゲートスタック(232)は、第2ゲート誘電体キャッピング層(214b)と、第2ゲート誘電体キャッピング層(214b)上で該キャッピング層に接触する第2金属ゲート電極層(215b)とを備え、第2金属ゲート電極層(215b)は、第1金属ゲート電極層(214a)と同じ金属組成からなる。第2ゲート誘電体キャッピング層(214b)は、第1誘電体キャッピング層(214a)と同じ誘電材料を備え、第2ゲート誘電体キャッピング層(214b)は、第2有効仕事関数(WF2eff)を決定し、第2有効仕事関数(WF2eff)は、第1有効仕事関数(WF1eff)と同じである。本発明による方法は、少なくとも第1ゲート誘電体キャッピング層(214a)に第1サーマルバジェットを加え、少なくとも第2ゲート誘電体キャッピング層(214b)に第2サーマルバジェットを加えることを備え、第1サーマルバジェットは、第1有効仕事関数(WF1eff)が第1最終有効仕事関数(WF1eff-final)に変更されるように、及び、第2有効仕事関数(WF2eff)が第2最終有効仕事関数(WF1eff-final)に変更されるように、第2サーマルバジェットよりも小さいものであり、ここで、第1最終有効仕事関数(WF1eff-final)は、第2最終有効仕事関数(WF2eff-final)とは異なる。
【0009】
二重仕事関数半導体デバイスは、一つで単一の金属ゲート電極材料、及び一つで単一の誘電体キャッピング層材料を使用して製造可能であるという、本発明による創作態様の利点がある。
【0010】
第1ゲート誘電体キャッピング層は、第1サーマルバジェットを加えた後、第1ゲートスタックの第1有効仕事関数(WF1eff)に本質的に影響を与えないように選択される。
【0011】
本発明の実施形態によれば、
【数1】
【0012】
ここで、WF1effは、第1有効仕事関数であり、WF2effは、第2有効仕事関数であり、WF1eff-finalは、第1最終有効仕事関数であり、WF2eff-finalは、第2最終有効仕事関数である。第1最終有効仕事関数(WF1eff-final)は、第1有効仕事関数(WF1eff)に等しくても良い。
【0013】
本発明の別の実施形態によれば、第1及び第2トランジスタの一方は、PMOSトランジスタであり、第1及び第2トランジスタの他方は、NMOSトランジスタである。第1トランジスタがPMOSトランジスタである場合、第2トランジスタはNMOSトランジスタが有利であり、あるいは逆もまた同じである。
【0014】
本発明の別の実施形態によれば、第1トランジスタの製造は、ゲート・ラストアプローチを用いて行うことができる。第2トランジスタの製造は、ゲート・ラストアプローチ又はゲート・ファーストアプローチを用いて行うことができる。
【0015】
本発明の別の実施形態によれば、第1サーマルバジェットは、800℃よりも低い温度である。
【0016】
本発明の別の実施形態によれば、第1トランジスタの製造は、さらに、第1領域に第1ダミーゲートスタックを形成すること;ここで第1ダミーゲートスタックは第1ゲート誘電体ホスト層上で該ホスト層に接触するポリシリコンゲート電極層を含む、
ソース/ドレイン領域を形成すること;
ポリシリコンゲート電極を除去し、それにより、下にある第1ゲート誘電体ホスト層を露出すること;
第1ゲート誘電体ホスト層上で該ホスト層に接触して第1ゲート誘電体キャッピング層を形成すること;
第1ゲート誘電体キャッピング層を覆う第1金属ゲート電極層を形成すること、を備える。
【0017】
本発明の別の実施形態によれば、第2トランジスタの製造は、ゲート・ラストアプローチを用いて行われる。ゲート・ラストアプローチを使用するとき、第2トランジスタの製造は、さらに、第2領域に第2ダミーゲートスタックを形成すること;ここで第2ダミーゲートスタックは第2ゲート誘電体ホスト材料を覆うポリシリコンゲート電極層を含む、
ソース/ドレイン領域を形成すること;
ポリシリコンゲート電極を除去し、それにより、下にある第2ゲート誘電体ホスト層を露出すること;
第2ゲート誘電体ホスト層上で該ホスト層に接触して第2ゲート誘電体キャッピング層を形成すること;
第2ゲート誘電体キャッピング層上で該キャッピング層に接触して第2金属ゲート電極層を形成すること、を備える。
【0018】
本発明の別の実施形態によれば、第1ゲート誘電体キャッピング層へ第1サーマルバジェットを、及び第2ゲート誘電体キャッピング層へ第2サーマルバジェットを加えるプロセスは、さらに、第2金属ゲート電極層を形成するプロセス後、第1領域上に感熱層を設けること;
第1領域及び第2領域の熱アニールプロセスを同時に実行すること;それにより感熱層が温度の少なくとも一部を遮り、結果的に第1サーマルバジェットが第2サーマルバジェットよりも小さい、
感熱層を除去すること、を備える。
【0019】
感熱層は、熱反射層又は熱吸収層であってもよい。熱反射層に関し、感熱層は、アルミニウムを備えることができる。
【0020】
本発明の実施形態によれば、熱アニールプロセスは、レーザーアニールを備える。
【0021】
第1誘電体キャッピング層及び第2誘電体キャッピング層は、ランタニド系誘電材料又はアルミニウム系誘電材料を備えることができる。
【0022】
第1及び第2トランジスタの一方は、PMOSトランジスタであり、第1及び第2トランジスタの他方は、NMOSトランジスタである。
【0023】
二重仕事関数半導体デバイスが、ゲートスタック用に同じ材料を備えた、即ち同じ金属ゲート電極材料及び同じ誘電体キャッピング層材料を備えた、NMOS及びPMOSトランジスタを備えて形成可能であるというのが実施形態の有利な点である。
【図面の簡単な説明】
【0024】
全ての図は、本発明の幾つかの態様及び実施形態を説明している。図は、単に模式的なものであり、限定するものではない。図において、構成部分の幾つかのサイズは、説明上の目的のため、拡大され、同縮尺で図示されているとは限らない。
【0025】
例示的な実施形態が図を参照して示されている。ここに開示される実施形態及び図面は、限定のためより、むしろ説明のためのものと考えられるべきである。異なる図面において、同一の又は類似の部分には同一の符号を付している。
【0026】
【図1A】本発明の実施形態に記載されるようなゲート・ラスト/ゲート・ラストアプローチにより二重仕事関数半導体デバイスを製造するための異なるプロセスステップを模式的に示した図である。
【図1B】本発明の実施形態に記載されるようなゲート・ラスト/ゲート・ラストアプローチにより二重仕事関数半導体デバイスを製造するための異なるプロセスステップを模式的に示した図である。
【図1C】本発明の実施形態に記載されるようなゲート・ラスト/ゲート・ラストアプローチにより二重仕事関数半導体デバイスを製造するための異なるプロセスステップを模式的に示した図である。
【図1D】本発明の実施形態に記載されるようなゲート・ラスト/ゲート・ラストアプローチにより二重仕事関数半導体デバイスを製造するための異なるプロセスステップを模式的に示した図である。
【図1E】本発明の実施形態に記載されるようなゲート・ラスト/ゲート・ラストアプローチにより二重仕事関数半導体デバイスを製造するための異なるプロセスステップを模式的に示した図である。
【図1F】本発明の実施形態に記載されるようなゲート・ラスト/ゲート・ラストアプローチにより二重仕事関数半導体デバイスを製造するための異なるプロセスステップを模式的に示した図である。
【図1G】本発明の実施形態に記載されるようなゲート・ラスト/ゲート・ラストアプローチにより二重仕事関数半導体デバイスを製造するための異なるプロセスステップを模式的に示した図である。
【図1H】本発明の実施形態に記載されるようなゲート・ラスト/ゲート・ラストアプローチにより二重仕事関数半導体デバイスを製造するための異なるプロセスステップを模式的に示した図である。
【図2A】本発明の実施形態に記載されるようなゲート・ラスト/ゲート・ファーストアプローチにより二重仕事関数半導体デバイスを製造するための異なるプロセスステップを模式的に示した図である。
【図2B】本発明の実施形態に記載されるようなゲート・ラスト/ゲート・ファーストアプローチにより二重仕事関数半導体デバイスを製造するための異なるプロセスステップを模式的に示した図である。
【図2C】本発明の実施形態に記載されるようなゲート・ラスト/ゲート・ファーストアプローチにより二重仕事関数半導体デバイスを製造するための異なるプロセスステップを模式的に示した図である。
【図2D】本発明の実施形態に記載されるようなゲート・ラスト/ゲート・ファーストアプローチにより二重仕事関数半導体デバイスを製造するための異なるプロセスステップを模式的に示した図である。
【図2E】本発明の実施形態に記載されるようなゲート・ラスト/ゲート・ファーストアプローチにより二重仕事関数半導体デバイスを製造するための異なるプロセスステップを模式的に示した図である。
【図2F】本発明の実施形態に記載されるようなゲート・ラスト/ゲート・ファーストアプローチにより二重仕事関数半導体デバイスを製造するための異なるプロセスステップを模式的に示した図である。
【図2G】本発明の実施形態に記載されるようなゲート・ラスト/ゲート・ファーストアプローチにより二重仕事関数半導体デバイスを製造するための異なるプロセスステップを模式的に示した図である。
【図2H】本発明の実施形態に記載されるようなゲート・ラスト/ゲート・ファーストアプローチにより二重仕事関数半導体デバイスを製造するための異なるプロセスステップを模式的に示した図である。
【図3】本発明の実施形態によるゲート・ラストアプローチを用いて、TiN金属ゲートを有する異なるキャッピング誘電体材料に関するVtの変化の実験データを示す図である。
【発明を実施するための形態】
【0027】
本発明の1つ以上の実施形態が、添付の図を参照して詳細に記述される。本発明はそれに制限されるものではない。記述された図面は、単に模式的であり、限定するものではない。図において、構成部分の幾つかのサイズは、説明上の目的のため、拡大され、同縮尺で図示されているとは限らない。面積及び相対的な面積は、発明の実施への実際の縮小に必ずしも対応しない。当業者は、この発明の範囲に含まれる本発明の多数の変化及び変更を認識可能である。従って、好適な実施の形態の記述は、本発明の範囲を制限するとは認められるべきでない。
【0028】
更に、本書内の第1、第2、等の用語は、類似の構成部分を区別するために使用され、必ずしも連続の又は時系列の順番を記述するものではない。そのように使用される用語は、適切な状況の下で交換可能であり、及び、ここに記載される発明の実施形態は、ここに記述又は図示した以外の他の順序にて実施可能であるということが理解されるべきである。
【0029】
さらに、本書内の頂部、底部、上方、下方、のような用語は、描写的な目的のために使用され、必ずしも相対的な位置を記述するために使用するものではない。そのように使用される用語は、適切な状況の下で交換可能であり、及び、ここに記載される発明の実施形態は、ここに記述又は図示した以外の他の配向にて実施可能である。例えば、ある構成部分の「真下」及び「上方」は、この構成部分の対向側に位置することを示すものである。
【0030】
この明細書を通して「一つの実施形態」あるいは「ある実施形態」を参照することは、その実施形態に関して記述された特定の特徴、構造、又は特性が本発明の少なくとも1つの実施形態に含まれているということを意味する。創造性のある態様は、先に示された一つの実施形態の全ての特徴よりも少なくあるかもしれない。
【0031】
ここに示される記述では、多くの特定の細部が述べられている。しかしながら、発明の実施形態は、これらの特定の細部なしで実施可能であるということが理解される。他の事例では、公知の方法、構造、及び技術は、この記述の理解を不明瞭にしないために、詳細に示していない。
【0032】
本書に、特定の化学名あるいは式が示される場合、材料は、化学名によって結びつけられる化学量論的に正確な式の非化学量論の変化を含むことができる。式における要素の傍らの数の添字の欠乏は、化学量論的に数字の一(1)を示す。正確な化学量数のプラス/マイナス20%の範囲における変化は、本目的のため、化学名又は式に含まれる。代数の添字が与えられる場合、プラス/マイナス約20%の範囲の変化は、各添字の値に対して含まれる。そのような様々な値の合計は、必ずしも整数にならず、このずれが検討される。そのような変化は、プロセス条件の意図した選択及び制御、あるいは意図しないプロセス変動のいずれかにより、発生するかもしれない。
【0033】
以下の用語は、発明の理解を助けるために単独で提供される。
【0034】
発明の様々な実施形態は、しきい電圧(Vt)、有効仕事関数(WFeff)のような半導体デバイスのパラメータを、あるいは、仕事関数(WF)、フェルミ準位等のような使用される材料の物理的特性を参照する。本書を通して使用されるような定義は、以下に要約されている。
【0035】
MOSFETデバイスにおいて、ゲートは、チャネルを伝導性にするためしきい電圧(Vt)を必要とする。CMOSプロセスは、nチャネル及びpチャネル(それぞれNMOS及びPMOS)トランジスタの両方を作製する。しきい電圧Vtは、いわゆる有効仕事関数差(ΔWFeff)によって影響を受ける。しきい電圧(Vt)値を確立するため、PMOS及びNMOSの各ゲート材料(ゲートスタック)の有効仕事関数差、及びそれらの対応するチャネル領域は、チャネル加工及びゲート加工により独立して確立される。
言い換えると、ゲート誘電体(つまり、ホスト誘電体及び可能な異なるキャッピング層からなる)、及びゲート電極(つまり、少なくとも1つの金属層からなる)の両方は、ゲートスタック(デバイス)の有効仕事関数(WFeff)を決定する。さらに、ゲート加工(つまり、適用される異なるプロセス及び/又は熱処理の順序)は、それ自身、ゲートスタック(デバイス)の有効仕事関数(WFeff)に影響があるかもしれない。
【0036】
ゲートスタック(デバイス)の有効仕事関数(WFeff)は、ゲート誘電体材料、ゲート電極材料の選択により、及び実行されるゲート加工により調整(調節した/修正した)可能なパラメータである。これに反して、ゲート電極(しばしば、金属ゲート電極、あるいは金属層、あるいは金属制御電極と呼ばれる)の仕事関数(WF)は、材料に固有の特性である。一般的に、ある材料(つまり金属層)の仕事関数は、材料内の電子が当初フェルミ準位にあった場合、物質原子の外側における物質の電子を真空中へ追い出すのに要求される、電子ボルト(eV)での、エネルギーの尺度である。ゲート電極の仕事関数は、また、材料の、成膜直後の状態の(as-deposited)仕事関数あるいは固有の仕事関数として呼ばれるかもしれない。
【0037】
シリコン基板について、N型のMOSFET(つまりNMOS)デバイスのゲート電極は、およそ4.1eV(+/−0.3eV)の仕事関数を有するであろう。また、P型のMOSFET(つまりPMOS)デバイスのゲート電極は、およそ5.2eV(+/−0.3eV)の仕事関数を有するであろう。
【0038】
高k誘電体は、SiO2の誘電率よりも高い誘電率(k)、即ちk>3.9を特色とする誘電体である。高k絶縁体は、非常に薄いSiO2層で得ることができるものよりも、同じ実効キャパシタンスを得るため、より大きな物理的厚さ(SiO2に比較して)を考慮に入れる。
【0039】
以下の、本発明の実施形態は、シリコン(Si)基板に関して記述されるが、これらの実施形態が他の半導体基板にも同じように良好に適用されることが理解されるべきである。実施形態において、「基板」は、例えばシリコン、ガリウムヒ素(GaAs)、ガリウムヒ素リン(GaAsP)、インジウムリン(InP)、ゲルマニウム(Ge)、あるいはシリコンゲルマニウム(SiGe)基板等の半導体基板を含むことができる。「基板」は、半導体基板部分に加えて、例えばSiO2あるいはSi3N4層等の絶縁層を含むことができる。よって、基板の用語は、また、シリコン・オン・ガラス、シリコン・オン・サファイアの基板をも含んでいる。このように用語「基板」は、対象となる層又は部分の下にある層用の要素を一般的に定義するために使用される。また、「基板」は、例えばガラス又は金属の層が形成される他のいずれのベースであってもよい。したがって、基板は、ブランケットウエハのようなウエハ、又は、例えば下層上に成長されたエピタキシャル層のような別のベース材に適用される層であってもよい。
【0040】
本発明の第1態様では、二重仕事関数半導体デバイスの製造方法が開示され、上記方法は、基板に第1領域101及び第2領域102を設けること、第1領域101に第1半導体トランジスタ107を作製することを備え、第1半導体トランジスタ107は、第1有効仕事関数(WF1eff)を有する第1ゲートスタック131を備え、第1ゲートスタック131は、第1ゲート誘電体キャッピング材料114aと、第1ゲート誘電体キャッピング材料114a上で該キャッピング材料に接触する第1金属ゲート電極材料115aとを備え、第1ゲート誘電体キャッピング材料114aは、第1有効仕事関数(WF1eff)を決定する。上記方法は、さらに、第2領域102に第2半導体トランジスタ108を作製することを備え、第2半導体トランジスタ108は、第2有効仕事関数(WF2eff)を有する第2ゲートスタック132を備え、第2ゲートスタック132は、第2ゲート誘電体キャッピング材料114bと、第2ゲート誘電体キャッピング材料114b上で該キャッピング材料に接触する第2金属ゲート電極材料115bとを備え、第2金属ゲート電極層115bは、第1金属ゲート電極層115aと同じ金属組成からなり、第2ゲート誘電体キャッピング材料114bは、第1ゲート誘電体キャッピング材料114aと同一であり、第2ゲート誘電体キャッピング材料114bは、第2有効仕事関数(WF2eff)を決定する。第1サーマルバジェットは、第1ゲート誘電体キャッピング材料114aに適用され、第2サーマルバジェットは、第2ゲート誘電体キャッピング材料114bに適用され、第1サーマルバジェット及び第1ゲート誘電体キャッピング層114aが第1最終有効仕事関数(WF1eff-final)を決定し、第1最終有効仕事関数(WF1eff-final)は、第1有効仕事関数(WF1eff)とは異なり、並びに、第2サーマルバジェット及び第2ゲート誘電体キャッピング層114bが第2最終有効仕事関数(WF2eff-final)を決定し、第2最終有効仕事関数(WF2eff-final)は、第2有効仕事関数(WF2eff)とは異なるように、第1サーマルバジェットは、第2サーマルバジェットよりも低いものであり、それにより、第1最終有効仕事関数(WF1eff-final)は、第2最終有効仕事関数(WF2eff-final)とは異なる。
【0041】
第1半導体トランジスタ及び第2半導体トランジスタを製造する過程は、本発明の異なった実施形態により行うことができる。第1半導体トランジスタを製造する過程は、ゲート・ラストのアプローチを用いて、好ましくは行われる。ゲート・ラストアプローチ、しばしば置換ゲート(RPG)アプローチとして参照される、では、金属金属ゲート堆積が、活性化アニール(つまり、接合活性化、ソース/ドレイン活性化)及びシリサイド化の後に起こる。ゲート・ファーストアプローチでは、活性化アニールの前に、金属ゲートが高kゲート誘電体上に堆積され、よって、金属ゲートは、高温(1100℃までの温度、あるいはそれよりも高い温度)に曝される。このことは、デバイスの適切な作動に関して有害になる可能性がある。ゲート・ラストアプローチでは、金属ゲートの金属は、そのような高温に曝されない。第2半導体トランジスタを製造するプロセスは、ゲート・ファーストアプローチを使用した、本発明の実施形態により実行することができる。あるいは、第2半導体トランジスタを製造するプロセスは、ゲート・ラストアプローチ(置換ゲートあるいはRPGアプローチとしても知られている)を用いて、本発明の実施形態により実行することができる。
【0042】
図1Aから図1Hを参照して、本発明のある実施形態による二重仕事関数半導体デバイスの製造方法に関する異なるプロセスステップがより詳細に記述される。ここで、ゲート・ラストアプローチが第1半導体トランジスタを作製するために使用され、ゲート・ラストアプローチが第2半導体トランジスタを作製するために使用される。図1Aから図1Hのいずれかに関する異なるプロセスステップの以下の記述では、ゲート・ラスト/ゲート・ラスト(GL/GL)アプローチのプロセスステップを参照したものもあるかもしれない。第1半導体トランジスタを製造するための、及びこのGL/GLアプローチにて第2半導体トランジスタを製造するためのいくつかのプロセスステップは、同時に行なわれるかもしれない。
【0043】
図1Aは、半導体基板100、例えばシリコン基板を図示する。基板100は、複数の別個の領域を備えることができる。最も好ましくは、図1Aに示されるように、2つの別個の領域、つまり第1領域101及び第2領域102、が基板100に形成可能である。第1領域101は、デバイスの第1活性領域として参照でき、また、第2領域102は、デバイスの第2活性領域として参照できる。第1領域101及び第2領域102は、絶縁領域103によって互いに電気的に分離可能である。第1領域101及び第2領域102を互いに分離可能な方法は、それらの間にシャロートレンチアイソレーション(STI)を用いることである。STIは、深く狭いトレンチであり、酸化物で満たされ、集積回路における隣接デバイス間で電気的絶縁を設けるため、上記隣接デバイス間にて半導体基板にエッチングされる。あるいは、シリコンの局所的な酸化(LOCOS)が用いられてもよい。
【0044】
第1トランジスタは、第1領域101に形成されるであろうし、例えばPMOSトランジスタである(及びよってPMOSトランジスタを形成するためのPMOS領域を表わす第1領域101)。第2トランジスタは、第2領域102に形成されるだろうし、例えばNMOSトランジスタである(及びよってNMOSトランジスタを形成するためのNMOS領域を表わす第2領域102)。本発明は、これに限定されるものではなく、NMOS及びPMOSは交換、つまり第1(NMOS)領域に第1NMOSトランジスタを、及び第2(PMOS)領域に第2PMOSトランジスタを形成する、してもよい、ということは理解されるべきである。
【0045】
第1領域101及び第2領域102を設けた後、ゲート誘電体ホスト層104が基板(図1B)上に設けられる。ゲート誘電体ホスト層104は、第1領域101及び第2領域102の両方に設けることができる。誘電体層104は、例えば二酸化シリコン(SiO2)、窒化シリコン(SiN)、若しくはオキシ窒化シリコン(SixOyN1−x−y)等の絶縁材料の層、又は、より好ましくは、例えばHfO2、TaOx、Al2Oy、若しくはこれらから生成されるいずれの組み合わせ等の、いずれの高k誘電体材料(つまりk>3.9)であってもよい。ゲート誘電体ホスト層104は、熱酸化、原子層堆積(ALD)、化学蒸着法(CVD)、物理的蒸着法(PVD)、あるいは当業者に知られている他の適当ないずれの方法によって形成可能である。ゲート誘電体ホスト層104は、例えば、基板100と高k材料との間の(任意の)界面の誘電体層(例えばSiO2−不図示)の頂部上に形成された高k材料(例えばHfO2)等の誘電体材料のスタックを備えることができる。ゲート誘電体ホスト層104は、好ましくは0.5nmから4nmの範囲の厚みを有する。
【0046】
GL/GLアプローチ(図1B)において、ゲート誘電体ホスト層104を設けた後、ダミーゲート電極層105がゲート誘電体ホスト層104上に設けられる。ダミーゲート電極層105は、好ましくはポリシリコンを備える。さらにプロセスでは、パターン化されたダミーゲート電極層105は、除去されるだろう(図1E)。パターン化されたダミーのポリシリコンゲート電極の除去は、例えば湿式のエッチングプロセス、あるいは当業者に知られた他のエッチングプロセスを用いることにより行うことができる。
【0047】
従来のプロセスステップ、材料、及び装置は、図1Cに図示されるようなデバイスを生成するために使用可能である。即ち、プロセスは、第1領域101に第1ダミーゲートスタック131を、及び第2領域102に第2ダミーゲートスタック132を形成するために、ゲートホスト誘電体層104及びダミーゲート電極層105をパターニング(例えば、従来のリソグラフィーを用いて)すること、並びに、第1と第2のダミーゲートスタック131,132の片側にスペース106を、第1領域101及び第2領域102におけるソース/ドレイン領域(拡張 領域/接合 領域)109の活性化、及び追加のシリサイド110を設けることを備える。ソース/ドレイン領域109の活性化のため、及びソース/ドレイン領域109におけるシリサイド領域110の形成のため、アニーリングプロセスが必要である。このアニーリングプロセスは、高温プロセスを備える。これは高サーマルバジェットプロセスである。アニーリングプロセスの温度は、一般的に500℃よりも高く、好ましくは800℃よりも高く、より好ましくは800℃から1200℃の範囲である。スパイクアニーリング、あるいは急速熱アニーリング(RTA)が使用可能である。
【0048】
スペーサー106は、好ましくは、例えば二酸化シリコン(SiO2)、窒化シリコン(SiN)あるいはオキシ窒化シリコン(SiON)等の絶縁材料を備える。スペーサーは、ALD又はCVDにより堆積され、異方性エッチング又は当業者に知られた他の適当ないずれかの方法によってパターン化可能である。
【0049】
以下のプロセスにおいて、第1ゲートスタック131及び第2ゲートスタック132におけるダミーゲート電極材料105は、除去される(図1D)。例えばポリシリコンゲート電極材料のダミーゲート電極材料105を除去した後、下にあるゲート誘電体ホスト層104は、第1領域101及び第2領域102において露出される。ダミーゲート電極材料105の除去は、下にあるゲート誘電体ホスト材料104の方へ選択的であるエッチングプロセスを用いて行うことができる。より具体的には、最初に誘電体層111が形成可能である。誘電体層111の形成は、例えば、CVDを用いて誘電体層111を堆積することにより行うことができ、続いて、第1領域101及び第2領域102の両方において、ダミーゲート電極材料105を露出するため、誘電体層111を研磨(例えばCMPを用いて)することにより形成される。誘電体層111は、ダミーゲート電極材料105を除去するためのその後のエッチングプロセスの間に、下にあるソース/ドレイン領域109、シリサイド領域110、及びスペーサー106を保護する保護層を形成する。あるいは(図示せず)、保護誘電体ライナーが、ソース/ドレイン領域109、シリサイド領域110、及びスペーサー106のそばに形成されるかもしれない。CMPの少ないハードマスク開口プロセスを用いて、ダミーゲート電極材料105は、除去されるかもしれない。ダミーゲート電極材料105を除去した後、第1領域101に第1トレンチ112が、及び第2領域102に第2トレンチ113が、サイドウォールスペーサ106間に形成される。ダミーゲート電極材料105の除去後、ゲート誘電体ホスト層104は、第1ゲートスタック131及び第2ゲートスタック132に未だ存在する。しかしながら、ダミーゲート電極材料105は、第1ゲートスタック131及び第2ゲートスタック132には、もはや存在しない。
【0050】
ソース/ドレイン活性化後のダミーゲート電極材料を除去するプロセス、ソース/ドレインシリサイド化は、いわゆるゲート・ラストアプローチにおいて良く知られており、あるいはまた、しばしば置換ゲートアプローチ(RPG)に関連する。従来のゲート・ファーストアプローチに反対の、ゲート・ラストアプローチは、金属ゲート蒸着が活性化アニール(つまりソース/ドレイン活性化)及びシリサイド化の後に起こることから、低温プロセスを考慮している。ゲート・ファーストアプローチにおいて、金属ゲートは、活性化アニールの前に高kゲート誘電体上に堆積され、その結果、金属ゲートは高温(1100℃までの温度、あるいはそれより高い温度)に曝される。これは、デバイスの適切な作動に不利になり得る。ゲート・ラストアプローチでは、金属ゲートの金属(これはダミーゲート電極材料を除去した後のさらなるプロセスで設けられるだろう)は、そのような高温に曝されない。このことは、例えば、Schaeffer等による、J.Vac.Sci.Technol.のB、21(1)(2003)、「Physical and electrical properties of metal gate electrodes on HfO2 gate dielectrics」の11〜17頁において、ゲート・ファーストアプローチにおいて一般的に行われるように、ゲートスタック(高kゲート誘電体及び金属ゲート)が高サーマルバジェット(例えば接合活性化、ソース/ドレイン活性化、シリサイドのような)に曝されるとき、しきい電圧(Vt)の変化が発生可能である、と公表されるように、現在の技術状況から知られている。
【0051】
ダミーゲート電極層105の除去後、誘電体キャッピング層114が形成される(図1E)。誘電体キャッピング層114は、第1ゲートスタック131及び第2ゲートスタック132において、ゲート誘電体ホスト層104上に存在する(上で接触して)。
【0052】
誘電体キャッピング層114は、ゲートスタックの有効仕事関数を調整する、つまり第1ゲートスタック131の有効仕事関数を決定する、及び第2ゲートスタック132の有効仕事関数を決定するのに適切ないずれの誘電体材料を備えることができる。誘電体キャッピング層114は、アルミニウム系の誘電体あるいはランタニド系の誘電体を備えることができる。誘電体キャッピング層114は、LaO(N)、AlO(N)、AlN、DyO(N)、ScO(N)、GdO(N)、CeO(N)、TbO(N)、ErO(N)、YbO(N)、あるいはこれらのいずれの組合わせを備えることができる。誘電体キャッピング層114の材料に依存して、この誘電体キャッピング層114は、NMOSデバイスへのあるいはPMOSデバイスへの第1トランジスタの第1ゲートスタックの第1有効仕事関数を調整するのに、及び、PMOSデバイスへのあるいはNMOSデバイスへの第2トランジスタの第2ゲートスタックの第2有効仕事関数を調整するのに、それぞれ適切であるかもしれない。ゲート誘電体における内蔵双極子場(つまり、ゲート誘電体ホスト層104のスタック及び誘電体キャッピング層114−例えばHfSiON、DyOスタック)が金属ゲート(例えばTiN)の仕事関数と無関係にNMOSデバイスのしきい電圧に適合可能なように、誘電体キャッピング層114は、より陽性の原子(ゲート誘電体ホスト層に比べて)を有する材料を備える。DyO層は、このように有効仕事関数を決定するであろう。これは、NMOSトランジスタに適している。誘電体における内蔵双極子場(つまり、HfSiON−AlOスタック)が金属ゲート(例えばTiN)の仕事関数と無関係にPMOSデバイスのしきい電圧に適合可能なように、誘電体キャッピング層114は、より陰性の原子(ゲート誘電体ホスト層に比べて)を有する材料を備える。AlO層は、このように有効仕事関数を決定するであろう。これは、PMOSトランジスタに適している。
【0053】
誘電性のキャッピング層114は、好ましくは0.2nmから2nmの範囲の、より好ましくは0.2nmから1nmの範囲の、さらにより好ましくは0.2nmから0.5nmの範囲の等価酸化物厚(EOT)を有する。
【0054】
誘電体キャッピング層114は、ALD、PVD、CVDのような、いかなる適当な蒸着技術を用いることにより形成される。好ましくは、等角の誘電体キャッピング層114が形成される。誘電体キャッピング層が誘電体層104上でスペーサー106のわきのトレンチ112,113の側壁にのみ存在するように、誘電体キャッピング層の一部は除去可能である。誘電体層111の一部上に存在する誘電体キャッピング層は、当業者に一般に知られているようなエッチングプロセス(図1G)によって除去可能である。第1ゲートスタック131における誘電体キャッピング層114は、第1誘電体キャッピング層114aとしてさらに呼ばれ、第2ゲートスタック132における誘電体キャッピング層は、第2誘電体キャッピング層114bとしてさらに呼ばれる。
【0055】
第1及び第2の誘電体キャッピング層114a,114bの形成後、金属ゲート電極115が第1トレンチ112及び第2トレンチ113(図1F)に形成される。金属ゲート電極材料115は、例えばALD、CVD、PVDのような従来の金属蒸着技術を用いて、デバイスの全体にわたり(つまり、誘電体層111及び誘電体キャッピング層114にわたり)に堆積可能である。金属ゲート電極材料115は、トレンチ112及び113内に完全に存在するのが好ましい。第1トレンチ112及び第2トレンチ113は、金属ゲート電極材料115で完全に満たされるのが好ましい。第1ゲートスタック131における金属ゲート電極材料は、第1金属ゲート電極材料115aとして呼ばれ、第2ゲートスタック132における金属ゲート電極材料は、第1金属ゲート電極材料115bとして呼ばれる(図1G)。よって第1金属ゲート電極115a及び第2金属ゲート電極115bは、同じ金属(金属材料組成)を備える。
【0056】
第1及び第2の金属ゲート電極115a,115bは、金属ゲートを形成するための材料を備えた金属を備え、該金属は、(堆積されたままの)仕事関数を有する。金属を備える状態で、材料は、知られた金属、金属合金、金属シリサイド、導電性金属窒化物、導電性金属酸化物、…である。金属に依存して、金属ゲート電極の仕事関数WFは、従来のp型ドープ半導体の仕事関数に、あるいは従来のn型ドープ半導体の仕事関数に類似してもよい。例えば、ニッケル(Ni)、酸化ルテニウム(RuO)、及びモリブデン窒化物(MoN)は、p型ドープ半導体材料に類似した仕事関数を有する。例えば、ルテニウム(Ru)、ジルコニウム(Zr)、ニオブ(Nb)、タンタル(Ta)、チタニウムシリサイド(TiSi2)は、n型ドープ半導体材料に類似した仕事関数を有する。例えば、TiNは、中間ギャップ(midgap)の仕事関数、即ちn型ドープ半導体材料の仕事関数とp型ドープ半導体材料の仕事関数との間における仕事関数を有する(SiO2上のTiNに関して、約4.65eVから4.8eV)。
【0057】
例えば、金属ゲート電極材料115は、第1領域101(第1トランジスタ)においてNMOSゲート電極を形成するのに適しているが、第2領域102(第2トランジスタ)においてPMOSゲート電極を形成するのに適していない(堆積されたままの)仕事関数を有して形成可能である。あるいは逆に、金属ゲート電極材料115は、第1領域101においてPMOSゲート電極を形成するのに適しているが、第2領域102においてNMOSゲート電極を形成するのに適していない(堆積されたままの)仕事関数を有して形成可能である。両方の領域(NMOS及びPMOSトランジスタ)に関して一つの金属ゲート電極材料を用いた二重仕事関数半導体デバイスの形成に関し、金属ゲート電極材料115の仕事関数は、選択的に調整する必要がある。つまり、金属ゲート電極材料115の仕事関数は、その(堆積されたままの)仕事関数が適切ではないところの領域において調整される必要がある。
【0058】
NMOSゲート電極を形成するのに適した状態では、仕事関数は約4.1eV(+/−0.3eV)であってもよいことを意味する。あるいは逆に、金属ゲート電極材料115は、第1領域101においてPMOSゲート電極を形成するのに適しているが、第2領域102においてNMOSゲート電極を形成するのに適していない(堆積されたままの)仕事関数を有して形成可能である。PMOSゲート電極を形成するのに適した状態では、仕事関数は約5.2eV(+/−0.3eV)であってもよいことを意味する。両方の領域(NMOS及びPMOS)に関して一つの金属ゲート電極材料を用いた二重仕事関数半導体デバイスの形成に関し、金属ゲート電極材料115の仕事関数は、選択的に調整する必要がある。つまり、金属ゲート電極材料115の仕事関数は、その(堆積されたままの)仕事関数が適切ではないところの領域において調整される必要がある。
【0059】
誘電体キャッピング層114a、114bは、さらに、第1及び第2のゲートスタック131,132の有効仕事関数を決定するであろう。そうでなければ、第1ゲートスタック131における金属ゲート電極材料115aの下に位置する誘電体キャッピング層114aは、第1ゲートスタック131の第1有効仕事関数WF1effを決定し、第2ゲートスタック132における金属ゲート電極材料115bの下に位置する誘電体キャッピング層114bは、第2ゲートスタック132の第2有効仕事関数WF2effを決定する。
【0060】
第1半導体トランジスタ及び第2半導体トランジスタの形成のプロセスフローにおけるこの点では、第1ゲートスタック131及び第2ゲートスタック132の両方は、いずれの高サーマルバジェットプロセス(つまりいずれの高温プロセス)、即ち800℃よりも高い温度プロセスに曝されていない。このプロセスフローでのこの時点(つまり第1及び第2の誘電体キャッピング層114a,114bの形成後で、第1及び第2のサーマルバジェットが加えられる次のプロセスの前)では、第1ゲートスタック131の第1有効仕事関数WF1effと、第2ゲートスタック132の第2有効仕事関数WF2effとは同じである、つまり同じ値を有する。よって、第1ゲートスタック131及び第2ゲートスタック132は、同じプロセスを受けた。そうでなければ、上記プロセスフローでの上記時点では、第1有効仕事関数WF1effと、第2有効仕事関数WF2effとの間に差はない。この時点で、第1ゲートスタック131の第1有効仕事関数WF1effは、例えばNMOS(あるいはPMOS)に適することができ、一方、第2ゲートスタック132の第2有効仕事関数WF2effは、PMOS(あるいはNMOSのそれぞれ)に適していない。よって、上記2つのゲートスタックの一つの有効仕事関数をさらに調整するために、より詳しくは、金属ゲート形成後の有効仕事関数が適切ではないゲートスタックの有効仕事関数を調整するために、別のプロセスを適用することが必要である。
【0061】
ゲート誘電体ホスト層104は、例えばHfSiONを備えることができる。例えば、第1及び第2誘電体キャッピング層114a、114bは、例えばDyOのような、(ゲート誘電体ホスト層よりも)より多くの陽性原子を備える誘電体を備えることができる。第1及び第2ゲート電極材料115a、115bは、例えばTiNのような、中間ギャップ(mid-gap)の金属材料を備えることができる。誘電体(つまりHfSiON−DyOスタック)に内蔵の双極子場が金属ゲート(TiN)の仕事関数と無関係にNMOSデバイスのしきい電圧に適合可能なように、DyOは、より多くの陽性原子を有する誘電体になることが知られている。よってDyO層は、有効仕事関数を決定するであろう。これは、NMOSトランジスタに適している。驚いたことに、これは、DyOが価電子帯に近い値の方の有効仕事関数、つまりPMOSトランジスタに適している有効仕事関数(図3)の方への有効仕事関数をも調整可能であるという実験から判った。ゲート・ラストアプローチにおいて(つまり、接合活性化、ソース/ドレイン活性化、及び/又はシリサイド化用の高サーマルバジェットの後に、金属ゲート電極の形成)、1nmのDyOキャッピング層は、P型の方へ約130mVのしきい電圧Vtの(負の)変化に帰着し、これは、従来のゲート・ファーストアプローチ(つまり、接合活性化、ソース/ドレイン活性化、及び/又はシリサイド化用の高サーマルバジェットの前に、金属ゲート電極の形成)においてDyOキャッピング層を用いたときの、しきい電圧の反対の変化となる、ということが判った。ゲート・ファーストアプローチにおいて、1nmのDyOキャッピング層は、N型のしきい電圧仕事関数の方へ約150mVのしきい電圧の変化を一般的に引き起こすであろう。比較として、異なる厚みを有するAlOキャッピング層を用いることにより引き起こされるしきい電圧の異なる変化が図3に示される。0.5nmあるいは1.5nmのAlOキャッピング層について、約−60mVのP型へのしきい電圧変化が測定される。1nmのAlOキャッピング層について、しきい電圧変化は、幾分小さく、約−50mVである。AlO((例えばHfを含むゲート・ホスト誘電体層と比べて)より多くの陽性電子を有する誘電体)は、一般的に、P型しきい電圧仕事関数の方へしきい電圧を変化させる。誘電体キャッピング層としてDyOを用いたとき、しきい電圧の変化は、AlO誘電体キャッピング層によって引き起こされる変化と比較して、より大きいことが理解可能である。
【0062】
金属ゲート電極材料(つまり第1ゲート電極材料115a及び第2ゲート電極材料115b)の形成後、一つのドーパント・タイプ(つまりPMOS)に適している第1有効仕事関数を有する第1半導体トランジスタ、及び、反対のドーパント・タイプ(つまりNMOS)に適している第2有効仕事関数を有する第2半導体トランジスタを製造するために、仕事関数の一つのさらなる調整が必要である。第1ゲート電極材料115aは、第2ゲート電極材料115bと同じである。
【0063】
以下の工程において、感熱層116は、第1領域101(図1G)つまり有効仕事関数が適している領域において、第1金属ゲート電極材料115a上に設けられる。感熱層116は、熱反射層あるいは熱吸収層であってもよい。熱反射層の場合、(熱源119から来る)熱反射層でターゲットとされる熱は、下にある金属ゲート電極材料まで熱反射層を通して熱が入り込むことができないように、少なくとも部分的に、より好ましくは完全に反射され戻るであろう。熱吸収層の場合、熱吸収層でターゲットとされる熱は、この熱吸収層内に/熱吸収層により、少なくとも部分的に、より好ましくは完全に吸収されるであろう。よって、熱は、下にある金属ゲート電極材料まで熱吸収層を通して入り込まないであろう。このことは、感熱層116により覆われる第1ゲートスタック131、つまり第1金属ゲート電極材料115a及び第1領域101における第1誘電体キャッピング層114aが露出されず、よって熱の影響を受けないであろうことを意味する。第2ゲートスタック132、つまり第2領域102における第2金属ゲート電極材料115b及び第2誘電体キャッピング層114bは、バリヤー層が存在しないように露出され、熱源119により影響を受ける可能性がある。熱源によりとは、熱が生じる源を意味する。熱の発生により、ターゲットとされた領域は、サーマルバジェットを受けるだろう。熱(サーマルバジェット)は、次工程で提供される。さもなければ、サーマルバジェットが半導体デバイスに作用したならば、第1サーマルバジェット118b及び第2サーマルバジェット118bが規定可能である。第1サーマルバジェット118a及び第2サーマルバジェット118bは、同時に提供される。第1サーマルバジェット118aは、全部(一部)のサーマルバジェットであり、この全部(一部)のサーマルバジェットは、第1トランジスタ107に影響を及ぼすであろうし、そうでなければそれは、第1ゲートスタック131の有効仕事関数に影響を及ぼすであろうし、そうでなければそれは、第1誘電体キャッピング層114a、それにより第1金属ゲート電極115aに影響を及ぼすであろう。第2サーマルバジェットは、全部(一部)のサーマルバジェットであり、この全部(一部)のサーマルバジェットは、第2トランジスタ108に影響を及ぼすであろうし、そうでなければそれは、第2ゲートスタック132の有効仕事関数に影響を及ぼすであろうし、そうでなければそれは、第2誘電体キャッピング層114b、それにより第2金属ゲート電極115bに影響を及ぼすであろう。第1トランジスタ107上の、より詳しくは第1ゲートスタック131上の、より詳しくは第1誘電体キャッピング層114a及び第1金属ゲート電極115a上の感熱層116の存在により、第1サーマルバジェット118aは、第2サーマルバジェット118bよりも低くなるであろう。
【0064】
感熱層116は、熱源119からの放射を伝達する部分(例えば第2領域102で)を設け、及び熱源119からの放射を遮断(つまり吸収又は反射)する部分(例えば第1領域101で)を設けるようにパターン化される。
【0065】
感熱層116は、レーザー・エネルギーへの高い反射率又は吸収を有するいずれの材料も含むことができる。(反射の)感熱層116は、アルミニウムを備えることができる。
【0066】
感熱層116の形成後、熱アニールプロセスが実行され(そうでなければ上記サーマルバジェットが作用される)、それにより第2領域102における第2ゲートスタック132の第2有効仕事関数WF2effの変化、及び、第1領域101における第1ゲートスタック131の有効仕事関数WF1effの変化を引き起こす。熱アニールプロセス(第1サーマルバジェット118a及び第2サーマルバジェット118b)を適用する前、WF1effとWF2effとは等しいが、第1領域101において感熱層116を用いて熱アニールプロセス(第1サーマルバジェット118a及び第2サーマルバジェット118b)を適用した後に、WF1effとWF2effとは、異なるようになる。第1ゲートスタック131の第1有効仕事関数WF1effは、第1ゲートスタック131の第1最終仕事関数WF1eff−finalに調整され、第2ゲートスタック132の第2有効仕事関数WF2effは、第2ゲートスタック132の第2最終仕事関数WF2eff−finalに調整され、それにより、第1ゲートスタック131の第1有効仕事関数WF1effは、第2ゲートスタック132の第2有効仕事関数WF2effに等しく(第1及び第2のサーマルバジェットを作用する前に)、及び第1ゲートスタック131の第1最終仕事関数WF1eff−finalは、第2ゲートスタック132の第2最終仕事関数WF2eff−finalから異なる(第1及び第2のサーマルバジェットの作用後)。
【0067】
本発明の実施形態によれば、第2最終仕事関数WF2eff−finalと第2有効仕事関数WF2effとの差で割られた第1最終仕事関数WF1eff−finalと第1有効仕事関数WF1effとの差は、好ましくは0.1以下である:
【0068】
【数2】
【0069】
第1有効仕事関数WF1effが負の値(つまりPMOS用)の方へ変化し、第2有効仕事関数WF2effが正の値(つまりNMOS用)の方へ変化する場合、上記(1)式は常に満足し、そうでなければ、上記第2最終仕事関数WF2eff−finalと第2有効仕事関数WF2effとの差により割られた第1最終仕事関数WF1eff−finalと第1有効仕事関数WF1effとの差は、負の値であり、よって、0.1以下である。第1有効仕事関数WF1eff及び第2有効仕事関数WF2effの両方が正又は負の値側へ変化したならば、第1有効仕事関数WF1effの変化は、第2有効仕事関数WF2effの変化の0.1であるだけかもしれない。
【0070】
例えば、HfSiON−DyO−TiNゲートスタックは、第1及び第2領域の両方に用いることができる。半導体デバイスにサーマルバジェットプロセスを適用する前に、第1領域上に感熱層を設けることによって、第1ゲートスタック(HfSiON−DyO−TiNを備える)にて受ける第1サーマルバジェットは、第2ゲートスタック(HfSiON−DyO−TiNを備える)により受ける第2サーマルバジェットよりも低くなるであろう。なぜなら、感熱層が第1領域において熱の少なくとも一部を遮るからである。DyOは、ゲートスタックの有効仕事関数に影響を及ぼすであろう。第1ゲートスタックに関して、低いサーマルバジェットのため、しきい電圧Vtは、P型の方へ変化(つまり価電子帯の方への有効仕事関数の変化)するであろう。これに対し、第2ゲートスタックに関して、高いサーマルバジェットのため、しきい電圧Vtは、N型の方へ変化(つまり伝導帯の方への有効仕事関数の変化)するであろう。PMOS及びNMOSトランジスタの両方のため単一の金属、単一の誘電体を使用するが、サーマルバジェットを適用した後、第1最終仕事関数W1eff−finalがPMOSに向くように、第2最終仕事関数W2eff−finalがNMOSに向くように、第1有効仕事関数W1eff及び第2有効仕事関数W2effは、調整可能である。二重の仕事関数半導体デバイスがNMOS及びPMOSの両方のため単一金属ゲート電極及び単一金属誘電体を用いて形成可能であることは、ある実施形態の利点である。
【0071】
サーマルバジェットを適用した後、つまり第1ゲートスタックに第1サーマルバジェット118aを作用し第2ゲートスタックに第2サーマルバジェット118bを作用した後、第1有効仕事関数W1effは、第1最終有効仕事関数W1eff-finalに調整され、第2有効仕事関数W2effは、第2最終有効仕事関数W2eff-finalに調整される。第1領域において感熱層を使用することで、第1サーマルバジェット118aは、第2サーマルバジェット118bよりも低い。よって第1領域において、まるでゲート・ラストアプローチが使用されるかのように(金属ゲート及び誘電体キャッピング層が高いサーマルバジェットにさらされない)、有効仕事関数が調整され、第2領域において、まるでゲート・ファーストアプローチが使用されるかのように(ゲート・ラストアプローチを用いて金属ゲート及び誘電体キャッピング層が設けられ、しかしながら金属ゲート及び誘電体キャッピング層は、ゲート・ファーストアプローチで一般的に使用される高いサーマルバジェット、あるいは好ましくは第1領域にて作用されるサーマルバジェットよりも高いサーマルバジェットにさらされる)、有効仕事関数が調整される。第1ゲートスタック131に作用される第1サーマルバジェット118aは、第2ゲートスタック132に作用される第2サーマルバジェット118bよりも小さい。
【0072】
サーマルバジェット118a、118bは、好ましくはレーザーの熱プロセスによって加えられる。レーザーの熱プロセスを用いる利点は、急速熱プロセスよりも約8桁短いほんの数ナノ秒の短いレーザパルスが使用されることである。レーザアニーリングによる熱拡散は、ほとんど無視できる。レーザアニーリングは、また、既存の埋没物にサーマルバジェットを加えることなく特定領域へ選択的な局部加熱を提供することができる。レーザアニーリング・プロセスにて用いられる温度は、好ましくは800℃を超える。加えられるサーマルバジェットの一部、より好ましくは全てを感熱層が少なくとも部分的に遮断するとき、第1領域に加えられるサーマルバジェットは、第2領域に加えられるサーマルバジェットよりも小さいであろう。
【0073】
図1Hは、本発明の実施形態により記述されたプロセスを用いて製造された二重仕事関数半導体デバイスの模式図である。感熱層及び熱源を除去した後、二重仕事関数半導体デバイスは、第1トランジスタ107及び第2トランジスタを備え、第1トランジスタ107及び第2トランジスタは、第1金属ゲートスタック131及び第2金属ゲートスタック132を備え、第1及び第2の金属ゲートスタックは、同一の誘電体層及び金属ゲート電極層を備え、第1トランジスタ107は第1最終有効仕事関数W1eff-finalを有し、第2トランジスタ108は第2最終有効仕事関数W2eff-final、これは第1最終有効仕事関数W1eff-finalとは異なる、を有する。
【0074】
図2Aから図2Hを参照して、本発明のある実施形態による二重仕事関数半導体デバイスを製造するための異なるプロセスステップについてより詳しく述べる。ここで、ゲート・ラストアプローチが第1半導体トランジスタを製造するために使用され、ゲート・ファーストアプローチが第2半導体トランジスタを製造するために使用される。さらに、本文において、図2Aから図2Hに関するプロセスは、また、ゲート・ラスト/ゲート・ファースト(GL/GF)アプローチのプロセスに参照されるであろう。
【0075】
図2Aは、半導体基板200、例えばシリコン基板を図示する。基板200は、複数の別個の領域を備えることができる。最も好ましくは、2つの別個の領域つまり第1領域201及び第2領域202は、図2Aに図示されるように、基板200に形成可能である。第1領域201は、デバイスの第1活性化領域としても参照可能であり、第2領域202は、デバイスの第2活性化領域としても参照可能である。第1領域201及び第2領域202は、絶縁領域203によって互いから電気的に分離可能である。第1領域201及び第2領域202を互いに分離可能な方法は、その間に、シャロートレンチアイソレーション(STI)を用いることである。STIは、間に電気的分離を設けるため、集積回路にて隣接するデバイス間で半導体基板にエッチングされ、酸化物で満たされた、深く狭いトレンチである。あるいは、ロコス(LOCOS)が使用可能である。
【0076】
第1トランジスタは、第1領域201に形成されるであろう。第1トランジスタは、例えばPMOSトランジスタ(このように第1領域201は、PMOSトランジスタを形成するためのPMOS領域を表わす)である。第2トランジスタは、第2領域202に形成されるであろう。第2トランジスタは、例えばNMOSトランジスタ(このように第2領域202は、NMOSトランジスタを形成するためのNMOS領域を表わす)である。本発明は、これらに限定されるものではなく、NMOS及びPMOSは交換されてもよい、つまり第1(NMOS)領域に第1NMOSトランジスタを形成し、第2(PMOS)領域に第2PMOSトランジスタを形成してもよい、ことは、理解されるべきである。
【0077】
第1領域201及び第2領域202を設けた後、ゲート誘電体ホスト層204は、基板200(図2B)上に設けられる。ゲート誘電体ホスト層204は、第1領域201及び第2領域202の両方にて当業者にとって従来のプロセスステップ、材料、及び装置を用いて設けることができる。誘電体層204は、例えば二酸化シリコン(SiO2)、窒化シリコン(SiN)、あるいは窒化酸化ケイ素(SixOyN1−x−y)のような絶縁体層、又はより好ましくは、例えばHfO2、TaOx、Al2Oyのような任意の高k誘電体材料(つまりk>3.9)、あるいはそれらの任意の組合せで作製されるものであってもよい。ゲート誘電体ホスト層204は、熱酸化、原子層堆積法(ALD)、あるいは化学蒸着法(CVD)か物理気相成長法(PVD)、又は当業者に知られる他のいずれの適当な方法によって形成可能である。ゲート誘電体ホスト層204は、基板200と高k材料との間で(任意の)界面誘電体層(例えばSiO2 不図示)の頂部に形成された例えば高k材料(例えばHfO2)のような、誘電体材料のスタックを備えることができる。ゲート誘電体ホスト層204は、好ましくは0.5nmから4nmからの範囲の厚さを有する。
【0078】
ゲート誘電体ホスト層204を設けた後、ゲート誘電体キャッピング層214が第1領域201及び第2領域202におけるゲート誘電体ホスト層204(図2B)に接して(上に横たわり)設けられることができる。第1半導体トランジスタにおいてゲート誘電体キャッピング層214の一部は、第1ゲート誘電体キャッピング層214aとしてさらに参照されるであろう。第2半導体トランジスタにおいてゲート誘電体キャッピング層の一部は、第2ゲート誘電体キャッピング層214bとしてさらに参照されるであろう。第1ゲート誘電体キャッピング層214a及び第2ゲート誘電体キャッピング層214bは、同じ誘電体材料を備える。
【0079】
誘電体キャッピング材料214は、ゲートスタックの有効仕事関数を調整する、つまり第1領域201において第1ゲートスタックの有効仕事関数を決定(調整)する、及び第2領域202において第2ゲートスタックの有効仕事関数を決定(調整)する、のに適しているいずれの誘電体材料を備えることができる。誘電体キャッピング層214は、アルミニウム系の誘電体あるいはランタニド元素系の誘電体を備えることができる。誘電体キャッピング層214は、LaO(N)、AlO(N)、AlN、DyO(N)、ScO(N)、GdO(N)、CeO(N)、TbO(N)、ErO(N)、YbO(N)あるいはそれらのいずれかの組合せを備えることができる。誘電体キャッピング層214の材料によって、誘電体キャッピング層214は、第1トランジスタの第1ゲートスタックの第1有効仕事関数をNMOSデバイスあるいはPMOSの方へ調整するのに適した、及び第2トランジスタの第2ゲートスタックの第2有効仕事関数をNMOSデバイスあるいはPMOSの方へそれぞれ調整するのに適したものであることができる。誘電体キャッピング層214がより多くの陽性原子を有する材料を備えるならば、ゲート誘電体(つまりゲート誘電体ホスト層204及び誘電体キャッピング層214のスタック −例えばHfSiON−DyOスタック)における内蔵ダイポールフィールドは、NMOSデバイスのしきい電圧を金属ゲート(例えばTiN)の仕事関数とは無関係に適合させることができる。よってDyO層は、有効仕事関数を決定するであろう。これは、NMOSトランジスタに適している。誘電体キャッピング層214がより多くの陰性原子を有する材料を備えるならば、誘電体(例えばHfSiON−AlOスタック)における内蔵ダイポールフィールドは、PMOSデバイスのしきい電圧を金属ゲート(例えばTiN)の仕事関数とは無関係に適合させることができる。よってAlO層が有効仕事関数を決定するであろう。これは、PMOSトランジスタに適している。
【0080】
誘電体キャッピング層114は、0.2nmから2nmの範囲、より好ましくは0.2nmから1nmの範囲、さらに好ましくは0.2nmから0.5nmの範囲における等価酸化物厚(EOT)を好ましくは有する。
【0081】
誘電体キャッピング層214は、ALD、PVD、CVDのようないかなる適当な蒸着技術を用いることにより形成される。
【0082】
GL/GFアプローチのため、誘電体キャッピング層214の一部は、誘電体キャッピング層214が第2領域202におけるゲート誘電体ホスト層204上にのみ存在するそのように除去可能である。よって、第2ゲート誘電体キャッピング層214bだけが存在したままである。第1ゲート誘電体キャッピング層214aは除去される。第1領域において、ゲート誘電体ホスト層204の一部に重なる誘電体キャッピング層は、当業者に一般に知られているように、下にあるゲート誘電体ホスト層204に選択的な適当なエッチングプロセスによって除去可能である。ゲート誘電体キャッピング層214の除去部分は、第1ゲート電極材料205を設けるプロセスの前に行うのが好ましい。
【0083】
ゲート誘電体ホスト層204を設けた後、あるいはゲート誘電体キャッピング層214a、214bを設けたならばゲート誘電体キャッピング層214を設けた後、第1ゲート電極材料205及び第2金属ゲート電極材料215が設けられる(図2B)。これは、CVD、ALD、PVDのような当業者に知られた技術を用いて行うことができる。
【0084】
第1領域201に関し、好ましくは、ダミーゲート電極材料205(例えばポリシリコン材料)を設けることができる(第1領域201において、第1トランジスタは、ゲート・ラストアプローチを用いて製造されるので)。第2領域202に関し、好ましくは、金属ゲート電極材料215(またさらに第2金属ゲート電極材料215bと参照される)を設けることができる(第2領域202において、第2トランジスタは、ゲート・ファーストアプローチを用いて製造されるので)。
【0085】
当業者に良く知られたパターニング技術を用いて、ダミーゲート電極材料205は、第1領域201及び第2領域202において、下にある誘電体キャッピング層214及び/又はゲート誘電体ホスト層204の上でこれに接して形成可能であり、第2領域202においてダミーゲート電極材料205の一部を除去(エッチング)することにより、それにより、ダミーゲート電極材料205は、第1領域201にのみ存在する。さらにプロセスにおいて、第2金属ゲート電極材料215bを、第2領域202において下にある誘電体キャッピング層214b上でこれに接して設けることができる(図2B)。
【0086】
さらなるプロセスステップにおいて、当業者に良く知られたパターニング技術を用いて、第1領域201において第1(ダミー)ゲートスタック231が設けられ、第2領域202において第2ゲートスタック232が設けられる。第2ゲートスタック232は、第2ゲート誘電体キャッピング層214b及び第2金属ゲート電極層215bを備える。第2ゲートスタック232は、第2有効仕事関数WF2effを有し、これは第2ゲート誘電体キャッピング層214bによって決定される。第1ゲートスタック231は、第2誘電体キャッピング層214bと同じ誘電材料を備えた第1ゲート誘電体キャッピング層214a、及びダミーゲート電極205を備えることができる。ダミーゲート電極材料は、ゲート・ラストアプローチを用いて容易に除去することができる材料を備える。ダミーゲート電極205は、好ましくはポリシリコンを備える。
【0087】
第2金属ゲート電極215bは、金属ゲートを形成する材料を含む金属を備える。材料を含む金属は、金属、金属合金、金属ケイ素化合物、導電性金属窒化物、導電性金属酸化物、等と理解される。金属に依存して、金属ゲート電極の仕事関数WFは、従来のp型にドープされた半導体の仕事関数に、あるいは従来のn型にドープされた半導体の仕事関数に類似してもよい。例えば、ニッケル(Ni)、酸化ルテニウム(RuO)、及びモリブデン窒化物(MoN)は、p型にドープされた半導体に類似した仕事関数を有する。例えばルテニウム(Ru)、ジルコニウム(Zr)、ニオブ(Nb)、タンタル(Ta)、チタニウムシリサイド(TiSi2)は、n型にドープされた半導体材料に類似した仕事関数を有する。
【0088】
例えば、第2金属ゲート電極材料215bは、第2領域202にNMOSゲート電極を形成するのに適した(適するとして堆積された)仕事関数で、第2領域202にPMOSゲート電極を形成するのに適していない仕事関数を有して形成可能である。NMOSゲート電極を形成するのに適した状態とは、仕事関数がおよそ4.1eV(+/−0.3eV)であってもよいことを意味する。あるいはこれとは逆に、金属ゲート電極材料215bは、第2領域202にPMOSゲート電極を形成するのに適した(適するとして堆積された)仕事関数で、第2領域202にNMOSゲート電極を形成するのに適していない仕事関数を有して形成可能である。PMOSゲート電極を形成するのに適した状態とは、仕事関数がおよそ5.2eV(+/−0.3eV)であってもよいことを意味する。
【0089】
従来のプロセスステップ、材料、及び装置は、図2Dに模式図で示されるようなデバイスを生成するために使用可能である。即ち、プロセスステップは、第1及び第2のゲートスタック231,232のわきにスペーサ206、並びに第1領域201及び第2領域202にソース/ドレイン領域(拡張領域/接合領域)、及び追加のシリサイド形成210を設け、第1領域201に第1(ダミー)ゲートスタック231を、及び第2領域202に第2金属ゲートスタック232を形成するためゲート・ホスト誘電体層204及びダミーゲート電極層205をパターニング(例えば、従来のリソグラフィーを用いて)することを備える。ソース/ドレイン領域209におけるシリサイド化領域210の構成とともにソース/ドレイン領域209の活性化のため、アニーリングプロセスが必要である。このアニーリングプロセスは、高温プロセスを備える。これは高いサーマルバジェットプロセスである。アニーリングプロセスの温度は、一般的には800℃を超え、好ましくは800℃から1200℃の範囲である。スパイクアニーリング又は迅速な熱アニール(RTA)を用いることができる。
【0090】
スペーサー206は、好ましくは、例えば二酸化ケイ素(SiO2)、窒化ケイ素(SiN)あるいは酸窒化ケイ素(SiON)のような絶縁材料を備える。スペーサーは、ALDまたはCVDによって堆積され、異方性エッチング、あるいは当業者に知られた他の適当ないずれの方法によってパターン化されてもよい。
【0091】
次のプロセス(図2E)において、第1ゲートスタック231においてダミーゲート電極材料205は除去される。例えばポリシリコンゲート電極材料のダミーゲート電極材料205を除去した後、下にあるゲート誘電体ホスト層204は、第1領域201において露出される。ダミーゲート電極材料205の除去は、下にあるゲート誘電体ホスト材料204の方へ選択的なエッチングプロセスを用いて行うことができる。より詳しくは、第1誘電体層211が形成されてもよい。誘電体層211の形成は、例えばCVDを用いて誘電体層211を堆積することにより行うことができ、続いて、第1領域201においてダミーゲート電極材料205を露出するために誘電体層211が研磨(例えばCMPを用いて)される。誘電体層211は、ダミーゲート電極材料205を除去するための次のエッチングプロセスの間に、下にあるソース/ドレイン領域209及びシリサイド領域210、並びにスペーサ206を保護するための保護層を形成する。あるいは(図示せず)、保護誘電体ライナーは、ソース/ドレイン領域209及びシリサイド領域210、並びにスペーサー206を保護して形成可能である。CMPレス・ハードマスク・オープニング・プロセスを用いて、ダミーゲート電極材料205は、除去されてもよい。ダミーゲート電極材料205を除去した後、第1領域201において第1トレンチ212がサイドウォールスペーサ206間に形成される。ダミーゲート電極材料205の除去の後、ゲート誘電体ホスト層204は、第1ゲートスタック231内に依然として存在する。しかしながら、ダミーゲート電極材料205は、第1ゲートスタック231にもはや存在しない。第1誘電体キャッピング層214aが前のプロセスステップのどれでも除去されなかった場合、誘電体キャッピング層214aは、ダミーゲート電極材料205の除去と一緒に除去されてもよい。第1誘電体キャッピング層214aの方への選択エッチング除去を行なうことは簡単ではないが、ダミーゲート電極材料205のみを除去することもでき、それにより、下にある第1誘電体キャッピング層214aが露出される(図示せず)。第2ゲートスタック232は、第1領域におけるゲート電極材料205の除去工程の後、変化せずにとどまる。
【0092】
接合活性化、ソース/ドレイン活性化、ソース/ドレインシリサイド化の後、ダミーゲート電極材料を除去するプロセスは、いわゆるゲート・ラストアプローチにおいて良く知られており、又は交換ゲートアプローチ(RPG)としてしばしば参照される。従来のゲート・ファーストアプローチとは反対に、ゲート・ラストアプローチは、活性化アニール(つまり接合活性化、ソース/ドレイン活性化、シリサイド化)後、金属ゲート堆積が発生するので、低温プロセスと考えられている。ゲート・ファーストアプローチにおいて、金属ゲートは、活性化アニールの前に高kゲート誘電体上に堆積され、それにより金属ゲートは、高温(1100℃まで、又はこれを超える温度)に曝される。これは、デバイスの適切な動作に関して有害になり得る。ゲート・ラストアプローチにおいて、金属ゲートの金属(それはダミーゲート電極材料を除去した後、さらなるプロセスで設けられるであろう)は、これらの高温に曝されない。例えば、Schaeffer等による、J.Vac.Sci.Technol.B、21(1)、p11−17(2003)、「Physical and electrical properties of metal gate electrodes on HfO2 gate dielectrics」に公表されたように、ゲート・ファーストアプローチにて一般的に行われるように、ゲートスタック(高kゲート誘電体及び金属ゲート)が高サーマルバジェット(例えば接合活性化、ソース/ドレイン活性化、シリサイド化のような)にさらされるとき、しきい電圧(Vt)の変化が起こる可能性があることは、最先端技術から知られている。
【0093】
ダミーゲート電極層205の除去後に、第1誘電体キャッピング層214aがまだ存在しない場合、第1誘電体キャッピング層214aは、第1ゲートスタック231において(下にある)ゲート誘電体ホスト層204上でこれに接して形成されてもよい(図2F)。第1誘電体キャッピング層214aは、第2誘電体キャッピング層214bと同じ誘電材料を備える。第1及び第2の誘電体キャッピング層214a、214bは、同じ材料組成を有する。
【0094】
第1誘電体キャッピング層214aは、ゲートスタックの有効仕事関数を調整する、つまり第1ゲートスタック231の有効仕事関数を決定(調整)するのに適切ないずれの誘電体材料をも備えることができる。
【0095】
第1誘電体キャッピング層214aは、0.2nmから2nmの範囲、より好ましくは0.2nmから1nmの範囲、さらに好ましくは0.2nmから0.5nmの範囲における等価酸化物厚(EOT)を有する。
【0096】
第1誘電体キャッピング層214aは、ALD、PVD、CVDのようないかなる適当な堆積技術も用いることにより形成される。好ましくは、等角の誘電体キャッピング層214aが形成される。第1誘電体キャッピング層214aの一部は、誘電体キャッピング層が誘電体層204上で、スペーサー206のわきのトレンチ212の側壁にのみ存在するように除去されてもよい。誘電体層211の一部に重なる第1誘電体キャッピング層は、当業者に一般に知られているようなエッチング工程によって除去されてもよい(図2G)。
【0097】
第1誘電体キャッピング層214aの形成後、第1金属ゲート電極215aが第1トレンチ212に形成される(図2G)。第1金属ゲート電極材料215aは、0.5nmから10nmの範囲、より好ましくは5nmから10nmの範囲における厚みを有し、例えばALD、CVD、PVDのような一般に知られている堆積技術を用いて堆積される。第1金属ゲート電極材料215aは、完全なトレンチ212内に好ましくは存在する。第1トレンチ212は、好ましくは金属ゲート電極材料215aで完全に満たされる。第1金属ゲート電極材料/層215aは、第2及び第2金属ゲート電極材料/層215bと同じ金属組成を備える。
【0098】
誘電体層211に重なる第1金属ゲート電極215aの一部は、除去可能である。また、誘電体層211は、除去可能である(図2H)。
【0099】
プロセスフローにおけるこの時点では、半導体デバイスは、第1トランジスタ107及び第2トランジスタ108を備えて形成されており、これらの両方は、ゲートスタック用の同じ材料を、つまり誘電体キャッピング層(第1誘電体キャッピング層214a及び第2誘電体キャッピング層214b)用の、及び金属ゲート電極(第1金属ゲート電極215a及び第2金属ゲート電極215b)用の同じ材料を備える。
【0100】
(第2)金属ゲート電極215は、金属ゲートを形成するための材料を含む金属を備える。材料を含む金属とは、金属、金属合金、金属シリサイド、導電性金属窒化物、導電性金属酸化物、等と理解される。金属に依存して、金属ゲート電極の仕事関数WFは、従来のp型ドープ半導体の仕事関数に、あるいは従来のn型ドープ半導体の仕事関数に類似することができる。例えば、ニッケル(Ni)、酸化ルテニウム(RuO)、及びモリブデン窒化物(MoN)は、p型ドープ半導体に類似する仕事関数を有する。例えば、ルテニウム(Ru)、ジルコニウム(Zr)、ニオブ(Nb)、タンタル(Ta)、チタニウムシリサイド(TiSi2)は、n型ドープ半導体に類似する仕事関数を有する。
【0101】
例えば、第1金属ゲート電極材料215aは、第1領域201においてNMOSゲート電極を形成するのに適しているが、第2領域202においてPMOSゲート電極を形成するのに適していない、第1(として堆積された)仕事関数を有して形成することができる。NMOSゲート電極を形成するのに適しているとは、仕事関数がおよそ4.1eV(+/−0.3eV)であってもよいことを意味する。あるいは逆に、第1金属ゲート電極材料215aは、第1領域201においてPMOSゲート電極を形成するのに適しているが、第2領域202においてNMOSゲート電極を形成するのに適していない、第1(として堆積された)仕事関数を有して形成することができる。PMOSゲート電極を形成するのに適しているとは、仕事関数がおよそ5.2eV(+/−0.3eV)であってもよいことを意味する。両方の領域(NMOS及びPMOS)用に一つの金属ゲート電極材料を用いた二重仕事関数半導体デバイスの形成のため、第1及び/又は第2の金属ゲート電極材料215a及び/又は215bの仕事関数は、選択的に調整され/調節され/修正される必要がある。即ち、第1及び/又は第2の金属ゲート電極材料215a及び/又は215bの仕事関数は、その(として堆積された)仕事関数が適切でない領域において調整され/調節され/修正される必要がある。
【0102】
誘電体キャッピング層214a、214bは、さらにゲートスタックの有効仕事関数を決定するであろう。そうでなければ上記の、第1ゲートスタック231において第1金属ゲート電極材料215aの下に位置する第1誘電体キャッピング層214aは、第1ゲートスタック231の第1有効仕事関数WF1effを決定し、第2ゲートスタック232において第2金属ゲート電極材料215bの下に位置する誘電体キャッピング層214bは、第2ゲートスタック232の第2有効仕事関数WF2effを決定する。
【0103】
第1半導体トランジスタ207及び第2半導体トランジスタ208を形成するプロセスフローにおけるこの時点で、第1ゲートスタック131及び第2ゲートスタック132の両方は、サーマルバジェットプロセスを受けている。しかしながら、第1ゲートスタック231に作用するサーマルバジェットは、第2ゲートスタック232に作用するサーマルバジェットよりも低い。第2ゲートスタック232は、ゲート・ファーストアプローチを用いて第2ゲートスタック232が形成されているように、高いサーマルバジェットプロセス(つまりいずれかの高温プロセス)、つまり800℃を超える温度プロセスを受けている。ゲート・ラストアプローチを用いて形成される第1ゲートスタック231は、そのような高いサーマルバジェットプロセス(つまりいずれかの高温プロセス)、つまり第2ゲートスタック232の形成のために使用されるサーマルバジェットに比較して800℃を超える温度プロセスを受けていない。第1ゲートスタック231に供給される第1サーマルバジェットは、第2ゲートスタック232に供給される第2サーマルバジェットよりも低い。従って、第1ゲートスタック231及び第2ゲートスタック232は、異なるサーマルバジェット、より詳しくは第1サーマルバジェットと第2サーマルバジェットとをそれぞれ受けることから、第1ゲートスタック231の第1有効仕事関数WF1eff、及び第のゲートスタック232の第2有効仕事関数WF2effは、異なる。
【0104】
ゲートスタックに関して同じ材料、つまり同じ金属ゲート電極材料及び同じ誘電体キャッピング層材料を備えたNMOS及びPMOSトランジスタを備えた二重仕事関数半導体デバイスが形成可能であるということが、ある実施形態の利点である。
【0105】
例えば、HfSiON−DyO−TiNゲートスタックは、第1及び第2の領域の両方に用いることができる。第1ゲートスタックに関し、低いサーマルバジェット(ゲート・ラストアプローチからの)のため、しきい電圧Vtは、P型の方へ変化(つまり価電子帯の方への有効仕事関数の変化)するであろう。一方、第2ゲートスタックに関し、高いサーマルバジェット(ゲート・ファーストアプローチからの)のため、しきい電圧Vtは、N型の方へ変化(つまり伝導帯の方への有効仕事関数の変化)するであろう。PMOS及びNMOSトランジスタの両方に関して、単一の金属、単一の誘電体を使用するけれども、第1有効仕事関数W1eff及び第2有効仕事関数W2effは、サーマルバジェットの作用後、第1最終有効仕事関数W1eff-finalがPMOSに適するように、第2最終有効仕事関数W2eff-finalがNMOSに適するように、調整可能である。
【0106】
サーマルバジェットを作用した後、つまり第1サーマルバジェットを第1ゲートスタックに、第2サーマルバジェットを第2ゲートスタックに作用した後、第1有効仕事関数W1effは、第1最終有効仕事関数W1eff-finalに調整され、第2有効仕事関数W2effは、第2最終有効仕事関数W2eff-finalに調整される。第1サーマルバジェットは、第2トランジスタの作製のためのゲート・ファーストアプローチの使用、及び第1トランジスタの作製のためのゲート・ラストアプローチの使用のため、第2サーマルバジェットよりも低い。第1ゲートスタックに適用されるサーマルバジェットは、第2ゲートスタックに適用されるサーマルバジェットよりも小さい。
【0107】
上述の説明は、発明のある実施形態の詳細である。しかしながら、いかに詳細な説明が明細書内で行われたとしても、発明は多くの方法で実施可能なことが理解されるであろう。発明のある特徴あるいは態様を記述するときの特定の用語の使用は、その用語が関連する発明の特徴あるいは態様のいかなる特定の特徴も含むために限定されるように、用語が本願明細書で再度定義されているということをほのめかすように取られるべきではないことに注目されるべきである。
【0108】
上述の詳細な説明は、種々の実施形態に適用されるように、発明の新規な特徴を示し、記述し、指摘しているが、図示した装置又はプロセスの形態及び詳細において、種々の省略、置換、及び変更は、発明の精神から逸脱することなく当業者によりなすことができることは理解されるであろう。
【特許請求の範囲】
【請求項1】
二重仕事関数半導体デバイスを製造する方法であって、
−第1領域(201)及び第2領域(202)を有する半導体基板(200)を設け、
−第1領域(201)に第1トランジスタ(207)を作製し、
第1トランジスタ(207)は、第1有効仕事関数(WF1eff)を有する第1ゲートスタック(231)を備え、
第1ゲートスタック(231)は、第1ゲート誘電体キャッピング層(214a)と、第1ゲート誘電体キャッピング層(214a)上でこれに接する第1金属ゲート電極層(215a)とを備え、
第1ゲート誘電体キャッピング層(214a)は、第1有効仕事関数(WF1eff)を決定し、
−第2領域(202)に第2トランジスタ(208)を作製し、
第2トランジスタ(208)は、第2有効仕事関数(WF2eff)を有する第2ゲートスタック(232)を備え、
第2ゲートスタック(232)は、第2ゲート誘電体キャッピング層(214b)と、第2ゲート誘電体キャッピング層(214b)上でこれに接する第2金属ゲート電極層(215b)とを備え、
第2金属ゲート電極層(215b)は、第1金属ゲート電極層(215a)と同じ金属組成からなり、
第2ゲート誘電体キャッピング層(214b)は、第1ゲート誘電体キャッピング層(214a)と同じ誘電体材料からなり、第2ゲート誘電体キャッピング層(214b)は、第2有効仕事関数(WF2eff)を決定し、第2有効仕事関数(WF2eff)は、第1有効仕事関数(WF1eff)と同じであり、
−第1サーマルバジェットを少なくとも第1ゲート誘電体キャッピング層(214a)に、第2サーマルバジェットを少なくとも第2ゲート誘電体キャッピング層(214b)に作用し、第1有効仕事関数(WF1eff)が第1最終有効仕事関数(WF1eff-final)へ変更されるように、第2有効仕事関数(WF2eff)が第2最終有効仕事関数(WF2eff-final)へ変更されるように、第1サーマルバジェットは、第2サーマルバジェットよりも小さく、第1最終有効仕事関数(WF1eff-final)は、第2最終有効仕事関数(WF2eff-final)とは異なる、
ことを特徴とする二重仕事関数半導体デバイスの製造方法。
【請求項2】
{(WF1eff-final)−(WF1eff)}/{(WF2eff-final)−(WF2eff)}≦ 0.1 であり、
ここで、WF1effは第1有効仕事関数、WF2effは第2有効仕事関数、WF1eff-finalは第1最終有効仕事関数、WF2eff-finalは第2最終有効仕事関数である、
請求項1記載の製造方法。
【請求項3】
第1最終有効仕事関数(WF1eff-final)は、第1有効仕事関数(WF1eff)に等しい、請求項2記載の二重仕事関数半導体デバイスの製造方法。
【請求項4】
第1及び第2のトランジスタの一方はPMOSトランジスタであり、他方はNMOSトランジスタである、請求項1から3のいずれかに記載の二重仕事関数半導体デバイスの製造方法。
【請求項5】
第1トランジスタの作製は、ゲート・ラストアプローチを用いて行われる、請求項1から4のいずれかに記載の二重仕事関数半導体デバイスの製造方法。
【請求項6】
第1サーマルバジェットは、800℃よりも低い温度である、請求項1から5のいずれかに記載の二重仕事関数半導体デバイスの製造方法。
【請求項7】
第1トランジスタの作製は、さらに、
第1領域に第1ダミーゲートスタックを形成し、ここで第1ダミーゲートスタックは第1ゲート誘電体ホスト層上でこれに接するポリシリコンゲート電極層を備え、
ソース/ドレイン領域を形成し、
ポリシリコンゲート電極を除去して下にある第1ゲート誘電体ホスト層を露出し、
第1ゲート誘電体ホスト層上でこれに接する第1ゲート誘電体キャッピング層を形成し、
第1ゲート誘電体キャッピング層に重なる第1金属ゲート電極層を形成する、
ことを備える、請求項1から6のいずれかに記載の二重仕事関数半導体デバイスの製造方法。
【請求項8】
第2トランジスタの作製は、ゲート・ラストアプローチを用いて行われる、請求項1から7のいずれかに記載の二重仕事関数半導体デバイスの製造方法。
【請求項9】
第2トランジスタの作製は、さらに、
第2領域に第2ダミーゲートスタックを形成し、ここで第2ダミーゲートスタックは第2ゲート誘電体ホスト材料に重なるポリシリコンゲート電極層を備え、
ソース/ドレイン領域を形成し、
ポリシリコンゲート電極を除去して下にある第2ゲート誘電体ホスト層を露出し、
第2ゲート誘電体ホスト層上でこれに接する第2ゲート誘電体キャッピング層を形成し、
第2ゲート誘電体キャッピング層上でこれに接する第2金属ゲート電極層を形成する、
ことを備える、請求項8記載の二重仕事関数半導体デバイスの製造方法。
【請求項10】
第1サーマルバジェットを第1ゲート誘電体キャッピング層に作用し第2サーマルバジェットを第2ゲート誘電体キャッピング層に作用するプロセスは、さらに、
第2金属ゲート電極層を形成するプロセスの後、第1領域に感熱層を設け、
感熱層が温度の少なくとも一部を遮りこれにより第1サーマルバジェットが第2サーマルバジェットよりも小さくなるように、第1領域及び第2領域の熱アニーリングプロセスを同時に行い、
感熱層を除去する、
ことを備える、請求項8又は9に記載の二重仕事関数半導体デバイスの製造方法。
【請求項11】
感熱層は熱反射層である、請求項10記載の二重仕事関数半導体デバイスの製造方法。
【請求項12】
感熱層はアルミニウムを備える、請求項11記載の二重仕事関数半導体デバイスの製造方法。
【請求項13】
感熱層は熱吸収層である、請求項10記載の二重仕事関数半導体デバイスの製造方法。
【請求項14】
熱アニーリングプロセスは、レーザーアニールを備える、請求項10から13のいずれかに記載の二重仕事関数半導体デバイスの製造方法。
【請求項15】
第1誘電体キャッピング層及び第2誘電体キャッピング層は、ランタニド系誘電体材料を備える、請求項1から14のいずれかに記載の二重仕事関数半導体デバイスの製造方法。
【請求項16】
第1誘電体キャッピング層及び第2誘電体キャッピング層は、アルミニウム系誘電体材料を備える、請求項1から14のいずれかに記載の二重仕事関数半導体デバイスの製造方法。
【請求項1】
二重仕事関数半導体デバイスを製造する方法であって、
−第1領域(201)及び第2領域(202)を有する半導体基板(200)を設け、
−第1領域(201)に第1トランジスタ(207)を作製し、
第1トランジスタ(207)は、第1有効仕事関数(WF1eff)を有する第1ゲートスタック(231)を備え、
第1ゲートスタック(231)は、第1ゲート誘電体キャッピング層(214a)と、第1ゲート誘電体キャッピング層(214a)上でこれに接する第1金属ゲート電極層(215a)とを備え、
第1ゲート誘電体キャッピング層(214a)は、第1有効仕事関数(WF1eff)を決定し、
−第2領域(202)に第2トランジスタ(208)を作製し、
第2トランジスタ(208)は、第2有効仕事関数(WF2eff)を有する第2ゲートスタック(232)を備え、
第2ゲートスタック(232)は、第2ゲート誘電体キャッピング層(214b)と、第2ゲート誘電体キャッピング層(214b)上でこれに接する第2金属ゲート電極層(215b)とを備え、
第2金属ゲート電極層(215b)は、第1金属ゲート電極層(215a)と同じ金属組成からなり、
第2ゲート誘電体キャッピング層(214b)は、第1ゲート誘電体キャッピング層(214a)と同じ誘電体材料からなり、第2ゲート誘電体キャッピング層(214b)は、第2有効仕事関数(WF2eff)を決定し、第2有効仕事関数(WF2eff)は、第1有効仕事関数(WF1eff)と同じであり、
−第1サーマルバジェットを少なくとも第1ゲート誘電体キャッピング層(214a)に、第2サーマルバジェットを少なくとも第2ゲート誘電体キャッピング層(214b)に作用し、第1有効仕事関数(WF1eff)が第1最終有効仕事関数(WF1eff-final)へ変更されるように、第2有効仕事関数(WF2eff)が第2最終有効仕事関数(WF2eff-final)へ変更されるように、第1サーマルバジェットは、第2サーマルバジェットよりも小さく、第1最終有効仕事関数(WF1eff-final)は、第2最終有効仕事関数(WF2eff-final)とは異なる、
ことを特徴とする二重仕事関数半導体デバイスの製造方法。
【請求項2】
{(WF1eff-final)−(WF1eff)}/{(WF2eff-final)−(WF2eff)}≦ 0.1 であり、
ここで、WF1effは第1有効仕事関数、WF2effは第2有効仕事関数、WF1eff-finalは第1最終有効仕事関数、WF2eff-finalは第2最終有効仕事関数である、
請求項1記載の製造方法。
【請求項3】
第1最終有効仕事関数(WF1eff-final)は、第1有効仕事関数(WF1eff)に等しい、請求項2記載の二重仕事関数半導体デバイスの製造方法。
【請求項4】
第1及び第2のトランジスタの一方はPMOSトランジスタであり、他方はNMOSトランジスタである、請求項1から3のいずれかに記載の二重仕事関数半導体デバイスの製造方法。
【請求項5】
第1トランジスタの作製は、ゲート・ラストアプローチを用いて行われる、請求項1から4のいずれかに記載の二重仕事関数半導体デバイスの製造方法。
【請求項6】
第1サーマルバジェットは、800℃よりも低い温度である、請求項1から5のいずれかに記載の二重仕事関数半導体デバイスの製造方法。
【請求項7】
第1トランジスタの作製は、さらに、
第1領域に第1ダミーゲートスタックを形成し、ここで第1ダミーゲートスタックは第1ゲート誘電体ホスト層上でこれに接するポリシリコンゲート電極層を備え、
ソース/ドレイン領域を形成し、
ポリシリコンゲート電極を除去して下にある第1ゲート誘電体ホスト層を露出し、
第1ゲート誘電体ホスト層上でこれに接する第1ゲート誘電体キャッピング層を形成し、
第1ゲート誘電体キャッピング層に重なる第1金属ゲート電極層を形成する、
ことを備える、請求項1から6のいずれかに記載の二重仕事関数半導体デバイスの製造方法。
【請求項8】
第2トランジスタの作製は、ゲート・ラストアプローチを用いて行われる、請求項1から7のいずれかに記載の二重仕事関数半導体デバイスの製造方法。
【請求項9】
第2トランジスタの作製は、さらに、
第2領域に第2ダミーゲートスタックを形成し、ここで第2ダミーゲートスタックは第2ゲート誘電体ホスト材料に重なるポリシリコンゲート電極層を備え、
ソース/ドレイン領域を形成し、
ポリシリコンゲート電極を除去して下にある第2ゲート誘電体ホスト層を露出し、
第2ゲート誘電体ホスト層上でこれに接する第2ゲート誘電体キャッピング層を形成し、
第2ゲート誘電体キャッピング層上でこれに接する第2金属ゲート電極層を形成する、
ことを備える、請求項8記載の二重仕事関数半導体デバイスの製造方法。
【請求項10】
第1サーマルバジェットを第1ゲート誘電体キャッピング層に作用し第2サーマルバジェットを第2ゲート誘電体キャッピング層に作用するプロセスは、さらに、
第2金属ゲート電極層を形成するプロセスの後、第1領域に感熱層を設け、
感熱層が温度の少なくとも一部を遮りこれにより第1サーマルバジェットが第2サーマルバジェットよりも小さくなるように、第1領域及び第2領域の熱アニーリングプロセスを同時に行い、
感熱層を除去する、
ことを備える、請求項8又は9に記載の二重仕事関数半導体デバイスの製造方法。
【請求項11】
感熱層は熱反射層である、請求項10記載の二重仕事関数半導体デバイスの製造方法。
【請求項12】
感熱層はアルミニウムを備える、請求項11記載の二重仕事関数半導体デバイスの製造方法。
【請求項13】
感熱層は熱吸収層である、請求項10記載の二重仕事関数半導体デバイスの製造方法。
【請求項14】
熱アニーリングプロセスは、レーザーアニールを備える、請求項10から13のいずれかに記載の二重仕事関数半導体デバイスの製造方法。
【請求項15】
第1誘電体キャッピング層及び第2誘電体キャッピング層は、ランタニド系誘電体材料を備える、請求項1から14のいずれかに記載の二重仕事関数半導体デバイスの製造方法。
【請求項16】
第1誘電体キャッピング層及び第2誘電体キャッピング層は、アルミニウム系誘電体材料を備える、請求項1から14のいずれかに記載の二重仕事関数半導体デバイスの製造方法。
【図1A】
【図1B】
【図1C】
【図1D】
【図1E】
【図1F】
【図1G】
【図1H】
【図2A】
【図2B】
【図2C】
【図2D】
【図2E】
【図2F】
【図2G】
【図2H】
【図3】
【図1B】
【図1C】
【図1D】
【図1E】
【図1F】
【図1G】
【図1H】
【図2A】
【図2B】
【図2C】
【図2D】
【図2E】
【図2F】
【図2G】
【図2H】
【図3】
【公開番号】特開2009−278083(P2009−278083A)
【公開日】平成21年11月26日(2009.11.26)
【国際特許分類】
【外国語出願】
【出願番号】特願2009−104315(P2009−104315)
【出願日】平成21年4月22日(2009.4.22)
【出願人】(591060898)アイメック (302)
【氏名又は名称原語表記】IMEC
【出願人】(507350912)タイワン・セミコンダクター・マニュファクチャリング・カンパニー・リミテッド (15)
【氏名又は名称原語表記】Taiwan Semiconductor Manufacturing Company Ltd.
【Fターム(参考)】
【公開日】平成21年11月26日(2009.11.26)
【国際特許分類】
【出願番号】特願2009−104315(P2009−104315)
【出願日】平成21年4月22日(2009.4.22)
【出願人】(591060898)アイメック (302)
【氏名又は名称原語表記】IMEC
【出願人】(507350912)タイワン・セミコンダクター・マニュファクチャリング・カンパニー・リミテッド (15)
【氏名又は名称原語表記】Taiwan Semiconductor Manufacturing Company Ltd.
【Fターム(参考)】
[ Back to top ]