半導体装置および半導体装置の製造方法
【課題】電界効果型トランジスタを積層することを可能としつつ、電界効果型トランジスタが配置される半導体層を絶縁体上に安価に形成する。
【解決手段】絶縁層4を介して積層された半導体層3、5にVDD配線およびVSS配線をそれぞれ形成するとともに、1対のトランスファーゲートをそれぞれ形成し、さらにCMOSインバータIV1、IV2をそれぞれ構成するPチャンネル電界効果型トランジスタおよびNチャンネル電界効果型トランジスタを配置することにより、SRAMを構成する。
【解決手段】絶縁層4を介して積層された半導体層3、5にVDD配線およびVSS配線をそれぞれ形成するとともに、1対のトランスファーゲートをそれぞれ形成し、さらにCMOSインバータIV1、IV2をそれぞれ構成するPチャンネル電界効果型トランジスタおよびNチャンネル電界効果型トランジスタを配置することにより、SRAMを構成する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は半導体装置および半導体装置の製造方法に関し、特に、導電型の異なる電界効果型トランジスタの積層構造に適用して好適なものである。
【背景技術】
【0002】
SOI基板上に形成された電界効果型トランジスタは、素子分離の容易性、ラッチアップフリー、ソース/ドレイン接合容量が小さいなどの点から、その有用性が注目されている。特に、完全空乏型SOIトランジスタは、低消費電力かつ高速動作が可能で、低電圧駆動が容易なため、SOIトランジスタを完全空乏モードで動作させるための研究が盛んに行われている。ここで、SOI基板としては、例えば、特許文献1、2に開示されているように、SIMOX(Separation by Implanted Oxygen)基板や貼り合わせ基板などが用いられている。
【0003】
また、フリップフロップなどのCMOS(Complementary Metal Oxide Semiconductor)回路や6トランジスタセルから構成されるSRAMでは、Pチャンネル電界効果型トランジスタとNチャンネル電界効果型トランジスタとが同一の2次元平面上に互いに隣接してレイアウトされていた。
【特許文献1】特開2002−299591号公報
【特許文献2】特開2000−124092号公報
【発明の開示】
【発明が解決しようとする課題】
【0004】
しかしながら、SIMOX基板を製造するには、シリコンウェハに高濃度の酸素をイオン注入することが必要となる。また、貼り合わせ基板を製造するには、2枚のシリコンウェハを貼り合わせた後、シリコンウェハの表面を研磨する必要がある。このため、SOIトランジスタでは、バルク半導体に形成された電界効果型トランジスタに比べてコストアップを招くという問題があった。
【0005】
また、イオン注入や研磨では、SOI層の膜厚のばらつきが大きく、完全空乏型SOIトランジスタを作製するためにSOI層を薄膜化すると、電界効果型トランジスタの特性を安定化させることが困難であるという問題があった。
また、フリップフロップやSRAMなどを構成する複数のトランジスタを同一の2次元平面上に配置すると、フリップフロップやSRAMを形成するために必要な面積が増大し、高密度集積化の妨げになるという問題があった。また、フリップフロップやSRAMなどを構成する複数のトランジスタの接続に必要な配線長も増大し、伝播遅延が大きくなるという問題があった。
【0006】
そこで、本発明の目的は、電界効果型トランジスタを積層することを可能としつつ、電界効果型トランジスタが配置される半導体層を絶縁体上に安価に形成することが可能な半導体装置および半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【0007】
上述した課題を解決するために、本発明の一態様に係る半導体装置によれば、第1単結晶半導体層にて形成された第1電位に接続される電源配線と、前記第1単結晶半導体層上に積層され、第2単結晶半導体層にて形成された第2電位に接続される電源配線とを備えることを特徴とする。
これにより、電界効果型トランジスタを積層することを可能としつつ、電界効果型トランジスタのソース/ドレイン層を電源配線として利用することが可能となり、チップサイズの増大を抑制しつつ、メモリまたはロジックに混載されたフリップフロップやSRAMを構成することができる。
【0008】
また、本発明の一態様に係る半導体装置によれば、絶縁層を介して積層された第1および第2単結晶半導体層と、前記第1単結晶半導体層および前記第2単結晶半導体層にそれぞれ形成され、第1ゲート電極が共通に設けられた第1Pチャンネル電界効果型トランジスタおよび第1Nチャンネル電界効果型トランジスタと、前記第1単結晶半導体層および前記第2単結晶半導体層にそれぞれ形成され、第2ゲート電極が共通に設けられた第2Pチャンネル電界効果型トランジスタおよび第2Nチャンネル電界効果型トランジスタと、前記第1Pチャンネル電界効果型トランジスタおよび前記第1Nチャンネル電界効果型トランジスタのドレインを前記第2ゲート電極に共通に接続する第1配線と、前記第2Pチャンネル電界効果型トランジスタおよび前記第2Nチャンネル電界効果型トランジスタのドレインを前記第1ゲート電極に共通に接続する第2配線とを備えることを特徴とする。
【0009】
これにより、半導体層の側面側にチャンネル領域を形成することが可能となり、ゲート電極を半導体層の表面に配置することなく、電界効果型トランジスタを積層することが可能となるとともに、メモリまたはロジックに混載されたフリップフロップを構成することができる。このため、フリップフロップを形成するために必要な面積を削減することが可能となる上に、フリップフロップを構成する複数のトランジスタの接続に必要な配線長も短くすることができ、フリップフロップの消費電力を削減しつつ、高速動作させることが可能となるとともに、高密度集積化を図ることができる。
【0010】
また、本発明の一態様に係る半導体装置によれば、前記第1ゲート電極と前記第2ゲート電極との間に挟み込まれるようにして前記第1および第2半導体層にそれぞれ形成され、第1および第2電位にそれぞれ接続される第1および第2電源配線をさらに備えることを特徴とする。
これにより、電界効果型トランジスタを積層することを可能としつつ、電界効果型トランジスタのソース/ドレイン層を電源配線として利用することが可能となり、チップサイズの増大を抑制しつつ、メモリまたはロジックに混載されたフリップフロップを構成することができる。
【0011】
また、本発明の一態様に係る半導体装置によれば、前記第1単結晶半導体層および前記第2単結晶半導体層にそれぞれ形成され、第3ゲート電極が共通に設けられた第1および第2トランスファーゲートをさらに備えることを特徴とする。
これにより、フリップフロップが形成された第1単結晶半導体層および第2単結晶半導体層にトランスファーゲートを形成することで、トランスファーゲートを積層させることを可能としつつ、メモリまたはロジックに混載されたSRAMを構成することができる。このため、SRAMを形成するために必要な面積を削減することが可能となる上に、SRAMを構成する複数のトランジスタの接続に必要な配線長も短くすることができ、SRAMの消費電力を削減しつつ、高速動作させることが可能となるとともに、高密度集積化を図ることができる。
【0012】
また、本発明の一態様に係る半導体装置によれば、前記第1単結晶半導体層または前記第2単結晶半導体層上に積層された多結晶半導体層もしくは単結晶半導体層に形成された第1および第2トランスファーゲートをさらに備えることを特徴とする。
これにより、フリップフロップを構成する電界効果型トランジスタを積層することを可能としつつ、フリップフロップを単結晶半導体層に形成することが可能となるとともに、SRAMの特性の劣化を抑制しつつ、フリップフロップ上にトランスファーゲートが積層されたSRAMを構成することができる。このため、SRAMを形成するために必要な面積を削減することが可能となる上に、SRAMを構成する複数のトランジスタの接続に必要な配線長も短くすることができ、SRAMの消費電力を削減しつつ、高速動作させることが可能となるとともに、高密度集積化を図ることができる。
【0013】
また、本発明の一態様に係る半導体装置の製造方法によれば、第1半導体層よりもエッチングレートが小さな第2半導体層が前記第1半導体層上に積層された積層構造を半導体基板上に複数層形成する工程と、前記第1半導体層および第2半導体層を貫通して前記半導体基板を露出させる第1溝を形成する工程と、前記半導体基板上で前記第2半導体層を支持する支持体を前記第1溝内の前記第1半導体層および第2半導体層の側壁に形成する工程と、前記支持体が側壁に形成された前記第1半導体層の少なくとも一部を前記第2半導体層から露出させる第2溝を形成する工程と、前記第2溝を介して第1半導体層を選択的にエッチングすることにより、前記第1半導体層が除去された空洞部を前記第2半導体層下に形成する工程と、前記空洞部内に埋め込まれた埋め込み絶縁層を形成する工程と、前記絶縁層を介して積層された第2半導体層の側面を露出させる工程と、前記露出された前記第2半導体層の側壁にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜を介して配置された複数のゲート電極を前記第2半導体層の側壁に形成する工程と、前記第2半導体層の表面側から第1イオン注入を行うことにより、前記ゲート電極の両側にそれぞれ配置された第1ソース/ドレイン層を下層の第2半導体層に形成する工程と、前記第2半導体層の表面側から第2イオン注入を行うことにより、前記ゲート電極の両側にそれぞれ配置された第2ソース/ドレイン層を上層の第2半導体層に形成する工程とを備えることを特
徴とする。
【0014】
これにより、第1溝内に形成された支持体を介して、第2半導体層を半導体基板上で支持することが可能となるとともに、第2溝を介して、第2半導体層下の第1半導体層にエッチングガスまたはエッチング液を接触させることが可能となる。このため、第2半導体層を半導体基板上で安定して支持することを可能としつつ、第2半導体層間の第1半導体層を除去することが可能となり、第2半導体層の品質を損なうことなく、第2半導体層間の絶縁を図ることが可能となる。
【0015】
この結果、SOI基板を用いることなく、積層された電界効果型トランジスタを単結晶半導体層に形成することが可能となり、コストアップを抑制しつつ、電界効果型トランジスタの3次元集積化を図ることが可能となるとともに、電界効果型トランジスタの寄生容量を削減することを可能としつつ、急峻なサブスレッシュホールド特性を得ることができ、低電圧で高速動作させることができるフリップフロップやSRAMを実現することができる。
【0016】
また、本発明の一態様に係る半導体装置の製造方法によれば、前記第1イオン注入にてボロンを前記下層の第2半導体層に注入することにより、第1電位を与える配線と、フリップフロップ回路を構成するPチャンネル電界効果型トランジスタのソース/ドレイン層を前記下層の第2半導体層に形成し、前記第2イオン注入にてリンまたは砒素を前記上層の第2半導体層に注入することにより、第2電位を与える配線と、フリップフロップ回路を構成するNチャンネル電界効果型トランジスタのソース/ドレイン層を形成することを特徴とする。
【0017】
これにより、下層の第2半導体層にPチャンネル電界効果型トランジスタを配置することが可能となるとともに、上層の第2半導体層にNチャンネル電界効果型トランジスタを配置することが可能となる。このため、下層の第2半導体層に質量数の小さな不純物を注入することが可能となるとともに、上層の第2半導体層に質量数の大きな不純物を注入することが可能となり、上層の第2半導体層を通して下層の第2半導体層に不純物を注入した場合においても、上層の第2半導体層のダメージを抑制することができる。この結果、フリップフロップをCMOSインバータで構成することを可能としつつ、フリップフロップを構成する電界効果型トランジスタを積層することが可能となり、フリップフロップの消費電力を削減しつつ、高速動作させることが可能となるとともに、フリップフロップの高密度集積化を図ることができる。
【0018】
また、本発明の一態様に係る半導体装置の製造方法によれば、前記第1イオン注入にてボロンを前記下層の第2半導体層に注入することにより、第1電位を与える配線と、フリップフロップ回路を構成するPチャンネル電界効果型トランジスタのソース/ドレイン層を前記下層の第2半導体層に形成し、前記第2イオン注入にてリンまたは砒素を前記上層の第2半導体層に注入することにより、第2電位を与える配線と、フリップフロップ回路および第1トランスファーゲートをそれぞれ構成するNチャンネル電界効果型トランジスタのソース/ドレイン層を形成し、第3イオン注入にてリンまたは砒素を前記下層の第2半導体層に注入することにより第2トランスファーゲートを構成するNチャンネル電界効果型トランジスタのソース/ドレイン層を形成することを特徴とする。
【0019】
これにより、フリップフロップをCMOSインバータで構成することを可能としつつ、フリップフロップを構成する電界効果型トランジスタを積層することが可能となるとともに、フリップフロップが形成された第2単結晶半導体層にトランスファーゲートを形成することができる。このため、SRAMを構成する6個のトランジスタセルを同一の2次元平面上にレイアウトすることなく、SRAMを実現することができ、SRAMの消費電力を削減しつつ、高速動作させることが可能となるとともに、SRAMの高密度集積化を図ることができる。
【発明を実施するための最良の形態】
【0020】
以下、本発明の実施形態に係る半導体装置およびその製造方法について図面を参照しながら説明する。
図1は、本発明の第1実施形態に係る半導体装置の概略構成を示す斜視図、図2は、図1の半導体装置の回路構成を示す図である。
図2において、SRAMには、CMOSインバータIV1、IV2およびトランスファーゲートT5、T6が設けられている。そして、CMOSインバータIV1の入力端がCMOSインバータIV2の出力端に接続されるとともに、CMOSインバータIV1の出力端がCMOSインバータIV2の入力端に接続され、フリップフロップ回路が構成されている。
【0021】
ここで、CMOSインバータIV1には、Pチャンネル電界効果型トランジスタT1およびNチャンネル電界効果型トランジスタT2が設けられ、Pチャンネル電界効果型トランジスタT1およびNチャンネル電界効果型トランジスタT2は直列接続されるとともに、Pチャンネル電界効果型トランジスタT1およびNチャンネル電界効果型トランジスタT2のゲートは共通に接続されている。
【0022】
また、CMOSインバータIV2には、Pチャンネル電界効果型トランジスタT3およびNチャンネル電界効果型トランジスタT4は直列接続されるとともに、Pチャンネル電界効果型トランジスタT3およびNチャンネル電界効果型トランジスタT4のゲートは共通に接続されている。
また、Pチャンネル電界効果型トランジスタT1、T3のソースはVDD電位を与えるVDD配線に接続されるとともに、Nチャンネル電界効果型トランジスタT2、T4のソースはVSS電位を与えるVSS配線に接続されている。
【0023】
そして、トランスファーゲートT5では、そのゲートはワード線WLに接続され、ドレインはビット線BL1に接続され、ソースはCMOSインバータIV1の入力端およびCMOSインバータIV2の出力端に接続されている。また、トランスファーゲートT6では、ゲートはワード線WLに接続され、ドレインはビット線BL2に接続され、ソースはCMOSインバータIV1の出力端およびCMOSインバータIV2の入力端に接続されている。
【0024】
一方、図1において、支持基板1上には絶縁層2が形成されている。そして、半導体層3、絶縁層4および半導体層5が絶縁層2上に順次積層されている。なお、支持基板1としては、Si、Ge、SiGe、GaAs、InP、GaP、GaN、SiCなどの半導体基板を用いるようにしてもよく、ガラス、サファイアまたはセラミックなどの絶縁性基板を用いるようにしてもよい。また、半導体層3、5の材質としては、例えば、Si、Ge、SiGe、SiC、SiSn、PbS、GaAs、InP、GaP、GaN、ZnSeなどを用いることができ、絶縁層2、4としては、例えば、SiO2、SiONまたはSi3N4などの絶縁層または埋め込み絶縁膜を用いることができる。また、半導体層3、絶縁層4および半導体層5が絶縁層2上に順次積層された半導体基板としては、例えば、SOI基板を用いることができ、SOI基板としては、SIMOX(Separation by Implanted Oxygen)基板、貼り合わせ基板またはレーザアニール基板などを用いることができる。また、半導体層3、5としては、単結晶半導体層の他、多結晶半導体層あるいはアモルファス半導体層を用いるようにしてもよい。
【0025】
そして、半導体層3、5には、不純物拡散層形成領域R0〜R4およびこれらの不純物拡散層形成領域R0〜R4の間にそれぞれ配置されたチャネル形成領域R5〜R7が設けられている。そして、不純物拡散層形成領域R0、R1の間に配置されたチャネル形成領域R5において、半導体層3、5の側面および半導体層5の表面にはゲート絶縁膜6aが形成されるとともに、ゲート絶縁膜6a上には半導体層5の表面上に跨るようにして半導体層3、5の両側の側壁に延伸されるとともに、半導体層3、5の積層面に対して直交するように配置されたゲート電極7aが形成されている。また、不純物拡散層形成領域R2、R3の間に配置されたチャネル形成領域R6において、半導体層3、5の側面および半導体層5の表面にはゲート絶縁膜6bが形成されるとともに、ゲート絶縁膜6b上には半導体層5の表面上に跨るようにして半導体層3、5の両側の側壁に延伸されるとともに、半導体層3、5の積層面に対して直交するように配置されたゲート電極7bが形成されている。さらに、不純物拡散層形成領域R3、R4の間に配置されたチャネル形成領域R7において、半導体層3、5の側面および半導体層5の表面にはゲート絶縁膜6cが形成されるとともに、ゲート絶縁膜6c上には半導体層5の表面上に跨るようにして半導体層3、5の両側の側壁に延伸されるとともに、半導体層3、5の積層面に対して直交するように配置されたゲート電極7cが形成されている。
【0026】
そして、半導体層3の不純物拡散層形成領域R2〜R4には、P型不純物拡散層が形成されるとともに、半導体層3の不純物拡散層形成領域R0〜R1、および、半導体層5の不純物拡散層形成領域R0〜R4には、N型不純物拡散層が形成されている。
ここで、ゲート電極7aおよび不純物拡散層形成領域R0、R1における半導体層3のN型不純物拡散層にて図2のトランスファーゲートT5を構成することができる。また、ゲート電極7aおよび不純物拡散層形成領域R0、R1における半導体層5のN型不純物拡散層にて図2のトランスファーゲートT6を構成することができる。また、ゲート電極7bおよび不純物拡散層形成領域R2、R3における半導体層3のP型不純物拡散層にて図2のPチャンネル電界効果型トランジスタT1を構成することができるとともに、不純物拡散層形成領域R3における半導体層3のP型不純物拡散層にてVDD配線を形成することができる。また、ゲート電極7bおよび不純物拡散層形成領域R2、R3における半導体層5のN型不純物拡散層にて図2のNチャンネル電界効果型トランジスタT2を構成することができるとともに、不純物拡散層形成領域R3における半導体層5のN型不純物拡散層にてVSS配線を形成することができる。また、ゲート電極7cおよび不純物拡散層形成領域R3、R4における半導体層3のP型不純物拡散層にて図2のPチャンネル電界効果型トランジスタT3を構成することができる。また、ゲート電極7cおよび不純物拡散層形成領域R3、R4における半導体層5のN型不純物拡散層にて図2のNチャンネル電界効果型トランジスタT4を構成することができる。
【0027】
ここで、不純物拡散層形成領域R0、R1、R2、R4において、コンタクト領域C1a、C1d、C6、C4を半導体層3に形成するために、半導体層3の端部を絶縁層4および半導体層5からそれぞれ露出させることができる。
そして、コンタクト領域C2、C6を介して不純物拡散層形成領域R2におけるP型不純物拡散層とN型不純物拡散層とを接続することにより、図2のCMOSインバータIV1を構成することができる。また、コンタクト領域C4、C8を介して不純物拡散層形成領域R4におけるP型不純物拡散層とN型不純物拡散層とを接続することにより、図2のCMOSインバータIV2を構成することができる。さらに、コンタクト領域C2、C3、C6を介して不純物拡散層形成領域R2におけるP型不純物拡散層とN型不純物拡散層とをゲート電極7cに共通に接続するとともに、コンタクト領域C4、C7、C8を介して不純物拡散層形成領域R4におけるP型不純物拡散層とN型不純物拡散層とをゲート電極7bに共通に接続することにより、図2のCMOSインバータIV1、IV2からなるフリップフロップを構成することができる。
【0028】
さらに、コンタクト領域C1aを介して不純物拡散層形成領域R0におけるN型不純物拡散層をビット線BL1に接続し、コンタクト領域C1cを介して不純物拡散層形成領域R0におけるN型不純物拡散層をビット線BL2に接続し、ゲート電極7aをワード線WLとして用いることにより、CMOSインバータIV1、IV2およびトランスファーゲートT5、T6からなるSRAMを構成することができる。
【0029】
なお、これらのコンタクト領域C1a〜C1d、C2〜C8を介してゲート電極や不純物拡散層を接続するための配線としては、例えば、半導体層5上に形成された層間絶縁膜に埋め込まれたタングステンプラグ配線を用いることができる。
これにより、半導体層3、5の側面側にチャンネル領域を形成することが可能となり、ゲート電極7a〜7cを半導体層3、5の表面に配置することなく、電界効果型トランジスタを積層することが可能となるとともに、メモリまたはロジックに混載されたフリップフロップやSRAMを構成することができる。このため、フリップフロップやSRAMを形成するために必要な面積を削減することが可能となる上に、フリップフロップやSRAMを構成する複数のトランジスタの接続に必要な配線長も短くすることができ、フリップフロップやSRAMの消費電力を削減しつつ、高速動作させることが可能となるとともに、高密度集積化を図ることができる。
【0030】
また、半導体層3、5の両側の側壁にゲート電極7a〜7cを形成することにより、半導体層3、5の側面側にチャンネル領域を形成することが可能となり、ゲート電極7a〜7cを半導体層3、5間に配置することなく、電界効果型トランジスタを積層させることが可能となる。このため、電界効果型トランジスタを積層させた場合においても、半導体層3、5の表面側の平坦性を確保することが可能となり、結晶性の劣化を抑制することが可能となるとともに、半導体層3、5とゲート絶縁膜6a〜6cとの界面の欠陥を低減させることができる。この結果、フリップフロップやSRAMを低電圧で高速動作させることを可能としつつ、フリップフロップやSRAMの高密度集積化を図ることができる。
【0031】
また、半導体層3、5の積層面に対して直交するように半導体層3、5の側壁にゲート電極7a〜7cをそれぞれ配置することにより、半導体層3、5に共通に用いられるゲート電極7a〜7cをそれぞれ立てて配置することが可能となる。このため、チップ面におけるゲート電極7a〜7cの占有面積を削減することが可能としつつ、ゲート電極7a〜7cの配線長を短くすることが可能となり、伝播遅延を抑制しつつ、チップサイズを縮小することが可能となる。
【0032】
図3は、本発明の第2実施形態に係る半導体装置の概略構成を示す斜視図である。
図3において、支持基板11上には絶縁層12が形成されている。そして、半導体層13、絶縁層14および半導体層15が絶縁層12上に順次積層されている。なお、半導体層13、15としては、単結晶半導体層の他、多結晶半導体層あるいはアモルファス半導体層を用いるようにしてもよい。
【0033】
そして、半導体層13、15には、不純物拡散層形成領域R12〜R14およびこれらの不純物拡散層形成領域R12〜R14の間にそれぞれ配置されたチャネル形成領域R16、R17が設けられている。そして、不純物拡散層形成領域R12、R13の間に配置されたチャネル形成領域R16において、半導体層13、15の側面および半導体層15の表面にはゲート絶縁膜16bが形成されるとともに、ゲート絶縁膜16b上には半導体層15の表面上に跨るようにして半導体層13、15の両側の側壁に延伸されるとともに、半導体層13、15の積層面に対して直交するように配置されたゲート電極17bが形成されている。また、不純物拡散層形成領域R13、R14の間に配置されたチャネル形成領域R17において、半導体層13、15の側面および半導体層15の表面にはゲート絶縁膜16cが形成されるとともに、ゲート絶縁膜16c上には半導体層15の表面上に跨るようにして半導体層13、15の両側の側壁に延伸されるとともに、半導体層13、15の積層面に対して直交するように配置されたゲート電極17cが形成されている。
【0034】
そして、半導体層13の不純物拡散層形成領域R12〜R14には、P型不純物拡散層が形成されるとともに、半導体層15の不純物拡散層形成領域R12〜R14には、N型不純物拡散層が形成されている。
ここで、ゲート電極17bおよび不純物拡散層形成領域R12、R13における半導体層13のP型不純物拡散層にて図2のPチャンネル電界効果型トランジスタT1を構成することができるとともに、不純物拡散層形成領域R13における半導体層13のP型不純物拡散層にてVDD配線を形成することができる。また、ゲート電極17bおよび不純物拡散層形成領域R12、R13における半導体層15のN型不純物拡散層にて図2のNチャンネル電界効果型トランジスタT2を構成することができるとともに、不純物拡散層形成領域R13における半導体層15のN型不純物拡散層にてVSS配線を形成することができる。また、ゲート電極17cおよび不純物拡散層形成領域R13、R14における半導体層13のP型不純物拡散層にて図2のPチャンネル電界効果型トランジスタT3を構成することができる。また、ゲート電極17cおよび不純物拡散層形成領域R13、R14における半導体層15のN型不純物拡散層にて図2のNチャンネル電界効果型トランジスタT4を構成することができる。
【0035】
ここで、不純物拡散層形成領域R12、R14において、コンタクト領域C16、C14を半導体層13に形成するために、半導体層13の端部を絶縁層14および半導体層15からそれぞれ露出させることができる。
そして、コンタクト領域C12、C16を介して不純物拡散層形成領域R12におけるP型不純物拡散層とN型不純物拡散層とを接続することにより、図2のCMOSインバータIV1を構成することができる。また、コンタクト領域C14、C18を介して不純物拡散層形成領域R14におけるP型不純物拡散層とN型不純物拡散層とを接続することにより、図2のCMOSインバータIV2を構成することができる。さらに、コンタクト領域C12、C13、C16を介して不純物拡散層形成領域R12におけるP型不純物拡散層とN型不純物拡散層とをゲート電極17cに共通に接続するとともに、コンタクト領域C14、C17、C18を介して不純物拡散層形成領域R14におけるP型不純物拡散層とN型不純物拡散層とをゲート電極17bに共通に接続することにより、図2のCMOSインバータIV1、IV2からなるフリップフロップを構成することができる。
【0036】
ここで、半導体層15上には、コンタクト領域C12、C13、C16を接続するための配線21が形成されるとともに、コンタクト領域C14、C17、C18を接続するための配線22が形成されている。
また、配線21、22上には、多結晶半導体層23、24が形成され、多結晶半導体層23、24上には、ゲート絶縁膜26a、26bをそれぞれ介してゲート電極27が配置されている。なお、レーザアニールなどの方法により多結晶半導体層23、24を単結晶化するようにしてもよい。そして、多結晶半導体層23、24には、ゲート電極27の両側にそれぞれ配置されたソース/ドレイン層を形成するための不純物が導入されている。
【0037】
ここで、ゲート電極27および多結晶半導体層23に形成されたソース/ドレイン層にて図2のトランスファーゲートT5を構成することができる。また、ゲート電極27および多結晶半導体層24に形成されたソース/ドレイン層にて図2のトランスファーゲートT6を構成することができる。
【0038】
さらに、コンタクト領域C11を介して多結晶半導体層23に形成されたソース層またはドレイン層の一方をビット線BL1に接続するとともに、コンタクト領域C14を介して結晶半導体層23に形成されたソース層またはドレイン層の他方を配線22に接続し、コンタクト領域C15を介して多結晶半導体層24に形成されたソース層またはドレイン層の一方をビット線BL2に接続するとともに、コンタクト領域C16を介して結晶半導体層24に形成されたソース層またはドレイン層の他方を配線21に接続し、ゲート電極27をワード線WLとして用いることにより、CMOSインバータIV1、IV2およびトランスファーゲートT5、T6からなるSRAMを構成することができる。
【0039】
なお、これらのコンタクト領域C11〜C18を介してゲート電極や不純物拡散層を接続するための配線としては、例えば、半導体層15上に形成された層間絶縁膜に埋め込まれたタングステンプラグ配線を用いることができる。
これにより、フリップフロップを構成する電界効果型トランジスタを積層することを可能としつつ、フリップフロップを単結晶半導体層に形成することが可能となるとともに、SRAMの特性の劣化を抑制しつつ、フリップフロップ上にトランスファーゲートが積層されたSRAMを構成することができる。このため、SRAMを形成するために必要な面積を削減することが可能となる上に、SRAMを構成する複数のトランジスタの接続に必要な配線長も短くすることができ、SRAMの消費電力を削減しつつ、高速動作させることが可能となるとともに、高密度集積化を図ることができる。
【0040】
図4(a)〜図18(a)は、本発明の第3実施形態に係る半導体装置の製造方法を示す平面図、図4(b)〜図18(b)は、図4(a)〜図18(a)のA1−A1´〜A15−A15´線でそれぞれ切断した断面図、図4(c)〜図18(c)は、図4(a)〜図18(a)のB1−B1´〜B15−B15´線でそれぞれ切断した断面図である。
【0041】
図4において、半導体基板31上には、単結晶半導体層51、33、52、35がエピタキシャル成長にて順次積層されている。なお、単結晶半導体層51、52は、半導体基板31および単結晶半導体層33、35よりもエッチングレートが大きな材質を用いることができ、半導体基板31および単結晶半導体層51、33、52、35の材質としては、例えば、Si、Ge、SiGe、SiC、SiSn、PbS、GaAs、InP、GaP、GaNまたはZnSeなどの中から選択された組み合わせを用いることができる。特に、半導体基板31がSiの場合、単結晶半導体層51、52としてSiGe、単結晶半導体層33、35としてSiを用いることが好ましい。これにより、単結晶半導体層51、52と単結晶半導体層33、35との間の格子整合をとることを可能としつつ、単結晶半導体層51、52と単結晶半導体層33、35との間の選択比を確保することができる。なお、単結晶半導体層51、33、52、35の代わりに、他結晶半導体層、アモルファス半導体層または多孔質半導体層を用いるようにしてもよく、それらを組み合わせて用いるようにしてもよい。また、単結晶半導体層51、52の代わりに、単結晶半導体層33、35をエピタキシャル成長にて成膜可能なγ−酸化アルミニウムなどの金属酸化膜を用いるようにしてもよい。また、各単結晶半導体層51、33、52、35の膜厚は、例えば、10〜200nm程度とすることができる。
【0042】
そして、単結晶半導体層35の熱酸化により単結晶半導体層35の表面に犠牲酸化膜53を形成する。そして、CVDなどの方法により、犠牲酸化膜53上の全面に酸化防止膜54を形成する。なお、酸化防止膜54としては、例えば、シリコン窒化膜を用いることができる。ただし、酸化防止膜54はなくてもよい。
【0043】
次に、図5に示すように、フォトリソグラフィー技術およびエッチング技術を用いて、酸化防止膜54、犠牲酸化膜53、単結晶半導体層35、52、33、51をパターニングすることにより、半導体基板31を露出させる溝36を所定の方向に沿って形成する。なお、半導体基板31を露出させる場合、半導体基板31の表面でエッチングを止めるようにしてもよいし、半導体基板31をオーバーエッチングして半導体基板31に凹部を形成するようにしてもよい。また、溝36の配置位置は、単結晶半導体層33の素子分離領域の一部に対応させることができる。
【0044】
さらに、フォトリソグラフィー技術およびエッチング技術を用いて、酸化防止膜54、犠牲酸化膜53、単結晶半導体層35、52をパターニングすることにより、溝36と重なるように配置された溝36よりも幅の広い溝37を形成し、単結晶半導体層33の両端部の近傍の表面を露出させる。ここで、溝37の配置位置は、半導体層35の素子分離領域に対応させることができる。
【0045】
なお、単結晶半導体層33の表面を露出させる代わりに、単結晶半導体層52の表面でエッチングを止めるようにしてもよいし、単結晶半導体層52をオーバーエッチングして単結晶半導体層52の途中までエッチングするようにしてもよい。ここで、単結晶半導体層52のエッチングを途中で止めることにより、溝36内の単結晶半導体層33の表面が露出されることを防止することができる。このため、単結晶半導体層51、52をエッチング除去する際に、溝36内の単結晶半導体層33がエッチング液またはエッチングガスに晒される時間を減らすことが可能となり、溝36内の単結晶半導体層33のオーバーエッチングを抑制することができる。
【0046】
次に、図6に示すように、単結晶半導体層33、35、51、52の側壁に成膜され、単結晶半導体層33、35を半導体基板31上で支持する支持体56を溝36、37内に形成する。なお、支持体56の材質としては、シリコン酸化膜やシリコン窒化膜などの絶縁体を用いることができる。
【0047】
あるいは、支持体56の材質として、多結晶シリコンや単結晶シリコンなどの半導体を用いるようにしてもよい。ここで、支持体56の材質として半導体を用いる場合、半導体の選択エピタキシャル成長を用いることができる。そして、半導体の選択エピタキシャル成長を用いることにより、単結晶半導体層33、35、51、52の側壁ならびに半導体基板31の表面に支持体56を選択的に形成することができる。特に、半導体基板31および単結晶半導体層33、35がSi、単結晶半導体層51、52がSiGeの場合、支持体56の材質としてSiを用いることが好ましい。
【0048】
これにより、支持体56と単結晶半導体層51、52との間の格子整合をとることを可能としつつ、支持体56と単結晶半導体層51、52との間の選択比を確保することができる。また、支持体56の材質として、Siなどの半導体を用いることにより、単結晶半導体層51、52が除去された場合においても、半導体による3次元的な立体構造を維持することが可能となる。このため、化学的耐性や機械的ストレス耐性を向上させることが可能となり、再現性の良い安定した素子分離プロセスを実現することができる。
【0049】
次に、図7に示すように、フォトリソグラフィー技術およびエッチング技術を用いて酸化防止膜54、犠牲酸化膜53、単結晶半導体層35、52、33、51をパターニングすることにより、半導体基板31を露出させる溝38を溝36と直交する方向に沿って形成する。なお、半導体基板31を露出させる場合、半導体基板31の表面でエッチングを止めるようにしてもよいし、半導体基板31をオーバーエッチングして半導体基板31に凹部を形成するようにしてもよい。また、溝38の配置位置は、単結晶半導体層33、35の素子分離領域に対応させることができる。
【0050】
次に、図8に示すように、溝38を介してエッチングガスまたはエッチング液を単結晶半導体層51、52に接触させることにより、単結晶半導体層51、52をエッチング除去し、半導体基板31と単結晶半導体層33との間に空洞部57aを形成するとともに、単結晶半導体層33、35間に空洞部57bを形成する。
ここで、溝36、37内に支持体56を設けることにより、単結晶半導体層51、52が除去された場合においても、単結晶半導体層33、35を半導体基板31上で支持することが可能となるとともに、溝36、37とは別に溝38を設けることにより、単結晶半導体層33、35下にそれぞれ配置された単結晶半導体層51、52にエッチングガスまたはエッチング液を接触させることが可能となる。このため、単結晶半導体層33、35の結晶品質を損なうことなく、単結晶半導体層33、35と半導体基板31との間の絶縁を図ることが可能となる。
【0051】
なお、半導体基板31、単結晶半導体層33、35および支持体56がSi、単結晶半導体層51、52がSiGeの場合、単結晶半導体層51、52のエッチング液としてフッ硝酸を用いることが好ましい。これにより、SiとSiGeの選択比として1:10〜1000程度を得ることができ、半導体基板31、単結晶半導体層33、35および支持体56のオーバーエッチングを抑制しつつ、単結晶半導体層51、52を除去することが可能となる。また、単結晶半導体層51、52のエッチング液としてフッ硝酸過水、アンモニア過水、あるいはフッ酢酸過水などを用いても良い。
【0052】
また、単結晶半導体層51、52をエッチング除去する前に、陽極酸化などの方法により単結晶半導体層51、52を多孔質化するようにしてもよいし、単結晶半導体層51、52にイオン注入を行うことにより、単結晶半導体層51、52をアモルファス化するようにしてもよい。これにより、単結晶半導体層51、52のエッチングレートを増大させることが可能となり、単結晶半導体層51、52のエッチング面積を拡大することができる。
【0053】
次に、図9に示すように、半導体基板31および単結晶半導体層33、35の熱酸化を行うことにより、半導体基板31と単結晶半導体層33との間の空洞部57aに埋め込み絶縁層32を形成するとともに、単結晶半導体層33、35間の空洞部57bに埋め込み絶縁層34を形成する。ここで、半導体基板31および単結晶半導体層33、35の熱酸化にて埋め込み絶縁層32、34を形成する場合、溝38内の側壁にも酸化膜39が形成される。
【0054】
これにより、エピタキシャル成長時の単結晶半導体層33、35の膜厚および単結晶半導体層33、35の熱酸化時に形成された埋め込み絶縁層32、34の膜厚により、素子分離後の単結晶半導体層33、35の膜厚をそれぞれ規定することができる。このため、単結晶半導体層33、35の膜厚を精度よく制御することができ、単結晶半導体層33、35の膜厚のバラツキを低減させることを可能としつつ、単結晶半導体層33、35を薄膜化することができる。また、単結晶半導体層35上に酸化防止膜54を設けることで、単結晶半導体層35の表面が熱酸化されることを防止しつつ、単結晶半導体層35の裏面側に絶縁層34を形成することが可能となる。
【0055】
また、溝36、38の配置位置を単結晶半導体層33の素子分離領域に対応させるとともに、溝37、38の配置位置を単結晶半導体層35の素子分離領域に対応させることにより、単結晶半導体層33、35の横方向および縦方向の素子分離を一括して行うことが可能となるとともに、単結晶半導体層51、52を除去するための溝を素子形成領域に設ける必要がなくなる。このため、工程増を抑制しつつ、SOIトランジスタを形成することが可能となるとともに、チップサイズの増大を抑制することができ、SOIトランジスタのコストダウンを図ることが可能となる。
【0056】
なお、空洞部57a、57bに埋め込み絶縁層32、34を形成した後、1000℃以上の高温アニールを行うようにしてもよい。これにより、埋め込み絶縁層32、34をリフローさせることが可能となり、埋め込み絶縁層32、34のストレスを緩和させることが可能となるとともに、単結晶半導体層33、35との境界における界面準位を減らすことができる。また、埋め込み絶縁層32、34は空洞部57a、57bを全て埋めるように形成しても良いし、空洞部57a、57bが一部残るように形成しても良い。
【0057】
また、図9の方法では、半導体基板31および単結晶半導体層33、35の熱酸化を行うことにより、単結晶半導体層33、35下にそれぞれ配置された空洞部57a、57bに埋め込み絶縁層32、34を形成する方法について説明したが、CVD法にて空洞部57a、57b内に絶縁膜を成膜させることにより、空洞部57a、57b内を埋め込み絶縁層32、34で埋め込むようにしてもよい。
【0058】
これにより、単結晶半導体層33、35の膜減りを防止しつつ、結晶半導体層33、35下にそれぞれ配置された空洞部57a、57bを酸化膜以外の材料で埋め込むことが可能となる。このため、結晶半導体層33、35下にそれぞれ配置される埋め込み絶縁層32、34の厚膜化を図ることが可能となるとともに、誘電率を低下させることが可能となり、結晶半導体層33、35の裏面側の寄生容量を低減させることができる。
【0059】
なお、埋め込み絶縁層32、34の材質としては、例えば、シリコン酸化膜の他、FSG(フッ化シリケードグラス)膜やシリコン窒化膜などを用いるようにしてもよい。また、埋め込み絶縁層32、34として、SOG(Spin On Glass)膜の他、PSG膜、BPSG膜、PAE(poly aryleneether)系膜、HSQ(hydrogen silsesquioxane)系膜、MSQ(methyl silsesquioxane)系膜、PCB系膜、CF系膜、SiOC系膜、SiOF系膜などの有機lowk膜、あるいはこれらのポーラス膜を用いるようにしてもよい。
【0060】
次に、図10に示すように、CVDなどの方法により、溝36、37、38内が埋め込まれるようにして、単結晶半導体層35上に絶縁層を堆積する。そして、CMP(化学的機械的研磨)などの方法を用いて絶縁層を平坦化することにより、単結晶半導体層35の表面を露出させ、埋め込み絶縁層40を溝36〜38内に形成する。なお、埋め込み絶縁層40としては、例えば、SiO2またはSi3N4などを用いることができる。
【0061】
次に、図11に示すように、CVDなどの方法により、単結晶半導体層35上に絶縁層41を堆積する。なお、絶縁層41としては、例えば、SiO2などを用いることができる。
次に、図12に示すように、フォトリソグラフィー技術およびエッチング技術を用いて絶縁層41、埋め込み絶縁層40、酸化膜39および支持体56をパターニングすることにより、単結晶半導体層33、35の側面を露出させる開口部42aを形成するとともに、単結晶半導体層33の表面を露出させる開口部42bを形成する。なお、開口部42aは、溝38が形成された素子分離領域内に配置することができ、開口部42bは、溝36、37が形成された素子分離領域内に配置することができる。
【0062】
ここで、結晶半導体層33、35の側面を露出させる開口部42aを形成する場合、半導体基板31の表面でエッチングを止めるようにしてもよいし、半導体基板31をオーバーエッチングして半導体基板31に凹部を形成するようにしてもよい。なお、結晶半導体層33、35の側面を露出させる開口部42aを形成する場合、半導体基板31を必ずしも露出させる必要はなく、絶縁層32の表面でエッチングを止めるようにしてもよいし、絶縁層32をオーバーエッチングして絶縁層32に凹部を形成するようにしてもよい。
【0063】
また、単結晶半導体層33の表面を露出させる開口部42bを形成する場合、開口部42bを単結晶半導体層33の端部に配置することができる。これにより、単結晶半導体層33の端部で単結晶半導体層33とコンタクトをとることができ、単結晶半導体層33のコンタクト領域が占めるチップ面上の面積を縮小することを可能として、チップサイズを小さくすることができる。
【0064】
なお、溝36よりも溝37の幅を広くすることにより、下層の単結晶半導体層33の両端部の近傍の表面を上層の単結晶半導体層35から露出させることができる。このため、製造工程の煩雑化を抑制しつつ、下層の単結晶半導体層33とコンタクトをとることが可能となる。
【0065】
次に、図13に示すように、半導体基板31および単結晶半導体層33、35の熱酸化を行うことにより、単結晶半導体層35、33の側壁にゲート絶縁膜43a、43bをそれぞれ形成するとともに、開口部42a、42b内の半導体基板31の表面にゲート絶縁膜43cを形成する。ここで、半導体基板31および単結晶半導体層33、35の熱酸化を行った場合、開口部42b内の単結晶半導体層33の表面にゲート絶縁膜43dが形成される。
【0066】
そして、CVDなどの方法により、開口部42a、42b内のゲート絶縁膜43a〜43dが覆われるようにして、絶縁層41上の全面に導電膜44aを成膜する。なお、導電膜44aの材質としては、多結晶シリコンの他、WやTiNなどの金属膜を用いるようにしてもよい。また、熱酸化にて単結晶半導体層35、33の側壁に犠牲酸化膜を一旦形成し、その犠牲酸化膜を除去してから、単結晶半導体層35、33の側壁にゲート絶縁膜43a、43bを形成するようにしてもよい。
【0067】
次に、図14に示すように、フォトリソグラフィー技術および異方性エッチング技術を用いて導電膜44aを選択的にエッチバックすることにより、開口部42b内のゲート絶縁膜43d上の導電膜44aを除去する。そして、フォトリソグラフィー技術および異方性エッチング技術を用いて開口部42b内のゲート絶縁膜43dをエッチングすることにより、開口部42b内のゲート絶縁膜43dを除去し、単結晶半導体層33の両端部の近傍の表面を露出させる。
【0068】
次に、図15に示すように、CVDなどの方法により、開口部42a、42b内が埋め込まれるようにして、導電層を絶縁層41上に堆積する。そして、フォトリソグラフィー技術およびエッチング技術を用いて導電層をパターニングすることにより、半導体層35の表面上に跨るようにして、開口部42a内に埋め込まれたゲート電極44cを形成するとともに、単結晶半導体層33とコンタクトをとるためのコンタクト層44bを開口部42b内に形成する。
【0069】
これにより、ゲート電極44cを開口部42a内に埋め込むことで、半導体基板31上にゲート電極44cを立てて配置することが可能となるとともに、単結晶半導体層33、35にそれぞれ形成される電界効果型トランジスタに対してゲート電極44cを共用することが可能となる。このため、チップ面におけるゲート電極44cの占有面積を削減することが可能となるとともに、ゲート電極44cの配線長を短くすることができ、伝播遅延を抑制しつつ、電界効果型トランジスタの高密度集積化を図ることが可能となるとともに、チップサイズを縮小することが可能となり、電界効果型トランジスタの高速化、小型化および低価格化を図ることができる。
【0070】
また、ゲート電極44cとコンタクト層44bとを一括して形成することにより、製造工程の簡略化を可能としつつ、電界効果型トランジスタの3次元集積化を図ることが可能となる。なお、コンタクト層44bおよびゲート電極44cの材質としては、多結晶シリコンの他、WやTiNなどの金属膜を用いるようにしてもよい。
【0071】
次に、図16に示すように、単結晶半導体層35の表面側から不純物のイオン注入P1を選択的に行うことにより、ゲート電極44cの両側にそれぞれ配置されたソース/ドレイン層45a、45bを単結晶半導体層33に形成する。なお、ソース/ドレイン層45a、45bを単結晶半導体層33に形成する場合、不純物の飛程距離が単結晶半導体層33の深さに対応するようにイオン注入P1のエネルギーを選択することができる。
【0072】
ここで、最上層の単結晶半導体層35の表面上に跨るようにゲート電極44cを配置することにより、単結晶半導体層35の表面側からイオン注入を行った場合においても、ゲート電極44cをマスクとして単結晶半導体層33にソース/ドレイン層45a、45bを形成することが可能となり、単結晶半導体層33の側壁に配置されたゲート電極44cに対して自己整合的にソース/ドレイン層45a、45bを形成することが可能となる。
【0073】
次に、図17に示すように、単結晶半導体層35の表面側から不純物のイオン注入P2を選択的に行うことにより、ゲート電極44cの両側にそれぞれ配置されたソース/ドレイン層46a、46bを単結晶半導体層35に形成する。なお、ソース/ドレイン層46a、46bを単結晶半導体層35に形成する場合、不純物の飛程距離が単結晶半導体層35の深さに対応するようにイオン注入P2のエネルギーを選択することができる。
【0074】
ここで、最上層の単結晶半導体層35の表面上に跨るようにゲート電極44cを配置することにより、単結晶半導体層35の表面側からイオン注入を行った場合においても、ゲート電極44cをマスクとして単結晶半導体層35にソース/ドレイン層46a、46bを形成することが可能となり、単結晶半導体層35の側壁に配置されたゲート電極44cに対して自己整合的にソース/ドレイン層46a、46bを形成することが可能となる。
【0075】
また、単結晶半導体層33、35の両側の側壁にゲート電極44cを設けることで、単結晶半導体層33、35の両側の側壁にチャネル領域をそれぞれ形成することが可能となる。このため、製造工程の煩雑化を抑制しつつ、電界効果型トランジスタの駆動能力を増大させることが可能となるとともに、チップサイズの増大を抑制することが可能となり、電界効果型トランジスタの高速化、小型化および低価格化を図ることができる。
【0076】
なお、ソース/ドレイン層45a、45bおよびソース/ドレイン層46a、46bの導電型は互いに異なるようにしてもよい。これにより、Pチャネル電界効果型トランジスタおよびNチャネル電界効果型トランジスタとを同一基板上で互いに積層させることが可能となる。このため、電界効果型トランジスタを3次元的に配置することを可能としつつ、CMOSインバータ、NAND回路またはNOR回路などを構成することが可能となり、チップサイズの増大を抑制しつつ、メモリまたはロジックに混載されたフリップフロップやSRAMなどを構成することができる。
【0077】
また、イオン注入P1にて単結晶半導体層33にソース/ドレイン層45a、45bを形成する場合、単結晶半導体層33にボロンをイオン注入することにより、単結晶半導体層33にP型不純物拡散層を形成することが好ましい。また、イオン注入P2にて単結晶半導体層35にソース/ドレイン層46a、46bを形成する場合、単結晶半導体層35にリンまたは砒素をイオン注入することにより、単結晶半導体層35にN型不純物拡散層を形成することが好ましい。
【0078】
これにより、下層の単結晶半導体層33に質量数の小さな不純物を注入することが可能となるとともに、上層の単結晶半導体層35に質量数の大きな不純物を注入することが可能となり、上層の単結晶半導体層35を通して下層の単結晶半導体層33に不純物を注入した場合においても、上層の単結晶半導体層35のダメージを抑制することができる。
【0079】
また、レジストを第1マスクに、イオン注入P1にて単結晶半導体層33にボロンを選択的に注入することにより、図2のVDD電位を与えるVDD配線、およびPチャンネル電界効果型トランジスタT1、T3のソース/ドレイン層45a、45bを単結晶半導体層33に形成し、レジストを第2マスクに、イオン注入P1にて単結晶半導体層33にリンあるいは砒素を選択的に注入することにより、図2のトランスファーゲートT5のソース/ドレイン層45a、45bを単結晶半導体層33に形成し、更に、イオン注入P2にてリンまたは砒素を単結晶半導体層35に注入することにより、図2のVSS電位を与えるVSS配線、トランスファーゲートT6およびNチャンネル電界効果型トランジスタT2、T4のソース/ドレイン層46a、46bを単結晶半導体層35に形成することができる。
【0080】
これにより、図2のCMOSインバータIV1、IV2にてフリップフロップを構成することを可能としつつ、フリップフロップを構成するPチャンネル電界効果型トランジスタT1、T3およびNチャンネル電界効果型トランジスタT2、T4を積層することが可能となるとともに、フリップフロップが形成された単結晶半導体層33、35にトランスファーゲートT5、T6をそれぞれ形成することができる。このため、SRAMを構成する6個のトランジスタセルを同一の2次元平面上にレイアウトすることなく、SRAMを実現することができ、SRAMの消費電力を削減しつつ、高速動作させることが可能となるとともに、SRAMの高密度集積化を図ることができる。
【0081】
次に、図18に示すように、フォトリソグラフィー技術およびエッチング技術を用いて絶縁層41をパターニングすることにより、ソース/ドレイン層46a、46bの表面を露出させる開口部61を形成する。そして、CVDなどの方法により、開口部61内が埋め込まれるようにして、絶縁層41上に導電層を堆積する。そして、フォトリソグラフィー技術およびエッチング技術を用いて導電層をパターニングすることにより、ソース/ドレイン層46a、46bとコンタクトをとるためのコンタクト層48を絶縁層41上に形成する。
【0082】
なお、上述した実施形態では、埋め込み絶縁層32、34を形成した後、溝36〜38内に埋め込み絶縁層40を一括して埋め込む方法について説明したが、溝38を形成する前に、支持体56が形成された溝36、37内に絶縁体を埋め込むようにしてもよい。これにより、支持体56を絶縁体で補強することが可能となり、溝36、37の幅が狭い場合においても、単結晶半導体層33、35を半導体基板31上で安定して支持することができる。
【0083】
また、上述した実施形態では、単結晶半導体層33、35を2層分だけ積層する方法について説明したが、絶縁膜をそれぞれ介して単結晶半導体層を3層以上積層するようにしてもよい。さらに、上述した実施形態では、絶縁層32、34を形成する際に、単結晶半導体層35の表面の熱酸化を防止するために、単結晶半導体層35上に酸化防止膜54を形成する方法について説明したが、単結晶半導体層35上に酸化防止膜54を形成することなく、絶縁層32、34を形成するようにしてもよい。
【0084】
また、上述した実施形態では、ゲート電極44cとコンタクト層44bとを一括して形成する方法について説明したが、ゲート電極44cとコンタクト層44bとは必ずしも一括して形成する必要はない。例えば、ゲート電極44cを形成した後、ゲート電極44cをマスクとして、ソース/ドレイン層45a、45b、46a、46bを形成し、その後にコンタクト層44b、48を形成するようにしてもよい。
【0085】
また、上述した実施形態では、ゲート電極44cをマスクとしてソース/ドレイン層45a、45b、46a、46bを形成する方法について説明したが、ソース/ドレイン層45a、45b、46a、46bを形成する際に、ゲート電極44cを形成するためのレジストパターンをイオン注入用のマスクとして用いるようにしてもよい。
【0086】
さらに、ソース/ドレイン層45a、45b、46a、46bをゲート電極44cに対して自己整合的に形成する場合、ゲート電極44cを形成する前に、単結晶半導体層35の表面および単結晶半導体層33、35の側面のチャネル領域となる部分を露出させる開口部を絶縁層41に形成し、チャネル領域となる部分を露出させる開口部が形成された絶縁層41をマスクとしてイオン注入を行うことにより、ソース/ドレイン層45a、45b、46a、46bをそれぞれ形成するようにしてもよい。そして、ソース/ドレイン層45a、45b、46a、46bがそれぞれ形成された後、絶縁層41に形成された開口部にゲート電極44cを埋め込むことにより、ソース/ドレイン層45a、45b、46a、46bをゲート電極44cに対して自己整合的に配置することができる。
【図面の簡単な説明】
【0087】
【図1】本発明の第1実施形態に係る半導体装置の概略構成を示す斜視図。
【図2】図1の半導体装置の回路構成を示す図。
【図3】本発明の第2実施形態に係る半導体装置の概略構成を示す斜視図。
【図4】本発明の第3実施形態に係る半導体装置の製造方法を示す図。
【図5】本発明の第3実施形態に係る半導体装置の製造方法を示す図。
【図6】本発明の第3実施形態に係る半導体装置の製造方法を示す図。
【図7】本発明の第3実施形態に係る半導体装置の製造方法を示す図。
【図8】本発明の第3実施形態に係る半導体装置の製造方法を示す図。
【図9】本発明の第3実施形態に係る半導体装置の製造方法を示す図。
【図10】本発明の第3実施形態に係る半導体装置の製造方法を示す図。
【図11】本発明の第3実施形態に係る半導体装置の製造方法を示す図。
【図12】本発明の第3実施形態に係る半導体装置の製造方法を示す図。
【図13】本発明の第3実施形態に係る半導体装置の製造方法を示す図。
【図14】本発明の第3実施形態に係る半導体装置の製造方法を示す図。
【図15】本発明の第3実施形態に係る半導体装置の製造方法を示す図。
【図16】本発明の第3実施形態に係る半導体装置の製造方法を示す図。
【図17】本発明の第3実施形態に係る半導体装置の製造方法を示す図。
【図18】本発明の第3実施形態に係る半導体装置の製造方法を示す図。
【符号の説明】
【0088】
R0〜R4、R12〜R14 不純物拡散層形成領域、R5〜R7、R16、R17 チャネル形成領域、1、11、31 半導体基板、2、4、12、14、32、34、41 絶縁層、3、5、13、15、33、35、51、52 単結晶半導体層、45a、45b、46a、46b ソース/ドレイン層、6a〜6c、16a〜16c、21、22 配線層、23、24 多結晶半導体層、26a、26b、43a〜43d ゲート絶縁膜、7a〜7c、17a〜17c、27、44b ゲート電極、44b、48 コンタクト層、36、37、38 溝、39 酸化膜、40 埋め込み絶縁層、42a、42b、50、51、52、61 開口部、44a 導電膜、53 犠牲酸化膜、54 酸化防止膜、56 支持体、57a、57b 空洞部、C1a〜C1d、C2〜C8、C11〜C18 コンタクト領域、T1、T3 Pチャンネル電界効果型トランジスタ、T2、T4 Nチャンネル電界効果型トランジスタ、T5、T6 トランスファーゲート、WL ワード線、BL1、BL2 ビット線、IV1、IV2 CMOSインバータ
【技術分野】
【0001】
本発明は半導体装置および半導体装置の製造方法に関し、特に、導電型の異なる電界効果型トランジスタの積層構造に適用して好適なものである。
【背景技術】
【0002】
SOI基板上に形成された電界効果型トランジスタは、素子分離の容易性、ラッチアップフリー、ソース/ドレイン接合容量が小さいなどの点から、その有用性が注目されている。特に、完全空乏型SOIトランジスタは、低消費電力かつ高速動作が可能で、低電圧駆動が容易なため、SOIトランジスタを完全空乏モードで動作させるための研究が盛んに行われている。ここで、SOI基板としては、例えば、特許文献1、2に開示されているように、SIMOX(Separation by Implanted Oxygen)基板や貼り合わせ基板などが用いられている。
【0003】
また、フリップフロップなどのCMOS(Complementary Metal Oxide Semiconductor)回路や6トランジスタセルから構成されるSRAMでは、Pチャンネル電界効果型トランジスタとNチャンネル電界効果型トランジスタとが同一の2次元平面上に互いに隣接してレイアウトされていた。
【特許文献1】特開2002−299591号公報
【特許文献2】特開2000−124092号公報
【発明の開示】
【発明が解決しようとする課題】
【0004】
しかしながら、SIMOX基板を製造するには、シリコンウェハに高濃度の酸素をイオン注入することが必要となる。また、貼り合わせ基板を製造するには、2枚のシリコンウェハを貼り合わせた後、シリコンウェハの表面を研磨する必要がある。このため、SOIトランジスタでは、バルク半導体に形成された電界効果型トランジスタに比べてコストアップを招くという問題があった。
【0005】
また、イオン注入や研磨では、SOI層の膜厚のばらつきが大きく、完全空乏型SOIトランジスタを作製するためにSOI層を薄膜化すると、電界効果型トランジスタの特性を安定化させることが困難であるという問題があった。
また、フリップフロップやSRAMなどを構成する複数のトランジスタを同一の2次元平面上に配置すると、フリップフロップやSRAMを形成するために必要な面積が増大し、高密度集積化の妨げになるという問題があった。また、フリップフロップやSRAMなどを構成する複数のトランジスタの接続に必要な配線長も増大し、伝播遅延が大きくなるという問題があった。
【0006】
そこで、本発明の目的は、電界効果型トランジスタを積層することを可能としつつ、電界効果型トランジスタが配置される半導体層を絶縁体上に安価に形成することが可能な半導体装置および半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【0007】
上述した課題を解決するために、本発明の一態様に係る半導体装置によれば、第1単結晶半導体層にて形成された第1電位に接続される電源配線と、前記第1単結晶半導体層上に積層され、第2単結晶半導体層にて形成された第2電位に接続される電源配線とを備えることを特徴とする。
これにより、電界効果型トランジスタを積層することを可能としつつ、電界効果型トランジスタのソース/ドレイン層を電源配線として利用することが可能となり、チップサイズの増大を抑制しつつ、メモリまたはロジックに混載されたフリップフロップやSRAMを構成することができる。
【0008】
また、本発明の一態様に係る半導体装置によれば、絶縁層を介して積層された第1および第2単結晶半導体層と、前記第1単結晶半導体層および前記第2単結晶半導体層にそれぞれ形成され、第1ゲート電極が共通に設けられた第1Pチャンネル電界効果型トランジスタおよび第1Nチャンネル電界効果型トランジスタと、前記第1単結晶半導体層および前記第2単結晶半導体層にそれぞれ形成され、第2ゲート電極が共通に設けられた第2Pチャンネル電界効果型トランジスタおよび第2Nチャンネル電界効果型トランジスタと、前記第1Pチャンネル電界効果型トランジスタおよび前記第1Nチャンネル電界効果型トランジスタのドレインを前記第2ゲート電極に共通に接続する第1配線と、前記第2Pチャンネル電界効果型トランジスタおよび前記第2Nチャンネル電界効果型トランジスタのドレインを前記第1ゲート電極に共通に接続する第2配線とを備えることを特徴とする。
【0009】
これにより、半導体層の側面側にチャンネル領域を形成することが可能となり、ゲート電極を半導体層の表面に配置することなく、電界効果型トランジスタを積層することが可能となるとともに、メモリまたはロジックに混載されたフリップフロップを構成することができる。このため、フリップフロップを形成するために必要な面積を削減することが可能となる上に、フリップフロップを構成する複数のトランジスタの接続に必要な配線長も短くすることができ、フリップフロップの消費電力を削減しつつ、高速動作させることが可能となるとともに、高密度集積化を図ることができる。
【0010】
また、本発明の一態様に係る半導体装置によれば、前記第1ゲート電極と前記第2ゲート電極との間に挟み込まれるようにして前記第1および第2半導体層にそれぞれ形成され、第1および第2電位にそれぞれ接続される第1および第2電源配線をさらに備えることを特徴とする。
これにより、電界効果型トランジスタを積層することを可能としつつ、電界効果型トランジスタのソース/ドレイン層を電源配線として利用することが可能となり、チップサイズの増大を抑制しつつ、メモリまたはロジックに混載されたフリップフロップを構成することができる。
【0011】
また、本発明の一態様に係る半導体装置によれば、前記第1単結晶半導体層および前記第2単結晶半導体層にそれぞれ形成され、第3ゲート電極が共通に設けられた第1および第2トランスファーゲートをさらに備えることを特徴とする。
これにより、フリップフロップが形成された第1単結晶半導体層および第2単結晶半導体層にトランスファーゲートを形成することで、トランスファーゲートを積層させることを可能としつつ、メモリまたはロジックに混載されたSRAMを構成することができる。このため、SRAMを形成するために必要な面積を削減することが可能となる上に、SRAMを構成する複数のトランジスタの接続に必要な配線長も短くすることができ、SRAMの消費電力を削減しつつ、高速動作させることが可能となるとともに、高密度集積化を図ることができる。
【0012】
また、本発明の一態様に係る半導体装置によれば、前記第1単結晶半導体層または前記第2単結晶半導体層上に積層された多結晶半導体層もしくは単結晶半導体層に形成された第1および第2トランスファーゲートをさらに備えることを特徴とする。
これにより、フリップフロップを構成する電界効果型トランジスタを積層することを可能としつつ、フリップフロップを単結晶半導体層に形成することが可能となるとともに、SRAMの特性の劣化を抑制しつつ、フリップフロップ上にトランスファーゲートが積層されたSRAMを構成することができる。このため、SRAMを形成するために必要な面積を削減することが可能となる上に、SRAMを構成する複数のトランジスタの接続に必要な配線長も短くすることができ、SRAMの消費電力を削減しつつ、高速動作させることが可能となるとともに、高密度集積化を図ることができる。
【0013】
また、本発明の一態様に係る半導体装置の製造方法によれば、第1半導体層よりもエッチングレートが小さな第2半導体層が前記第1半導体層上に積層された積層構造を半導体基板上に複数層形成する工程と、前記第1半導体層および第2半導体層を貫通して前記半導体基板を露出させる第1溝を形成する工程と、前記半導体基板上で前記第2半導体層を支持する支持体を前記第1溝内の前記第1半導体層および第2半導体層の側壁に形成する工程と、前記支持体が側壁に形成された前記第1半導体層の少なくとも一部を前記第2半導体層から露出させる第2溝を形成する工程と、前記第2溝を介して第1半導体層を選択的にエッチングすることにより、前記第1半導体層が除去された空洞部を前記第2半導体層下に形成する工程と、前記空洞部内に埋め込まれた埋め込み絶縁層を形成する工程と、前記絶縁層を介して積層された第2半導体層の側面を露出させる工程と、前記露出された前記第2半導体層の側壁にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜を介して配置された複数のゲート電極を前記第2半導体層の側壁に形成する工程と、前記第2半導体層の表面側から第1イオン注入を行うことにより、前記ゲート電極の両側にそれぞれ配置された第1ソース/ドレイン層を下層の第2半導体層に形成する工程と、前記第2半導体層の表面側から第2イオン注入を行うことにより、前記ゲート電極の両側にそれぞれ配置された第2ソース/ドレイン層を上層の第2半導体層に形成する工程とを備えることを特
徴とする。
【0014】
これにより、第1溝内に形成された支持体を介して、第2半導体層を半導体基板上で支持することが可能となるとともに、第2溝を介して、第2半導体層下の第1半導体層にエッチングガスまたはエッチング液を接触させることが可能となる。このため、第2半導体層を半導体基板上で安定して支持することを可能としつつ、第2半導体層間の第1半導体層を除去することが可能となり、第2半導体層の品質を損なうことなく、第2半導体層間の絶縁を図ることが可能となる。
【0015】
この結果、SOI基板を用いることなく、積層された電界効果型トランジスタを単結晶半導体層に形成することが可能となり、コストアップを抑制しつつ、電界効果型トランジスタの3次元集積化を図ることが可能となるとともに、電界効果型トランジスタの寄生容量を削減することを可能としつつ、急峻なサブスレッシュホールド特性を得ることができ、低電圧で高速動作させることができるフリップフロップやSRAMを実現することができる。
【0016】
また、本発明の一態様に係る半導体装置の製造方法によれば、前記第1イオン注入にてボロンを前記下層の第2半導体層に注入することにより、第1電位を与える配線と、フリップフロップ回路を構成するPチャンネル電界効果型トランジスタのソース/ドレイン層を前記下層の第2半導体層に形成し、前記第2イオン注入にてリンまたは砒素を前記上層の第2半導体層に注入することにより、第2電位を与える配線と、フリップフロップ回路を構成するNチャンネル電界効果型トランジスタのソース/ドレイン層を形成することを特徴とする。
【0017】
これにより、下層の第2半導体層にPチャンネル電界効果型トランジスタを配置することが可能となるとともに、上層の第2半導体層にNチャンネル電界効果型トランジスタを配置することが可能となる。このため、下層の第2半導体層に質量数の小さな不純物を注入することが可能となるとともに、上層の第2半導体層に質量数の大きな不純物を注入することが可能となり、上層の第2半導体層を通して下層の第2半導体層に不純物を注入した場合においても、上層の第2半導体層のダメージを抑制することができる。この結果、フリップフロップをCMOSインバータで構成することを可能としつつ、フリップフロップを構成する電界効果型トランジスタを積層することが可能となり、フリップフロップの消費電力を削減しつつ、高速動作させることが可能となるとともに、フリップフロップの高密度集積化を図ることができる。
【0018】
また、本発明の一態様に係る半導体装置の製造方法によれば、前記第1イオン注入にてボロンを前記下層の第2半導体層に注入することにより、第1電位を与える配線と、フリップフロップ回路を構成するPチャンネル電界効果型トランジスタのソース/ドレイン層を前記下層の第2半導体層に形成し、前記第2イオン注入にてリンまたは砒素を前記上層の第2半導体層に注入することにより、第2電位を与える配線と、フリップフロップ回路および第1トランスファーゲートをそれぞれ構成するNチャンネル電界効果型トランジスタのソース/ドレイン層を形成し、第3イオン注入にてリンまたは砒素を前記下層の第2半導体層に注入することにより第2トランスファーゲートを構成するNチャンネル電界効果型トランジスタのソース/ドレイン層を形成することを特徴とする。
【0019】
これにより、フリップフロップをCMOSインバータで構成することを可能としつつ、フリップフロップを構成する電界効果型トランジスタを積層することが可能となるとともに、フリップフロップが形成された第2単結晶半導体層にトランスファーゲートを形成することができる。このため、SRAMを構成する6個のトランジスタセルを同一の2次元平面上にレイアウトすることなく、SRAMを実現することができ、SRAMの消費電力を削減しつつ、高速動作させることが可能となるとともに、SRAMの高密度集積化を図ることができる。
【発明を実施するための最良の形態】
【0020】
以下、本発明の実施形態に係る半導体装置およびその製造方法について図面を参照しながら説明する。
図1は、本発明の第1実施形態に係る半導体装置の概略構成を示す斜視図、図2は、図1の半導体装置の回路構成を示す図である。
図2において、SRAMには、CMOSインバータIV1、IV2およびトランスファーゲートT5、T6が設けられている。そして、CMOSインバータIV1の入力端がCMOSインバータIV2の出力端に接続されるとともに、CMOSインバータIV1の出力端がCMOSインバータIV2の入力端に接続され、フリップフロップ回路が構成されている。
【0021】
ここで、CMOSインバータIV1には、Pチャンネル電界効果型トランジスタT1およびNチャンネル電界効果型トランジスタT2が設けられ、Pチャンネル電界効果型トランジスタT1およびNチャンネル電界効果型トランジスタT2は直列接続されるとともに、Pチャンネル電界効果型トランジスタT1およびNチャンネル電界効果型トランジスタT2のゲートは共通に接続されている。
【0022】
また、CMOSインバータIV2には、Pチャンネル電界効果型トランジスタT3およびNチャンネル電界効果型トランジスタT4は直列接続されるとともに、Pチャンネル電界効果型トランジスタT3およびNチャンネル電界効果型トランジスタT4のゲートは共通に接続されている。
また、Pチャンネル電界効果型トランジスタT1、T3のソースはVDD電位を与えるVDD配線に接続されるとともに、Nチャンネル電界効果型トランジスタT2、T4のソースはVSS電位を与えるVSS配線に接続されている。
【0023】
そして、トランスファーゲートT5では、そのゲートはワード線WLに接続され、ドレインはビット線BL1に接続され、ソースはCMOSインバータIV1の入力端およびCMOSインバータIV2の出力端に接続されている。また、トランスファーゲートT6では、ゲートはワード線WLに接続され、ドレインはビット線BL2に接続され、ソースはCMOSインバータIV1の出力端およびCMOSインバータIV2の入力端に接続されている。
【0024】
一方、図1において、支持基板1上には絶縁層2が形成されている。そして、半導体層3、絶縁層4および半導体層5が絶縁層2上に順次積層されている。なお、支持基板1としては、Si、Ge、SiGe、GaAs、InP、GaP、GaN、SiCなどの半導体基板を用いるようにしてもよく、ガラス、サファイアまたはセラミックなどの絶縁性基板を用いるようにしてもよい。また、半導体層3、5の材質としては、例えば、Si、Ge、SiGe、SiC、SiSn、PbS、GaAs、InP、GaP、GaN、ZnSeなどを用いることができ、絶縁層2、4としては、例えば、SiO2、SiONまたはSi3N4などの絶縁層または埋め込み絶縁膜を用いることができる。また、半導体層3、絶縁層4および半導体層5が絶縁層2上に順次積層された半導体基板としては、例えば、SOI基板を用いることができ、SOI基板としては、SIMOX(Separation by Implanted Oxygen)基板、貼り合わせ基板またはレーザアニール基板などを用いることができる。また、半導体層3、5としては、単結晶半導体層の他、多結晶半導体層あるいはアモルファス半導体層を用いるようにしてもよい。
【0025】
そして、半導体層3、5には、不純物拡散層形成領域R0〜R4およびこれらの不純物拡散層形成領域R0〜R4の間にそれぞれ配置されたチャネル形成領域R5〜R7が設けられている。そして、不純物拡散層形成領域R0、R1の間に配置されたチャネル形成領域R5において、半導体層3、5の側面および半導体層5の表面にはゲート絶縁膜6aが形成されるとともに、ゲート絶縁膜6a上には半導体層5の表面上に跨るようにして半導体層3、5の両側の側壁に延伸されるとともに、半導体層3、5の積層面に対して直交するように配置されたゲート電極7aが形成されている。また、不純物拡散層形成領域R2、R3の間に配置されたチャネル形成領域R6において、半導体層3、5の側面および半導体層5の表面にはゲート絶縁膜6bが形成されるとともに、ゲート絶縁膜6b上には半導体層5の表面上に跨るようにして半導体層3、5の両側の側壁に延伸されるとともに、半導体層3、5の積層面に対して直交するように配置されたゲート電極7bが形成されている。さらに、不純物拡散層形成領域R3、R4の間に配置されたチャネル形成領域R7において、半導体層3、5の側面および半導体層5の表面にはゲート絶縁膜6cが形成されるとともに、ゲート絶縁膜6c上には半導体層5の表面上に跨るようにして半導体層3、5の両側の側壁に延伸されるとともに、半導体層3、5の積層面に対して直交するように配置されたゲート電極7cが形成されている。
【0026】
そして、半導体層3の不純物拡散層形成領域R2〜R4には、P型不純物拡散層が形成されるとともに、半導体層3の不純物拡散層形成領域R0〜R1、および、半導体層5の不純物拡散層形成領域R0〜R4には、N型不純物拡散層が形成されている。
ここで、ゲート電極7aおよび不純物拡散層形成領域R0、R1における半導体層3のN型不純物拡散層にて図2のトランスファーゲートT5を構成することができる。また、ゲート電極7aおよび不純物拡散層形成領域R0、R1における半導体層5のN型不純物拡散層にて図2のトランスファーゲートT6を構成することができる。また、ゲート電極7bおよび不純物拡散層形成領域R2、R3における半導体層3のP型不純物拡散層にて図2のPチャンネル電界効果型トランジスタT1を構成することができるとともに、不純物拡散層形成領域R3における半導体層3のP型不純物拡散層にてVDD配線を形成することができる。また、ゲート電極7bおよび不純物拡散層形成領域R2、R3における半導体層5のN型不純物拡散層にて図2のNチャンネル電界効果型トランジスタT2を構成することができるとともに、不純物拡散層形成領域R3における半導体層5のN型不純物拡散層にてVSS配線を形成することができる。また、ゲート電極7cおよび不純物拡散層形成領域R3、R4における半導体層3のP型不純物拡散層にて図2のPチャンネル電界効果型トランジスタT3を構成することができる。また、ゲート電極7cおよび不純物拡散層形成領域R3、R4における半導体層5のN型不純物拡散層にて図2のNチャンネル電界効果型トランジスタT4を構成することができる。
【0027】
ここで、不純物拡散層形成領域R0、R1、R2、R4において、コンタクト領域C1a、C1d、C6、C4を半導体層3に形成するために、半導体層3の端部を絶縁層4および半導体層5からそれぞれ露出させることができる。
そして、コンタクト領域C2、C6を介して不純物拡散層形成領域R2におけるP型不純物拡散層とN型不純物拡散層とを接続することにより、図2のCMOSインバータIV1を構成することができる。また、コンタクト領域C4、C8を介して不純物拡散層形成領域R4におけるP型不純物拡散層とN型不純物拡散層とを接続することにより、図2のCMOSインバータIV2を構成することができる。さらに、コンタクト領域C2、C3、C6を介して不純物拡散層形成領域R2におけるP型不純物拡散層とN型不純物拡散層とをゲート電極7cに共通に接続するとともに、コンタクト領域C4、C7、C8を介して不純物拡散層形成領域R4におけるP型不純物拡散層とN型不純物拡散層とをゲート電極7bに共通に接続することにより、図2のCMOSインバータIV1、IV2からなるフリップフロップを構成することができる。
【0028】
さらに、コンタクト領域C1aを介して不純物拡散層形成領域R0におけるN型不純物拡散層をビット線BL1に接続し、コンタクト領域C1cを介して不純物拡散層形成領域R0におけるN型不純物拡散層をビット線BL2に接続し、ゲート電極7aをワード線WLとして用いることにより、CMOSインバータIV1、IV2およびトランスファーゲートT5、T6からなるSRAMを構成することができる。
【0029】
なお、これらのコンタクト領域C1a〜C1d、C2〜C8を介してゲート電極や不純物拡散層を接続するための配線としては、例えば、半導体層5上に形成された層間絶縁膜に埋め込まれたタングステンプラグ配線を用いることができる。
これにより、半導体層3、5の側面側にチャンネル領域を形成することが可能となり、ゲート電極7a〜7cを半導体層3、5の表面に配置することなく、電界効果型トランジスタを積層することが可能となるとともに、メモリまたはロジックに混載されたフリップフロップやSRAMを構成することができる。このため、フリップフロップやSRAMを形成するために必要な面積を削減することが可能となる上に、フリップフロップやSRAMを構成する複数のトランジスタの接続に必要な配線長も短くすることができ、フリップフロップやSRAMの消費電力を削減しつつ、高速動作させることが可能となるとともに、高密度集積化を図ることができる。
【0030】
また、半導体層3、5の両側の側壁にゲート電極7a〜7cを形成することにより、半導体層3、5の側面側にチャンネル領域を形成することが可能となり、ゲート電極7a〜7cを半導体層3、5間に配置することなく、電界効果型トランジスタを積層させることが可能となる。このため、電界効果型トランジスタを積層させた場合においても、半導体層3、5の表面側の平坦性を確保することが可能となり、結晶性の劣化を抑制することが可能となるとともに、半導体層3、5とゲート絶縁膜6a〜6cとの界面の欠陥を低減させることができる。この結果、フリップフロップやSRAMを低電圧で高速動作させることを可能としつつ、フリップフロップやSRAMの高密度集積化を図ることができる。
【0031】
また、半導体層3、5の積層面に対して直交するように半導体層3、5の側壁にゲート電極7a〜7cをそれぞれ配置することにより、半導体層3、5に共通に用いられるゲート電極7a〜7cをそれぞれ立てて配置することが可能となる。このため、チップ面におけるゲート電極7a〜7cの占有面積を削減することが可能としつつ、ゲート電極7a〜7cの配線長を短くすることが可能となり、伝播遅延を抑制しつつ、チップサイズを縮小することが可能となる。
【0032】
図3は、本発明の第2実施形態に係る半導体装置の概略構成を示す斜視図である。
図3において、支持基板11上には絶縁層12が形成されている。そして、半導体層13、絶縁層14および半導体層15が絶縁層12上に順次積層されている。なお、半導体層13、15としては、単結晶半導体層の他、多結晶半導体層あるいはアモルファス半導体層を用いるようにしてもよい。
【0033】
そして、半導体層13、15には、不純物拡散層形成領域R12〜R14およびこれらの不純物拡散層形成領域R12〜R14の間にそれぞれ配置されたチャネル形成領域R16、R17が設けられている。そして、不純物拡散層形成領域R12、R13の間に配置されたチャネル形成領域R16において、半導体層13、15の側面および半導体層15の表面にはゲート絶縁膜16bが形成されるとともに、ゲート絶縁膜16b上には半導体層15の表面上に跨るようにして半導体層13、15の両側の側壁に延伸されるとともに、半導体層13、15の積層面に対して直交するように配置されたゲート電極17bが形成されている。また、不純物拡散層形成領域R13、R14の間に配置されたチャネル形成領域R17において、半導体層13、15の側面および半導体層15の表面にはゲート絶縁膜16cが形成されるとともに、ゲート絶縁膜16c上には半導体層15の表面上に跨るようにして半導体層13、15の両側の側壁に延伸されるとともに、半導体層13、15の積層面に対して直交するように配置されたゲート電極17cが形成されている。
【0034】
そして、半導体層13の不純物拡散層形成領域R12〜R14には、P型不純物拡散層が形成されるとともに、半導体層15の不純物拡散層形成領域R12〜R14には、N型不純物拡散層が形成されている。
ここで、ゲート電極17bおよび不純物拡散層形成領域R12、R13における半導体層13のP型不純物拡散層にて図2のPチャンネル電界効果型トランジスタT1を構成することができるとともに、不純物拡散層形成領域R13における半導体層13のP型不純物拡散層にてVDD配線を形成することができる。また、ゲート電極17bおよび不純物拡散層形成領域R12、R13における半導体層15のN型不純物拡散層にて図2のNチャンネル電界効果型トランジスタT2を構成することができるとともに、不純物拡散層形成領域R13における半導体層15のN型不純物拡散層にてVSS配線を形成することができる。また、ゲート電極17cおよび不純物拡散層形成領域R13、R14における半導体層13のP型不純物拡散層にて図2のPチャンネル電界効果型トランジスタT3を構成することができる。また、ゲート電極17cおよび不純物拡散層形成領域R13、R14における半導体層15のN型不純物拡散層にて図2のNチャンネル電界効果型トランジスタT4を構成することができる。
【0035】
ここで、不純物拡散層形成領域R12、R14において、コンタクト領域C16、C14を半導体層13に形成するために、半導体層13の端部を絶縁層14および半導体層15からそれぞれ露出させることができる。
そして、コンタクト領域C12、C16を介して不純物拡散層形成領域R12におけるP型不純物拡散層とN型不純物拡散層とを接続することにより、図2のCMOSインバータIV1を構成することができる。また、コンタクト領域C14、C18を介して不純物拡散層形成領域R14におけるP型不純物拡散層とN型不純物拡散層とを接続することにより、図2のCMOSインバータIV2を構成することができる。さらに、コンタクト領域C12、C13、C16を介して不純物拡散層形成領域R12におけるP型不純物拡散層とN型不純物拡散層とをゲート電極17cに共通に接続するとともに、コンタクト領域C14、C17、C18を介して不純物拡散層形成領域R14におけるP型不純物拡散層とN型不純物拡散層とをゲート電極17bに共通に接続することにより、図2のCMOSインバータIV1、IV2からなるフリップフロップを構成することができる。
【0036】
ここで、半導体層15上には、コンタクト領域C12、C13、C16を接続するための配線21が形成されるとともに、コンタクト領域C14、C17、C18を接続するための配線22が形成されている。
また、配線21、22上には、多結晶半導体層23、24が形成され、多結晶半導体層23、24上には、ゲート絶縁膜26a、26bをそれぞれ介してゲート電極27が配置されている。なお、レーザアニールなどの方法により多結晶半導体層23、24を単結晶化するようにしてもよい。そして、多結晶半導体層23、24には、ゲート電極27の両側にそれぞれ配置されたソース/ドレイン層を形成するための不純物が導入されている。
【0037】
ここで、ゲート電極27および多結晶半導体層23に形成されたソース/ドレイン層にて図2のトランスファーゲートT5を構成することができる。また、ゲート電極27および多結晶半導体層24に形成されたソース/ドレイン層にて図2のトランスファーゲートT6を構成することができる。
【0038】
さらに、コンタクト領域C11を介して多結晶半導体層23に形成されたソース層またはドレイン層の一方をビット線BL1に接続するとともに、コンタクト領域C14を介して結晶半導体層23に形成されたソース層またはドレイン層の他方を配線22に接続し、コンタクト領域C15を介して多結晶半導体層24に形成されたソース層またはドレイン層の一方をビット線BL2に接続するとともに、コンタクト領域C16を介して結晶半導体層24に形成されたソース層またはドレイン層の他方を配線21に接続し、ゲート電極27をワード線WLとして用いることにより、CMOSインバータIV1、IV2およびトランスファーゲートT5、T6からなるSRAMを構成することができる。
【0039】
なお、これらのコンタクト領域C11〜C18を介してゲート電極や不純物拡散層を接続するための配線としては、例えば、半導体層15上に形成された層間絶縁膜に埋め込まれたタングステンプラグ配線を用いることができる。
これにより、フリップフロップを構成する電界効果型トランジスタを積層することを可能としつつ、フリップフロップを単結晶半導体層に形成することが可能となるとともに、SRAMの特性の劣化を抑制しつつ、フリップフロップ上にトランスファーゲートが積層されたSRAMを構成することができる。このため、SRAMを形成するために必要な面積を削減することが可能となる上に、SRAMを構成する複数のトランジスタの接続に必要な配線長も短くすることができ、SRAMの消費電力を削減しつつ、高速動作させることが可能となるとともに、高密度集積化を図ることができる。
【0040】
図4(a)〜図18(a)は、本発明の第3実施形態に係る半導体装置の製造方法を示す平面図、図4(b)〜図18(b)は、図4(a)〜図18(a)のA1−A1´〜A15−A15´線でそれぞれ切断した断面図、図4(c)〜図18(c)は、図4(a)〜図18(a)のB1−B1´〜B15−B15´線でそれぞれ切断した断面図である。
【0041】
図4において、半導体基板31上には、単結晶半導体層51、33、52、35がエピタキシャル成長にて順次積層されている。なお、単結晶半導体層51、52は、半導体基板31および単結晶半導体層33、35よりもエッチングレートが大きな材質を用いることができ、半導体基板31および単結晶半導体層51、33、52、35の材質としては、例えば、Si、Ge、SiGe、SiC、SiSn、PbS、GaAs、InP、GaP、GaNまたはZnSeなどの中から選択された組み合わせを用いることができる。特に、半導体基板31がSiの場合、単結晶半導体層51、52としてSiGe、単結晶半導体層33、35としてSiを用いることが好ましい。これにより、単結晶半導体層51、52と単結晶半導体層33、35との間の格子整合をとることを可能としつつ、単結晶半導体層51、52と単結晶半導体層33、35との間の選択比を確保することができる。なお、単結晶半導体層51、33、52、35の代わりに、他結晶半導体層、アモルファス半導体層または多孔質半導体層を用いるようにしてもよく、それらを組み合わせて用いるようにしてもよい。また、単結晶半導体層51、52の代わりに、単結晶半導体層33、35をエピタキシャル成長にて成膜可能なγ−酸化アルミニウムなどの金属酸化膜を用いるようにしてもよい。また、各単結晶半導体層51、33、52、35の膜厚は、例えば、10〜200nm程度とすることができる。
【0042】
そして、単結晶半導体層35の熱酸化により単結晶半導体層35の表面に犠牲酸化膜53を形成する。そして、CVDなどの方法により、犠牲酸化膜53上の全面に酸化防止膜54を形成する。なお、酸化防止膜54としては、例えば、シリコン窒化膜を用いることができる。ただし、酸化防止膜54はなくてもよい。
【0043】
次に、図5に示すように、フォトリソグラフィー技術およびエッチング技術を用いて、酸化防止膜54、犠牲酸化膜53、単結晶半導体層35、52、33、51をパターニングすることにより、半導体基板31を露出させる溝36を所定の方向に沿って形成する。なお、半導体基板31を露出させる場合、半導体基板31の表面でエッチングを止めるようにしてもよいし、半導体基板31をオーバーエッチングして半導体基板31に凹部を形成するようにしてもよい。また、溝36の配置位置は、単結晶半導体層33の素子分離領域の一部に対応させることができる。
【0044】
さらに、フォトリソグラフィー技術およびエッチング技術を用いて、酸化防止膜54、犠牲酸化膜53、単結晶半導体層35、52をパターニングすることにより、溝36と重なるように配置された溝36よりも幅の広い溝37を形成し、単結晶半導体層33の両端部の近傍の表面を露出させる。ここで、溝37の配置位置は、半導体層35の素子分離領域に対応させることができる。
【0045】
なお、単結晶半導体層33の表面を露出させる代わりに、単結晶半導体層52の表面でエッチングを止めるようにしてもよいし、単結晶半導体層52をオーバーエッチングして単結晶半導体層52の途中までエッチングするようにしてもよい。ここで、単結晶半導体層52のエッチングを途中で止めることにより、溝36内の単結晶半導体層33の表面が露出されることを防止することができる。このため、単結晶半導体層51、52をエッチング除去する際に、溝36内の単結晶半導体層33がエッチング液またはエッチングガスに晒される時間を減らすことが可能となり、溝36内の単結晶半導体層33のオーバーエッチングを抑制することができる。
【0046】
次に、図6に示すように、単結晶半導体層33、35、51、52の側壁に成膜され、単結晶半導体層33、35を半導体基板31上で支持する支持体56を溝36、37内に形成する。なお、支持体56の材質としては、シリコン酸化膜やシリコン窒化膜などの絶縁体を用いることができる。
【0047】
あるいは、支持体56の材質として、多結晶シリコンや単結晶シリコンなどの半導体を用いるようにしてもよい。ここで、支持体56の材質として半導体を用いる場合、半導体の選択エピタキシャル成長を用いることができる。そして、半導体の選択エピタキシャル成長を用いることにより、単結晶半導体層33、35、51、52の側壁ならびに半導体基板31の表面に支持体56を選択的に形成することができる。特に、半導体基板31および単結晶半導体層33、35がSi、単結晶半導体層51、52がSiGeの場合、支持体56の材質としてSiを用いることが好ましい。
【0048】
これにより、支持体56と単結晶半導体層51、52との間の格子整合をとることを可能としつつ、支持体56と単結晶半導体層51、52との間の選択比を確保することができる。また、支持体56の材質として、Siなどの半導体を用いることにより、単結晶半導体層51、52が除去された場合においても、半導体による3次元的な立体構造を維持することが可能となる。このため、化学的耐性や機械的ストレス耐性を向上させることが可能となり、再現性の良い安定した素子分離プロセスを実現することができる。
【0049】
次に、図7に示すように、フォトリソグラフィー技術およびエッチング技術を用いて酸化防止膜54、犠牲酸化膜53、単結晶半導体層35、52、33、51をパターニングすることにより、半導体基板31を露出させる溝38を溝36と直交する方向に沿って形成する。なお、半導体基板31を露出させる場合、半導体基板31の表面でエッチングを止めるようにしてもよいし、半導体基板31をオーバーエッチングして半導体基板31に凹部を形成するようにしてもよい。また、溝38の配置位置は、単結晶半導体層33、35の素子分離領域に対応させることができる。
【0050】
次に、図8に示すように、溝38を介してエッチングガスまたはエッチング液を単結晶半導体層51、52に接触させることにより、単結晶半導体層51、52をエッチング除去し、半導体基板31と単結晶半導体層33との間に空洞部57aを形成するとともに、単結晶半導体層33、35間に空洞部57bを形成する。
ここで、溝36、37内に支持体56を設けることにより、単結晶半導体層51、52が除去された場合においても、単結晶半導体層33、35を半導体基板31上で支持することが可能となるとともに、溝36、37とは別に溝38を設けることにより、単結晶半導体層33、35下にそれぞれ配置された単結晶半導体層51、52にエッチングガスまたはエッチング液を接触させることが可能となる。このため、単結晶半導体層33、35の結晶品質を損なうことなく、単結晶半導体層33、35と半導体基板31との間の絶縁を図ることが可能となる。
【0051】
なお、半導体基板31、単結晶半導体層33、35および支持体56がSi、単結晶半導体層51、52がSiGeの場合、単結晶半導体層51、52のエッチング液としてフッ硝酸を用いることが好ましい。これにより、SiとSiGeの選択比として1:10〜1000程度を得ることができ、半導体基板31、単結晶半導体層33、35および支持体56のオーバーエッチングを抑制しつつ、単結晶半導体層51、52を除去することが可能となる。また、単結晶半導体層51、52のエッチング液としてフッ硝酸過水、アンモニア過水、あるいはフッ酢酸過水などを用いても良い。
【0052】
また、単結晶半導体層51、52をエッチング除去する前に、陽極酸化などの方法により単結晶半導体層51、52を多孔質化するようにしてもよいし、単結晶半導体層51、52にイオン注入を行うことにより、単結晶半導体層51、52をアモルファス化するようにしてもよい。これにより、単結晶半導体層51、52のエッチングレートを増大させることが可能となり、単結晶半導体層51、52のエッチング面積を拡大することができる。
【0053】
次に、図9に示すように、半導体基板31および単結晶半導体層33、35の熱酸化を行うことにより、半導体基板31と単結晶半導体層33との間の空洞部57aに埋め込み絶縁層32を形成するとともに、単結晶半導体層33、35間の空洞部57bに埋め込み絶縁層34を形成する。ここで、半導体基板31および単結晶半導体層33、35の熱酸化にて埋め込み絶縁層32、34を形成する場合、溝38内の側壁にも酸化膜39が形成される。
【0054】
これにより、エピタキシャル成長時の単結晶半導体層33、35の膜厚および単結晶半導体層33、35の熱酸化時に形成された埋め込み絶縁層32、34の膜厚により、素子分離後の単結晶半導体層33、35の膜厚をそれぞれ規定することができる。このため、単結晶半導体層33、35の膜厚を精度よく制御することができ、単結晶半導体層33、35の膜厚のバラツキを低減させることを可能としつつ、単結晶半導体層33、35を薄膜化することができる。また、単結晶半導体層35上に酸化防止膜54を設けることで、単結晶半導体層35の表面が熱酸化されることを防止しつつ、単結晶半導体層35の裏面側に絶縁層34を形成することが可能となる。
【0055】
また、溝36、38の配置位置を単結晶半導体層33の素子分離領域に対応させるとともに、溝37、38の配置位置を単結晶半導体層35の素子分離領域に対応させることにより、単結晶半導体層33、35の横方向および縦方向の素子分離を一括して行うことが可能となるとともに、単結晶半導体層51、52を除去するための溝を素子形成領域に設ける必要がなくなる。このため、工程増を抑制しつつ、SOIトランジスタを形成することが可能となるとともに、チップサイズの増大を抑制することができ、SOIトランジスタのコストダウンを図ることが可能となる。
【0056】
なお、空洞部57a、57bに埋め込み絶縁層32、34を形成した後、1000℃以上の高温アニールを行うようにしてもよい。これにより、埋め込み絶縁層32、34をリフローさせることが可能となり、埋め込み絶縁層32、34のストレスを緩和させることが可能となるとともに、単結晶半導体層33、35との境界における界面準位を減らすことができる。また、埋め込み絶縁層32、34は空洞部57a、57bを全て埋めるように形成しても良いし、空洞部57a、57bが一部残るように形成しても良い。
【0057】
また、図9の方法では、半導体基板31および単結晶半導体層33、35の熱酸化を行うことにより、単結晶半導体層33、35下にそれぞれ配置された空洞部57a、57bに埋め込み絶縁層32、34を形成する方法について説明したが、CVD法にて空洞部57a、57b内に絶縁膜を成膜させることにより、空洞部57a、57b内を埋め込み絶縁層32、34で埋め込むようにしてもよい。
【0058】
これにより、単結晶半導体層33、35の膜減りを防止しつつ、結晶半導体層33、35下にそれぞれ配置された空洞部57a、57bを酸化膜以外の材料で埋め込むことが可能となる。このため、結晶半導体層33、35下にそれぞれ配置される埋め込み絶縁層32、34の厚膜化を図ることが可能となるとともに、誘電率を低下させることが可能となり、結晶半導体層33、35の裏面側の寄生容量を低減させることができる。
【0059】
なお、埋め込み絶縁層32、34の材質としては、例えば、シリコン酸化膜の他、FSG(フッ化シリケードグラス)膜やシリコン窒化膜などを用いるようにしてもよい。また、埋め込み絶縁層32、34として、SOG(Spin On Glass)膜の他、PSG膜、BPSG膜、PAE(poly aryleneether)系膜、HSQ(hydrogen silsesquioxane)系膜、MSQ(methyl silsesquioxane)系膜、PCB系膜、CF系膜、SiOC系膜、SiOF系膜などの有機lowk膜、あるいはこれらのポーラス膜を用いるようにしてもよい。
【0060】
次に、図10に示すように、CVDなどの方法により、溝36、37、38内が埋め込まれるようにして、単結晶半導体層35上に絶縁層を堆積する。そして、CMP(化学的機械的研磨)などの方法を用いて絶縁層を平坦化することにより、単結晶半導体層35の表面を露出させ、埋め込み絶縁層40を溝36〜38内に形成する。なお、埋め込み絶縁層40としては、例えば、SiO2またはSi3N4などを用いることができる。
【0061】
次に、図11に示すように、CVDなどの方法により、単結晶半導体層35上に絶縁層41を堆積する。なお、絶縁層41としては、例えば、SiO2などを用いることができる。
次に、図12に示すように、フォトリソグラフィー技術およびエッチング技術を用いて絶縁層41、埋め込み絶縁層40、酸化膜39および支持体56をパターニングすることにより、単結晶半導体層33、35の側面を露出させる開口部42aを形成するとともに、単結晶半導体層33の表面を露出させる開口部42bを形成する。なお、開口部42aは、溝38が形成された素子分離領域内に配置することができ、開口部42bは、溝36、37が形成された素子分離領域内に配置することができる。
【0062】
ここで、結晶半導体層33、35の側面を露出させる開口部42aを形成する場合、半導体基板31の表面でエッチングを止めるようにしてもよいし、半導体基板31をオーバーエッチングして半導体基板31に凹部を形成するようにしてもよい。なお、結晶半導体層33、35の側面を露出させる開口部42aを形成する場合、半導体基板31を必ずしも露出させる必要はなく、絶縁層32の表面でエッチングを止めるようにしてもよいし、絶縁層32をオーバーエッチングして絶縁層32に凹部を形成するようにしてもよい。
【0063】
また、単結晶半導体層33の表面を露出させる開口部42bを形成する場合、開口部42bを単結晶半導体層33の端部に配置することができる。これにより、単結晶半導体層33の端部で単結晶半導体層33とコンタクトをとることができ、単結晶半導体層33のコンタクト領域が占めるチップ面上の面積を縮小することを可能として、チップサイズを小さくすることができる。
【0064】
なお、溝36よりも溝37の幅を広くすることにより、下層の単結晶半導体層33の両端部の近傍の表面を上層の単結晶半導体層35から露出させることができる。このため、製造工程の煩雑化を抑制しつつ、下層の単結晶半導体層33とコンタクトをとることが可能となる。
【0065】
次に、図13に示すように、半導体基板31および単結晶半導体層33、35の熱酸化を行うことにより、単結晶半導体層35、33の側壁にゲート絶縁膜43a、43bをそれぞれ形成するとともに、開口部42a、42b内の半導体基板31の表面にゲート絶縁膜43cを形成する。ここで、半導体基板31および単結晶半導体層33、35の熱酸化を行った場合、開口部42b内の単結晶半導体層33の表面にゲート絶縁膜43dが形成される。
【0066】
そして、CVDなどの方法により、開口部42a、42b内のゲート絶縁膜43a〜43dが覆われるようにして、絶縁層41上の全面に導電膜44aを成膜する。なお、導電膜44aの材質としては、多結晶シリコンの他、WやTiNなどの金属膜を用いるようにしてもよい。また、熱酸化にて単結晶半導体層35、33の側壁に犠牲酸化膜を一旦形成し、その犠牲酸化膜を除去してから、単結晶半導体層35、33の側壁にゲート絶縁膜43a、43bを形成するようにしてもよい。
【0067】
次に、図14に示すように、フォトリソグラフィー技術および異方性エッチング技術を用いて導電膜44aを選択的にエッチバックすることにより、開口部42b内のゲート絶縁膜43d上の導電膜44aを除去する。そして、フォトリソグラフィー技術および異方性エッチング技術を用いて開口部42b内のゲート絶縁膜43dをエッチングすることにより、開口部42b内のゲート絶縁膜43dを除去し、単結晶半導体層33の両端部の近傍の表面を露出させる。
【0068】
次に、図15に示すように、CVDなどの方法により、開口部42a、42b内が埋め込まれるようにして、導電層を絶縁層41上に堆積する。そして、フォトリソグラフィー技術およびエッチング技術を用いて導電層をパターニングすることにより、半導体層35の表面上に跨るようにして、開口部42a内に埋め込まれたゲート電極44cを形成するとともに、単結晶半導体層33とコンタクトをとるためのコンタクト層44bを開口部42b内に形成する。
【0069】
これにより、ゲート電極44cを開口部42a内に埋め込むことで、半導体基板31上にゲート電極44cを立てて配置することが可能となるとともに、単結晶半導体層33、35にそれぞれ形成される電界効果型トランジスタに対してゲート電極44cを共用することが可能となる。このため、チップ面におけるゲート電極44cの占有面積を削減することが可能となるとともに、ゲート電極44cの配線長を短くすることができ、伝播遅延を抑制しつつ、電界効果型トランジスタの高密度集積化を図ることが可能となるとともに、チップサイズを縮小することが可能となり、電界効果型トランジスタの高速化、小型化および低価格化を図ることができる。
【0070】
また、ゲート電極44cとコンタクト層44bとを一括して形成することにより、製造工程の簡略化を可能としつつ、電界効果型トランジスタの3次元集積化を図ることが可能となる。なお、コンタクト層44bおよびゲート電極44cの材質としては、多結晶シリコンの他、WやTiNなどの金属膜を用いるようにしてもよい。
【0071】
次に、図16に示すように、単結晶半導体層35の表面側から不純物のイオン注入P1を選択的に行うことにより、ゲート電極44cの両側にそれぞれ配置されたソース/ドレイン層45a、45bを単結晶半導体層33に形成する。なお、ソース/ドレイン層45a、45bを単結晶半導体層33に形成する場合、不純物の飛程距離が単結晶半導体層33の深さに対応するようにイオン注入P1のエネルギーを選択することができる。
【0072】
ここで、最上層の単結晶半導体層35の表面上に跨るようにゲート電極44cを配置することにより、単結晶半導体層35の表面側からイオン注入を行った場合においても、ゲート電極44cをマスクとして単結晶半導体層33にソース/ドレイン層45a、45bを形成することが可能となり、単結晶半導体層33の側壁に配置されたゲート電極44cに対して自己整合的にソース/ドレイン層45a、45bを形成することが可能となる。
【0073】
次に、図17に示すように、単結晶半導体層35の表面側から不純物のイオン注入P2を選択的に行うことにより、ゲート電極44cの両側にそれぞれ配置されたソース/ドレイン層46a、46bを単結晶半導体層35に形成する。なお、ソース/ドレイン層46a、46bを単結晶半導体層35に形成する場合、不純物の飛程距離が単結晶半導体層35の深さに対応するようにイオン注入P2のエネルギーを選択することができる。
【0074】
ここで、最上層の単結晶半導体層35の表面上に跨るようにゲート電極44cを配置することにより、単結晶半導体層35の表面側からイオン注入を行った場合においても、ゲート電極44cをマスクとして単結晶半導体層35にソース/ドレイン層46a、46bを形成することが可能となり、単結晶半導体層35の側壁に配置されたゲート電極44cに対して自己整合的にソース/ドレイン層46a、46bを形成することが可能となる。
【0075】
また、単結晶半導体層33、35の両側の側壁にゲート電極44cを設けることで、単結晶半導体層33、35の両側の側壁にチャネル領域をそれぞれ形成することが可能となる。このため、製造工程の煩雑化を抑制しつつ、電界効果型トランジスタの駆動能力を増大させることが可能となるとともに、チップサイズの増大を抑制することが可能となり、電界効果型トランジスタの高速化、小型化および低価格化を図ることができる。
【0076】
なお、ソース/ドレイン層45a、45bおよびソース/ドレイン層46a、46bの導電型は互いに異なるようにしてもよい。これにより、Pチャネル電界効果型トランジスタおよびNチャネル電界効果型トランジスタとを同一基板上で互いに積層させることが可能となる。このため、電界効果型トランジスタを3次元的に配置することを可能としつつ、CMOSインバータ、NAND回路またはNOR回路などを構成することが可能となり、チップサイズの増大を抑制しつつ、メモリまたはロジックに混載されたフリップフロップやSRAMなどを構成することができる。
【0077】
また、イオン注入P1にて単結晶半導体層33にソース/ドレイン層45a、45bを形成する場合、単結晶半導体層33にボロンをイオン注入することにより、単結晶半導体層33にP型不純物拡散層を形成することが好ましい。また、イオン注入P2にて単結晶半導体層35にソース/ドレイン層46a、46bを形成する場合、単結晶半導体層35にリンまたは砒素をイオン注入することにより、単結晶半導体層35にN型不純物拡散層を形成することが好ましい。
【0078】
これにより、下層の単結晶半導体層33に質量数の小さな不純物を注入することが可能となるとともに、上層の単結晶半導体層35に質量数の大きな不純物を注入することが可能となり、上層の単結晶半導体層35を通して下層の単結晶半導体層33に不純物を注入した場合においても、上層の単結晶半導体層35のダメージを抑制することができる。
【0079】
また、レジストを第1マスクに、イオン注入P1にて単結晶半導体層33にボロンを選択的に注入することにより、図2のVDD電位を与えるVDD配線、およびPチャンネル電界効果型トランジスタT1、T3のソース/ドレイン層45a、45bを単結晶半導体層33に形成し、レジストを第2マスクに、イオン注入P1にて単結晶半導体層33にリンあるいは砒素を選択的に注入することにより、図2のトランスファーゲートT5のソース/ドレイン層45a、45bを単結晶半導体層33に形成し、更に、イオン注入P2にてリンまたは砒素を単結晶半導体層35に注入することにより、図2のVSS電位を与えるVSS配線、トランスファーゲートT6およびNチャンネル電界効果型トランジスタT2、T4のソース/ドレイン層46a、46bを単結晶半導体層35に形成することができる。
【0080】
これにより、図2のCMOSインバータIV1、IV2にてフリップフロップを構成することを可能としつつ、フリップフロップを構成するPチャンネル電界効果型トランジスタT1、T3およびNチャンネル電界効果型トランジスタT2、T4を積層することが可能となるとともに、フリップフロップが形成された単結晶半導体層33、35にトランスファーゲートT5、T6をそれぞれ形成することができる。このため、SRAMを構成する6個のトランジスタセルを同一の2次元平面上にレイアウトすることなく、SRAMを実現することができ、SRAMの消費電力を削減しつつ、高速動作させることが可能となるとともに、SRAMの高密度集積化を図ることができる。
【0081】
次に、図18に示すように、フォトリソグラフィー技術およびエッチング技術を用いて絶縁層41をパターニングすることにより、ソース/ドレイン層46a、46bの表面を露出させる開口部61を形成する。そして、CVDなどの方法により、開口部61内が埋め込まれるようにして、絶縁層41上に導電層を堆積する。そして、フォトリソグラフィー技術およびエッチング技術を用いて導電層をパターニングすることにより、ソース/ドレイン層46a、46bとコンタクトをとるためのコンタクト層48を絶縁層41上に形成する。
【0082】
なお、上述した実施形態では、埋め込み絶縁層32、34を形成した後、溝36〜38内に埋め込み絶縁層40を一括して埋め込む方法について説明したが、溝38を形成する前に、支持体56が形成された溝36、37内に絶縁体を埋め込むようにしてもよい。これにより、支持体56を絶縁体で補強することが可能となり、溝36、37の幅が狭い場合においても、単結晶半導体層33、35を半導体基板31上で安定して支持することができる。
【0083】
また、上述した実施形態では、単結晶半導体層33、35を2層分だけ積層する方法について説明したが、絶縁膜をそれぞれ介して単結晶半導体層を3層以上積層するようにしてもよい。さらに、上述した実施形態では、絶縁層32、34を形成する際に、単結晶半導体層35の表面の熱酸化を防止するために、単結晶半導体層35上に酸化防止膜54を形成する方法について説明したが、単結晶半導体層35上に酸化防止膜54を形成することなく、絶縁層32、34を形成するようにしてもよい。
【0084】
また、上述した実施形態では、ゲート電極44cとコンタクト層44bとを一括して形成する方法について説明したが、ゲート電極44cとコンタクト層44bとは必ずしも一括して形成する必要はない。例えば、ゲート電極44cを形成した後、ゲート電極44cをマスクとして、ソース/ドレイン層45a、45b、46a、46bを形成し、その後にコンタクト層44b、48を形成するようにしてもよい。
【0085】
また、上述した実施形態では、ゲート電極44cをマスクとしてソース/ドレイン層45a、45b、46a、46bを形成する方法について説明したが、ソース/ドレイン層45a、45b、46a、46bを形成する際に、ゲート電極44cを形成するためのレジストパターンをイオン注入用のマスクとして用いるようにしてもよい。
【0086】
さらに、ソース/ドレイン層45a、45b、46a、46bをゲート電極44cに対して自己整合的に形成する場合、ゲート電極44cを形成する前に、単結晶半導体層35の表面および単結晶半導体層33、35の側面のチャネル領域となる部分を露出させる開口部を絶縁層41に形成し、チャネル領域となる部分を露出させる開口部が形成された絶縁層41をマスクとしてイオン注入を行うことにより、ソース/ドレイン層45a、45b、46a、46bをそれぞれ形成するようにしてもよい。そして、ソース/ドレイン層45a、45b、46a、46bがそれぞれ形成された後、絶縁層41に形成された開口部にゲート電極44cを埋め込むことにより、ソース/ドレイン層45a、45b、46a、46bをゲート電極44cに対して自己整合的に配置することができる。
【図面の簡単な説明】
【0087】
【図1】本発明の第1実施形態に係る半導体装置の概略構成を示す斜視図。
【図2】図1の半導体装置の回路構成を示す図。
【図3】本発明の第2実施形態に係る半導体装置の概略構成を示す斜視図。
【図4】本発明の第3実施形態に係る半導体装置の製造方法を示す図。
【図5】本発明の第3実施形態に係る半導体装置の製造方法を示す図。
【図6】本発明の第3実施形態に係る半導体装置の製造方法を示す図。
【図7】本発明の第3実施形態に係る半導体装置の製造方法を示す図。
【図8】本発明の第3実施形態に係る半導体装置の製造方法を示す図。
【図9】本発明の第3実施形態に係る半導体装置の製造方法を示す図。
【図10】本発明の第3実施形態に係る半導体装置の製造方法を示す図。
【図11】本発明の第3実施形態に係る半導体装置の製造方法を示す図。
【図12】本発明の第3実施形態に係る半導体装置の製造方法を示す図。
【図13】本発明の第3実施形態に係る半導体装置の製造方法を示す図。
【図14】本発明の第3実施形態に係る半導体装置の製造方法を示す図。
【図15】本発明の第3実施形態に係る半導体装置の製造方法を示す図。
【図16】本発明の第3実施形態に係る半導体装置の製造方法を示す図。
【図17】本発明の第3実施形態に係る半導体装置の製造方法を示す図。
【図18】本発明の第3実施形態に係る半導体装置の製造方法を示す図。
【符号の説明】
【0088】
R0〜R4、R12〜R14 不純物拡散層形成領域、R5〜R7、R16、R17 チャネル形成領域、1、11、31 半導体基板、2、4、12、14、32、34、41 絶縁層、3、5、13、15、33、35、51、52 単結晶半導体層、45a、45b、46a、46b ソース/ドレイン層、6a〜6c、16a〜16c、21、22 配線層、23、24 多結晶半導体層、26a、26b、43a〜43d ゲート絶縁膜、7a〜7c、17a〜17c、27、44b ゲート電極、44b、48 コンタクト層、36、37、38 溝、39 酸化膜、40 埋め込み絶縁層、42a、42b、50、51、52、61 開口部、44a 導電膜、53 犠牲酸化膜、54 酸化防止膜、56 支持体、57a、57b 空洞部、C1a〜C1d、C2〜C8、C11〜C18 コンタクト領域、T1、T3 Pチャンネル電界効果型トランジスタ、T2、T4 Nチャンネル電界効果型トランジスタ、T5、T6 トランスファーゲート、WL ワード線、BL1、BL2 ビット線、IV1、IV2 CMOSインバータ
【特許請求の範囲】
【請求項1】
第1単結晶半導体層にて形成された第1電位に接続される電源配線と、
前記第1単結晶半導体層上に積層され、第2単結晶半導体層にて形成された第2電位に接続される電源配線とを備えることを特徴とする半導体装置。
【請求項2】
絶縁層を介して積層された第1および第2単結晶半導体層と、
前記第1単結晶半導体層および前記第2単結晶半導体層にそれぞれ形成され、第1ゲート電極が共通に設けられた第1Pチャンネル電界効果型トランジスタおよび第1Nチャンネル電界効果型トランジスタと、
前記第1単結晶半導体層および前記第2単結晶半導体層にそれぞれ形成され、第2ゲート電極が共通に設けられた第2Pチャンネル電界効果型トランジスタおよび第2Nチャンネル電界効果型トランジスタと、
前記第1Pチャンネル電界効果型トランジスタおよび前記第1Nチャンネル電界効果型トランジスタのドレインを前記第2ゲート電極に共通に接続する第1配線と、
前記第2Pチャンネル電界効果型トランジスタおよび前記第2Nチャンネル電界効果型トランジスタのドレインを前記第1ゲート電極に共通に接続する第2配線とを備えることを特徴とする半導体装置。
【請求項3】
前記第1ゲート電極と前記第2ゲート電極との間に挟み込まれるようにして前記第1および第2半導体層にそれぞれ形成され、第1および第2電位にそれぞれ接続される第1および第2電源配線をさらに備えることを特徴とする請求項2記載の半導体装置。
【請求項4】
前記第1単結晶半導体層および前記第2単結晶半導体層にそれぞれ形成され、第3ゲート電極が共通に設けられた第1および第2トランスファーゲートをさらに備えることを特徴とする請求項2または3記載の半導体装置。
【請求項5】
前記第1単結晶半導体層または前記第2単結晶半導体層上に積層された多結晶半導体層もしくは単結晶半導体層に形成された第1および第2トランスファーゲートをさらに備えることを特徴とする請求項2または3記載の半導体装置。
【請求項6】
第1半導体層よりもエッチングレートが小さな第2半導体層が前記第1半導体層上に積層された積層構造を半導体基板上に複数層形成する工程と、
前記第1半導体層および第2半導体層を貫通して前記半導体基板を露出させる第1溝を形成する工程と、
前記半導体基板上で前記第2半導体層を支持する支持体を前記第1溝内の前記第1半導体層および第2半導体層の側壁に形成する工程と、
前記支持体が側壁に形成された前記第1半導体層の少なくとも一部を前記第2半導体層から露出させる第2溝を形成する工程と、
前記第2溝を介して第1半導体層を選択的にエッチングすることにより、前記第1半導体層が除去された空洞部を前記第2半導体層下に形成する工程と、
前記空洞部内に埋め込まれた埋め込み絶縁層を形成する工程と、
前記絶縁層を介して積層された第2半導体層の側面を露出させる工程と、
前記露出された前記第2半導体層の側壁にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜を介して配置された複数のゲート電極を前記第2半導体層の側壁に形成する工程と、
前記第2半導体層の表面側から第1イオン注入を行うことにより、前記ゲート電極の両側にそれぞれ配置された第1ソース/ドレイン層を下層の第2半導体層に形成する工程と、
前記第2半導体層の表面側から第2イオン注入を行うことにより、前記ゲート電極の両側にそれぞれ配置された第2ソース/ドレイン層を上層の第2半導体層に形成する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項7】
前記第1イオン注入にてボロンを前記下層の第2半導体層に注入することにより、第1電位を与える配線と、フリップフロップ回路を構成するPチャンネル電界効果型トランジスタのソース/ドレイン層を前記下層の第2半導体層に形成し、
前記第2イオン注入にてリンまたは砒素を前記上層の第2半導体層に注入することにより、第2電位を与える配線と、フリップフロップ回路を構成するNチャンネル電界効果型トランジスタのソース/ドレイン層を形成することを特徴とする請求項6記載の半導体装置の製造方法。
【請求項8】
前記第1イオン注入にてボロンを前記下層の第2半導体層に注入することにより、第1電位を与える配線と、フリップフロップ回路を構成するPチャンネル電界効果型トランジスタのソース/ドレイン層を前記下層の第2半導体層に形成し、
前記第2イオン注入にてリンまたは砒素を前記上層の第2半導体層に注入することにより、第2電位を与える配線と、フリップフロップ回路および第1トランスファーゲートをそれぞれ構成するNチャンネル電界効果型トランジスタのソース/ドレイン層を形成し、第3イオン注入にてリンまたは砒素を前記下層の第2半導体層に注入することにより第2トランスファーゲートを構成するNチャンネル電界効果型トランジスタのソース/ドレイン層を形成することを特徴とする請求項6記載の半導体装置の製造方法。
【請求項1】
第1単結晶半導体層にて形成された第1電位に接続される電源配線と、
前記第1単結晶半導体層上に積層され、第2単結晶半導体層にて形成された第2電位に接続される電源配線とを備えることを特徴とする半導体装置。
【請求項2】
絶縁層を介して積層された第1および第2単結晶半導体層と、
前記第1単結晶半導体層および前記第2単結晶半導体層にそれぞれ形成され、第1ゲート電極が共通に設けられた第1Pチャンネル電界効果型トランジスタおよび第1Nチャンネル電界効果型トランジスタと、
前記第1単結晶半導体層および前記第2単結晶半導体層にそれぞれ形成され、第2ゲート電極が共通に設けられた第2Pチャンネル電界効果型トランジスタおよび第2Nチャンネル電界効果型トランジスタと、
前記第1Pチャンネル電界効果型トランジスタおよび前記第1Nチャンネル電界効果型トランジスタのドレインを前記第2ゲート電極に共通に接続する第1配線と、
前記第2Pチャンネル電界効果型トランジスタおよび前記第2Nチャンネル電界効果型トランジスタのドレインを前記第1ゲート電極に共通に接続する第2配線とを備えることを特徴とする半導体装置。
【請求項3】
前記第1ゲート電極と前記第2ゲート電極との間に挟み込まれるようにして前記第1および第2半導体層にそれぞれ形成され、第1および第2電位にそれぞれ接続される第1および第2電源配線をさらに備えることを特徴とする請求項2記載の半導体装置。
【請求項4】
前記第1単結晶半導体層および前記第2単結晶半導体層にそれぞれ形成され、第3ゲート電極が共通に設けられた第1および第2トランスファーゲートをさらに備えることを特徴とする請求項2または3記載の半導体装置。
【請求項5】
前記第1単結晶半導体層または前記第2単結晶半導体層上に積層された多結晶半導体層もしくは単結晶半導体層に形成された第1および第2トランスファーゲートをさらに備えることを特徴とする請求項2または3記載の半導体装置。
【請求項6】
第1半導体層よりもエッチングレートが小さな第2半導体層が前記第1半導体層上に積層された積層構造を半導体基板上に複数層形成する工程と、
前記第1半導体層および第2半導体層を貫通して前記半導体基板を露出させる第1溝を形成する工程と、
前記半導体基板上で前記第2半導体層を支持する支持体を前記第1溝内の前記第1半導体層および第2半導体層の側壁に形成する工程と、
前記支持体が側壁に形成された前記第1半導体層の少なくとも一部を前記第2半導体層から露出させる第2溝を形成する工程と、
前記第2溝を介して第1半導体層を選択的にエッチングすることにより、前記第1半導体層が除去された空洞部を前記第2半導体層下に形成する工程と、
前記空洞部内に埋め込まれた埋め込み絶縁層を形成する工程と、
前記絶縁層を介して積層された第2半導体層の側面を露出させる工程と、
前記露出された前記第2半導体層の側壁にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜を介して配置された複数のゲート電極を前記第2半導体層の側壁に形成する工程と、
前記第2半導体層の表面側から第1イオン注入を行うことにより、前記ゲート電極の両側にそれぞれ配置された第1ソース/ドレイン層を下層の第2半導体層に形成する工程と、
前記第2半導体層の表面側から第2イオン注入を行うことにより、前記ゲート電極の両側にそれぞれ配置された第2ソース/ドレイン層を上層の第2半導体層に形成する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項7】
前記第1イオン注入にてボロンを前記下層の第2半導体層に注入することにより、第1電位を与える配線と、フリップフロップ回路を構成するPチャンネル電界効果型トランジスタのソース/ドレイン層を前記下層の第2半導体層に形成し、
前記第2イオン注入にてリンまたは砒素を前記上層の第2半導体層に注入することにより、第2電位を与える配線と、フリップフロップ回路を構成するNチャンネル電界効果型トランジスタのソース/ドレイン層を形成することを特徴とする請求項6記載の半導体装置の製造方法。
【請求項8】
前記第1イオン注入にてボロンを前記下層の第2半導体層に注入することにより、第1電位を与える配線と、フリップフロップ回路を構成するPチャンネル電界効果型トランジスタのソース/ドレイン層を前記下層の第2半導体層に形成し、
前記第2イオン注入にてリンまたは砒素を前記上層の第2半導体層に注入することにより、第2電位を与える配線と、フリップフロップ回路および第1トランスファーゲートをそれぞれ構成するNチャンネル電界効果型トランジスタのソース/ドレイン層を形成し、第3イオン注入にてリンまたは砒素を前記下層の第2半導体層に注入することにより第2トランスファーゲートを構成するNチャンネル電界効果型トランジスタのソース/ドレイン層を形成することを特徴とする請求項6記載の半導体装置の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【公開番号】特開2006−287202(P2006−287202A)
【公開日】平成18年10月19日(2006.10.19)
【国際特許分類】
【出願番号】特願2006−40478(P2006−40478)
【出願日】平成18年2月17日(2006.2.17)
【出願人】(000002369)セイコーエプソン株式会社 (51,324)
【Fターム(参考)】
【公開日】平成18年10月19日(2006.10.19)
【国際特許分類】
【出願日】平成18年2月17日(2006.2.17)
【出願人】(000002369)セイコーエプソン株式会社 (51,324)
【Fターム(参考)】
[ Back to top ]