【課題】 溝パターン内への絶縁層や配線層等の埋め込みを簡易に行うことができ、工程短縮やコスト低減をはかる。
【解決手段】 基板１０の表面に形成された溝内に溶媒を埋め込むための基板処理方法であって、基板１０の表面上に溶媒４２を供給しながら、基板１０の表面に弾性材料で形成された溶媒保持材２２を接触させた状態で、基板１０の表面と溶媒保持材２２とが摺動するように、基板１０及び前記溶媒保持材２２をそれぞれ回転させる。 （もっと読む）

【課題】トランジスタのオン電流を十分に確保することが可能な信頼性の高い半導体装置を提供する。
【解決手段】活性領域６を分断する２つの埋め込みゲート用の溝部８ａ，８ｂにゲート絶縁膜９を介して埋め込まれたゲート電極７ａ，７ｂと、２つの埋め込みゲート用の溝部８ａ，８ｂによって分断された３つの活性領域６ａ，６ｂ，６ｃのうち、中央部に位置する活性領域６ｂを分断するビットコンタクト用の溝部１１の両側面に、埋め込みゲート用の溝部８ａ，８ｂの底面と同程度の深さで不純物を拡散させることによって形成された第１の不純物拡散層１３ａ，１３ｂと、中央部を挟んだ両側に位置する活性領域６ａ，６ｃに、ゲート電極７ａ，７ｂの上面と同程度の深さで不純物を拡散させることによって形成された第２の不純物拡散層１４ａ，１４ｂとを備える。 （もっと読む）

【課題】可撓性を有し、曲げ等の物理的変化に対して耐性を有する半導体装置および当該
半導体装置の作製方法を提供することを目的とする。
【解決手段】可撓性を有する基板上に設けられた、半導体膜、半導体膜上にゲート絶縁膜
を介して設けられたゲート電極およびゲート電極を覆って設けられた層間絶縁膜とを有す
る複数のトランジスタと、複数のトランジスタの間に設けられた屈折部分とを有し、屈折
部分は、層間絶縁膜に設けられた開口部に層間絶縁膜より弾性率が低い物質が充填されて
設けられている。また、本発明では、開口部に充填する物質として他にも、層間絶縁膜よ
りガラス転移点が低い物質や塑性を有する物質を設けることができる。 （もっと読む）

【課題】オン抵抗が低く、かつ、容易に素子分離もできる半導体装置を提供する。
【解決手段】第１絶縁膜２の上の第１導電型の第１半導体層３の表面を含む上部に設けられた第２導電型の第１半導体領域７と、第１半導体領域７の上部に設けられた第１導電型の第２半導体領域８と、側面が第１半導体層３と第１半導体領域７と第２半導体領域８に接する第１トレンチ４と、第１トレンチ４の側面に沿って設けられたゲート絶縁膜５と、第１トレンチ４内に埋め込まれたゲート電極６と、第１半導体領域７と第１トレンチ４から離れて第１半導体層３の上部に設けられた第１導電型の第３半導体領域９と、側面が第３半導体領域９に接し第３半導体領域９に対して第１半導体領域７の反対側に配置された第２トレンチ１５と、第２トレンチ１５の側面に沿って設けられた素子分離絶縁膜１０と、第２トレンチ１５内に埋め込まれたポリシリコン埋め込み領域１１とを有する。 （もっと読む）

【課題】トレンチを用いて素子分離され、且つ、隣接素子の動作による影響が抑制された化合物半導体装置及び化合物半導体装置の製造方法を提供する。
【解決手段】半導体基板１０と、キャリア走行層２１とキャリア供給層２２を有し、半導体基板上に配置された窒化物半導体層２０と、上端部がキャリア走行層とキャリア供給層との界面よりも上方に位置する空洞４０を内部に有する、窒化物半導体層の周囲を囲んで配置された素子分離絶縁膜３０とを備える。 （もっと読む）

【課題】 本発明は、より寄生容量の少ない素子の実現が可能な素子分離構造を有する半導体装置およびその製造方法を提供することにある。
【解決手段】 ＳＯＩ基板上に形成される半導体装置は、素子分離領域に形成される素子分離溝（空洞）１７と、半導体層１１と支持基板１３の間に介在する埋め込み絶縁層の一部に素子分離溝（空洞）１７に接する空洞領域２０を有する。
【効果】寄生容量を低減でき、また、素子の耐圧を高めることができる。 （もっと読む）

【課題】閾値電圧調整用金属を含む高誘電率絶縁膜を有するゲート絶縁膜を備えたｎ型ＭＩＳトランジスタを有する半導体装置において、ゲート幅が狭くなっても、ｎ型ＭＩＳトランジスタの閾値電圧が高くなることを防止する。
【解決手段】ｎ型ＭＩＳトランジスタｎＴｒは、半導体基板１における素子分離領域３２に囲まれた活性領域１ａと、活性領域１ａ上及び素子分離領域３２上に形成され且つ高誘電率絶縁膜１２ａを有するゲート絶縁膜１３ａと、ゲート絶縁膜１３ａ上に形成されたゲート電極１６ａとを備えている。活性領域１ａにおける素子分離領域３２に接する部分のうち少なくともゲート絶縁膜１３ａの下側に位置する部分に、ｎ型不純物領域２８が形成されている。 （もっと読む）

【課題】隣接する浮遊ゲート電極間の間隔を増大させることなく、隣接する浮遊ゲート電極間の寄生容量を低減する。
【解決手段】トレンチ２内に埋め込まれた第２の埋め込み絶縁膜４の一部が除去されることで、ワード線方向ＤＷに隣接する浮遊ゲート電極６間に空隙ＡＧ１が形成され、浮遊ゲート電極６間が完全に埋め込まれないようにして制御ゲート電極８間にカバー絶縁膜１０が掛け渡されることで、ビット線方向にＤＢに隣接する浮遊ゲート電極６間に空隙ＡＧ２が形成されている。 （もっと読む）

【課題】歪チャネルを有するMOS トランジスタを製造するための比較的簡単な方法を提供する。
【解決手段】歪チャネルを有するMOS トランジスタ(M) を製造する方法は、(a) 半導体基板(10)の表面に、ソース領域及びドレイン領域とMOS トランジスタを囲む絶縁領域(22)に部分的に延びる絶縁された犠牲ゲートとを備えたMOS トランジスタを形成するステップと、(b) 犠牲ゲートの上面と略同一の高さの上面を有する絶縁層を形成するステップと、(c) 犠牲ゲートを除去するステップと、(d) 露出した絶縁領域(22)の少なくとも上部分をエッチングしてトレンチを形成するステップと、(e) 半導体基板(10)を歪ませることが可能な材料(24)をトレンチに充填するステップと、(f) 犠牲ゲートの除去によって空いた空間にMOS トランジスタの絶縁ゲート(12)を形成するステップとを有する。 （もっと読む）

【課題】加工膜と非加工膜をＲＩＥ法で選択的に加工するときに、非加工膜の加工量を低減させる半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、下地層１，７，８の上に非加工膜１４を形成する工程と、非加工膜１４および下地層１，７，８に溝４を形成する工程と、溝内を埋め込むように加工膜５を形成する工程と、非加工膜１４を露出させるように加工膜５を平坦化する工程とを備える。更に、加工膜５および非加工膜１４の上に保護膜１６を形成する工程と、ＲＩＥ法を用いて、保護膜１６をエッチングすると共に、加工膜５を選択的にエッチングして溝内の加工膜５を落とし込む工程とを備える。 （もっと読む）

【課題】製造工程を簡略化しつつ、絶縁分離トレンチの破壊耐圧を向上させることができる半導体装置の製造方法および半導体装置を提供する。
【解決手段】半導体層１３の素子形成領域に半導体素子が形成された半導体基板１０を用意する工程と、半導体層１３に、素子形成領域を取り囲み、絶縁膜１２側と反対側の表面から当該絶縁膜１２に達するトレンチ２０を形成する工程と、トレンチ２０の壁面に側壁絶縁膜２１を形成する工程と、トレンチ２０に、不純物を含む埋込絶縁膜２２をＣＶＤ法により、当該埋込絶縁膜２２にて囲まれる空洞２２ａを形成しつつ配置する工程と、半導体基板１０を熱処理する工程と、を含む工程を行う。 （もっと読む）

【課題】工程マークやアライメントマーク等を形成するトレンチ内のＳＯＧ膜にクラックが発生した場合に、そのクラックが素子形成領域に到達するのを防止する。
【解決手段】半導体基板１０の素子形成領域１０Ｔの外側において、工程マーク３０Ｃは、トレンチ３１のパターンで形成されている。素子形成領域１０Ｔと、その外側のトレンチ３１は層間絶縁膜２１に覆われており、層間絶縁膜２１は、トレンチ３１内を埋めるＳＯＧ膜２２に覆われている。さらに、半導体基板１０の表面上には、トレンチ３１及びトレンチ３１上のＳＯＧ膜２２を囲む環状ポリシリコン膜１８が形成されている。 （もっと読む）

【課題】表面上に素子をより高密度に実装する。
【解決手段】第１のトレンチと第２のトレンチとの間の位置において、エピタキシャル層の表面から基板へと下方に延在するドーパントのウェルは、エピタキシャル層の背景ドーピング濃度とは異なるドーピング濃度を有し、エピタキシャル層の残りの部分と第１および第２の接合を形成する。第１の接合は、第１のトレンチの底部から基板に延在し、第２の接合は、第２のトレンチの底部から前記基板に延在する。ウェルおよび第１および第２のトレンチは分離構造を構成し、分離構造は、分離構造の一方側のエピタキシャル層に形成された第１の素子と分離構造の他方側のエピタキシャル層に形成された第２の素子とを電気的に分離する。分離構造による電気的分離は第１および第２のトレンチとＰＮ接合とによってもたらされ、ウェルは第１の導電型の材料でドープされ、基板およびエピタキシャル層は、第１の導電型とは反対の第２の導電型の材料でドープされ、第１および第２の接合はＰＮ接合である。 （もっと読む）

【課題】簡易なプロセスで、高い埋め込み性を確保する必要のない半導体装置およびその製造方法を提供する。
【解決手段】本発明の半導体装置の製造方法では、まず支持基板ＳＳと、埋め込み絶縁膜ＢＯＸと半導体層ＳＬとがこの順で積層された構成を有する半導体基板ＳＵＢが準備される。半導体層ＳＬの主表面に、導電部分を有する素子が完成される。上記素子を平面視において取り囲む溝ＤＴＲが、半導体層ＳＬの主表面から埋め込み絶縁膜ＢＯＸに達するように形成される。上記素子上を覆うように、かつ溝ＤＴＲ内に中空を形成するように素子上および溝ＤＴＲ内に第１の絶縁膜（層間絶縁膜ＩＩ）が形成される。上記第１の絶縁膜に素子の導電部分に達する孔であるコンタクトホールＣＨが形成される。 （もっと読む）

【課題】埋設性と塗布性とに優れ、すぐれた膜物性を有するシリカ質膜を形成することができるコーティング組成物とそれを用いたシリカ質膜の形成方法の提供。
【解決手段】ペルヒドロポリシラザンと溶媒とを含んでなるコーティング組成物であって、前記ペルヒドロポリシラザンの分子量分布曲線が、分子量８００〜２，５００の範囲と、分子量３，０００〜８，０００の範囲とにそれぞれ極大を有し、重量平均分子量Ｍｗと数平均分子量Ｍｎの比Ｍｗ／Ｍｎが６〜１２である、コーティング組成物。このコーティング組成物ギャップを有する基板上に塗布し、１０００℃以下で加熱することにより、ギャップ深部まで埋設されたシリカ質膜を形成させることができる。 （もっと読む）

【課題】ＰＭＯＳ領域における素子分離膜のライナー窒化膜の除去を行う従来技術による問題を解決した半導体装置およびその製造方法を提供すること。
【解決手段】半導体装置の製造方法は、基板２０をエッチングして複数のトレンチを形成するステップと、複数のトレンチ内に第１絶縁膜２４Ａを埋め込んで第１素子分離膜を形成するステップと、一部のトレンチ（ＣＥＬＬ又はＰＥＲＩ ＮＭＯＳ領域のトレンチ）内に埋め込まれた第１絶縁膜２４Ａをリセスするステップと、リセスされたトレンチの全面にライナー膜２６Ａ、２７Ａを形成するステップと、ライナー膜２６Ａ、２７Ａが形成されたトレンチ内に第２絶縁膜２８を埋め込んで第２素子分離膜を形成するステップとを含む。 （もっと読む）

【課題】異なる誘電材料を用いたインター装置ＳＴＩ領域とイントラ装置ＳＴＩ領域の形成を提供する。
【解決手段】集積回路構造は、第１装置領域に第１部分、第２装置領域に第２部分を有する基板と、第１装置領域中で、且つ、基板上に位置する２つの絶縁領域と、からなる。２つの絶縁領域は、第１ｋ値を有する第１誘電材料を含む。半導体ストリップは、２つの絶縁領域間に位置し、且つ、２つの絶縁領域に隣接し、２つの絶縁領域の頂面上に、半導体フィンを形成する半導体ストリップの上部分を有する。追加の絶縁領域が、第２装置領域中で、且つ、基板上に位置する。追加の絶縁領域は、第１ｋ値より大きい第２ｋ値を有する第２誘電材料を含む。 （もっと読む）

【課題】 シャロートレンチ内の絶縁膜表面と半導体基板表面とを平坦にする方法を提供する。
【解決手段】 微細なトレンチアイソレーションによって素子分離を行う半導体装置の製造方法であって、半導体装置基板上に微細トレンチアイソレーション用の溝を形成する第１の工程と、半導体基板全面にＣＶＤ法又はＳＯＧを用いて絶縁膜を形成して、前記微細トレンチアイソレーション用の溝を埋め込むと共に、基板全体に前記絶縁膜を堆積させる第２の工程と、重合性基を有する重合性化合物（Ａ）、光重合開始剤（Ｂ）、及び溶剤（Ｃ）を含む塗布組成物によって前記絶縁膜上に塗布膜を形成する第３の工程と、前記塗布膜を硬化させる第４の工程と表面を化学的機械的研磨（ＣＭＰ）又はドライ若しくはウェットエッチングにより前記塗布膜及び前記トレンチアイソレーション用の溝外に存在する絶縁膜を同時に除去し、基板表面を平坦化する第５の工程を含む。 （もっと読む）

パターン付き基板上に高密度の間隙充填酸化ケイ素を形成するプロセスについて記載する。このようなプロセスは、特に狭いトレンチ内で間隙充填酸化ケイ素の密度を増大させる。密度は、広いトレンチおよび凹んだ開放領域内でも増大させることができる。処理の後では、狭いトレンチと広いトレンチ／開放領域内の間隙充填酸化ケイ素の密度は互いに接近し、エッチング速度の一致度が高まる。この効果は、パターンローディング効果の低減として説明することもできる。このプロセスは、酸化ケイ素を形成し、次いで平坦化するステップを伴う。平坦化により、狭いトレンチに近接して配置された新しい誘電体インターフェースが露出する。新しく露出されたインターフェースは、平坦化された表面をアニールし、かつ／またはプラズマに露出させることによって、高密度化処理を容易にする。
（もっと読む）

【課題】半導体デバイスの絶縁構造の構造、および、形成方法を提供する。
【解決手段】当該絶縁構造は、底部が最上部よりも広くなっており、半導体デバイスの大きさを調整できる。第１のエッチングプロセスが、第１のトレンチ部分２２６を形成するために用いられ、第２のエッチングプロセスまたは酸化工程が、第１のトレンチ部分２２６の下に第２のトレンチ部分２２８を形成するために用いられる。第２のトレンチ部分は、第１のトレンチ部分よりも広い。一形態では、下地膜２２２が、第１のトレンチ部分の間、第１のトレンチ部分の側壁上に形成されてもよい（この第１のトレンチ部分は、第２のエッチングプロセスの間、第１のトレンチ部分の側壁を保護する）。あるいは、他の形態では、下地膜２２２が、第１のトレンチ部分の側壁上に堆積されていてもよい。 （もっと読む）