トレンチにより制限された分離拡散領域を備えた相補型アナログバイポーラトランジスタ
【課題】表面上に素子をより高密度に実装する。
【解決手段】第１のトレンチと第２のトレンチとの間の位置において、エピタキシャル層の表面から基板へと下方に延在するドーパントのウェルは、エピタキシャル層の背景ドーピング濃度とは異なるドーピング濃度を有し、エピタキシャル層の残りの部分と第１および第２の接合を形成する。第１の接合は、第１のトレンチの底部から基板に延在し、第２の接合は、第２のトレンチの底部から前記基板に延在する。ウェルおよび第１および第２のトレンチは分離構造を構成し、分離構造は、分離構造の一方側のエピタキシャル層に形成された第１の素子と分離構造の他方側のエピタキシャル層に形成された第２の素子とを電気的に分離する。分離構造による電気的分離は第１および第２のトレンチとＰＮ接合とによってもたらされ、ウェルは第１の導電型の材料でドープされ、基板およびエピタキシャル層は、第１の導電型とは反対の第２の導電型の材料でドープされ、第１および第２の接合はＰＮ接合である。
【解決手段】第１のトレンチと第２のトレンチとの間の位置において、エピタキシャル層の表面から基板へと下方に延在するドーパントのウェルは、エピタキシャル層の背景ドーピング濃度とは異なるドーピング濃度を有し、エピタキシャル層の残りの部分と第１および第２の接合を形成する。第１の接合は、第１のトレンチの底部から基板に延在し、第２の接合は、第２のトレンチの底部から前記基板に延在する。ウェルおよび第１および第２のトレンチは分離構造を構成し、分離構造は、分離構造の一方側のエピタキシャル層に形成された第１の素子と分離構造の他方側のエピタキシャル層に形成された第２の素子とを電気的に分離する。分離構造による電気的分離は第１および第２のトレンチとＰＮ接合とによってもたらされ、ウェルは第１の導電型の材料でドープされ、基板およびエピタキシャル層は、第１の導電型とは反対の第２の導電型の材料でドープされ、第１および第２の接合はＰＮ接合である。
【発明の詳細な説明】
【技術分野】
【０００１】
発明の分野
この発明は、接合−分離型集積回路素子のための分離構造に関し、特に相補型アナログバイポーラ（ＣＡＢ）トランジスタとこれを形成する方法とに関する。
【背景技術】
【０００２】
発明の背景
集積回路の最小限のパターンサイズが小さくなると、集積回路（ＩＣ）チップ上の素子の記録密度を高めることが必要になる。素子間の距離を同様に短くすることができなければ、より小さい素子の利点が大幅に損なわれる。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
図１〜図１１は、先行技術のプロセスおよび構造、ならびにそれらのプロセスおよび構造に固有の問題のいくつかを示す。
【０００４】
図１Ａは半導体素子を作製する一般的な方法を示す。ドーパントは、酸化物、窒化物、フォトレジストまたはそれらの何らかの組合せであり得るマスク層１０２に形成される開口部を通じてＮ基板またはＰ基板１００に導入される。ドーパントはイオン注入または高温のプレデポジションによって導入され得る（すなわち、気体源または固体源からのドーピング源が半導体に導入されている浅い拡散）。次いで、図１Ｂに図示のとおり、浅い領域１０４を形成するよう加熱することによってドーパントが拡散され得るか、または図１Ｃに図示のとおり、はるかに深い領域１０６を形成するようより高温でまたはより長期間にわたってドーパントが拡散され得る。領域１０４は深さが０．５〜２μｍであってもよく、領域１０６は深さが２μｍ〜１０μｍであってもよい。図１Ｄは領域１０６の左側を示し、熱拡散プロセス中の領域１０６の横方向の広がりを詳細に示す図である。示されるように、接合ドーパントは拡散中に横方向ならびに垂直方向に広がる。概して、マスク開口部のエッジにおけるポイント（０，０）からの横方向の広がりは、接合の垂直な深さ（ｘj）の約０．８倍に等しい。このドーパントの横方向の広がりにより、従来の熱拡散プロセスを用いて形成される水平方向の間隔と素子の記録密度とが制限される。
【０００５】
図２Ａおよび図２Ｂは、拡散プロセスにかかわる別の問題、すなわち、接合の深さがマスク開口部の幅の関数であり得ることを示す。図２Ａは、マスク開口部Ｗ1を介する注入後に実行される拡散の結果を示し、図２Ｂは、マスク開口部Ｗ2を介する注入後に実行される拡散の結果を示すが、ここではＷ1＞Ｗ2である。図２Ｂにおける接合の最終的な深さは、１未満である係数ηだけ図２Ａにおける接合の深さよりも浅い。この現象が起こるのは、マスク開口部が比較的小さい場合のドーパントの横方向の広がりによって、マスク開口部が大きい場合よりも表面濃度と垂直方向へのドーピング濃度の勾配とが減じられるからである。こうして、マスク開口部が小さい場合にはドーパントがよりゆっくりと下方に拡散するが、この作用は「不十分な拡散（starved diffusion）」と称される。したがって、マスク開口部は、たとえば厚い層に対する側壁分離領域を作るよう深い接合部を得るために比較的大きくなければならない。さらに、大きなマスク開口部が必要とされるために半導体素子の記録密度が制限される。
【０００６】
図３Ａおよび図３Ｂはこれらの問題の影響のいくつかを例示する。理想的には、図３Ａに図示のとおり、浅い拡散領域１１０から距離ＹN+/P+だけ分離された深い拡散領域１０８が形成されることが望ましい。実際には、ドーパントが横方向に広がるために、図３Ａに示される形の深い拡散領域１０８は不可能である。代わりに、図３Ｂに示されるはるかに幅の広い拡散領域１１２が結果としてもたらされるが、このはるかに幅の広い拡散領域１１２は、Ｎ＋接合およびＰ＋接合の両方のマスク特徴間の間隔が同じであるにもかかわらず、拡散領域１１０からはるかに狭い距離ＹN+/P+だけ分離されている。
【０００７】
垂直な分離領域および埋込層を形成する際に類似の問題が生じる。図４Ａは、Ｎエピ層１１６を通りＰ基板１２０に延在する垂直なＰ分離領域１１４を含む理想的な構造を示す。Ｎ埋込層（ＮＢＬ）１１８は、Ｎエピ層１１６とＰ基板１２０との間の界面に形成される。Ｐ分離領域１１４およびＮ埋込層１１８はともに、垂直なエッジを有し鋭く明確に規定された領域であり、距離Ｗ3だけ分離されている。実際に従来の拡散プロセスで起こることが図４Ｂに示される。Ｎ埋込層１１８はＮエピ層１１６の成長中および次のＰ分離領域１１４のドライブイン中に水平に広がり、Ｐ分離領域１１４が同様に横方向に広がって、Ｎ埋込層１１８とＰ分離領域１１４との間の分離をＷ3よりもはるかに短い距離Ｗ4に減らす。結果として、Ｎ埋込層１１８とＰ分離領域との間の破壊電圧が減じられることとなり、図４Ａに示される構造の破壊電圧を得るためにＮ埋込層１１８とＰ分離領域１１４との間の分離を大きく広げなければならないだろう。
【０００８】
図５Ａ〜図５Ｆは従来のプロセスである接合−分離のステップ、すなわち上面から下方に延在する（「ダウンオンリー（down-only）」接合分離としても公知である）分離のステップを示す。図５Ａにおいては、厚い酸化層１２２（たとえば厚さ１〜５μｍ）がＰ基板１２４上に成長している。図５Ｂにおいては、フォトレジスト層１２６が酸化層１２２の上に形成されており、酸化層１２２がフォトレジスト層１２６における開口部を通じてエッチングされている。薄い酸化層１３０が開口部に形成され、アンチモンまたはヒ素などの低速で拡散するＮ型のドーパントが開口部を通じて注入されて、図５Ｃに示されるＮ埋込層１２８を形成する。
【０００９】
上に重なるエピタキシャル層のその後の成長に備えて、Ｎ埋込層１２８におけるドーパントの表面濃度が減じられなければならない。これは、エピ層の成長中にエピタキシャルリアクタへのドーパントの脱ガスを減ずるのに必要である。これを達成するために、Ｎ埋込層１２８は、高温で長期間にわたって、たとえば１１００〜１２５０℃で５〜２０時間にわたってドライブされる。この熱処理の長さおよび温度が必要とされるのは、Ｎ埋込層１２８を形成するのに用いられるドーパントが後の処理のために低速で拡散するので、これをエピタキシ前にシリコン表面から拡散させるのに必然的に高い温度と長い時間とを要するという事実による。
【００１０】
図５Ｄは、Ｐ基板１２４上のＮエピ層１３２の成長後の構造を示す。示されるように、Ｎ埋込層１２８はＮエピ層１３２へと上方に拡散している。
【００１１】
図５Ｅに図示のとおり、酸化層１３４がＮエピ層１３２の表面上に形成され、開口部が、フォトレジストマスク層１３６を用いて酸化層１３４にエッチングされる。ホウ素などのＰ型のドーパントが酸化層１３４における開口部を通じて注入されて、Ｐ分離領域１３６を形成する。次いで、構造全体が熱処理にさらされると、Ｐ分離領域１３６がＮエピ層１３２を通じてＰ基板１２４へと下方に拡散させられ、同時に薄い酸化層１３８が形成される。Ｎ埋込層１２８は、この熱処理中に上方および横方向に拡散する。Ｎ埋込層１２８は、低速で拡散するドーパントで形成されているので、Ｐ分離領域１３６におけるホウ素よりも低速で拡散し、こうして、Ｎ埋込層１２８がＰ分離領域１３６から分離されたままとなる。それにもかかわらず、この分離を保証するために、Ｎエピ層１３２は、別の場合に所望されるよりも厚く作られなければならない。
【００１２】
図６は、Ｐ分離領域１３６の真下にＰ埋込層１４０を形成することによってこの問題を緩和する方法を示す。Ｐ埋込層１４０は熱処理中に上方に拡散し、Ｎエピ層１３２の中間付近で下方に拡散するＰ分離領域１３６と接し、これにより、必要とされる熱処理量とＮ埋込層１２８の横方向の拡散とを減ずる。それにもかかわらず、このような横方向の拡散が起こり、これによってウェハの空間がさらに浪費される。
【００１３】
図７Ａ〜図７Ｆは図６の構造を形成するためのプロセスを示す。図７Ａは、エピタキシャル層の成長前の表面のドーパント濃度を下げるようにＮ埋込層１２８が注入および熱拡散された後の構造を示す。熱拡散プロセス中に厚い酸化層１４６が形成される。高濃度のヒ素を用いて埋込層を形成する場合には、ＮＢＬの上の酸化物は、より少量ドープされたＰ型の基板の上にわたって成長する部分よりもわずかに厚く成長し得る（「濃度の高い酸化」として知られる作用）。結果として、同じ酸化時間を有するにもかかわらず、酸化物１４６よりも厚さの薄い酸化層１４２を得ることができる。この現象はまた、アンチモンをドーパント種として用いると起こり得るが、この場合規模の縮小といった影響がある。フォトレジスト層１４４が酸化層１４２および１４６の上に堆積し、ホウ素イオンの注入のためにパターニングされてＰ埋込層１４０を形成する。フォトレジスト層１４４における開口部のエッジがＮ埋込層１２８のエッジから横方向に距離Ｗ5だけ間隔をあけて配置されることにより、Ｎ埋込層１２８およびＰ埋込層１４０が次の加熱処理中に融合しないことが確実にされる。
【００１４】
図７Ｂに図示のとおり、酸化層１４２がフォトレジスト層１４４における開口部を通じてエッチングされ、ホウ素（または別のＰ型のドーパント）が開口部を通じて注入されてＰ埋込層１４０を形成する。その構造が再びアニールされてＰ埋込層１４０の表面濃度を下げると、図７Ｃに図示のとおり薄い酸化層１４８が形成される。
【００１５】
次に、図７Ｄに図示のとおり、エピタキシャル堆積を用いてＰ基板１２４の上にＮエピ層１３２を成長させる。通常、特にシリコンの堆積の場合には液相エピタキシよりも気相エピタキシャル（ＶＰＥ）堆積が好ましい。しかしながら、ＶＰＥでは、典型的には１２００℃を超える高温に基板を加熱する必要がある。Ｎエピ層１３２の成長中に、Ｎ埋込層１２８およびＰ埋込層１４０が垂直方向および横方向の両方向に広がって、これらの２つの埋込層間における分離を減らす。
【００１６】
図７Ｅに図示のとおり、酸化層１５０がＮエピ層１３２の表面上に形成される。酸化層１５０は一般的なフォトリソグラフィ技術を用いてパターニングされて開口部を形成し、この開口部を通じてホウ素が注入されてＰ分離領域１３６を形成する。図７Ｆに図示のとおり、次に当該構造を再度アニールすることにより、Ｎエピ層１３２内のどこかで融合するまでＰ埋込層１４０を上方に拡散させ、Ｐ分離領域１３６を下方に拡散させる。Ｎ埋込層１２８およびＰ埋込層１４０は、それらの間の分離がかなり小さくなるまでこのアニール中に横方向に拡散する。図７Ａに示される分離Ｗ5がないので、これらの２つの埋込層が実際に融合し、したがって、分離Ｗ5は、要するに、最終的な構造において所要の破壊電圧を供給するためにＰ埋込層１４０がＮ埋込層１２８から十分に間隔をあけられることを確実にするために受けなければならない「損失」である。
【００１７】
明らかに分かるように、これは複雑で時間のかかるプロセスであり、特にウェハがより大きい場合にはウェハの反りを招き、歩留りを下げるおそれがある。分離拡散中のＮＢＬの上方拡散によっても、Ｎエピ層１３２の「均一な」濃度部分が減じられて、上方拡散が起こらなかった場合に必要とされるよりも厚いエピタキシャル層が必要となる。
【００１８】
図８は、Ｎエピ層１３２の全体を貫通してトレンチ１５２をエッチングし、トレンチ１５２に誘導体１５４を充填することによってこの問題を回避する方法を示す。Ｎエピ層の厚さがたとえば５μｍ〜２０μｍであり得るので、トレンチ１５２はＮエピ層１３２を通って全体に延在するよう非常に深くなければならないだろう。
【００１９】
図８の構造を形成するためのプロセスが図９Ａ〜図９Ｆに示される。Ｎエピ層１３２が形成された後、図９Ａに図示のとおり、酸化物または他の硬質のマスク層１５６がＮエピ層１３２上に堆積し、フォトレジスト層１５８でパターニングされる。これにより、図９Ｂに図示のとおり開口部１６０が層１５６に形成され、図９Ｃに図示のとおりトレンチ１５２がＮエピ層１３２を通じてエッチングされる。これは典型的には反応性イオンエッチング（ＲＩＥ）によってなされる。
【００２０】
トレンチ１５２が形成された後、硬質のマスク層１５６が除去され、犠牲酸化層（図示せず）がトレンチ１５２において成長して、ＲＩＥプロセスによってもたらされる結晶の損傷を修復する。犠牲酸化層が除去されると、図９Ｄに図示のとおり、別の酸化層１６２がトレンチ１５２の壁とＮエピ層１３２の上面に成長する。トレンチ１５２は、図９Ｅに図示のとおり、Ｎエピ層１３２の上面を部分的に覆う誘電材料１６４が充填され、誘電材料１６４は、図９Ｆに図示のとおり、誘電材料１６４の上面が酸化層１６２の上面と同じ高さになるように平坦化される。
【００２１】
トレンチ１５２がこのプロセス中に著しく広がったり拡散したりせず、エピタキシャル層へのＰＮ接合を形成しないので、トレンチ１５２は、図７Ｃに示される段階ではたとえばＰ埋込層１４０よりもＮ埋込層１２８の近くに位置し得る。それにもかかわらず、このプロセスはいくつかの問題およびリスクを有する。トレンチ１５２は、非常に深い可能性があるので充填するのが難しいかもしれない。図１０Ａに図示のとおりトレンチが十分に充填されていない場合、図１０Ａに示されるようにトレンチ自体に対してコンフォーマルに誘電材料１６４の上面から下方に延在する狭い空隙が残されるか、または、図１０Ｂに示されるように狭いボイドがトレンチに残される可能性がある。トレンチが狭い口を有する場合、図１０Ｃに図示のとおりボイドが底部分に残される可能性があるか、または、ＲＩＥが幅広の口を備えたトレンチをさほど異方的に形成していない場合、図１０Ｄに図示のとおり、誘電体１６４がエッチバック中にトレンチの内部から除去されてトレンチの底部にほんのわずかな部分しか残らない可能性がある。要するに、深いトレンチ分離および補充は大量生産するには依然として困難なプロセスである。
【００２２】
図１１Ａ〜図１１Ｅは、先行技術の拡散技術を用いて形成されるいくつかの半導体素子を示す。
【００２３】
図１１Ａは、Ｐ基板２００上に成長したＮエピ層２０２において形成されるＮＰＮトランジスタ２３４とＰＮＰトランジスタ２３６とを示す。ＮＰＮトランジスタのエミッタはＮ＋領域２０８であり、ベースはＰ＋領域（ベースコンタクトまたは外部ベース）２１０と専用のＰ−ベース領域（アクティブトランジスタまたは真性ベース領域）２０６とを含み、コレクタはＮ＋領域２１２（コレクタコンタクト領域）と、Ｎエピ層２０２の一部分（コレクタ）と、Ｎ埋込層２０４Ａ（いわゆるサブコレクタ領域）とを含む。Ｎ埋込層２０４はＰ基板２００からトランジスタ２３４を分離し、コレクタの抵抗を下げる。
【００２４】
ＰＮＰトランジスタ２３６においては、エミッタはＰ＋領域２２６であり、ベースはＮ＋外部ベースコンタクト領域２２４と専用の真性ベース領域２２２とを含み、コレクタはＰ＋コレクタコンタクト領域２２８とＰ−ウェル２２０とＰ埋込層サブコレクタ２１８とを含む。ＰＮＰトランジスタ２３６はＮ埋込層２０４ＢによってＰ基板２００から分離される。Ｎ埋込層（ＮＢＬ）２０４ＢおよびＰ埋込層（ＰＢＬ）２１８はＮエピ層２０２とＰ基板２００との界面で形成される。Ｎ埋込層２０４Ｂは、アンチモンまたはヒ素などの比較的低速で拡散するドーパントで形成され得、Ｐ埋込層２１８はホウ素などの急速に拡散するドーパントで形成され得る。結果として、Ｐ埋込層２１８がＮ埋込層２０４Ｂの上に延在し、場合によってはＮＢＬの上と下の両方に延在し得る。
【００２５】
ＮＰＮトランジスタ２３４は、Ｎエピ層２０２の表面からＰ基板２００に延在するＰ分離領域２１４によってＰＮＰトランジスタ２３６から分離される。Ｐ分離領域２１４はまた、Ｐ＋コンタクト領域２１６を通じてＰ基板２００の電位を設定する手段を提供し、しばしば、最も負であるオンチップの電位または接地でバイアスがかけられている。ＰＮＰトランジスタ２３６におけるＮエピ層２０２の部分の電位は、Ｎ＋コンタクト領域２３０を通じて設定され得るが、この場合、ＮＢＬ２０４Ｂは、Ｐ基板２００に等しいかまたはＰ基板２００よりも正の電位で、かつＰＢＬ２１８に等しいかまたはＰＢＬ２１８よりも正の電位でバイアスがかけられなくてはならない。一般的な実施例は、しばしば、正の供給レール（たとえばＶｃｃ）でＮＢＬにバイアスをかけるか、またはＰＢＬ２１８およびＮＢＬ２０４Ｂを同じ電位（０のバイアスがかけられた接合）に短絡させることを必要とする。
【００２６】
図１１Ｂは、（ＬＤＭＯＳＦＥＴとしても公知である）ラテラル二重拡散型ＮチャネルＭＯＳＦＥＴ２３８と、ＰＭＯＳＦＥＴ２４０およびＮＭＯＳＦＥＴ２４２を含む分離されたＣＭＯＳの対とを示す。また、素子がＮエピ層２０２に形成されている。ＮチャネルＬＤＭＯＳＦＥＴ２３８においては、ソースはＮ＋領域２４６であり、ボディはＰ＋コンタクト領域２４４および専用のＰ−ボディ拡散領域２４８（またはＰ−ウェル２６５）を含み、ドレインは、わずかにドープされたドレイン拡張部としての役割を果たすＮ＋領域２４９とＮエピ層２０２の一部分とである。Ｐ−ボディ（またはＰウェル）２４８のチャネル部分はゲート２４７の下にあり、ＭＯＳＦＥＴのしきい値電圧を設定し、（Ｐ−ボディからＮ−エピ接合への空乏化の大部分を素子のエピタキシャルドレイン側に拡散させることにより）ソースとドレインとの間のパンチスルー破壊を防ぐ。チャネル長がゲート領域の長さによって決定される従来のＭＯＳＦＥＴとは異なり、この素子においては、表面に沿った、すなわち横方向のボディ２４８とソース２４６との接合深さの差によってＬＤＭＯＳＦＥＴのチャネル長が設定される。自己整合的なタイプの素子においては、Ｐ−ボディ２４８は素子のゲート電極が形成された後に注入され、その後、接合が長期間にわたり高温で（たとえば１１００℃で４時間）拡散されて、十分な接合深さとチャネル長とを達成する。ソースおよびボディ接合がともにゲートの後に形成されるので、素子は自己整合する。より低コストのタイプのＬＤＭＯＳＦＥＴにおいては、（ＣＭＯＳにおいて用いられる）Ｐ−ウェル拡散領域２６５が素子のボディとして用いられる。当該ウェルは、ゲートに先立って形成されるのでゲートと自己整合せず、マスクアライメントに依存してパンチスルーおよびしきい値電圧を生成する。Ｎ＋領域からチャネルを分離するＮエピ層２０２の一部分は、それがＰ−ボディ領域２４８および分離拡散領域２５０の両方から十分に間隔を空けられているのであれば、素子の破壊電位を上昇させる。
【００２７】
ＰＭＯＳＦＥＴ２４０においては、ソースはＰ＋領域２５６であり、ボディはＮ＋コンタクト領域２５４とＮエピ層２０２の一部分とを含み、ドレインはＰ＋領域２５８である。Ｎエピ層２０２のチャネル部分はゲート２６０の下にある。ＮＭＯＳＦＥＴ２４２においては、ソースはＮ＋領域２６４であり、ボディはＰ＋コンタクト領域２６２とＰウェル２６５とを含み、ドレインはＮ＋領域２６６である。Ｐウェル２６５のチャネル部分はゲート２６８の下にある。ＣＭＯＳの対とわずかにドープされたドレインＮＭＯＳＦＥＴ２３８とはＰ分離領域２５０によって互いから分離される。Ｐ分離領域２５０とＰ＋コンタクト領域２５２とを通じてＰ基板２００への接触がもたらされる。ＮＢＬ２０４はＰ基板２００からＰ−ウェル２６５を分離する。
【００２８】
図１１Ｃは、Ｎチャネルの準垂直なＤＭＯＳＦＥＴ２７０と、別の変形例であるＮチャネルのラテラルＤＭＯＳＦＥＴ２７２と、完全に分離されたＰＭＯＳＦＥＴ２７４とを示す。準垂直なＤＭＯＳＦＥＴ２７０はゲート２７６Ａ、２７６Ｂおよび２７６Ｃと接するセルのマトリクスとして構築される。ＤＭＯＳＦＥＴ２７０の各セルは、ソースとして機能するＮ＋領域２８０、ならびに、ともにボディとして機能するＰ＋領域２８２およびＰボディ２７８を含む。ソースおよびボディは一緒に短絡される。電流はソースからゲート２７６Ａ、２７６Ｂ、２７６Ｃの下のチャネルを通り、Ｎエピ層２０２を通り、Ｎ埋込層２０４Ｄまで下がり、次にＮシンカ２８４とＮ＋領域２８６とを通って上り、ドレイン端子へと流れる（従って、学術用語である準垂直となる）。ＤＭＯＳＦＥＴ２７０は、素子の抵抗を下げるＮ埋込層２０４ＤによってＰ基板２００から分離される。
【００２９】
ＮチャネルのラテラルＤＭＯＳＦＥＴ２７２は、ソースとして機能するＮ＋領域２９８、ならびに、ともにボディとして機能するＰ＋領域２９４およびＰ−ボディ２９２を含む。電流は、Ｎ＋領域２９８から、ゲート２９６の下にあるチャネルを通り、Ｎ埋込層２０４Ｅまで下がり、Ｎエピ層２０２の表面に沿って進み、Ｎシンカ３００とＮ＋領域３０２とを通って上り、ドレイン端末に流れる。ＮチャネルＬＤＭＯＳＦＥＴ２７２は、Ｎ埋込層２０４ＥによってＰ基板２００から分離され、Ｐ分離領域２８８およびＰ埋込層２９０によってＤＭＯＳＦＥＴ２７０から分離される。
【００３０】
分離されたＰＭＯＳＦＥＴ２７４は、ソースとして機能するＰ＋領域３１０と、ドレインとして機能するＰ＋領域３１２とを含む。ボディはＮエピ層２０２の一部分であり、Ｎ＋コンタクト領域３０８と接触する。電流は、Ｐ＋領域３１０から、ゲート３１４の下にあるチャネルを通ってＰ＋領域３１２に流れる。ＰＭＯＳＦＥＴ２７４は、Ｎ埋込層２０４ＦによってＰ基板２００から分離され、Ｐ分離領域３０４およびＰ埋込層３０６によってＮＭＯＳＦＥＴ２７２から分離される。
【００３１】
図１１Ｄは、ＮチャネルのラテラルＤＭＯＳＦＥＴの変形例３０８と、ラテラルＮＭＯＳＦＥＴ３１０と、垂直なＰＮＰバイポーラトランジスタ３１２とを示す。ＮチャネルのＬＤＭＯＳＦＥＴ３０８は、ゲート３１４がフィールド酸化層の上にわたって形成され、わずかにドープされたＮＭＯＳＦＥＴ３０８がＮ埋込層２０４ＧによってＰ基板２００から分離されることを除いては、（類似の構成要素が同様に番号付けされている）図１１Ｂに示されるＮＭＯＳＦＥＴ２３８に類似している。ＮチャネルのラテラルＤＭＯＳＦＥＴ３１０は、ＮＭＯＳＦＥＴ３１０がＮ埋込層２０４を含まないことを除いては、図１１Ｂに示されるＮチャネルのＬＤＭＯＳＦＥＴ２４２に類似している。
【００３２】
垂直なＰＮＰトランジスタ３１２においては、Ｐ＋領域３１４がエミッタとしての役割を果たし、Ｎ−ベース３１６とＮ＋領域３１８とＮエピ層２０２の一部分とがベースとしての役割を果たし、Ｐ埋込層３２０とＰシンカ３２２とがコレクタとしての役割を果たす。ＰＮＰトランジスタ３１２はＮ埋込層２０４ＨによってＰ基板２００から分離される。
【００３３】
ＮチャネルのラテラルＤＭＯＳＦＥＴ３０８はＰ分離拡散領域３２４およびＰ埋込層３２６によってラテラルＮＭＯＳＦＥＴ３１０から分離され、ラテラルＮＭＯＳＦＥＴ３１０はＰシンカ３２８およびＰ埋込層３３０によって垂直なＰＮＰバイポーラトランジスタ３１２から分離される。
【００３４】
図１１Ｅは、Ｐ基板３４０上に成長したＰエピ層３４２に形成される素子を示す。ＣＭＯＳの対はＰＭＯＳＦＥＴ３４４およびＮＭＯＳＦＥＴ３４６を含む。ＰＭＯＳＦＥＴ３４４およびＮＭＯＳＦＥＴ３４６は、ＰＭＯＳＦＥＴ３４４がＮウェル３５０に形成され、ＮＭＯＳＦＥＴ３４６がＰエピ層３４２に形成される点を除いては、図１１Ｂに示されるＰＭＯＳＦＥＴ２４０およびＮＭＯＳＦＥＴ２４２に類似している。ＰＭＯＳＦＥＴ３４４およびＮＭＯＳＦＥＴ３４６は、Ｎ埋込層３５６ならびにＮ分離拡散領域（ＮＩ）３５２および３５４を含む分離構造によってＰ基板３４０から分離される。分離構造のバイアスはＮ＋領域３５８を介して設定することができ、しばしば、ＣＭＯＳ素子に電力を供給する最も正の供給電圧でバイアスがかけられる。
【００３５】
ＮチャネルのわずかにドープされたラテラルＤＭＯＳＦＥＴ３４８はソースとしてＮ＋領域３６０を含み、ボディとしてＰ＋領域３６４とＰ−ボディ３６２とＰエピ層３４２の一部分とを含み、ドレインとしてわずかにドープされたＮ−ドレイン領域３６６とＮウェル３６８とＮ＋領域３７０とを含む。チャネルが、ゲート３７２下のＰウェル３６２およびＰエピ層３４２に形成される。ＮＭＯＳＦＥＴ３４８はＰ基板３４０から分離されない。
【００３６】
図１１Ａ〜図１１Ｅに示される素子の一般的な特徴は、それらの素子が概してエピ層を通じて接続するために長期にわたる熱拡散を必要とすることである。これらの接続は、分離領域を形成するか、または素子の一体型の構成要素として機能する埋込層に接続することを必要とする可能性がある。高い破壊電圧を供給するには、概して、より厚いエピ層とより長い熱処理とが必要である。熱処理はすべて、上方から注入される分離領域と下方から上方に拡散する埋込層との両方において横方向ならびに縦方向のドーパントの拡散をもたらす。この横方向のドーパントの拡散により、これらの先行技術のプロセスで達成可能な間隔と記録密度とが制限される。
【００３７】
こうして、素子自体のパターンサイズが減じられると、これに応じてウェハの表面上に素子をより高密度に実装することを可能にするプロセスが必要とされる。
【課題を解決するための手段】
【００３８】
発明の概要
この発明に従うと、熱拡散プロセス中のドーパントの横方向の拡散は、（拡散前に）拡散の一つの側またはいくつかの側にトレンチを形成し、トレンチに酸化物または他の誘電材料を充填することによって制限される。好ましくは、ドーパントの横方向の拡散は、ドーパントの２つまたはそれ以上の側上、特にプロセスにおいてより深く拡散した接合上にトレンチを形成することによっていくつかの方向に制限される。
【００３９】
概して、拡散を制限するトレンチは、拡散領域のうち大部分が多量にドープされた表面部分がトレンチによって制限されるのに十分な深さを有し、当該トレンチの深さは好ましくは最終的な接合の深さの少なくとも１５〜２０％である。場合によっては、トレンチは拡散全体を制限する。すなわちトレンチは最終的な接合深さよりも深い。トレンチは、たとえば０．５μｍ〜５μｍの範囲の深さであってもよいが、典型的にはトレンチの深さは１μｍ〜３μｍの範囲であるだろう。好ましい一実施例においては、トレンチは、拡散領域のうちより多量にドープされた部分を制限するのに十分に深く、容易に充填および平坦化されるように十分に浅い。
【００４０】
エピタキシャル層を含む実施例においては、トレンチはエピタキシャル層に延在するが、エピタキシャル層を通りその下にある基板にまでは延在しない。好ましい一実施例においては、素子は深い接合分離によって分離されており、この場合、分離する接合の実質的な部分は誘電体が充填されたトレンチによって制限されている。他の実施例においては、上方に拡散する埋込層は、トレンチによって制限されて下方に拡散する拡散領域を部分的に覆って分離構造を完成させる。
【００４１】
このプロセスは、エピタキシャル層において比較的高電圧の素子を構築するのに特に有用である。たとえば確実な動作のために定格で２０Ｖの動作電圧とされるバイポーラトランジスタ素子は典型的には６０Ｖ〜７０Ｖの範囲の破壊電圧を必要とするだろう。これは、素子を基板または互いから電気的に分離するために、比較的厚いエピタキシャル層とエピタキシャル層を通って延在する深い拡散領域とを必要とする。この分離は逆バイアスがかかったＰＮ接合によってもたらされる。従来の技術においては、これらの深い拡散領域は実質的な熱収支（温度と時間との積）を必要とし、これにより拡散領域が横方向に広げられ、素子の寸法が大きくなり、ウェハの所与の区域に配置することのできる素子の数が制限される。
【００４２】
この発明の原理を用いると拡散領域の横方向の広がりが制限される。というのも、トレンチ内における誘電材料中のドーパントの拡散率が、典型的には、半導体基板またはエピタキシャル層におけるドーパントの拡散率よりも低いからである。さらに、トレンチの誘電体に拡散した後のドーパントは電気的に活性ではなく、隣接する接合または素子の接合破壊に悪影響または影響を及ぼさない。さらに、反対の導電性をもつドーパントがトレンチの下の領域において互いに接触したとしても、典型的には、この場所における拡散領域のドーピング濃度は、ＰＮ接合の破壊電圧が比較的高くなるように十分に低い。こうして、この発明を用いることにより記録密度をより高めることが可能となり、ウェハ上の利用可能な空間がはるかに効率的に用いられる。たとえば、素子は、数十ミクロンではなくわずかに１ミクロンしか間隔があけられないかもしれない。
【００４３】
この発明の原理は、分離の目的で用いられる拡散領域または領域だけでなく、埋込層または基板への電気的接続をもたらすのに用いられる「シンカ」拡散領域にも適用される。このようなシンカ拡散領域は、拡散領域自体と同じ導電型または拡散領域自体とは反対の導電型の材料において形成され得る。分離しかもたらさない（製造するのが困難な）従来の深いトレンチ酸化分離とは異なり、トレンチにより制限された拡散は、製造し易いプロセスを用いてウェハの上面からシリコン内の接合深さまでの低抵抗の電気コンタクトを設けることができる。（というのも、困難なトレンチ充填および平坦化の工程を必要としないからである。）
この発明の別の局面に従うと、誘電体が充填されたトレンチがエピタキシャル層または基板の表面から埋もれた領域へと延在する。この埋もれた領域は、エピタキシャル層と比較的高いエネルギで基板にドーパントを注入することによって形成される深い領域の基板との間の界面において形成される埋込層であってもよい。
【図面の簡単な説明】
【００４４】
【図１Ａ】半導体素子における拡散された領域を形成するための一般的なプロセスと、特に熱処理中に発生する横方向のドーパント拡散とを示す図である。
【図１Ｂ】半導体素子における拡散された領域を形成するための一般的なプロセスと、特に熱処理中に発生する横方向のドーパント拡散とを示す図である。
【図１Ｃ】半導体素子における拡散された領域を形成するための一般的なプロセスと、特に熱処理中に発生する横方向のドーパント拡散とを示す図である。
【図１Ｄ】半導体素子における拡散された領域を形成するための一般的なプロセスと、特に熱処理中に発生する横方向のドーパント拡散とを示す図である。
【図２Ａ】拡散された区域の深さがドーパントを注入するマスク開口部の幅によっていかに異なるかを示す図である。
【図２Ｂ】拡散された区域の深さがドーパントを注入するマスク開口部の幅によっていかに異なるかを示す図である。
【図３Ａ】図１Ａ〜図１Ｄおよび図２Ａ〜図２Ｂに示される問題の概要を示す図である。
【図３Ｂ】図１Ａ〜図１Ｄおよび図２Ａ〜図２Ｂに示される問題の概要を示す図である。
【図４Ａ】熱処理中の埋込層と垂直な分離領域との間の分離を維持する際の問題を示す図である。
【図４Ｂ】熱処理中の埋込層と垂直な分離領域との間の分離を維持する際の問題を示す図である。
【図５Ａ】図４Ｂに示される構造を形成するためのプロセスのステップを示す図である。
【図５Ｂ】図４Ｂに示される構造を形成するためのプロセスのステップを示す図である。
【図５Ｃ】図４Ｂに示される構造を形成するためのプロセスのステップを示す図である。
【図５Ｄ】図４Ｂに示される構造を形成するためのプロセスのステップを示す図である。
【図５Ｅ】図４Ｂに示される構造を形成するためのプロセスのステップを示す図である。
【図５Ｆ】図４Ｂに示される構造を形成するためのプロセスのステップを示す図である。
【図６】熱収支と横方向のドーパント拡散の量とを減じる技術として分離領域の下方における上方拡散する埋込層の使用を示す図である。
【図７Ａ】図６に示される構造を形成するプロセスのステップを示す図である。
【図７Ｂ】図６に示される構造を形成するプロセスのステップを示す図である。
【図７Ｃ】図６に示される構造を形成するプロセスのステップを示す図である。
【図７Ｄ】図６に示される構造を形成するプロセスのステップを示す図である。
【図７Ｅ】図６に示される構造を形成するプロセスのステップを示す図である。
【図７Ｆ】図６に示される構造を形成するプロセスのステップを示す図である。
【図８】誘電体が充填されたトレンチを含む分離構造を示す図である。
【図９Ａ】図８に示される分離構造を作製するためのプロセスを示す図である。
【図９Ｂ】図８に示される分離構造を作製するためのプロセスを示す図である。
【図９Ｃ】図８に示される分離構造を作製するためのプロセスを示す図である。
【図９Ｄ】図８に示される分離構造を作製するためのプロセスを示す図である。
【図９Ｅ】図８に示される分離構造を作製するためのプロセスを示す図である。
【図９Ｆ】図８に示される分離構造を作製するためのプロセスを示す図である。
【図１０Ａ】図８に示される分離構造のトレンチを充填する際に発生し得る問題を示す図である。
【図１０Ｂ】図８に示される分離構造のトレンチを充填する際に発生し得る問題を示す図である。
【図１０Ｃ】図８に示される分離構造のトレンチを充填する際に発生し得る問題を示す図である。
【図１０Ｄ】図８に示される分離構造のトレンチを充填する際に発生し得る問題を示す図である。
【図１１Ａ】先行技術の拡散技術を用いて形成される半導体素子を示す図である。
【図１１Ｂ】先行技術の拡散技術を用いて形成される半導体素子を示す図である。
【図１１Ｃ】先行技術の拡散技術を用いて形成される半導体素子を示す図である。
【図１１Ｄ】先行技術の拡散技術を用いて形成される半導体素子を示す図である。
【図１１Ｅ】先行技術の拡散技術を用いて形成される半導体素子を示す図である。
【図１２】分離拡散領域とは反対の導電型のエピタキシャル層において形成されるトレンチにより制限された基本的な分離拡散領域を示す図である。
【図１３Ａ】図１２に示されるトレンチにより制限された分離拡散領域の変形例を示す図である。
【図１３Ｂ】図１２に示されるトレンチにより制限された分離拡散領域の変形例を示す図である。
【図１３Ｃ】図１２に示されるトレンチにより制限された分離拡散領域の変形例を示す図である。
【図１３Ｄ】図１２に示されるトレンチにより制限された分離拡散領域の変形例を示す図である。
【図１４】シンカ拡散領域と同じ導電型のエピタキシャル層に形成されるトレンチにより制限されたシンカ拡散領域を示す図である。
【図１５Ａ】図１４に示されるトレンチにより制限されたシンカ拡散領域の変形例を示す図である。
【図１５Ｂ】図１４に示されるトレンチにより制限されたシンカ拡散領域の変形例を示す図である。
【図１５Ｃ】図１４に示されるトレンチにより制限されたシンカ拡散領域の変形例を示す図である。
【図１５Ｄ】図１４に示されるトレンチにより制限されたシンカ拡散領域の変形例を示す図である。
【図１５Ｅ】図１４に示されるトレンチにより制限されたシンカ拡散領域の変形例を示す図である。
【図１６Ａ】Ｐ型の基板におけるトレンチにより制限されたＮ型のシンカを示す図である。
【図１６Ｂ】Ｐ型のエピタキシャル層におけるトレンチにより制限されたＮ型のシンカを示す図である。
【図１６Ｃ】下にあるＮ埋込層と融合するトレンチにより制限されたＮ型のシンカを示す図である。
【図１６Ｄ】広角の分離構造の一部として形成されるトレンチにより制限されたＮ型のシンカを示す図である。
【図１６Ｅ】広角の分離構造の一部として形成されるトレンチにより制限されたＮ型のシンカを示す図である。
【図１７】Ｎ埋込層に延在する誘電体が充填されたトレンチを含む分離構造を示す図である。
【図１８】Ｐ型の基板に形成されるＰ型のトレンチにより制限されたシンカを示す図である。
【図１９】Ｐ型のエピタキシャル層に形成されるＰ型のトレンチにより制限されたシンカを示す図である。
【図２０】Ｐ基板に形成されるトレンチにより制限されたＮウェルを示す図である。
【図２１】Ｎエピタキシャル層に形成されるトレンチにより制限されたＰウェルを示す図である。
【図２２Ａ】誘電体が充填されたトレンチを用いるＰエピタキシャル層とＮ埋込層との分離されたポケットの形成を示す図である。
【図２２Ｂ】誘電体が充填されたトレンチを用いるＰエピタキシャル層とＮ埋込層との分離されたポケットの形成を示す図である。
【図２３Ａ】誘電体が充填されたトレンチを用いるＰ基板と注入された深いＮ領域との分離されたポケットの形成を示す図である。
【図２３Ｂ】誘電体が充填されたトレンチを用いるＰ基板と注入された深いＮ領域との分離されたポケットの形成を示す図である。
【図２４Ａ】誘電体が充填されたトレンチを用いるＮエピタキシャル層とＰ埋込層との分離されたポケットの形成を示す図である。
【図２４Ｂ】誘電体が充填されたトレンチを用いるＮエピタキシャル層とＰ埋込層との分離されたポケットの形成を示す図である。
【図２５Ａ】誘電体が充填されたトレンチを用いるＮ基板と注入された深いＰ領域との分離されたポケットの形成を示す図である。
【図２５Ｂ】誘電体が充填されたトレンチを用いるＮ基板と注入された深いＰ領域との分離されたポケットの形成を示す図である。
【図２６Ａ】誘電体が充填されたトレンチを用いるＮエピタキシャル層と、Ｎ埋込層によってＰ基板から分離されているＰ埋込層との分離されたポケットの形成を示す図である。
【図２６Ｂ】誘電体が充填されたトレンチを用いるＮエピタキシャル層と、Ｎ埋込層によってＰ基板から分離されているＰ埋込層との分離されたポケットの形成を示す図である。
【図２７Ａ】誘電体が充填されたトレンチを形成するプロセスを示す図である。
【図２７Ｂ】誘電体が充填されたトレンチを形成するプロセスを示す図である。
【図２７Ｃ】誘電体が充填されたトレンチを形成するプロセスを示す図である。
【図２７Ｄ】誘電体が充填されたトレンチを形成するプロセスを示す図である。
【図２７Ｅ】誘電体が充填されたトレンチを形成するプロセスを示す図である。
【図２７Ｆ】誘電体が充填されたトレンチを形成するプロセスを示す図である。
【図２７Ｇ】誘電体が充填されたトレンチを形成するプロセスを示す図である。
【図２７Ｈ】誘電体が充填されたトレンチを形成するプロセスを示す図である。
【図２７Ｉ】誘電体が充填されたトレンチを形成するプロセスを示す図である。
【図２８】相補型アナログバイポーラトランジスタの構築のためのプロセスフローを示す図である。
【図２９Ａ】図２８に概略が示されたプロセスのステップを示す図である。
【図２９Ｂ】図２８に概略が示されたプロセスのステップを示す図である。
【図２９Ｃ】図２８に概略が示されたプロセスのステップを示す図である。
【図２９Ｄ】図２８に概略が示されたプロセスのステップを示す図である。
【図２９Ｅ】図２８に概略が示されたプロセスのステップを示す図である。
【図２９Ｆ】図２８に概略が示されたプロセスのステップを示す図である。
【図２９Ｇ】図２８に概略が示されたプロセスのステップを示す図である。
【図２９Ｈ】図２８に概略が示されたプロセスのステップを示す図である。
【図２９Ｉ】図２８に概略が示されたプロセスのステップを示す図である。
【図２９Ｊ】図２８に概略が示されたプロセスのステップを示す図である。
【図２９Ｋ】図２８に概略が示されたプロセスのステップを示す図である。
【図２９Ｌ】図２８に概略が示されたプロセスのステップを示す図である。
【図２９Ｍ】図２８に概略が示されたプロセスのステップを示す図である。
【図３０】狭いパターンサイズおよび広いパターンサイズの両方について、制限されない拡散領域とトレンチにより制限された拡散領域との比較を示す図である。
【発明を実施するための形態】
【００４５】
発明の説明
図１２は、この発明の構造およびプロセスの基本的な例を示す。Ｎエピ層４０２はＰ基板４００上に成長し、ホウ素などのＰ型のドーパントがＮエピ層４０２の上面を通じて注入されてＰ分離領域４０４を形成する。トレンチ４０８Ａおよび４０８ＢはＰ領域４０４の両側のＮエピ層４０２に形成されている。トレンチ４０８Ａおよび４０Ｂは、酸化物、窒化物または異なる種類の誘電体でできた多重層であり得る誘電材料４０６が充填される。
【００４６】
熱処理中に、分離領域４０４におけるＰ型のドーパントが下方向に拡散すると、トレンチ４０８Ａおよび４０８Ｂが横方向に広がるドーパントに対する障壁としての役割を果たす。ドーパントの拡散率は、概して、Ｎエピ層４０２におけるよりも誘電材料４０６における方が低い。これによりドーパントの横方向の拡散が制限される。さらに、トレンチ４０８Ａと４０８Ｂとの間において結果として得られる高濃度のＰ型のドーパントは、ドーパント濃度の勾配を垂直方向に上げる傾向があり、これは、トレンチが存在しなかった場合よりも迅速にドーパントを下方向に拡散させる傾向がある。こうして、所与の拡散の深さを達成するのに熱処理はさほど必要とされない。
【００４７】
分離拡散を実行するのに必要とされる時間を短縮することに加えて、当該方法は、不十分な拡散（所与の拡散時間にわたる予想されるよりも不所望に浅い接合につながる作用）の制限を被ることなくより狭い分離のパターンサイズを用いることを可能にする。後にトレンチにより制限された拡散を用いて不十分な拡散が始まる。というのも、より低い拡散速度により表面濃度が横方向に維持され、垂直な勾配がより高く維持されて、垂直な拡散がより急速に進むこととなる。当然、接合の底部がトレンチの底部に到達した後に速度が低下するが、いずれにしてもその時までに拡散速度は既に実質的に遅くなっている。
【００４８】
上述のプロセスにおいては、ドーパントは、５Ｅ１２ｃｍ-2〜５Ｅ１５ｃｍ-2（しかし、より典型的には２Ｅ１３ｃｍ-2〜２Ｅ１４ｃｍ-2）の範囲であり得る注入ドーズ量を含むたとえば１４０ｋｅＶ未満の従来の低エネルギ注入を用いて表面付近に導入されるか、または（気体または固体のドーパント源が存在する場合に高温拡散からドープされた）プレデポジションによって形成される。拡散前の接合深さは一般に０．５μｍ未満である。
【００４９】
代替的には、注入は、いかなる高温拡散時間よりも前に、たとえばそのピーク濃度をシリコン内の０．５〜２．０μｍにして、より深く最初に形成され得る。より深い注入では、その目標とされた十分な深さに到達するのに拡散時間が短くて済むが、高エネルギ（すなわち１００万ボルト）のイオン注入を用いる必要がある。注入エネルギが３００ｋｅＶから３ＭｅＶまでの範囲であり、高い製造スループットを達成するのに慨して１ＭｅＶ〜２ＭｅＶの注入が好ましい。従って、他の区域からの注入を遮るのに必要なフォトレジストの厚さを典型的には２〜４μｍの厚さに増やさなければならない。
【００５０】
分離拡散領域は通常、分離されているエピタキシャル層よりも深く、かつ、概してエピ層の厚さのバリエーションが不完全な分離につながらない（すなわち、イオン注入が基板を部分的に覆わない）ことを保証するエピ深さの１２０％以上の接合深さにまで実施される必要がある。４μｍの層については、４．８μｍ〜５．２μｍの拡散深さが一般的である。このような拡散は、拡散炉に損傷を与えたりウェハに反りを生じさせたりせずに拡散速度を最高にするために、１０５０℃〜１２００℃、しかしより好ましくは１１００℃〜１１５０℃で実行され得る。
【００５１】
図示される例においては、トレンチ深さは典型的にはエピの厚さの大体半分、たとえば２μｍ、典型的には分離されている層の深さの３０％〜７０％にエッチングされ得るが、これはエピ層の１０％〜９０％であってもよい。トレンチが５μｍよりも深いと充填および平坦化するのが徐々に難しくなる。
【００５２】
トレンチ幅は０．１μｍ〜２μｍの範囲であってもよく、約０．５〜１μｍのトレンチ寸法が好ましい。トレンチ間のメサは幅が０．５μｍ〜１０μｍであってもよく、１．５〜５μｍの幅が好ましい。トレンチは１つの側だけで、好ましくは２つの側で（縞または輪として）拡散領域を制限し得るが、ベイはまた、３つの側もしくは４つの側で拡散領域を制限し得るかまたはすべての側で（同心状に）拡散領域を完全に囲み得る。
【００５３】
代替的な発明においては、トレンチはまた、拡散後または一部の拡散後にエッチングおよび充填され得るが、その際に、当該プロセスはドーパントの横方向の拡散を制御する利点をいくらか失う。トレンチのエッチング前に拡散することにより、トレンチの位置は、領域４０４のより広範な横方向の拡散を交差するようより幅広に間隔があけられなければならない。このような方法は、狭いが深い接合を形成する利点をなくす。
【００５４】
注入部分よりも下方に埋込層を形成する代替例がある。図１３Ａにおいては、たとえばＰ埋込層４１０はＰ分離領域４０４の下に形成されている。Ｐ型の分離柱については、Ｐ型の埋込層はホウ素（または注入されたアルミニウム）を含み得、エピタキシャル成長の前に１Ｅ１２ｃｍ-2〜４Ｅ１４ｃｍ-2のドーズ量で、ただし好ましくは２Ｅ１３ｃｍ-2〜２Ｅ１４ｃｍ-2のドーズ量で、さらに典型的には１２０ｋｅＶ未満、たとえば８０ｋｅＶ（ただし場合によっては３００ｋｅＶの高さ）のエネルギで導入される。熱処理中に、Ｐ埋込層４１０は、トレンチ４０８Ａおよび４０８Ｂの底部よりも下の（破線で示された）位置において下方に拡散するＰ分離領域４０４と融合するまで上方に拡散する。図１３Ｂは、Ｐ分離領域４０４とＰ埋込層４１０との融合がトレンチ４０８Ａと４０８Ｂとの間のメサにおいて起こる実施例を示す。図１３Ｃは、Ｐ領域が、分離領域ではなく、Ｎエピ層４０２の表面とＰ基板４００との間に接続を形成するのに用いられるＰウェル４１２である実施例を示す。Ｐウェル４１２は、概して類似の分離拡散領域よりも低い濃度および低い注入ドーズ量を有し、しばしばウェル内部にＮＰＮバイポーラトランジスタまたはＰＭＯＳなどの素子を組込むのに十分に低い表面濃度を有する。１Ｅ１２ｃｍ-2〜５Ｅ１３ｃｍ-2の注入ドーズ量が一般にウェル形成において用いられるが、分離注入のために報告されている注入エネルギの可能な範囲は同じである。ウェルにおけるドーピング濃度が概して分離領域におけるドーピング濃度よりも低いので、ウェル拡散は、目標とされる深さに到達するのに２０％〜６０％長い拡散時間（または同等の温度−時間）を必要とするかもしれない。
【００５５】
図１３Ｄは、単一のトレンチ４１４が用いられ、Ｐ埋込層４１６がトレンチ４１４と部分的に重なるまで上方に拡散される変形例を示す。この変形例が選択される場合、Ｐ埋込層４１６が実際にトレンチ４１４と部分的に重なるようにトレンチ４１４が十分に深くなりかつＰ埋込層４１６が十分に上方に拡散することを確実にするよう注意が払われなければならない。同様に、この変形例は単独では、トレンチにより制限された接合分離形態がもたらすようには基板とウェハの上側との間に電気接続をもたらさない。
【００５６】
図１４に図示のとおり、この発明の技術はまた、シンカ領域と同じ導電型のエピ層にシンカ領域を形成するのに用いることができる。Ｎシンカ４１８は、Ｎシンカ４１８の横方向の広がりを制限するトレンチ４２０Ａと４２０Ｂとの間に下方向に注入および拡散されている。ドーパントはリンであってもよい。その注入特性および注入ドーズ量の範囲は、リンの注入がホウ素の注入と同じ深さに到達するのに２．５〜３倍のエネルギを必要とすることを除いては、Ｐ型（ホウ素）の注入の特性およびドーズ量の範囲に類似している。拡散率もホウ素に類似しているが、特定の事例を計算するのに正確な条件が考慮されなければならない。リンの注入を用いてドーパントを浅い接合として導入する（が、接合の深さを決定しない）場合、６０ｋｅＶ〜１２０ｋｅＶの注入エネルギが一般的であり、典型的な値は９０ｋｅＶである。
【００５７】
完璧には、図１４におけるＮシンカ４１８の深さは、（図１２のＰ分離拡散領域４０４の場合と同様に）Ｐ−Ｎ接合の深さではない。拡散されたＮ型の領域がＮ型のエピタキシャル層にＰ−Ｎ接合を形成しないので、「接合」は仮想の接合であり、濃度が異なる２つの接触するかまたは部分的に重なるＮ型の領域間における接合である。典型的には、１０〜１５％の濃度の変化は仮想の接合と考えられてもよい。
【００５８】
図１５Ａおよび図１５Ｂは図１３Ａおよび図１３Ｂにそれぞれ匹敵し、Ｎ埋込層４２２が上方に拡散し得、トレンチ４２０Ａおよびトレンチ４２０Ｂ（図１５Ａ）の底部よりも下で、またはトレンチ４２０Ａと４２０Ｂ（図１５Ｂ）と間のメサにおいてＮシンカ４１８と融合し得ることを示す。図１５Ｃおよび図１５Ｄは、Ｎ埋込層がＮシンカの真下の区域に制限される必要はないが１つまたはいくつかの方向に横方向に延在し得ることを示す。図１５ＣのＮ埋込層４２４は、トレンチ４２０Ａおよび４２０Ｂの底部よりも下でＮシンカ４１８と融合し、図１５ＤのＮ埋込層４２６はトレンチ４２０Ａと４２０Ｂとの間にあるメサにおいてＮシンカ４１８と融合する。図１５Ｅは、２つ（またはそれ以上）の方向に横方向に延在しＮシンカ４１８と融合するＮ埋込層４２８を示す。Ｎ埋込層４２２、４２４、４２６および４２８ｂは、６０ｋｅＶ〜１８０ｋｅＶで、１Ｅ１２ｃｍ-2〜５Ｅ１５ｃｍ-2（但し典型的には５Ｅ１４ｃｍ-2〜３Ｅ１５ｃｍ-2）のドーズ量で注入されるヒ素、アンチモンまたはリンであり得る。Ｎ埋込層は、エピタキシ中の脱ガスおよび横方向のオートドーピングを防ぐためにエピタキシャル成長前に拡散されなければならない。先行技術の埋込層の形成に特有の上述の先行技術の拡散サイクルは、エピタキシャル成長の準備をするのに適用可能でありかつ十分である。Ｎ埋込層４２４、４２６および４２８は、より一般的には、エピタキシャルの厚さ４０２の「平坦なゾーン」の上方拡散と損失とを防ぐためにヒ素またはアンチモンなどの低速で拡散するドーパントを含む。
【００５９】
Ｎ埋込層４２２、４２４、４２６または４２８はまた、（たとえば５Ｅ１５ｃｍ-2を超える）はるかに高いドーズ量で注入され得るが、エピタキシャル成長中に結晶欠陥および積層欠陥の形成を除去するために高温でアニールされなければならない。
【００６０】
図１６Ａは、Ｐ基板４３０におけるトレンチ４３２Ａと４３２Ｂとの間にＮシンカ４３４を含む実施例を示す。その形成は、それがＮ型のエピタキシャル層ではなくＰ型の材料において形成される点を除いては、図１４のＮシンカ４１８に類似している。図１６Ｂは、トレンチ４３２Ａおよび４３２ＢならびにＮシンカ４３４がＰ基板４３０ではなくＰエピ層４３６に形成される点を除いては図１６Ａに類似している。図１６Ｃは図１６Ｂに類似しているが、Ｐ埋込層４３８と融合するＮシンカ４３４を示し、当該Ｐ埋込層４３８は、Ｐ基板４３０とＰエピ層４３６との間の界面において形成され、Ｎシンカ４３４と融合するよう上方に拡散している。図１６Ｄは、横方向に一方向に延在するＮ埋込層４４０と融合し、トレンチ４３２Ｂの右側にＰエピ層４３６の部分を囲む広角の分離構造を形成するＮシンカ４３４を示す。図１６Ｅは、図１６Ｄに示されるのと類似の構造を示すが、Ｎ埋込層４４２は、Ｐエピ層４３６内にいくつかの分離されたポケットを作り出すために２（またはそれ以上の）次元に延在する。
【００６１】
図１７においては、Ｐエピ層４３６の分離されたポケットは、Ｎ埋込層４４２が誘電体が充填されたトレンチ４４４を部分的に覆うまでＮ埋込層を上方に拡散させることによって形成される。
【００６２】
図１８は、Ｐ基板４５０におけるトレンチ４５２Ａと４５２Ｂとの間にＰシンカ４５４を含む実施例を示す。この実施例は、ＰシンカがＰ型の材料またはエピに形成されているが、Ｐ型およびＮ型の領域がすべて交換される点を除いては、図１４に示されるＮエピ層におけるＮシンカの構成に類似している。図１９は、トレンチ４５２Ａおよび４５２ＢならびにＰシンカ４５４が、Ｐ基板４５０ではなくＰエピ層４５６に形成される点を除いては、図１８に類似している。
【００６３】
図２０は、Ｐ基板４６０に形成される誘電体が充填された単一のトレンチ４６２とＰ基板４６０に拡散したＮウェル４６４とを示し、当該トレンチ４６２は、Ｎウェル４６４がトレンチ４６２の左側に位置するＰ基板４６０の一部に拡散するのを防ぐ。図２１は、Ｐ基板４６０の上に成長したＮエピ層４６６に形成されたトレンチ４６２を示し、当該トレンチ４６２は、Ｐウェル４６８がトレンチ４６２の右側に位置するＮエピ層４６６の一部に拡散するのを防ぐ。いずれの場合も、この構造は２つの利点を提供する。すなわち、この構造は、ドーピング濃度が高い場合に表面にＰＮ接合が形成されるのを防ぎ、ウェルエッジにおける横方向の拡散を最小限にする。ウェルエッジにおいて拡散がいくらか向上し、接合深さが増大し得ることに留意されたい。
【００６４】
図２２Ａおよび図２２Ｂは、Ｐエピ層４７２に形成されるトレンチがいかにＮ埋込層４７４とともに用いられてＰエピ層４７２の分離されたポケットを形成し得るかを示す。図２２Ａにおいては、トレンチ４７６ＢだけがＮ埋込層４７４に延在し、トレンチ４７６Ａは延在しない。図２２Ｂにおいては、トレンチ４７８Ａおよび４７８ＢがともにＮ埋込層４７４に延在する。いずれの場合も、同じトレンチを用いて、トレンチにより制限された拡散領域を分離、ウェルまたはシンカ領域として形成することができる。
【００６５】
図２３Ａおよび図２３Ｂは、ここではＰ基板４７０とＰエピ層４７２との界面における拡散領域によって形成されるＮ埋込層ではなく、本願とともに共同出願され引用により全体がこの明細書中に援用される出願番号［代理人整理番号第ＡＡＴ０１１ ＵＳ］により詳細に記載されるように、Ｎ−ドーパントをＰ基板４７０に注入することによって深いＮ領域４８０が形成される点を除いては、図２２Ａおよび図２２Ｂに類似している。図２３Ａにおいては、トレンチ４７６Ｂだけが深いＮ領域４８０に延在し、トレンチ４７６Ａは延在しない。図２３Ｂにおいては、トレンチ４７８Ａ、４７８Ｂおよび４７８Ｃはすべて深いＮ領域４８０に延在する。当該トレンチはまた、トレンチにより制限された拡散領域をシンカ、分離またはウェルとして形成するのに用いられてもよい。
【００６６】
図２４Ａおよび図２４Ｂは、Ｎエピ層４９２に形成されるトレンチがいかにＰ埋込層４９４とともに用いられてＮエピ層４９２の分離されたポケットを形成し得るかを示す。図２４Ａにおいては、トレンチ４９６ＢだけがＰ埋込層４９４に延在し、トレンチ４９６Ａは延在しない。図２４Ｂにおいては、トレンチ４９８Ａ、４９８Ｂおよび４９８ＣはすべてＰ埋込層４９４に延在する。当該トレンチはまた、トレンチにより制限された拡散領域をシンカ、分離またはウェルとして形成するのに用いられてもよい。
【００６７】
図２５Ａおよび図２５Ｂは、ここでは、Ｎ基板４９０とＮエピ層４９２との界面における拡散領域によって形成されるＰ埋込層ではなく、上述の出願番号［代理人整理番号第ＡＡＴ０１１ ＵＳ］に記載されるように、ＰドーパントをＮ基板４９０に注入することによって深いＰ領域５００が形成される点を除いては、図２４Ａおよび図２４Ｂに類似している。図２５Ａにおいては、トレンチ４９６Ｂだけが深いＰ領域５００に延在し、トレンチ４９６Ａは延在しない。図２５Ｂにおいては、トレンチ４９８Ａ、４９８Ｂおよび４９８Ｃはすべて深いＰ領域５００に延在する。当該トレンチはまた、トレンチにより制限された拡散領域をシンカ、分離またはウェルとして形成するのに用いられてもよい。
【００６８】
図２６Ａおよび図２６Ｂは、Ｐ基板５１０とＮエピ層５１２との間の界面において形成されるＮ埋込層５１４およびＰ埋込層５１６を含む構造を示す。Ｐ埋込層５１６はＮ埋込層５１４の上方のエッジを越えて上方向に拡散している。これにより、Ｎ埋込層５１４がＰ埋込層５１６を越えて横方向に延在する事実と組合わせると、Ｎ埋込層５１４の上方にありＰ基板５１０から分離されるＰ埋込層５１６の一部分が作り出される。当該トレンチはまた、トレンチにより制限された拡散領域をシンカ、分離またはウェルとして形成するのに用いられてもよい。
【００６９】
Ｎエピ層５１２は、Ｎエピ層５１２の表面から下方に延在する誘電体が充填されたトレンチによって、分離されたポケットに分けられ得る。図２６Ａにおいては、誘電体が充填されたトレンチ５１８Ｃが、Ｎエピ層５１２を分離されたポケットに分ける。図２６Ｂにおいては、誘電体が充填されたトレンチ５２０Ａおよび５２０Ｂの各々が、Ｎエピ層５１２を分離されたポケットに分ける。通常、誘電体が充填されたトレンチはＰ埋込層５１６に延在するはずであるが、電流がＰ埋込層５１６全体にわたって横方向に流れることを可能にするために、当該トレンチはＰ埋込層５１６を通りＮ埋込層５１４に延在すべきではない。当該トレンチはまた、トレンチにより制限された拡散領域をシンカ、分離またはウェルとして形成するのに用いられてもよい。
【００７０】
トレンチにより制限された拡散領域と（より一般的にはトレンチにより制限された接合として）、深いトレンチ酸化分離との違いをここで繰返すことが重要である。深いトレンチ分離（ＤＴＩ）は、エピタキシャル層を完全に突抜けてその下にある基板に食い込むトレンチを用いる。したがって、ＤＴＩプロセスにおいては、トレンチが存在するいかなる断面においても、（ウェル、拡散された接合、さらには埋込層における）横方向の電流の流れが遮断される、すなわち、トレンチの存在によって遮られる。たとえば、２つの隣接するバイポーラ素子のコレクタのような関連のない素子を互いから完全に分離するのが望ましい場合、ＤＴＩタイプのトレンチの深さが有用となる。しかし、バイポーラの断面においては、ベースとコレクタとの間の横方向の電流の流れは深いトレンチによって遮断することができない、すなわち、ＤＴＩタイプのトレンチはバイポーラの「内部」では用いることができないが、バイポーラ間においてのみ用いることができる。たとえば図２６Ｂの構造を検討してみると、トレンチ５２０Ａおよび５２０Ｂは、Ｐ埋込層５１６に延在しているが完全には突抜けていない。ＰＢＬ層５１６が「遮断」されないので、電流が上記層において横方向に流れることが可能であり、これにより、能動素子が構築され得る以外の位置で上記層に接触するのが容易となる。さらに、エッジを含む素子の横方向の範囲のどこででもＮ埋込層５１４への電気接触が可能であり、Ｎ埋込層５１４はなおも共通の電位にバイアスがかけられ、これにより、ＮＢＬ５１４において（ウェハの表面に対して平行な）横方向の電流の流れが可能となる。ＤＴＩトレンチが用いられる場合、Ｎ埋込層は別個の島に切り分けられ、各々がそれ自体の電気接触を必要とすることになるだろう。類似の議論が、図２２ＢにおけるＮ埋込層４７９を部分的に覆うトレンチに適用される。
【００７１】
図２７Ａ〜図２７Ｉは、誘電体が充填されたトレンチを形成するための可能なプロセスを示す。基板上に成長したエピ層において形成されるトレンチが示される。上述のように、エピ層および基板は、同じ電気導電型（ＮもしくはＰ）または異なる導電型であってもよい。さらに、図２３Ａおよび図２３Ｂに示されるように、たとえばいくつかの実施例においては、トレンチはエピタキシャル層なしに基板に形成され得る。当該プロセスは、トレンチ深さのための基準が異なる可能性がある点を除いては、上述の条件で本質的に同じままであるだろう。
【００７２】
図２７Ａに図示のとおり、酸化物または窒化物（またはそのサンドイッチ状のもの）などの材料の硬質のマスク層５３４がエピ層５３２の表面上に形成される。硬質のマスク層５３４はフォトレジスト層５３６でマスクされ、開口部３５８を形成するようエッチングされる。図２７Ｂに図示のとおり、トレンチ５４０は、典型的には反応性イオンエッチング（ＲＩＥ）を用いてエッチングされる。トレンチ−ゲート型ＭＯＳＦＥＴを作成するためのプロセスにおいてはフォトレジスト層５３６がしばしばＲＩＥ前に除去されるが、ここでは、ＲＩＥ中に適所にフォトレジスト層５３６を残すことが望ましいかもしれない。というのも、トレンチは、トレンチゲート型垂直パワーＭＯＳＦＥＴのために一般に用いられるトレンチよりも深い（たとえば２〜４μｍ深い）可能性があるからである。代替的には、硬質のマスク層５３４の厚さは、シリコントレンチエッチングプロセスに耐えるよう厚くすることができる。
【００７３】
硬質のマスク層５３４およびフォトレジスト層５３６が除去され（またはマスクが選択的に除去され）、随意には、犠牲酸化層５４２が図２７Ｃに図示のとおりトレンチ５４０の壁上に形成され、図２７Ｄに図示のとおり除去される。これは、ＲＩＥプロセス中に通常発生する結晶損傷を修復するのに役に立つ。酸化ライナ５４４が図２７Ｅに図示のとおりトレンチ５４０の壁上に成長し、ＴＥＯＳ酸化物などの誘電体５４６が図２７Ｆに図示のとおりトレンチ５４０においてエピ層５３２の表面上にわたって堆積する。酸化ライナ５４４は、ホウ素および／またはリンなどのドーパントに対してシールドの役割を果たすが、当該ドーパントが誘電体５４６に含まれることにより、誘電体５４６がより容易にトレンチ５４０に流入して充填され得る。このようなドーパントがエピ層５３２に入ることが可能である場合、素子の電気特性が変えられ得る。場合によっては、ドープされない酸化物をトレンチに最初に堆積させることにより、酸化ライナを省くことができるかもしれない。
【００７４】
次に、当該構造の上面が化学機械研磨（ＣＭＰ）によって平坦化されて、図２７Ｇに示されるセミフラットな表面が形成され得る。エピ層５３２の表面が再度酸化されて、図２７Ｈに示される酸化層５４８が形成される。酸化プロセスは、エピ層５３２の一部を消費するが（既に酸化された）酸化物５４６を消費しないので、トレンチ５４０にわたって窪みが作り出される。代替的には、酸化ライナ５４４の一部分が平坦化プロセスの際にエピ層５３２の上面に残されてもよく、この場合、図２７Ｈに示される再酸化ステップは不要になり得る。
【００７５】
図２７Ｆにおけるガラス５４６のエッチバックを実行する代替例では、図２７Ｇに示されるような平面な表面は作られないだろう。トレンチの上にわたっていくらか窪みが生じるのは、おそらく、堆積した酸化物がより速くエッチングをする傾向があるからである。次に、シリコン窒化物が堆積すると、ＣＭＰ方法を用いて平坦化されて、トレンチの上部が窒化物で覆われ得るかまたは封止され得る。
【００７６】
図２７Ｉに図示のとおり、ポリシリコン層５５０が、レジスタまたはキャパシタを形成する際に用いるために酸化層５４８上に堆積されかつパターニングされ得る。キャパシタがポリシリコン層５５０とエピ層５３２との間に形成されるべき場合、酸化層５４８の厚さは限界であり、酸化層５４８を堆積させるのではなく加熱手段によって酸化層５４８を成長させることが望ましいかもしれない。というのも、熱処理は概して、堆積プロセスよりも酸化層の厚さを大きく制御するからである。この要因は、ポリシリコン層５５０が、上に重なっている別のポリシリコン層とともにレジスタまたはキャパシタとして用いられるべき場合には重要ではない。
【００７７】
図１２〜図２７に記載されるプロセスステップは、バイポーラトランジスタ、ＭＯＳＦＥＴ、ダイオードなどを含むがこれらに限定されない広範囲の半導体素子を作製するのに用いることのできるブロックを構築している。これらのプロセスステップは、トレンチにより制限された拡散および接合を用いて構造を集積化することを含む。図２８および図２９は、相補型アナログバイポーラトランジスタの構築（すなわちＮＰＮおよびＰＮＰの両方の集積化）におけるこの発明の使用を示すが、この特定の実施例の説明は、この発明がそのように限定されることを示していると解釈されるべきではない。「アナログ」という用語は、当該技術の目的が、供給電圧よりも低い持続電圧へのＢＶｃｅｏスナップバックの問題を被ることなく高品質の電流源（高いアーリー電圧素子）と、たとえば３Ｖまたは５ボルトを超える高い破壊電圧とを作り出すことのできるバイポーラ素子を製造することであることを識別するためにだけ含まれている。当然、トレンチにより制限された拡散技術はアナログバイポーラの製造に限定されず、デジタル方式で最適化されたバイポーラのために用いることもできる。
【００７８】
図２８はプロセスの概要を示す。「カード」の各々はプロセスステップを表わす。概して、角が切り取られたカードはオプションのステップを示すが、ただし他のステップも特定の状況においては省かれてもよい。
【００７９】
プロセスは、一連の基板への注入および拡散、ならびに基板上でのエピタキシャル層の成長から始まる。中間の深さの部分的なトレンチ分離（ＰＴＩ）領域の構築に関する次のステップが実行される。深い接合は、理想的にはトレンチにより制限された拡散領域から恩恵を受けるレイアウトを用いて注入および拡散され、バイポーラトランジスタのベース領域が形成される。随意には、ポリシリコンキャパシタが構築され得る。次いで、「後の（ｌａｔｅ）」注入では、トランジスタのエミッタ領域およびコレクタ領域が形成される。最後に、２層金属（ＤＬＭ）配線構造がシリコンの上に構築されて、シリコンにおける領域への接続をもたらす。いわゆる「＋５プロセス」は、５つのマスクを用いるＤＬＭ配線シーケンス全体を指し、１つのマスクはシリコンへのコンタクトの規定とエッチングとを行なうためのものであり、もう１つのマスクは金属１のためのものであり、第３のマスクは金属１と金属２との間における中間層の誘電体のビアエッチングのためのものであり、第４のマスクは金属２のためのものであり、最後のマスクはパッドを結合するためのパッシベーション層のエッチングを行なうためのものである。したがって、シリコン処理が完了すると、「＋３プロセス」が単層の金属（ＳＬＭ）を作製し、いわゆる「＋５プロセス」により２層金属（ＤＬＭ）がもたらされ、「＋７プロセス」により３層の金属配線がもたらされる。これらの配線オプションはすべて、図示されるプロセスフローに対応し、トレンチにより制限された接合および拡散の使用に相互に対応している。
【００８０】
図２９Ａを参照すると、酸化層６０２およびフォトレジスト層６０４がＰ基板６００上に連続して堆積し、フォトレジスト層６０４がパターニングされ、酸化層６０２がフォトレジスト層６０４における開口部を通じてエッチングされる。フォトレジスト層６０４が除去され、アンチモンおよび１回もしくは２回イオン化されたリン（またはこれらの両方の組合せ）が、図２９Ｂに図示のとおり、酸化層６０２における開口部を通じて（上述の条件に匹敵する条件を用いて）注入される。
【００８１】
酸化層６０２が除去され、アンチモンおよびリンが長期間にわたってドライブインされる。これにより、新しい酸化層６０６がＰ基板６００の表面上に形成され、部分６０８Ａ、６０８Ｂおよび６０８Ｃに分割されるＮ埋込層６０８がＰ基板６００の表面より下に形成される。部分６０８Ａ、６０８Ｂおよび６０８Ｃは、酸化層６０２がフォトレジスト層６０４における開口部を通じてエッチングされた後に当該酸化層６０２が残る位置に分離される。
【００８２】
図２９Ｄに図示のとおり、酸化層６０６が除去され、フォトレジスト層６１０が堆積し、パターニングされる。開口部６１２Ａおよび６１２Ｂは、Ｎ埋込層６０８の部分６０８Ａ、６０８Ｂおよび６０８Ｃを分離する空隙の上方にあるフォトレジスト層６１０において形成され、開口部６１２Ｃは、Ｎ埋込層６０８の部分６０８Ａの上方にあるフォトレジスト層６１０において形成される。ホウ素が開口部６１２Ａ、６１２Ｂおよび６１２Ｃを通じて注入されて、Ｐ基板６００にＰ埋込層６１４の部分６１４Ａおよび６１４Ｂが形成される（図２９Ｅを参照）。リンを用いてＮ埋込層６０８を形成したので、ホウ素注入のドーズ量は、部分的に重なる領域においてホウ素が確実にリンのドーピングを圧倒するようかなり高く（たとえば、３Ｅ１４〜７Ｅ１５ｃｍ-2）なければならない。アンチモンまたはヒ素などの低速で拡散するドーパントだけを用いてＮ埋込層６０８が形成される場合、ホウ素注入のドーズ量は、ことによると８Ｅ１３ｃｍ-2ほどのドーズ量にまで減じられる可能性がある。開口部６１２Ｃを通るホウ素ドーパントは、Ｎ埋込層部分６０８Ａにおけるリンおよびアンチモンを反対にドープせず、このため図２９Ｅには示されない。
【００８３】
図２９Ｅに図示のとおり、Ｎエピタキシャル（エピ）層６１６がＰ基板６００の上に成長する。このプロセス中に、Ｎ埋込層６０８およびＰ埋込層６１４がＮエピ層６１６へと上方に拡散する。この接合を形成するのに付加的な拡散は必要とされない。というのも、エピタキシャル堆積プロセス自体が高温で行なわれるからである。Ｎ埋込層６０８が急速に拡散するドーパントのリンを含んでいるので、Ｎ埋込層６０８におけるピークのドーパント濃度は、エピタキシャル成長前に実行される拡散におけるリンおよびアンチモン注入のドライブイン中に実質的に下方に移動する。したがって、Ｎエピ層６１６への上方拡散中に、ホウ素は概してリンよりも先に進み（ホウ素はより高い濃度およびより高い拡散率を有する）、Ｐ埋込層６１４は、Ｎ埋込層６１４のリンおよびアンチモンのドーパントよりも高くＮエピ層６１６に到達する。逆に、図２９Ｅに図示のとおり、Ｐ埋込層６１４は、Ｐ基板６００におけるリン／アンチモン拡散領域の下には延在しない。これはＰ埋込層６１４の部分６１４Ｃの場合には重要である。というのも、Ｐ埋込層部分６１４ＣがＮ埋込層部分６０８Ａの下に延在する場合、（Ｎ埋込層部分６０８Ａによって囲まれるべき）ウェルの、その下にある基板への破壊電圧が減じられるからである（図２９Ｍを参照）。
【００８４】
Ｐ埋込層６１８の部分６１４Ａおよび６１４Ｂは、図２９Ｅに図示のとおりＮ埋込層６０８の部分６０８Ａ、６０８Ｂおよび６０８Ｃに接触し得るか、またはＰ埋込層６１８の部分６１４Ａおよび６１４Ｂは、図２９Ｆに図示のとおりＮ埋込層６０８の部分６０８Ａ、６０８Ｂおよび６０８Ｃから分離され得る。Ｐ埋込層６１８の部分６１４Ａおよび６１４Ｂと、Ｎ埋込層６０８の部分６０８Ａ、６０８Ｂおよび６０８Ｃとの間の間隔、またはその間隔の不足は、フォトレジスト層６１０における開口部６１２Ａおよび６１２Ｂの幅を変えることによって制御される（図２９Ｄを参照）。この説明の残りの部分においては、開口部６１２Ａおよび６１２Ｂの幅が図２９Ｆに示される実施例をもたらすように設定されたと仮定されるだろう。
【００８５】
図２９Ｇに図示のとおり、トレンチ６１８は、好ましくは図２７Ａ〜図２７Ｉに示されるプロセスを用いてＮエピ層６１６に形成され、酸化層６２２が充填されている。トレンチ６１８はＮエピ層６１６において介在するメサ６２０Ａ〜６２０Ｉを形成する。この実施例においては、トレンチ６１８は、Ｐ埋込層６１４の上方の境界ほど深くには延在しない。他の実施例においては、トレンチはＰ埋込層６１４に延在し得るが、Ｐ埋込層６１４全体またはＮエピ層６１６全体を通ってＰ基板６００までには延在しないはずである。トレンチ６１８の幅は好ましくは０．８〜１．２μｍの範囲であるが、ただし、より幅の狭いトレンチが用いられてもよい。
【００８６】
図２９Ｇから明らかなように、トレンチ６１８のいくつかは、Ｐ埋込層６１４の部分６１４Ａ、６１４Ｂおよび６１４Ｃの垂直なエッジに位置合わせされる。特に、トレンチ６１８Ｂは部分６１４Ａのエッジに位置合わせされ、トレンチ６１８Ｃおよび６１８Ｄは部分６１４Ｂの両側のエッジに位置合わせされ、トレンチ６１８Ｆおよび６１８Ｇは、部分６１４Ｃの両側のエッジに位置合わせされる。結果として、メサ６２０Ｂは部分６１４Ｃの上方にあり、メサ６２０Ｄは部分６１４Ａの上方にあり、メサ６２０Ｇは部分６１４Ｂの上方にある。これらのアライメントは、埋込層の注入中に成長した酸化層によってＰ基板６００の上面に形成される窪みを用いてなされる。これらの窪みの「像」は、シリコンがいくらか透過的である場合に周波数の赤外線光を用いて、マスクアライナ装置によって薄いエピタキシャル層を通して見ることができる。「像」はエピタキシャル層の分散作用のためにいくらかぼやけているが、良好なマスクと埋込層とのアライメントを達成するのに十分に明瞭である。図２９Ｃは、たとえば、エピ成長前のＮ埋込層６０８の形成中にＰ基板６００に形成されたエッジを示す。これらのエッジは、Ｎエピ層６１６の成長中にシリコンによって覆われているが、依然として赤外線光によって基板とエピとの界面においてエピの底部のエッジに見ることができる。エピ層の表面上のパターンを埋込層に位置合わせするのに用いられる技術は当業者には周知であり、このため、ここではさらに詳細には説明されない。
【００８７】
図２９Ｇに示されるトレンチ６１８の深さは、エピ層６１６の深さのほぼ半分に示されているが、プロセス要件に従ってより浅く作られてより深く延在してもよい。最も重要なことには、トレンチ６１８はエピタキシャル層を完全には貫通しない、すなわち、トレンチはエピタキシャルの厚さほど深くなく、このため、深いトレンチ分離またはその同等物として考えられるべきではない。図２９Ｇに図示のとおり、トレンチは、エッチングおよび充填される時点ではＰ埋込層６１４Ｃの上にほぼ部分的に重なる深さを有しているが、実際にはＰ埋込層６１４Ｃから間隔が空けられている。後に次の熱処理において、ＰＢＬ６１４Ｃ層が上方拡散し、トレンチ６１８に部分的に重なり得るが、ただし、この結果はプロセスフローには求められていない。
【００８８】
図２９Ｈに図示のとおり、フォトレジスト層６２４が酸化層６２２の表面上に形成され、メサ６２０Ｃ、６２０Ｆおよび６２０Ｈの上にわたって開口部でパターニングされる。ヒ素およびリンがフォトレジスト層６２４における開口部を通じて注入されて、図２９Ｉに図示のとおり、メサ６２０Ｃ、６２０Ｆおよび６２０ＨにＮ＋シンカ６２６Ｃ、６２６Ｆおよび６２６Ｈがそれぞれ形成される。リンは急速に拡散し、ヒ素はより低速で拡散するので、これらの２つのドーパントを組合せることによりＮ＋シンカ６２６Ｃ、６２６Ｆおよび６２６Ｈのドーパントプロファイルが同レベルにされる。ヒ素およびリンをともに含む混合注入は、拡散率が実質的に異なる２つのドーパントを含む。より急速に拡散するリンは、リンが次の熱処理中にシリコン内にあまり深く延在しないようにヒ素よりも少量（たとえば２Ｅ１５ｃｍ-2ではなく７Ｅ１３ｃｍ-2で）ドープされ得る。
【００８９】
次いで、フォトレジスト層６２４が剥がされ、Ｎ型のシンカ拡散物質が、１０００℃〜１２００℃で、しかし好ましくは１１００℃〜１１５０℃で１〜７時間にわたって高温の拡散プロセスを用いて部分的に拡散され得る。代替的には、当該拡散が全く省かれてもよいか、または注入およびアニールが（ＰＯＣＬ3などの気体源を用いて）リンのプレデポジションと置換えられてもよい。プレデポジションは当該技術において公知であるので、この明細書中においてはこれ以上詳述されない。
【００９０】
次に、フォトレジスト層６２８が酸化層６２２の表面上に形成され、メサ６２０Ｂ、６２０Ｄ、６２０Ｇおよび６２０Ｉにわたって開口部でパターニングされる。ホウ素がフォトレジスト層６２８における開口部を通じて注入されて、メサ６２０Ｂ、６２０Ｄ、６２０Ｇおよび６２０ＩにおけるＰ＋分離領域６３０Ｂ、６３０Ｄ、６３０Ｇおよび６３０Ｉ／６３０Ｉ′がそれぞれ形成される。フォトレジスト層６２８が除去される。
【００９１】
ここで構造がアニールされて、Ｎ＋ドーパントおよびＰ＋ドーパントをドライブインする（ここでは分離拡散と称される）。アニールの結果として、Ｐ＋分離領域６３０ＢがＰ埋込層６１４Ｃと融合し、Ｎ＋シンカ６２６ＣがＮ埋込層６０８Ａと融合し、Ｐ＋分離領域がＮ埋込層６１４Ａと融合し、Ｎ＋シンカ６２６ＦがＮ埋込層６０８Ｂと融合し、Ｐ＋分離領域６３０ＧがＰ埋込層６１４Ｂと融合し、Ｎ＋シンカ６２６ＨがＮ埋込層６０８Ｃと融合する。Ｐ＋分離領域６３０Ｉおよび６３０Ｉ′は下方に拡散するが、他のいかなる領域とも融合しない。Ｐ＋分離領域６３０ＤとＰ埋込層６１４Ａとの組合せ、およびＰ＋分離領域６３０ＧとＰ埋込層６１４Ｂとの組合せがＰ型のドーパントの柱を形成し、このＰ型のドーパントの柱は、Ｐ基板６００に延在しかつＮエピ層６１６に形成される素子を互いに分離するトレンチ６１８によって上部が横方向に制限されている。結果として得られる構造は、（ＰＢ領域６３８およびＮＢ領域６３２がまだ形成されていない点を除いては）図２９Ｊに示される。
【００９２】
このプロセスフローにおいては、ホウ素の分離、リンのシンカ、およびさまざまなドライブイン拡散の順序は、（全体的な熱収支、温度−時間のサイクルがこの時点まで固定されたままである限り）結果として得られる素子を実質的に変えることなく変更可能である。たとえば、ホウ素の分離は、注入後の部分的なドライブ拡散を用い得る（かまたは用い得ない）Ｎシンカ注入より前であってもよい。
【００９３】
別の代替例では、３ＭｅＶまでの注入（しかし、好ましくは０．５ＭｅＶ〜２ＭｅＶまでの異なるエネルギのさまざまな注入）で高エネルギイオン注入を用いて分離もしくはシンカまたはこれらの両方が注入されるが、これにより、注入後の（既に２．５μｍを超える）より深い接合は、その注入エネルギが低く拡散が深いタイプよりも拡散時間が短く温度が低くなくてはならない。
【００９４】
図２９Ｊには、Ｎ型の拡散領域（ＮシンカおよびＮ埋込層）がＰ型の拡散領域（Ｐ分離領域およびＰ埋込層）から間隔をあけて示される。（図２９Ｅに示される実施例と同様に）Ｎ型の拡散領域およびＰ型の拡散領域とが接触する場合でも、ドーピング濃度が比較的低いトレンチ６１８の下でしかこの接触は起こり得ない。このようにして形成されるＰＮ接合の破壊電圧は、特にトレンチがそこに存在しない場合に形成されるであろう表面接合に比べて比較的高くなるだろう。すなわち、ＮシンカおよびＰ分離領域は、これらの拡散領域のドーピング濃度が低い破壊電圧を生成するのに十分高い場合にＮエピ層６１６の表面付近でトレンチ６１８によって分離される。ＮシンカとＰ分離領域（または対応するＮ埋込層とＰ埋込層）とが接触し得るＮエピ層６１６の下方においては、これらの拡散領域のドーピング濃度は比較的低く（より傾斜がつけられるかまたは拡散され）、このため、形成され得るいかなるＰＮ接合にもわたる破壊電圧が比較的高くなるだろう。
【００９５】
Ｎエピ層６１６の表面がマスクされ（図示せず）、リンなどのＮ型のドーパントがマスクにおける開口部を通じて注入されて、図２９Ｊに示されるＮベース領域６３２を形成する。リンの注入は６０ＫｅＶ〜２ＭｅＶほどの高さであり得る。より低い範囲の注入エネルギは、典型的には、（０．５μｍ〜２．５μｍの最終的な接合深さのために）プロセスの後の方でのドライブイン拡散かまたは（０．５μｍ未満の接合深さのために）ポリシリコンエミッタの使用を必要とする。より高いエネルギ注入は拡散を殆どまたは全く必要としない。注入ドーズ量は３Ｅ１３ｃｍ-2〜２Ｅ１４ｃｍ-2の範囲である。フォトレジストマスクが剥がされ、フォトレジスト層６３４が堆積しかつパターニングされて開口部６３６を形成する。ホウ素（Ｂ+および／またはＢ++）が開口部６３６を通じて注入されてメサ６２０ＥにＰベース領域６３８を形成する。真性ベースと称されるホウ素のより深い注入は３Ｅ１３ｃｍ-2〜２Ｅ１４ｃｍ-2のドーズ量であり得、注入エネルギは９０ＫｅＶ〜２ＭｅＶの範囲であり得る。より低い範囲の注入エネルギは、典型的には、（０．５μｍ〜２．５μｍの最終的な接合深さのために）プロセスの後の方でのドライブイン拡散かまたは（０．５μｍ未満の接合深さのために）ポリシリコンエミッタの使用を必要とする。より高いエネルギ注入は拡散を殆どまたは全く必要としない。真性注入ドーズ量は３Ｅ１３ｃｍ-2〜２Ｅ１４ｃｍ-2の範囲である。
【００９６】
破線で示されるように、Ｐベース領域６３８は好ましくは２回の注入を重ね合わせることによって形成され、２回の注入とはすなわち、Ｎエピ層６１６の表面付近に低抵抗区域を作り出す低いエネルギ注入（外部ベース注入と称される）と、Ｎエピ層６１６により深く浸透するより高いエネルギ注入（上述の真性ベース注入）とである。外部ベース注入は、ドーズ量が５Ｅ１４ｃｍ-2を超える３０〜６０ＫｅＶのエネルギで実行される典型的にはＢ+またはＢＦ2+の種である。外部注入を用いることにより、かなりのベース拡散が実行される場合にその使用が制限されてしまう。これにより、浅い接合素子については性能が大きく向上する。
【００９７】
Ｎベース領域６３２またはＰベース領域６３８が、より高い注入エネルギを用いるのではなく高温でかなりの拡散時間を用いて形成される場合には、高温の時間がシンカおよび分離拡散から除かれなければならない。
【００９８】
２つのベース領域の注入後、フォトレジスト層６３４が除去され、フォトレジスト層６４０が堆積しかつパターニングされて、図２９Ｋに図示のとおり一連の開口部が形成される。ヒ素がフォトレジスト層６４０における開口部を通じて注入されて、Ｎベース６３２ならびにＮシンカ６２６Ｃ、６２６Ｆおよび６２６Ｈにコンタクト領域が形成され、Ｐベース領域６３８にＮエミッタ領域６４２が形成される。Ｎエミッタ領域６４２は、ベースの電気的特性がＮエミッタ領域６４２の下方におけるより少量ドープされた部分によって決定されて真性ベースを通じて垂直に伝わるように、（破線で示される）Ｐベース領域６３８の多量にドープされた表面領域の下方に延在する。Ｎ＋注入は、２Ｅ１５ｃｍ-2〜７Ｅ１５ｃｍ-2のドーズ量では３０ＫｅＶ〜５０ＫｅＶのリンか、または好ましくは６０ＫｅＶ〜１２０ＫｅＶのヒ素であり得る。
【００９９】
フォトレジスト層６４０が除去され、フォトレジスト層６４４が堆積しかつパターニングされて、図２９Ｌに図示のとおり一連の開口部が形成される。ホウ素がフォトレジスト層６４４における開口部を通じて注入されて、Ｐ分離領域６３０Ｂ、６３０Ｄ、６３０Ｇ、６３０Ｉおよび６３０Ｉ′にコンタクト領域を形成し、Ｎベース領域６３２にＰエミッタ領域６４６を形成し、Ｐベース領域６３８にコンタクト領域６４８を形成する。Ｐ＋注入は、２Ｅ１５ｃｍ-2〜７Ｅ１５ｃｍ-2のドーズ量では３０ＫｅＶ〜５０ＫｅＶのホウ素か、または好ましくは６０ＫｅＶ〜１２０ＫｅＶのＢＦ2+であり得る。次いでフォトレジスト層６４４が除去される。
【０１００】
図２９Ｍに図示のとおり、誘電体層６５０が酸化層６２２上に堆積する。誘電体層６５０がマスクされ、誘電体層６５０および酸化層６２２がマスクにおける開口部を通じてエッチングされて、Ｎエピ層６１６にさまざまな領域への開口部を形成する。ＴｉまたはＴｉＮ障壁層６５１が開口部に堆積し、第１の金属層６５２が障壁層６５１にわたって堆積しかつパターニングされて金属コンタクトを形成する。第２の誘電体層６５４が誘電体層６５０上に堆積し、ビアマスクが、Ｐ分離領域６３０Ｂ、６３０Ｄおよび６３０Ｉに接触するよう位置決めされた開口部に適用される。ビアは、ビアマスクにおける開口部を通じて誘電体層６５４にエッチングされ、第２の金属層６５６がビアに堆積する。
【０１０１】
このプロセスの終わりには、垂直なＰＮＰトランジスタ６６０、垂直なＮＰＮトランジスタ６６２およびラテラルＰＮＰトランジスタ６６４がＮエピ層６１６に形成されている。垂直なＰＮＰトランジスタ６６０は以下の領域を含む：
エミッタ： Ｐ＋領域６４６
ベース： Ｎベース領域６３２およびＮエピ層６１６の一部分
コレクタ： Ｐ埋込層６１４ＣおよびＰ分離領域６３０Ｂ
垂直なＰＮＰトランジスタ６６０は、Ｎ埋込層６０８ＡおよびＮシンカ６２６Ｃを含む分離構造によってＰ基板６００から分離される。
【０１０２】
垂直なＮＰＮトランジスタ６６２は以下の領域を含む：
エミッタ： Ｐ＋領域６４２
ベース： Ｐベース領域６３８
コレクタ： Ｎエピ層６１６の一部分、Ｎ埋込層６０８Ｂ、Ｎシンカ６２６Ｆ
ラテラルＰＮＰトランジスタ６６４は以下の領域を含む：
エミッタ： Ｐ分離領域６３０Ｉ′
ベース： Ｎエピ層６１６の一部分、Ｎ埋込層６０８Ｃ、Ｎシンカ６２６Ｈ
コレクタ： Ｐ分離領域６３０Ｉ
加えて、垂直なＰＮＰトランジスタ６６０は、Ｐ分離領域６３０ＤおよびＰ埋込層６１４Ａを含む垂直な柱によって垂直なＮＰＮトランジスタ６６２から分離される。垂直なＮＰＮトランジスタ６６２は、Ｐ分離領域６３０ＧおよびＰ埋込層６１４Ｂを含む垂直な柱によってラテラルＰＮＰトランジスタ６６４から分離される。
【０１０３】
先行技術のプロセスを用いると、トランジスタ６６０、６６２および６６４は、典型的には、熱処理中の横方向のドーパント拡散のために、互いから数十ミクロン間隔をあけて配置されなければならないだろう。対照的に、この発明の横方向に制限されたシンカおよび分離領域を用いると、図２９ＭにおいてＸ1およびＸ2と示されるトランジスタ６６０と６６２と６６４との間の間隔は３〜４ミクロンしか減じることができない。これにより、素子間の電気的分離の質を犠牲にすることなくウェハ上の素子の記録密度を大きく高めることが可能となる。
【０１０４】
図３０は、特に小さなパターンサイズの深い拡散領域における横方向の間隔を減らすための、トレンチにより制限された拡散領域の利点を示す。この図は４つの拡散された領域を示し、各々は（すべて８Ｅ１３ｃｍ-2のドーズ量で８０ＫｅＶのエネルギで）同じ浅いイオン注入から始まり、次に（１１００℃で４時間の）同一の拡散が続く。縦および横の目盛り上のマークは０．５μｍ刻みである。灰色の影は最終的なドーピング濃度の数桁の差を示している。
【０１０５】
トレンチにより制限された幅広の拡散領域７０１Ａにおいては、注入された領域はトレンチ７０２間の幅にわたり、結果として（線Ａ−Ａ′で示される）２μｍの幅を有する拡散領域７０３をもたらす。最も多量にドープされた部分は、線Ｅ−Ｅ′で示されるように１μｍの深さにまで拡散する。この拡散はトレンチの下方に２μｍ未満の深さに延在するが、多量にドープされた部分はＥ−Ｅ′の線にまでしか延在しないことに留意されたい。
【０１０６】
拡散領域７０１Ｂは、（線Ｂ−Ｂ′で示され、長さが線Ａ−Ａ′に等しい）２μｍの幅を有する注入から構築される拡散領域７０４を含む幅広の制限されない拡散の一例である。高温のドライブインの後、領域７０４が拡散し、その多量にドープされた部分が線Ｅ−Ｅ′で識別される深さに達する１μｍの深さに到達し、横方向の拡散領域７０５が２μｍの幅の注入をはるかに超える拡散の幅に広がる。横方向の拡散領域７０５は典型的には接合深さの８５％に等しい横方向の範囲を示す。注入を規定するのに用いられるマスクにおける開口部の幅は、拡散領域７０４の多量にドープされた部分の深さよりも広いので、従来の拡散領域７０１Ｂは制限された拡散領域７０１Ａと本質的に同じ深さを有する。
【０１０７】
拡散領域７１０Ａはトレンチ７１２によって制限される狭い拡散の一例である。注入７１３は線Ｃ−Ｃ′の長さで示されるようにトレンチ間に延在し、幅が約０．５μｍである。拡散領域７１０Ａの幅が拡散の深さ未満であるにもかかわらず、接合７１３は広い拡散領域７０１Ａおよび７０１Ｂに対し（少しも広くないにしても）明らかに等しい深さを有するので、不十分な拡散を示さない。その深さにもかかわらず、トレンチにより制限された拡散領域７１３はまた極めて狭い幅を有する。
【０１０８】
拡散領域７１０Ｂは狭い制限されない拡散の一例であり、ここでは２次元の拡散の損失、いわゆる「不十分な拡散」が明らかになる。拡散された領域７１４が領域７１５に横方向に広がるだけでなく、拡散領域７１４の多量にドープされた部分は線Ｅ−Ｅ′を越えるほど深くに拡散すらしない。実際には、これは、拡散を１次元から２次元に変えてポイント源（point source）を作り出す大きな横方向の拡散の成分である。７１０Ａと７１０Ｂとを比較すると、トレンチにより制限された拡散領域はより深く、より多量にドープされ、はるかに狭くなるが、それらはすべて集積回路の構成要素を実現する際の所望の特徴である。
【符号の説明】
【０１０９】
４００，４３０，４５０，４６０，４７０，４９０，５１０，６００ 基板、４０２，４３６，４５６，４６６，４７２，４９２，５１２，５３２，６１６ エピ層、４０４ 分離拡散領域、４０６ 誘電材料、４０８Ａ，４１４，４２０Ａ，４２０Ｂ，４３２Ａ，４３２Ｂ，４４４，４５２Ａ，４６２，４７６Ａ，４７６Ｂ，４７８Ａ，４９６Ａ，４９６Ｂ，４９８Ａ，５１８Ｃ，５２０Ａ，５４０，６１８，６１８Ｂ，６１８Ｃ，６１８Ｆ，７０２，７１２ トレンチ、４１０，４１６，４１８，４３４，４５４，６２６Ｃ，６２６Ｆ，６２６Ｈ シンカ、４２２，４２４，４２６，４２８，４３８，４４０，４４２，４７４，４７９，４９４，５１４，５１６，６０８，６０８Ａ，６０８Ｂ，６０８Ｃ，６１４，６１４Ａ，６１４Ｂ，６１４Ｃ，６１８ 埋込層、４１２，４６４，４６８ ウェル、４８０ Ｎ領域、５００ Ｐ領域、５３４ マスク層、５３６，６０４，６１０，６２４，６２８，６３４，６４０，６４４ フォトレジスト層、５４２ 犠牲酸化層、５４４ 酸化ライナ、５４６ ガラス、５４６ 誘電体、５４６ 酸化物、５４８，６０２，６０６，６２２ 酸化層、５５０ ポリシリコン層、６１２Ａ，６１２Ｃ，６３６ 開口部、６２０Ａ，６２０Ｂ，６２０Ｃ，６２０Ｄ，６２０Ｅ，６２０Ｇ メサ、６３０Ｂ，６３０Ｄ，６３０Ｇ，６３０Ｉ 分離領域、６３２，６３８ ベース領域、６４２，６４６ エミッタ領域、６４８ コンタクト領域、６５０，６５４ 誘電体層、６５１ 障壁層、６５２，６５６ 金属層、６６０，６６２，６６４ トランジスタ、７０１Ａ，７０１Ｂ，７０３，７０４，７０５，７１０Ａ，７１０Ｂ，７１３，７１４，７１５ 拡散領域。
【技術分野】
【０００１】
発明の分野
この発明は、接合−分離型集積回路素子のための分離構造に関し、特に相補型アナログバイポーラ（ＣＡＢ）トランジスタとこれを形成する方法とに関する。
【背景技術】
【０００２】
発明の背景
集積回路の最小限のパターンサイズが小さくなると、集積回路（ＩＣ）チップ上の素子の記録密度を高めることが必要になる。素子間の距離を同様に短くすることができなければ、より小さい素子の利点が大幅に損なわれる。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
図１〜図１１は、先行技術のプロセスおよび構造、ならびにそれらのプロセスおよび構造に固有の問題のいくつかを示す。
【０００４】
図１Ａは半導体素子を作製する一般的な方法を示す。ドーパントは、酸化物、窒化物、フォトレジストまたはそれらの何らかの組合せであり得るマスク層１０２に形成される開口部を通じてＮ基板またはＰ基板１００に導入される。ドーパントはイオン注入または高温のプレデポジションによって導入され得る（すなわち、気体源または固体源からのドーピング源が半導体に導入されている浅い拡散）。次いで、図１Ｂに図示のとおり、浅い領域１０４を形成するよう加熱することによってドーパントが拡散され得るか、または図１Ｃに図示のとおり、はるかに深い領域１０６を形成するようより高温でまたはより長期間にわたってドーパントが拡散され得る。領域１０４は深さが０．５〜２μｍであってもよく、領域１０６は深さが２μｍ〜１０μｍであってもよい。図１Ｄは領域１０６の左側を示し、熱拡散プロセス中の領域１０６の横方向の広がりを詳細に示す図である。示されるように、接合ドーパントは拡散中に横方向ならびに垂直方向に広がる。概して、マスク開口部のエッジにおけるポイント（０，０）からの横方向の広がりは、接合の垂直な深さ（ｘj）の約０．８倍に等しい。このドーパントの横方向の広がりにより、従来の熱拡散プロセスを用いて形成される水平方向の間隔と素子の記録密度とが制限される。
【０００５】
図２Ａおよび図２Ｂは、拡散プロセスにかかわる別の問題、すなわち、接合の深さがマスク開口部の幅の関数であり得ることを示す。図２Ａは、マスク開口部Ｗ1を介する注入後に実行される拡散の結果を示し、図２Ｂは、マスク開口部Ｗ2を介する注入後に実行される拡散の結果を示すが、ここではＷ1＞Ｗ2である。図２Ｂにおける接合の最終的な深さは、１未満である係数ηだけ図２Ａにおける接合の深さよりも浅い。この現象が起こるのは、マスク開口部が比較的小さい場合のドーパントの横方向の広がりによって、マスク開口部が大きい場合よりも表面濃度と垂直方向へのドーピング濃度の勾配とが減じられるからである。こうして、マスク開口部が小さい場合にはドーパントがよりゆっくりと下方に拡散するが、この作用は「不十分な拡散（starved diffusion）」と称される。したがって、マスク開口部は、たとえば厚い層に対する側壁分離領域を作るよう深い接合部を得るために比較的大きくなければならない。さらに、大きなマスク開口部が必要とされるために半導体素子の記録密度が制限される。
【０００６】
図３Ａおよび図３Ｂはこれらの問題の影響のいくつかを例示する。理想的には、図３Ａに図示のとおり、浅い拡散領域１１０から距離ＹN+/P+だけ分離された深い拡散領域１０８が形成されることが望ましい。実際には、ドーパントが横方向に広がるために、図３Ａに示される形の深い拡散領域１０８は不可能である。代わりに、図３Ｂに示されるはるかに幅の広い拡散領域１１２が結果としてもたらされるが、このはるかに幅の広い拡散領域１１２は、Ｎ＋接合およびＰ＋接合の両方のマスク特徴間の間隔が同じであるにもかかわらず、拡散領域１１０からはるかに狭い距離ＹN+/P+だけ分離されている。
【０００７】
垂直な分離領域および埋込層を形成する際に類似の問題が生じる。図４Ａは、Ｎエピ層１１６を通りＰ基板１２０に延在する垂直なＰ分離領域１１４を含む理想的な構造を示す。Ｎ埋込層（ＮＢＬ）１１８は、Ｎエピ層１１６とＰ基板１２０との間の界面に形成される。Ｐ分離領域１１４およびＮ埋込層１１８はともに、垂直なエッジを有し鋭く明確に規定された領域であり、距離Ｗ3だけ分離されている。実際に従来の拡散プロセスで起こることが図４Ｂに示される。Ｎ埋込層１１８はＮエピ層１１６の成長中および次のＰ分離領域１１４のドライブイン中に水平に広がり、Ｐ分離領域１１４が同様に横方向に広がって、Ｎ埋込層１１８とＰ分離領域１１４との間の分離をＷ3よりもはるかに短い距離Ｗ4に減らす。結果として、Ｎ埋込層１１８とＰ分離領域との間の破壊電圧が減じられることとなり、図４Ａに示される構造の破壊電圧を得るためにＮ埋込層１１８とＰ分離領域１１４との間の分離を大きく広げなければならないだろう。
【０００８】
図５Ａ〜図５Ｆは従来のプロセスである接合−分離のステップ、すなわち上面から下方に延在する（「ダウンオンリー（down-only）」接合分離としても公知である）分離のステップを示す。図５Ａにおいては、厚い酸化層１２２（たとえば厚さ１〜５μｍ）がＰ基板１２４上に成長している。図５Ｂにおいては、フォトレジスト層１２６が酸化層１２２の上に形成されており、酸化層１２２がフォトレジスト層１２６における開口部を通じてエッチングされている。薄い酸化層１３０が開口部に形成され、アンチモンまたはヒ素などの低速で拡散するＮ型のドーパントが開口部を通じて注入されて、図５Ｃに示されるＮ埋込層１２８を形成する。
【０００９】
上に重なるエピタキシャル層のその後の成長に備えて、Ｎ埋込層１２８におけるドーパントの表面濃度が減じられなければならない。これは、エピ層の成長中にエピタキシャルリアクタへのドーパントの脱ガスを減ずるのに必要である。これを達成するために、Ｎ埋込層１２８は、高温で長期間にわたって、たとえば１１００〜１２５０℃で５〜２０時間にわたってドライブされる。この熱処理の長さおよび温度が必要とされるのは、Ｎ埋込層１２８を形成するのに用いられるドーパントが後の処理のために低速で拡散するので、これをエピタキシ前にシリコン表面から拡散させるのに必然的に高い温度と長い時間とを要するという事実による。
【００１０】
図５Ｄは、Ｐ基板１２４上のＮエピ層１３２の成長後の構造を示す。示されるように、Ｎ埋込層１２８はＮエピ層１３２へと上方に拡散している。
【００１１】
図５Ｅに図示のとおり、酸化層１３４がＮエピ層１３２の表面上に形成され、開口部が、フォトレジストマスク層１３６を用いて酸化層１３４にエッチングされる。ホウ素などのＰ型のドーパントが酸化層１３４における開口部を通じて注入されて、Ｐ分離領域１３６を形成する。次いで、構造全体が熱処理にさらされると、Ｐ分離領域１３６がＮエピ層１３２を通じてＰ基板１２４へと下方に拡散させられ、同時に薄い酸化層１３８が形成される。Ｎ埋込層１２８は、この熱処理中に上方および横方向に拡散する。Ｎ埋込層１２８は、低速で拡散するドーパントで形成されているので、Ｐ分離領域１３６におけるホウ素よりも低速で拡散し、こうして、Ｎ埋込層１２８がＰ分離領域１３６から分離されたままとなる。それにもかかわらず、この分離を保証するために、Ｎエピ層１３２は、別の場合に所望されるよりも厚く作られなければならない。
【００１２】
図６は、Ｐ分離領域１３６の真下にＰ埋込層１４０を形成することによってこの問題を緩和する方法を示す。Ｐ埋込層１４０は熱処理中に上方に拡散し、Ｎエピ層１３２の中間付近で下方に拡散するＰ分離領域１３６と接し、これにより、必要とされる熱処理量とＮ埋込層１２８の横方向の拡散とを減ずる。それにもかかわらず、このような横方向の拡散が起こり、これによってウェハの空間がさらに浪費される。
【００１３】
図７Ａ〜図７Ｆは図６の構造を形成するためのプロセスを示す。図７Ａは、エピタキシャル層の成長前の表面のドーパント濃度を下げるようにＮ埋込層１２８が注入および熱拡散された後の構造を示す。熱拡散プロセス中に厚い酸化層１４６が形成される。高濃度のヒ素を用いて埋込層を形成する場合には、ＮＢＬの上の酸化物は、より少量ドープされたＰ型の基板の上にわたって成長する部分よりもわずかに厚く成長し得る（「濃度の高い酸化」として知られる作用）。結果として、同じ酸化時間を有するにもかかわらず、酸化物１４６よりも厚さの薄い酸化層１４２を得ることができる。この現象はまた、アンチモンをドーパント種として用いると起こり得るが、この場合規模の縮小といった影響がある。フォトレジスト層１４４が酸化層１４２および１４６の上に堆積し、ホウ素イオンの注入のためにパターニングされてＰ埋込層１４０を形成する。フォトレジスト層１４４における開口部のエッジがＮ埋込層１２８のエッジから横方向に距離Ｗ5だけ間隔をあけて配置されることにより、Ｎ埋込層１２８およびＰ埋込層１４０が次の加熱処理中に融合しないことが確実にされる。
【００１４】
図７Ｂに図示のとおり、酸化層１４２がフォトレジスト層１４４における開口部を通じてエッチングされ、ホウ素（または別のＰ型のドーパント）が開口部を通じて注入されてＰ埋込層１４０を形成する。その構造が再びアニールされてＰ埋込層１４０の表面濃度を下げると、図７Ｃに図示のとおり薄い酸化層１４８が形成される。
【００１５】
次に、図７Ｄに図示のとおり、エピタキシャル堆積を用いてＰ基板１２４の上にＮエピ層１３２を成長させる。通常、特にシリコンの堆積の場合には液相エピタキシよりも気相エピタキシャル（ＶＰＥ）堆積が好ましい。しかしながら、ＶＰＥでは、典型的には１２００℃を超える高温に基板を加熱する必要がある。Ｎエピ層１３２の成長中に、Ｎ埋込層１２８およびＰ埋込層１４０が垂直方向および横方向の両方向に広がって、これらの２つの埋込層間における分離を減らす。
【００１６】
図７Ｅに図示のとおり、酸化層１５０がＮエピ層１３２の表面上に形成される。酸化層１５０は一般的なフォトリソグラフィ技術を用いてパターニングされて開口部を形成し、この開口部を通じてホウ素が注入されてＰ分離領域１３６を形成する。図７Ｆに図示のとおり、次に当該構造を再度アニールすることにより、Ｎエピ層１３２内のどこかで融合するまでＰ埋込層１４０を上方に拡散させ、Ｐ分離領域１３６を下方に拡散させる。Ｎ埋込層１２８およびＰ埋込層１４０は、それらの間の分離がかなり小さくなるまでこのアニール中に横方向に拡散する。図７Ａに示される分離Ｗ5がないので、これらの２つの埋込層が実際に融合し、したがって、分離Ｗ5は、要するに、最終的な構造において所要の破壊電圧を供給するためにＰ埋込層１４０がＮ埋込層１２８から十分に間隔をあけられることを確実にするために受けなければならない「損失」である。
【００１７】
明らかに分かるように、これは複雑で時間のかかるプロセスであり、特にウェハがより大きい場合にはウェハの反りを招き、歩留りを下げるおそれがある。分離拡散中のＮＢＬの上方拡散によっても、Ｎエピ層１３２の「均一な」濃度部分が減じられて、上方拡散が起こらなかった場合に必要とされるよりも厚いエピタキシャル層が必要となる。
【００１８】
図８は、Ｎエピ層１３２の全体を貫通してトレンチ１５２をエッチングし、トレンチ１５２に誘導体１５４を充填することによってこの問題を回避する方法を示す。Ｎエピ層の厚さがたとえば５μｍ〜２０μｍであり得るので、トレンチ１５２はＮエピ層１３２を通って全体に延在するよう非常に深くなければならないだろう。
【００１９】
図８の構造を形成するためのプロセスが図９Ａ〜図９Ｆに示される。Ｎエピ層１３２が形成された後、図９Ａに図示のとおり、酸化物または他の硬質のマスク層１５６がＮエピ層１３２上に堆積し、フォトレジスト層１５８でパターニングされる。これにより、図９Ｂに図示のとおり開口部１６０が層１５６に形成され、図９Ｃに図示のとおりトレンチ１５２がＮエピ層１３２を通じてエッチングされる。これは典型的には反応性イオンエッチング（ＲＩＥ）によってなされる。
【００２０】
トレンチ１５２が形成された後、硬質のマスク層１５６が除去され、犠牲酸化層（図示せず）がトレンチ１５２において成長して、ＲＩＥプロセスによってもたらされる結晶の損傷を修復する。犠牲酸化層が除去されると、図９Ｄに図示のとおり、別の酸化層１６２がトレンチ１５２の壁とＮエピ層１３２の上面に成長する。トレンチ１５２は、図９Ｅに図示のとおり、Ｎエピ層１３２の上面を部分的に覆う誘電材料１６４が充填され、誘電材料１６４は、図９Ｆに図示のとおり、誘電材料１６４の上面が酸化層１６２の上面と同じ高さになるように平坦化される。
【００２１】
トレンチ１５２がこのプロセス中に著しく広がったり拡散したりせず、エピタキシャル層へのＰＮ接合を形成しないので、トレンチ１５２は、図７Ｃに示される段階ではたとえばＰ埋込層１４０よりもＮ埋込層１２８の近くに位置し得る。それにもかかわらず、このプロセスはいくつかの問題およびリスクを有する。トレンチ１５２は、非常に深い可能性があるので充填するのが難しいかもしれない。図１０Ａに図示のとおりトレンチが十分に充填されていない場合、図１０Ａに示されるようにトレンチ自体に対してコンフォーマルに誘電材料１６４の上面から下方に延在する狭い空隙が残されるか、または、図１０Ｂに示されるように狭いボイドがトレンチに残される可能性がある。トレンチが狭い口を有する場合、図１０Ｃに図示のとおりボイドが底部分に残される可能性があるか、または、ＲＩＥが幅広の口を備えたトレンチをさほど異方的に形成していない場合、図１０Ｄに図示のとおり、誘電体１６４がエッチバック中にトレンチの内部から除去されてトレンチの底部にほんのわずかな部分しか残らない可能性がある。要するに、深いトレンチ分離および補充は大量生産するには依然として困難なプロセスである。
【００２２】
図１１Ａ〜図１１Ｅは、先行技術の拡散技術を用いて形成されるいくつかの半導体素子を示す。
【００２３】
図１１Ａは、Ｐ基板２００上に成長したＮエピ層２０２において形成されるＮＰＮトランジスタ２３４とＰＮＰトランジスタ２３６とを示す。ＮＰＮトランジスタのエミッタはＮ＋領域２０８であり、ベースはＰ＋領域（ベースコンタクトまたは外部ベース）２１０と専用のＰ−ベース領域（アクティブトランジスタまたは真性ベース領域）２０６とを含み、コレクタはＮ＋領域２１２（コレクタコンタクト領域）と、Ｎエピ層２０２の一部分（コレクタ）と、Ｎ埋込層２０４Ａ（いわゆるサブコレクタ領域）とを含む。Ｎ埋込層２０４はＰ基板２００からトランジスタ２３４を分離し、コレクタの抵抗を下げる。
【００２４】
ＰＮＰトランジスタ２３６においては、エミッタはＰ＋領域２２６であり、ベースはＮ＋外部ベースコンタクト領域２２４と専用の真性ベース領域２２２とを含み、コレクタはＰ＋コレクタコンタクト領域２２８とＰ−ウェル２２０とＰ埋込層サブコレクタ２１８とを含む。ＰＮＰトランジスタ２３６はＮ埋込層２０４ＢによってＰ基板２００から分離される。Ｎ埋込層（ＮＢＬ）２０４ＢおよびＰ埋込層（ＰＢＬ）２１８はＮエピ層２０２とＰ基板２００との界面で形成される。Ｎ埋込層２０４Ｂは、アンチモンまたはヒ素などの比較的低速で拡散するドーパントで形成され得、Ｐ埋込層２１８はホウ素などの急速に拡散するドーパントで形成され得る。結果として、Ｐ埋込層２１８がＮ埋込層２０４Ｂの上に延在し、場合によってはＮＢＬの上と下の両方に延在し得る。
【００２５】
ＮＰＮトランジスタ２３４は、Ｎエピ層２０２の表面からＰ基板２００に延在するＰ分離領域２１４によってＰＮＰトランジスタ２３６から分離される。Ｐ分離領域２１４はまた、Ｐ＋コンタクト領域２１６を通じてＰ基板２００の電位を設定する手段を提供し、しばしば、最も負であるオンチップの電位または接地でバイアスがかけられている。ＰＮＰトランジスタ２３６におけるＮエピ層２０２の部分の電位は、Ｎ＋コンタクト領域２３０を通じて設定され得るが、この場合、ＮＢＬ２０４Ｂは、Ｐ基板２００に等しいかまたはＰ基板２００よりも正の電位で、かつＰＢＬ２１８に等しいかまたはＰＢＬ２１８よりも正の電位でバイアスがかけられなくてはならない。一般的な実施例は、しばしば、正の供給レール（たとえばＶｃｃ）でＮＢＬにバイアスをかけるか、またはＰＢＬ２１８およびＮＢＬ２０４Ｂを同じ電位（０のバイアスがかけられた接合）に短絡させることを必要とする。
【００２６】
図１１Ｂは、（ＬＤＭＯＳＦＥＴとしても公知である）ラテラル二重拡散型ＮチャネルＭＯＳＦＥＴ２３８と、ＰＭＯＳＦＥＴ２４０およびＮＭＯＳＦＥＴ２４２を含む分離されたＣＭＯＳの対とを示す。また、素子がＮエピ層２０２に形成されている。ＮチャネルＬＤＭＯＳＦＥＴ２３８においては、ソースはＮ＋領域２４６であり、ボディはＰ＋コンタクト領域２４４および専用のＰ−ボディ拡散領域２４８（またはＰ−ウェル２６５）を含み、ドレインは、わずかにドープされたドレイン拡張部としての役割を果たすＮ＋領域２４９とＮエピ層２０２の一部分とである。Ｐ−ボディ（またはＰウェル）２４８のチャネル部分はゲート２４７の下にあり、ＭＯＳＦＥＴのしきい値電圧を設定し、（Ｐ−ボディからＮ−エピ接合への空乏化の大部分を素子のエピタキシャルドレイン側に拡散させることにより）ソースとドレインとの間のパンチスルー破壊を防ぐ。チャネル長がゲート領域の長さによって決定される従来のＭＯＳＦＥＴとは異なり、この素子においては、表面に沿った、すなわち横方向のボディ２４８とソース２４６との接合深さの差によってＬＤＭＯＳＦＥＴのチャネル長が設定される。自己整合的なタイプの素子においては、Ｐ−ボディ２４８は素子のゲート電極が形成された後に注入され、その後、接合が長期間にわたり高温で（たとえば１１００℃で４時間）拡散されて、十分な接合深さとチャネル長とを達成する。ソースおよびボディ接合がともにゲートの後に形成されるので、素子は自己整合する。より低コストのタイプのＬＤＭＯＳＦＥＴにおいては、（ＣＭＯＳにおいて用いられる）Ｐ−ウェル拡散領域２６５が素子のボディとして用いられる。当該ウェルは、ゲートに先立って形成されるのでゲートと自己整合せず、マスクアライメントに依存してパンチスルーおよびしきい値電圧を生成する。Ｎ＋領域からチャネルを分離するＮエピ層２０２の一部分は、それがＰ−ボディ領域２４８および分離拡散領域２５０の両方から十分に間隔を空けられているのであれば、素子の破壊電位を上昇させる。
【００２７】
ＰＭＯＳＦＥＴ２４０においては、ソースはＰ＋領域２５６であり、ボディはＮ＋コンタクト領域２５４とＮエピ層２０２の一部分とを含み、ドレインはＰ＋領域２５８である。Ｎエピ層２０２のチャネル部分はゲート２６０の下にある。ＮＭＯＳＦＥＴ２４２においては、ソースはＮ＋領域２６４であり、ボディはＰ＋コンタクト領域２６２とＰウェル２６５とを含み、ドレインはＮ＋領域２６６である。Ｐウェル２６５のチャネル部分はゲート２６８の下にある。ＣＭＯＳの対とわずかにドープされたドレインＮＭＯＳＦＥＴ２３８とはＰ分離領域２５０によって互いから分離される。Ｐ分離領域２５０とＰ＋コンタクト領域２５２とを通じてＰ基板２００への接触がもたらされる。ＮＢＬ２０４はＰ基板２００からＰ−ウェル２６５を分離する。
【００２８】
図１１Ｃは、Ｎチャネルの準垂直なＤＭＯＳＦＥＴ２７０と、別の変形例であるＮチャネルのラテラルＤＭＯＳＦＥＴ２７２と、完全に分離されたＰＭＯＳＦＥＴ２７４とを示す。準垂直なＤＭＯＳＦＥＴ２７０はゲート２７６Ａ、２７６Ｂおよび２７６Ｃと接するセルのマトリクスとして構築される。ＤＭＯＳＦＥＴ２７０の各セルは、ソースとして機能するＮ＋領域２８０、ならびに、ともにボディとして機能するＰ＋領域２８２およびＰボディ２７８を含む。ソースおよびボディは一緒に短絡される。電流はソースからゲート２７６Ａ、２７６Ｂ、２７６Ｃの下のチャネルを通り、Ｎエピ層２０２を通り、Ｎ埋込層２０４Ｄまで下がり、次にＮシンカ２８４とＮ＋領域２８６とを通って上り、ドレイン端子へと流れる（従って、学術用語である準垂直となる）。ＤＭＯＳＦＥＴ２７０は、素子の抵抗を下げるＮ埋込層２０４ＤによってＰ基板２００から分離される。
【００２９】
ＮチャネルのラテラルＤＭＯＳＦＥＴ２７２は、ソースとして機能するＮ＋領域２９８、ならびに、ともにボディとして機能するＰ＋領域２９４およびＰ−ボディ２９２を含む。電流は、Ｎ＋領域２９８から、ゲート２９６の下にあるチャネルを通り、Ｎ埋込層２０４Ｅまで下がり、Ｎエピ層２０２の表面に沿って進み、Ｎシンカ３００とＮ＋領域３０２とを通って上り、ドレイン端末に流れる。ＮチャネルＬＤＭＯＳＦＥＴ２７２は、Ｎ埋込層２０４ＥによってＰ基板２００から分離され、Ｐ分離領域２８８およびＰ埋込層２９０によってＤＭＯＳＦＥＴ２７０から分離される。
【００３０】
分離されたＰＭＯＳＦＥＴ２７４は、ソースとして機能するＰ＋領域３１０と、ドレインとして機能するＰ＋領域３１２とを含む。ボディはＮエピ層２０２の一部分であり、Ｎ＋コンタクト領域３０８と接触する。電流は、Ｐ＋領域３１０から、ゲート３１４の下にあるチャネルを通ってＰ＋領域３１２に流れる。ＰＭＯＳＦＥＴ２７４は、Ｎ埋込層２０４ＦによってＰ基板２００から分離され、Ｐ分離領域３０４およびＰ埋込層３０６によってＮＭＯＳＦＥＴ２７２から分離される。
【００３１】
図１１Ｄは、ＮチャネルのラテラルＤＭＯＳＦＥＴの変形例３０８と、ラテラルＮＭＯＳＦＥＴ３１０と、垂直なＰＮＰバイポーラトランジスタ３１２とを示す。ＮチャネルのＬＤＭＯＳＦＥＴ３０８は、ゲート３１４がフィールド酸化層の上にわたって形成され、わずかにドープされたＮＭＯＳＦＥＴ３０８がＮ埋込層２０４ＧによってＰ基板２００から分離されることを除いては、（類似の構成要素が同様に番号付けされている）図１１Ｂに示されるＮＭＯＳＦＥＴ２３８に類似している。ＮチャネルのラテラルＤＭＯＳＦＥＴ３１０は、ＮＭＯＳＦＥＴ３１０がＮ埋込層２０４を含まないことを除いては、図１１Ｂに示されるＮチャネルのＬＤＭＯＳＦＥＴ２４２に類似している。
【００３２】
垂直なＰＮＰトランジスタ３１２においては、Ｐ＋領域３１４がエミッタとしての役割を果たし、Ｎ−ベース３１６とＮ＋領域３１８とＮエピ層２０２の一部分とがベースとしての役割を果たし、Ｐ埋込層３２０とＰシンカ３２２とがコレクタとしての役割を果たす。ＰＮＰトランジスタ３１２はＮ埋込層２０４ＨによってＰ基板２００から分離される。
【００３３】
ＮチャネルのラテラルＤＭＯＳＦＥＴ３０８はＰ分離拡散領域３２４およびＰ埋込層３２６によってラテラルＮＭＯＳＦＥＴ３１０から分離され、ラテラルＮＭＯＳＦＥＴ３１０はＰシンカ３２８およびＰ埋込層３３０によって垂直なＰＮＰバイポーラトランジスタ３１２から分離される。
【００３４】
図１１Ｅは、Ｐ基板３４０上に成長したＰエピ層３４２に形成される素子を示す。ＣＭＯＳの対はＰＭＯＳＦＥＴ３４４およびＮＭＯＳＦＥＴ３４６を含む。ＰＭＯＳＦＥＴ３４４およびＮＭＯＳＦＥＴ３４６は、ＰＭＯＳＦＥＴ３４４がＮウェル３５０に形成され、ＮＭＯＳＦＥＴ３４６がＰエピ層３４２に形成される点を除いては、図１１Ｂに示されるＰＭＯＳＦＥＴ２４０およびＮＭＯＳＦＥＴ２４２に類似している。ＰＭＯＳＦＥＴ３４４およびＮＭＯＳＦＥＴ３４６は、Ｎ埋込層３５６ならびにＮ分離拡散領域（ＮＩ）３５２および３５４を含む分離構造によってＰ基板３４０から分離される。分離構造のバイアスはＮ＋領域３５８を介して設定することができ、しばしば、ＣＭＯＳ素子に電力を供給する最も正の供給電圧でバイアスがかけられる。
【００３５】
ＮチャネルのわずかにドープされたラテラルＤＭＯＳＦＥＴ３４８はソースとしてＮ＋領域３６０を含み、ボディとしてＰ＋領域３６４とＰ−ボディ３６２とＰエピ層３４２の一部分とを含み、ドレインとしてわずかにドープされたＮ−ドレイン領域３６６とＮウェル３６８とＮ＋領域３７０とを含む。チャネルが、ゲート３７２下のＰウェル３６２およびＰエピ層３４２に形成される。ＮＭＯＳＦＥＴ３４８はＰ基板３４０から分離されない。
【００３６】
図１１Ａ〜図１１Ｅに示される素子の一般的な特徴は、それらの素子が概してエピ層を通じて接続するために長期にわたる熱拡散を必要とすることである。これらの接続は、分離領域を形成するか、または素子の一体型の構成要素として機能する埋込層に接続することを必要とする可能性がある。高い破壊電圧を供給するには、概して、より厚いエピ層とより長い熱処理とが必要である。熱処理はすべて、上方から注入される分離領域と下方から上方に拡散する埋込層との両方において横方向ならびに縦方向のドーパントの拡散をもたらす。この横方向のドーパントの拡散により、これらの先行技術のプロセスで達成可能な間隔と記録密度とが制限される。
【００３７】
こうして、素子自体のパターンサイズが減じられると、これに応じてウェハの表面上に素子をより高密度に実装することを可能にするプロセスが必要とされる。
【課題を解決するための手段】
【００３８】
発明の概要
この発明に従うと、熱拡散プロセス中のドーパントの横方向の拡散は、（拡散前に）拡散の一つの側またはいくつかの側にトレンチを形成し、トレンチに酸化物または他の誘電材料を充填することによって制限される。好ましくは、ドーパントの横方向の拡散は、ドーパントの２つまたはそれ以上の側上、特にプロセスにおいてより深く拡散した接合上にトレンチを形成することによっていくつかの方向に制限される。
【００３９】
概して、拡散を制限するトレンチは、拡散領域のうち大部分が多量にドープされた表面部分がトレンチによって制限されるのに十分な深さを有し、当該トレンチの深さは好ましくは最終的な接合の深さの少なくとも１５〜２０％である。場合によっては、トレンチは拡散全体を制限する。すなわちトレンチは最終的な接合深さよりも深い。トレンチは、たとえば０．５μｍ〜５μｍの範囲の深さであってもよいが、典型的にはトレンチの深さは１μｍ〜３μｍの範囲であるだろう。好ましい一実施例においては、トレンチは、拡散領域のうちより多量にドープされた部分を制限するのに十分に深く、容易に充填および平坦化されるように十分に浅い。
【００４０】
エピタキシャル層を含む実施例においては、トレンチはエピタキシャル層に延在するが、エピタキシャル層を通りその下にある基板にまでは延在しない。好ましい一実施例においては、素子は深い接合分離によって分離されており、この場合、分離する接合の実質的な部分は誘電体が充填されたトレンチによって制限されている。他の実施例においては、上方に拡散する埋込層は、トレンチによって制限されて下方に拡散する拡散領域を部分的に覆って分離構造を完成させる。
【００４１】
このプロセスは、エピタキシャル層において比較的高電圧の素子を構築するのに特に有用である。たとえば確実な動作のために定格で２０Ｖの動作電圧とされるバイポーラトランジスタ素子は典型的には６０Ｖ〜７０Ｖの範囲の破壊電圧を必要とするだろう。これは、素子を基板または互いから電気的に分離するために、比較的厚いエピタキシャル層とエピタキシャル層を通って延在する深い拡散領域とを必要とする。この分離は逆バイアスがかかったＰＮ接合によってもたらされる。従来の技術においては、これらの深い拡散領域は実質的な熱収支（温度と時間との積）を必要とし、これにより拡散領域が横方向に広げられ、素子の寸法が大きくなり、ウェハの所与の区域に配置することのできる素子の数が制限される。
【００４２】
この発明の原理を用いると拡散領域の横方向の広がりが制限される。というのも、トレンチ内における誘電材料中のドーパントの拡散率が、典型的には、半導体基板またはエピタキシャル層におけるドーパントの拡散率よりも低いからである。さらに、トレンチの誘電体に拡散した後のドーパントは電気的に活性ではなく、隣接する接合または素子の接合破壊に悪影響または影響を及ぼさない。さらに、反対の導電性をもつドーパントがトレンチの下の領域において互いに接触したとしても、典型的には、この場所における拡散領域のドーピング濃度は、ＰＮ接合の破壊電圧が比較的高くなるように十分に低い。こうして、この発明を用いることにより記録密度をより高めることが可能となり、ウェハ上の利用可能な空間がはるかに効率的に用いられる。たとえば、素子は、数十ミクロンではなくわずかに１ミクロンしか間隔があけられないかもしれない。
【００４３】
この発明の原理は、分離の目的で用いられる拡散領域または領域だけでなく、埋込層または基板への電気的接続をもたらすのに用いられる「シンカ」拡散領域にも適用される。このようなシンカ拡散領域は、拡散領域自体と同じ導電型または拡散領域自体とは反対の導電型の材料において形成され得る。分離しかもたらさない（製造するのが困難な）従来の深いトレンチ酸化分離とは異なり、トレンチにより制限された拡散は、製造し易いプロセスを用いてウェハの上面からシリコン内の接合深さまでの低抵抗の電気コンタクトを設けることができる。（というのも、困難なトレンチ充填および平坦化の工程を必要としないからである。）
この発明の別の局面に従うと、誘電体が充填されたトレンチがエピタキシャル層または基板の表面から埋もれた領域へと延在する。この埋もれた領域は、エピタキシャル層と比較的高いエネルギで基板にドーパントを注入することによって形成される深い領域の基板との間の界面において形成される埋込層であってもよい。
【図面の簡単な説明】
【００４４】
【図１Ａ】半導体素子における拡散された領域を形成するための一般的なプロセスと、特に熱処理中に発生する横方向のドーパント拡散とを示す図である。
【図１Ｂ】半導体素子における拡散された領域を形成するための一般的なプロセスと、特に熱処理中に発生する横方向のドーパント拡散とを示す図である。
【図１Ｃ】半導体素子における拡散された領域を形成するための一般的なプロセスと、特に熱処理中に発生する横方向のドーパント拡散とを示す図である。
【図１Ｄ】半導体素子における拡散された領域を形成するための一般的なプロセスと、特に熱処理中に発生する横方向のドーパント拡散とを示す図である。
【図２Ａ】拡散された区域の深さがドーパントを注入するマスク開口部の幅によっていかに異なるかを示す図である。
【図２Ｂ】拡散された区域の深さがドーパントを注入するマスク開口部の幅によっていかに異なるかを示す図である。
【図３Ａ】図１Ａ〜図１Ｄおよび図２Ａ〜図２Ｂに示される問題の概要を示す図である。
【図３Ｂ】図１Ａ〜図１Ｄおよび図２Ａ〜図２Ｂに示される問題の概要を示す図である。
【図４Ａ】熱処理中の埋込層と垂直な分離領域との間の分離を維持する際の問題を示す図である。
【図４Ｂ】熱処理中の埋込層と垂直な分離領域との間の分離を維持する際の問題を示す図である。
【図５Ａ】図４Ｂに示される構造を形成するためのプロセスのステップを示す図である。
【図５Ｂ】図４Ｂに示される構造を形成するためのプロセスのステップを示す図である。
【図５Ｃ】図４Ｂに示される構造を形成するためのプロセスのステップを示す図である。
【図５Ｄ】図４Ｂに示される構造を形成するためのプロセスのステップを示す図である。
【図５Ｅ】図４Ｂに示される構造を形成するためのプロセスのステップを示す図である。
【図５Ｆ】図４Ｂに示される構造を形成するためのプロセスのステップを示す図である。
【図６】熱収支と横方向のドーパント拡散の量とを減じる技術として分離領域の下方における上方拡散する埋込層の使用を示す図である。
【図７Ａ】図６に示される構造を形成するプロセスのステップを示す図である。
【図７Ｂ】図６に示される構造を形成するプロセスのステップを示す図である。
【図７Ｃ】図６に示される構造を形成するプロセスのステップを示す図である。
【図７Ｄ】図６に示される構造を形成するプロセスのステップを示す図である。
【図７Ｅ】図６に示される構造を形成するプロセスのステップを示す図である。
【図７Ｆ】図６に示される構造を形成するプロセスのステップを示す図である。
【図８】誘電体が充填されたトレンチを含む分離構造を示す図である。
【図９Ａ】図８に示される分離構造を作製するためのプロセスを示す図である。
【図９Ｂ】図８に示される分離構造を作製するためのプロセスを示す図である。
【図９Ｃ】図８に示される分離構造を作製するためのプロセスを示す図である。
【図９Ｄ】図８に示される分離構造を作製するためのプロセスを示す図である。
【図９Ｅ】図８に示される分離構造を作製するためのプロセスを示す図である。
【図９Ｆ】図８に示される分離構造を作製するためのプロセスを示す図である。
【図１０Ａ】図８に示される分離構造のトレンチを充填する際に発生し得る問題を示す図である。
【図１０Ｂ】図８に示される分離構造のトレンチを充填する際に発生し得る問題を示す図である。
【図１０Ｃ】図８に示される分離構造のトレンチを充填する際に発生し得る問題を示す図である。
【図１０Ｄ】図８に示される分離構造のトレンチを充填する際に発生し得る問題を示す図である。
【図１１Ａ】先行技術の拡散技術を用いて形成される半導体素子を示す図である。
【図１１Ｂ】先行技術の拡散技術を用いて形成される半導体素子を示す図である。
【図１１Ｃ】先行技術の拡散技術を用いて形成される半導体素子を示す図である。
【図１１Ｄ】先行技術の拡散技術を用いて形成される半導体素子を示す図である。
【図１１Ｅ】先行技術の拡散技術を用いて形成される半導体素子を示す図である。
【図１２】分離拡散領域とは反対の導電型のエピタキシャル層において形成されるトレンチにより制限された基本的な分離拡散領域を示す図である。
【図１３Ａ】図１２に示されるトレンチにより制限された分離拡散領域の変形例を示す図である。
【図１３Ｂ】図１２に示されるトレンチにより制限された分離拡散領域の変形例を示す図である。
【図１３Ｃ】図１２に示されるトレンチにより制限された分離拡散領域の変形例を示す図である。
【図１３Ｄ】図１２に示されるトレンチにより制限された分離拡散領域の変形例を示す図である。
【図１４】シンカ拡散領域と同じ導電型のエピタキシャル層に形成されるトレンチにより制限されたシンカ拡散領域を示す図である。
【図１５Ａ】図１４に示されるトレンチにより制限されたシンカ拡散領域の変形例を示す図である。
【図１５Ｂ】図１４に示されるトレンチにより制限されたシンカ拡散領域の変形例を示す図である。
【図１５Ｃ】図１４に示されるトレンチにより制限されたシンカ拡散領域の変形例を示す図である。
【図１５Ｄ】図１４に示されるトレンチにより制限されたシンカ拡散領域の変形例を示す図である。
【図１５Ｅ】図１４に示されるトレンチにより制限されたシンカ拡散領域の変形例を示す図である。
【図１６Ａ】Ｐ型の基板におけるトレンチにより制限されたＮ型のシンカを示す図である。
【図１６Ｂ】Ｐ型のエピタキシャル層におけるトレンチにより制限されたＮ型のシンカを示す図である。
【図１６Ｃ】下にあるＮ埋込層と融合するトレンチにより制限されたＮ型のシンカを示す図である。
【図１６Ｄ】広角の分離構造の一部として形成されるトレンチにより制限されたＮ型のシンカを示す図である。
【図１６Ｅ】広角の分離構造の一部として形成されるトレンチにより制限されたＮ型のシンカを示す図である。
【図１７】Ｎ埋込層に延在する誘電体が充填されたトレンチを含む分離構造を示す図である。
【図１８】Ｐ型の基板に形成されるＰ型のトレンチにより制限されたシンカを示す図である。
【図１９】Ｐ型のエピタキシャル層に形成されるＰ型のトレンチにより制限されたシンカを示す図である。
【図２０】Ｐ基板に形成されるトレンチにより制限されたＮウェルを示す図である。
【図２１】Ｎエピタキシャル層に形成されるトレンチにより制限されたＰウェルを示す図である。
【図２２Ａ】誘電体が充填されたトレンチを用いるＰエピタキシャル層とＮ埋込層との分離されたポケットの形成を示す図である。
【図２２Ｂ】誘電体が充填されたトレンチを用いるＰエピタキシャル層とＮ埋込層との分離されたポケットの形成を示す図である。
【図２３Ａ】誘電体が充填されたトレンチを用いるＰ基板と注入された深いＮ領域との分離されたポケットの形成を示す図である。
【図２３Ｂ】誘電体が充填されたトレンチを用いるＰ基板と注入された深いＮ領域との分離されたポケットの形成を示す図である。
【図２４Ａ】誘電体が充填されたトレンチを用いるＮエピタキシャル層とＰ埋込層との分離されたポケットの形成を示す図である。
【図２４Ｂ】誘電体が充填されたトレンチを用いるＮエピタキシャル層とＰ埋込層との分離されたポケットの形成を示す図である。
【図２５Ａ】誘電体が充填されたトレンチを用いるＮ基板と注入された深いＰ領域との分離されたポケットの形成を示す図である。
【図２５Ｂ】誘電体が充填されたトレンチを用いるＮ基板と注入された深いＰ領域との分離されたポケットの形成を示す図である。
【図２６Ａ】誘電体が充填されたトレンチを用いるＮエピタキシャル層と、Ｎ埋込層によってＰ基板から分離されているＰ埋込層との分離されたポケットの形成を示す図である。
【図２６Ｂ】誘電体が充填されたトレンチを用いるＮエピタキシャル層と、Ｎ埋込層によってＰ基板から分離されているＰ埋込層との分離されたポケットの形成を示す図である。
【図２７Ａ】誘電体が充填されたトレンチを形成するプロセスを示す図である。
【図２７Ｂ】誘電体が充填されたトレンチを形成するプロセスを示す図である。
【図２７Ｃ】誘電体が充填されたトレンチを形成するプロセスを示す図である。
【図２７Ｄ】誘電体が充填されたトレンチを形成するプロセスを示す図である。
【図２７Ｅ】誘電体が充填されたトレンチを形成するプロセスを示す図である。
【図２７Ｆ】誘電体が充填されたトレンチを形成するプロセスを示す図である。
【図２７Ｇ】誘電体が充填されたトレンチを形成するプロセスを示す図である。
【図２７Ｈ】誘電体が充填されたトレンチを形成するプロセスを示す図である。
【図２７Ｉ】誘電体が充填されたトレンチを形成するプロセスを示す図である。
【図２８】相補型アナログバイポーラトランジスタの構築のためのプロセスフローを示す図である。
【図２９Ａ】図２８に概略が示されたプロセスのステップを示す図である。
【図２９Ｂ】図２８に概略が示されたプロセスのステップを示す図である。
【図２９Ｃ】図２８に概略が示されたプロセスのステップを示す図である。
【図２９Ｄ】図２８に概略が示されたプロセスのステップを示す図である。
【図２９Ｅ】図２８に概略が示されたプロセスのステップを示す図である。
【図２９Ｆ】図２８に概略が示されたプロセスのステップを示す図である。
【図２９Ｇ】図２８に概略が示されたプロセスのステップを示す図である。
【図２９Ｈ】図２８に概略が示されたプロセスのステップを示す図である。
【図２９Ｉ】図２８に概略が示されたプロセスのステップを示す図である。
【図２９Ｊ】図２８に概略が示されたプロセスのステップを示す図である。
【図２９Ｋ】図２８に概略が示されたプロセスのステップを示す図である。
【図２９Ｌ】図２８に概略が示されたプロセスのステップを示す図である。
【図２９Ｍ】図２８に概略が示されたプロセスのステップを示す図である。
【図３０】狭いパターンサイズおよび広いパターンサイズの両方について、制限されない拡散領域とトレンチにより制限された拡散領域との比較を示す図である。
【発明を実施するための形態】
【００４５】
発明の説明
図１２は、この発明の構造およびプロセスの基本的な例を示す。Ｎエピ層４０２はＰ基板４００上に成長し、ホウ素などのＰ型のドーパントがＮエピ層４０２の上面を通じて注入されてＰ分離領域４０４を形成する。トレンチ４０８Ａおよび４０８ＢはＰ領域４０４の両側のＮエピ層４０２に形成されている。トレンチ４０８Ａおよび４０Ｂは、酸化物、窒化物または異なる種類の誘電体でできた多重層であり得る誘電材料４０６が充填される。
【００４６】
熱処理中に、分離領域４０４におけるＰ型のドーパントが下方向に拡散すると、トレンチ４０８Ａおよび４０８Ｂが横方向に広がるドーパントに対する障壁としての役割を果たす。ドーパントの拡散率は、概して、Ｎエピ層４０２におけるよりも誘電材料４０６における方が低い。これによりドーパントの横方向の拡散が制限される。さらに、トレンチ４０８Ａと４０８Ｂとの間において結果として得られる高濃度のＰ型のドーパントは、ドーパント濃度の勾配を垂直方向に上げる傾向があり、これは、トレンチが存在しなかった場合よりも迅速にドーパントを下方向に拡散させる傾向がある。こうして、所与の拡散の深さを達成するのに熱処理はさほど必要とされない。
【００４７】
分離拡散を実行するのに必要とされる時間を短縮することに加えて、当該方法は、不十分な拡散（所与の拡散時間にわたる予想されるよりも不所望に浅い接合につながる作用）の制限を被ることなくより狭い分離のパターンサイズを用いることを可能にする。後にトレンチにより制限された拡散を用いて不十分な拡散が始まる。というのも、より低い拡散速度により表面濃度が横方向に維持され、垂直な勾配がより高く維持されて、垂直な拡散がより急速に進むこととなる。当然、接合の底部がトレンチの底部に到達した後に速度が低下するが、いずれにしてもその時までに拡散速度は既に実質的に遅くなっている。
【００４８】
上述のプロセスにおいては、ドーパントは、５Ｅ１２ｃｍ-2〜５Ｅ１５ｃｍ-2（しかし、より典型的には２Ｅ１３ｃｍ-2〜２Ｅ１４ｃｍ-2）の範囲であり得る注入ドーズ量を含むたとえば１４０ｋｅＶ未満の従来の低エネルギ注入を用いて表面付近に導入されるか、または（気体または固体のドーパント源が存在する場合に高温拡散からドープされた）プレデポジションによって形成される。拡散前の接合深さは一般に０．５μｍ未満である。
【００４９】
代替的には、注入は、いかなる高温拡散時間よりも前に、たとえばそのピーク濃度をシリコン内の０．５〜２．０μｍにして、より深く最初に形成され得る。より深い注入では、その目標とされた十分な深さに到達するのに拡散時間が短くて済むが、高エネルギ（すなわち１００万ボルト）のイオン注入を用いる必要がある。注入エネルギが３００ｋｅＶから３ＭｅＶまでの範囲であり、高い製造スループットを達成するのに慨して１ＭｅＶ〜２ＭｅＶの注入が好ましい。従って、他の区域からの注入を遮るのに必要なフォトレジストの厚さを典型的には２〜４μｍの厚さに増やさなければならない。
【００５０】
分離拡散領域は通常、分離されているエピタキシャル層よりも深く、かつ、概してエピ層の厚さのバリエーションが不完全な分離につながらない（すなわち、イオン注入が基板を部分的に覆わない）ことを保証するエピ深さの１２０％以上の接合深さにまで実施される必要がある。４μｍの層については、４．８μｍ〜５．２μｍの拡散深さが一般的である。このような拡散は、拡散炉に損傷を与えたりウェハに反りを生じさせたりせずに拡散速度を最高にするために、１０５０℃〜１２００℃、しかしより好ましくは１１００℃〜１１５０℃で実行され得る。
【００５１】
図示される例においては、トレンチ深さは典型的にはエピの厚さの大体半分、たとえば２μｍ、典型的には分離されている層の深さの３０％〜７０％にエッチングされ得るが、これはエピ層の１０％〜９０％であってもよい。トレンチが５μｍよりも深いと充填および平坦化するのが徐々に難しくなる。
【００５２】
トレンチ幅は０．１μｍ〜２μｍの範囲であってもよく、約０．５〜１μｍのトレンチ寸法が好ましい。トレンチ間のメサは幅が０．５μｍ〜１０μｍであってもよく、１．５〜５μｍの幅が好ましい。トレンチは１つの側だけで、好ましくは２つの側で（縞または輪として）拡散領域を制限し得るが、ベイはまた、３つの側もしくは４つの側で拡散領域を制限し得るかまたはすべての側で（同心状に）拡散領域を完全に囲み得る。
【００５３】
代替的な発明においては、トレンチはまた、拡散後または一部の拡散後にエッチングおよび充填され得るが、その際に、当該プロセスはドーパントの横方向の拡散を制御する利点をいくらか失う。トレンチのエッチング前に拡散することにより、トレンチの位置は、領域４０４のより広範な横方向の拡散を交差するようより幅広に間隔があけられなければならない。このような方法は、狭いが深い接合を形成する利点をなくす。
【００５４】
注入部分よりも下方に埋込層を形成する代替例がある。図１３Ａにおいては、たとえばＰ埋込層４１０はＰ分離領域４０４の下に形成されている。Ｐ型の分離柱については、Ｐ型の埋込層はホウ素（または注入されたアルミニウム）を含み得、エピタキシャル成長の前に１Ｅ１２ｃｍ-2〜４Ｅ１４ｃｍ-2のドーズ量で、ただし好ましくは２Ｅ１３ｃｍ-2〜２Ｅ１４ｃｍ-2のドーズ量で、さらに典型的には１２０ｋｅＶ未満、たとえば８０ｋｅＶ（ただし場合によっては３００ｋｅＶの高さ）のエネルギで導入される。熱処理中に、Ｐ埋込層４１０は、トレンチ４０８Ａおよび４０８Ｂの底部よりも下の（破線で示された）位置において下方に拡散するＰ分離領域４０４と融合するまで上方に拡散する。図１３Ｂは、Ｐ分離領域４０４とＰ埋込層４１０との融合がトレンチ４０８Ａと４０８Ｂとの間のメサにおいて起こる実施例を示す。図１３Ｃは、Ｐ領域が、分離領域ではなく、Ｎエピ層４０２の表面とＰ基板４００との間に接続を形成するのに用いられるＰウェル４１２である実施例を示す。Ｐウェル４１２は、概して類似の分離拡散領域よりも低い濃度および低い注入ドーズ量を有し、しばしばウェル内部にＮＰＮバイポーラトランジスタまたはＰＭＯＳなどの素子を組込むのに十分に低い表面濃度を有する。１Ｅ１２ｃｍ-2〜５Ｅ１３ｃｍ-2の注入ドーズ量が一般にウェル形成において用いられるが、分離注入のために報告されている注入エネルギの可能な範囲は同じである。ウェルにおけるドーピング濃度が概して分離領域におけるドーピング濃度よりも低いので、ウェル拡散は、目標とされる深さに到達するのに２０％〜６０％長い拡散時間（または同等の温度−時間）を必要とするかもしれない。
【００５５】
図１３Ｄは、単一のトレンチ４１４が用いられ、Ｐ埋込層４１６がトレンチ４１４と部分的に重なるまで上方に拡散される変形例を示す。この変形例が選択される場合、Ｐ埋込層４１６が実際にトレンチ４１４と部分的に重なるようにトレンチ４１４が十分に深くなりかつＰ埋込層４１６が十分に上方に拡散することを確実にするよう注意が払われなければならない。同様に、この変形例は単独では、トレンチにより制限された接合分離形態がもたらすようには基板とウェハの上側との間に電気接続をもたらさない。
【００５６】
図１４に図示のとおり、この発明の技術はまた、シンカ領域と同じ導電型のエピ層にシンカ領域を形成するのに用いることができる。Ｎシンカ４１８は、Ｎシンカ４１８の横方向の広がりを制限するトレンチ４２０Ａと４２０Ｂとの間に下方向に注入および拡散されている。ドーパントはリンであってもよい。その注入特性および注入ドーズ量の範囲は、リンの注入がホウ素の注入と同じ深さに到達するのに２．５〜３倍のエネルギを必要とすることを除いては、Ｐ型（ホウ素）の注入の特性およびドーズ量の範囲に類似している。拡散率もホウ素に類似しているが、特定の事例を計算するのに正確な条件が考慮されなければならない。リンの注入を用いてドーパントを浅い接合として導入する（が、接合の深さを決定しない）場合、６０ｋｅＶ〜１２０ｋｅＶの注入エネルギが一般的であり、典型的な値は９０ｋｅＶである。
【００５７】
完璧には、図１４におけるＮシンカ４１８の深さは、（図１２のＰ分離拡散領域４０４の場合と同様に）Ｐ−Ｎ接合の深さではない。拡散されたＮ型の領域がＮ型のエピタキシャル層にＰ−Ｎ接合を形成しないので、「接合」は仮想の接合であり、濃度が異なる２つの接触するかまたは部分的に重なるＮ型の領域間における接合である。典型的には、１０〜１５％の濃度の変化は仮想の接合と考えられてもよい。
【００５８】
図１５Ａおよび図１５Ｂは図１３Ａおよび図１３Ｂにそれぞれ匹敵し、Ｎ埋込層４２２が上方に拡散し得、トレンチ４２０Ａおよびトレンチ４２０Ｂ（図１５Ａ）の底部よりも下で、またはトレンチ４２０Ａと４２０Ｂ（図１５Ｂ）と間のメサにおいてＮシンカ４１８と融合し得ることを示す。図１５Ｃおよび図１５Ｄは、Ｎ埋込層がＮシンカの真下の区域に制限される必要はないが１つまたはいくつかの方向に横方向に延在し得ることを示す。図１５ＣのＮ埋込層４２４は、トレンチ４２０Ａおよび４２０Ｂの底部よりも下でＮシンカ４１８と融合し、図１５ＤのＮ埋込層４２６はトレンチ４２０Ａと４２０Ｂとの間にあるメサにおいてＮシンカ４１８と融合する。図１５Ｅは、２つ（またはそれ以上）の方向に横方向に延在しＮシンカ４１８と融合するＮ埋込層４２８を示す。Ｎ埋込層４２２、４２４、４２６および４２８ｂは、６０ｋｅＶ〜１８０ｋｅＶで、１Ｅ１２ｃｍ-2〜５Ｅ１５ｃｍ-2（但し典型的には５Ｅ１４ｃｍ-2〜３Ｅ１５ｃｍ-2）のドーズ量で注入されるヒ素、アンチモンまたはリンであり得る。Ｎ埋込層は、エピタキシ中の脱ガスおよび横方向のオートドーピングを防ぐためにエピタキシャル成長前に拡散されなければならない。先行技術の埋込層の形成に特有の上述の先行技術の拡散サイクルは、エピタキシャル成長の準備をするのに適用可能でありかつ十分である。Ｎ埋込層４２４、４２６および４２８は、より一般的には、エピタキシャルの厚さ４０２の「平坦なゾーン」の上方拡散と損失とを防ぐためにヒ素またはアンチモンなどの低速で拡散するドーパントを含む。
【００５９】
Ｎ埋込層４２２、４２４、４２６または４２８はまた、（たとえば５Ｅ１５ｃｍ-2を超える）はるかに高いドーズ量で注入され得るが、エピタキシャル成長中に結晶欠陥および積層欠陥の形成を除去するために高温でアニールされなければならない。
【００６０】
図１６Ａは、Ｐ基板４３０におけるトレンチ４３２Ａと４３２Ｂとの間にＮシンカ４３４を含む実施例を示す。その形成は、それがＮ型のエピタキシャル層ではなくＰ型の材料において形成される点を除いては、図１４のＮシンカ４１８に類似している。図１６Ｂは、トレンチ４３２Ａおよび４３２ＢならびにＮシンカ４３４がＰ基板４３０ではなくＰエピ層４３６に形成される点を除いては図１６Ａに類似している。図１６Ｃは図１６Ｂに類似しているが、Ｐ埋込層４３８と融合するＮシンカ４３４を示し、当該Ｐ埋込層４３８は、Ｐ基板４３０とＰエピ層４３６との間の界面において形成され、Ｎシンカ４３４と融合するよう上方に拡散している。図１６Ｄは、横方向に一方向に延在するＮ埋込層４４０と融合し、トレンチ４３２Ｂの右側にＰエピ層４３６の部分を囲む広角の分離構造を形成するＮシンカ４３４を示す。図１６Ｅは、図１６Ｄに示されるのと類似の構造を示すが、Ｎ埋込層４４２は、Ｐエピ層４３６内にいくつかの分離されたポケットを作り出すために２（またはそれ以上の）次元に延在する。
【００６１】
図１７においては、Ｐエピ層４３６の分離されたポケットは、Ｎ埋込層４４２が誘電体が充填されたトレンチ４４４を部分的に覆うまでＮ埋込層を上方に拡散させることによって形成される。
【００６２】
図１８は、Ｐ基板４５０におけるトレンチ４５２Ａと４５２Ｂとの間にＰシンカ４５４を含む実施例を示す。この実施例は、ＰシンカがＰ型の材料またはエピに形成されているが、Ｐ型およびＮ型の領域がすべて交換される点を除いては、図１４に示されるＮエピ層におけるＮシンカの構成に類似している。図１９は、トレンチ４５２Ａおよび４５２ＢならびにＰシンカ４５４が、Ｐ基板４５０ではなくＰエピ層４５６に形成される点を除いては、図１８に類似している。
【００６３】
図２０は、Ｐ基板４６０に形成される誘電体が充填された単一のトレンチ４６２とＰ基板４６０に拡散したＮウェル４６４とを示し、当該トレンチ４６２は、Ｎウェル４６４がトレンチ４６２の左側に位置するＰ基板４６０の一部に拡散するのを防ぐ。図２１は、Ｐ基板４６０の上に成長したＮエピ層４６６に形成されたトレンチ４６２を示し、当該トレンチ４６２は、Ｐウェル４６８がトレンチ４６２の右側に位置するＮエピ層４６６の一部に拡散するのを防ぐ。いずれの場合も、この構造は２つの利点を提供する。すなわち、この構造は、ドーピング濃度が高い場合に表面にＰＮ接合が形成されるのを防ぎ、ウェルエッジにおける横方向の拡散を最小限にする。ウェルエッジにおいて拡散がいくらか向上し、接合深さが増大し得ることに留意されたい。
【００６４】
図２２Ａおよび図２２Ｂは、Ｐエピ層４７２に形成されるトレンチがいかにＮ埋込層４７４とともに用いられてＰエピ層４７２の分離されたポケットを形成し得るかを示す。図２２Ａにおいては、トレンチ４７６ＢだけがＮ埋込層４７４に延在し、トレンチ４７６Ａは延在しない。図２２Ｂにおいては、トレンチ４７８Ａおよび４７８ＢがともにＮ埋込層４７４に延在する。いずれの場合も、同じトレンチを用いて、トレンチにより制限された拡散領域を分離、ウェルまたはシンカ領域として形成することができる。
【００６５】
図２３Ａおよび図２３Ｂは、ここではＰ基板４７０とＰエピ層４７２との界面における拡散領域によって形成されるＮ埋込層ではなく、本願とともに共同出願され引用により全体がこの明細書中に援用される出願番号［代理人整理番号第ＡＡＴ０１１ ＵＳ］により詳細に記載されるように、Ｎ−ドーパントをＰ基板４７０に注入することによって深いＮ領域４８０が形成される点を除いては、図２２Ａおよび図２２Ｂに類似している。図２３Ａにおいては、トレンチ４７６Ｂだけが深いＮ領域４８０に延在し、トレンチ４７６Ａは延在しない。図２３Ｂにおいては、トレンチ４７８Ａ、４７８Ｂおよび４７８Ｃはすべて深いＮ領域４８０に延在する。当該トレンチはまた、トレンチにより制限された拡散領域をシンカ、分離またはウェルとして形成するのに用いられてもよい。
【００６６】
図２４Ａおよび図２４Ｂは、Ｎエピ層４９２に形成されるトレンチがいかにＰ埋込層４９４とともに用いられてＮエピ層４９２の分離されたポケットを形成し得るかを示す。図２４Ａにおいては、トレンチ４９６ＢだけがＰ埋込層４９４に延在し、トレンチ４９６Ａは延在しない。図２４Ｂにおいては、トレンチ４９８Ａ、４９８Ｂおよび４９８ＣはすべてＰ埋込層４９４に延在する。当該トレンチはまた、トレンチにより制限された拡散領域をシンカ、分離またはウェルとして形成するのに用いられてもよい。
【００６７】
図２５Ａおよび図２５Ｂは、ここでは、Ｎ基板４９０とＮエピ層４９２との界面における拡散領域によって形成されるＰ埋込層ではなく、上述の出願番号［代理人整理番号第ＡＡＴ０１１ ＵＳ］に記載されるように、ＰドーパントをＮ基板４９０に注入することによって深いＰ領域５００が形成される点を除いては、図２４Ａおよび図２４Ｂに類似している。図２５Ａにおいては、トレンチ４９６Ｂだけが深いＰ領域５００に延在し、トレンチ４９６Ａは延在しない。図２５Ｂにおいては、トレンチ４９８Ａ、４９８Ｂおよび４９８Ｃはすべて深いＰ領域５００に延在する。当該トレンチはまた、トレンチにより制限された拡散領域をシンカ、分離またはウェルとして形成するのに用いられてもよい。
【００６８】
図２６Ａおよび図２６Ｂは、Ｐ基板５１０とＮエピ層５１２との間の界面において形成されるＮ埋込層５１４およびＰ埋込層５１６を含む構造を示す。Ｐ埋込層５１６はＮ埋込層５１４の上方のエッジを越えて上方向に拡散している。これにより、Ｎ埋込層５１４がＰ埋込層５１６を越えて横方向に延在する事実と組合わせると、Ｎ埋込層５１４の上方にありＰ基板５１０から分離されるＰ埋込層５１６の一部分が作り出される。当該トレンチはまた、トレンチにより制限された拡散領域をシンカ、分離またはウェルとして形成するのに用いられてもよい。
【００６９】
Ｎエピ層５１２は、Ｎエピ層５１２の表面から下方に延在する誘電体が充填されたトレンチによって、分離されたポケットに分けられ得る。図２６Ａにおいては、誘電体が充填されたトレンチ５１８Ｃが、Ｎエピ層５１２を分離されたポケットに分ける。図２６Ｂにおいては、誘電体が充填されたトレンチ５２０Ａおよび５２０Ｂの各々が、Ｎエピ層５１２を分離されたポケットに分ける。通常、誘電体が充填されたトレンチはＰ埋込層５１６に延在するはずであるが、電流がＰ埋込層５１６全体にわたって横方向に流れることを可能にするために、当該トレンチはＰ埋込層５１６を通りＮ埋込層５１４に延在すべきではない。当該トレンチはまた、トレンチにより制限された拡散領域をシンカ、分離またはウェルとして形成するのに用いられてもよい。
【００７０】
トレンチにより制限された拡散領域と（より一般的にはトレンチにより制限された接合として）、深いトレンチ酸化分離との違いをここで繰返すことが重要である。深いトレンチ分離（ＤＴＩ）は、エピタキシャル層を完全に突抜けてその下にある基板に食い込むトレンチを用いる。したがって、ＤＴＩプロセスにおいては、トレンチが存在するいかなる断面においても、（ウェル、拡散された接合、さらには埋込層における）横方向の電流の流れが遮断される、すなわち、トレンチの存在によって遮られる。たとえば、２つの隣接するバイポーラ素子のコレクタのような関連のない素子を互いから完全に分離するのが望ましい場合、ＤＴＩタイプのトレンチの深さが有用となる。しかし、バイポーラの断面においては、ベースとコレクタとの間の横方向の電流の流れは深いトレンチによって遮断することができない、すなわち、ＤＴＩタイプのトレンチはバイポーラの「内部」では用いることができないが、バイポーラ間においてのみ用いることができる。たとえば図２６Ｂの構造を検討してみると、トレンチ５２０Ａおよび５２０Ｂは、Ｐ埋込層５１６に延在しているが完全には突抜けていない。ＰＢＬ層５１６が「遮断」されないので、電流が上記層において横方向に流れることが可能であり、これにより、能動素子が構築され得る以外の位置で上記層に接触するのが容易となる。さらに、エッジを含む素子の横方向の範囲のどこででもＮ埋込層５１４への電気接触が可能であり、Ｎ埋込層５１４はなおも共通の電位にバイアスがかけられ、これにより、ＮＢＬ５１４において（ウェハの表面に対して平行な）横方向の電流の流れが可能となる。ＤＴＩトレンチが用いられる場合、Ｎ埋込層は別個の島に切り分けられ、各々がそれ自体の電気接触を必要とすることになるだろう。類似の議論が、図２２ＢにおけるＮ埋込層４７９を部分的に覆うトレンチに適用される。
【００７１】
図２７Ａ〜図２７Ｉは、誘電体が充填されたトレンチを形成するための可能なプロセスを示す。基板上に成長したエピ層において形成されるトレンチが示される。上述のように、エピ層および基板は、同じ電気導電型（ＮもしくはＰ）または異なる導電型であってもよい。さらに、図２３Ａおよび図２３Ｂに示されるように、たとえばいくつかの実施例においては、トレンチはエピタキシャル層なしに基板に形成され得る。当該プロセスは、トレンチ深さのための基準が異なる可能性がある点を除いては、上述の条件で本質的に同じままであるだろう。
【００７２】
図２７Ａに図示のとおり、酸化物または窒化物（またはそのサンドイッチ状のもの）などの材料の硬質のマスク層５３４がエピ層５３２の表面上に形成される。硬質のマスク層５３４はフォトレジスト層５３６でマスクされ、開口部３５８を形成するようエッチングされる。図２７Ｂに図示のとおり、トレンチ５４０は、典型的には反応性イオンエッチング（ＲＩＥ）を用いてエッチングされる。トレンチ−ゲート型ＭＯＳＦＥＴを作成するためのプロセスにおいてはフォトレジスト層５３６がしばしばＲＩＥ前に除去されるが、ここでは、ＲＩＥ中に適所にフォトレジスト層５３６を残すことが望ましいかもしれない。というのも、トレンチは、トレンチゲート型垂直パワーＭＯＳＦＥＴのために一般に用いられるトレンチよりも深い（たとえば２〜４μｍ深い）可能性があるからである。代替的には、硬質のマスク層５３４の厚さは、シリコントレンチエッチングプロセスに耐えるよう厚くすることができる。
【００７３】
硬質のマスク層５３４およびフォトレジスト層５３６が除去され（またはマスクが選択的に除去され）、随意には、犠牲酸化層５４２が図２７Ｃに図示のとおりトレンチ５４０の壁上に形成され、図２７Ｄに図示のとおり除去される。これは、ＲＩＥプロセス中に通常発生する結晶損傷を修復するのに役に立つ。酸化ライナ５４４が図２７Ｅに図示のとおりトレンチ５４０の壁上に成長し、ＴＥＯＳ酸化物などの誘電体５４６が図２７Ｆに図示のとおりトレンチ５４０においてエピ層５３２の表面上にわたって堆積する。酸化ライナ５４４は、ホウ素および／またはリンなどのドーパントに対してシールドの役割を果たすが、当該ドーパントが誘電体５４６に含まれることにより、誘電体５４６がより容易にトレンチ５４０に流入して充填され得る。このようなドーパントがエピ層５３２に入ることが可能である場合、素子の電気特性が変えられ得る。場合によっては、ドープされない酸化物をトレンチに最初に堆積させることにより、酸化ライナを省くことができるかもしれない。
【００７４】
次に、当該構造の上面が化学機械研磨（ＣＭＰ）によって平坦化されて、図２７Ｇに示されるセミフラットな表面が形成され得る。エピ層５３２の表面が再度酸化されて、図２７Ｈに示される酸化層５４８が形成される。酸化プロセスは、エピ層５３２の一部を消費するが（既に酸化された）酸化物５４６を消費しないので、トレンチ５４０にわたって窪みが作り出される。代替的には、酸化ライナ５４４の一部分が平坦化プロセスの際にエピ層５３２の上面に残されてもよく、この場合、図２７Ｈに示される再酸化ステップは不要になり得る。
【００７５】
図２７Ｆにおけるガラス５４６のエッチバックを実行する代替例では、図２７Ｇに示されるような平面な表面は作られないだろう。トレンチの上にわたっていくらか窪みが生じるのは、おそらく、堆積した酸化物がより速くエッチングをする傾向があるからである。次に、シリコン窒化物が堆積すると、ＣＭＰ方法を用いて平坦化されて、トレンチの上部が窒化物で覆われ得るかまたは封止され得る。
【００７６】
図２７Ｉに図示のとおり、ポリシリコン層５５０が、レジスタまたはキャパシタを形成する際に用いるために酸化層５４８上に堆積されかつパターニングされ得る。キャパシタがポリシリコン層５５０とエピ層５３２との間に形成されるべき場合、酸化層５４８の厚さは限界であり、酸化層５４８を堆積させるのではなく加熱手段によって酸化層５４８を成長させることが望ましいかもしれない。というのも、熱処理は概して、堆積プロセスよりも酸化層の厚さを大きく制御するからである。この要因は、ポリシリコン層５５０が、上に重なっている別のポリシリコン層とともにレジスタまたはキャパシタとして用いられるべき場合には重要ではない。
【００７７】
図１２〜図２７に記載されるプロセスステップは、バイポーラトランジスタ、ＭＯＳＦＥＴ、ダイオードなどを含むがこれらに限定されない広範囲の半導体素子を作製するのに用いることのできるブロックを構築している。これらのプロセスステップは、トレンチにより制限された拡散および接合を用いて構造を集積化することを含む。図２８および図２９は、相補型アナログバイポーラトランジスタの構築（すなわちＮＰＮおよびＰＮＰの両方の集積化）におけるこの発明の使用を示すが、この特定の実施例の説明は、この発明がそのように限定されることを示していると解釈されるべきではない。「アナログ」という用語は、当該技術の目的が、供給電圧よりも低い持続電圧へのＢＶｃｅｏスナップバックの問題を被ることなく高品質の電流源（高いアーリー電圧素子）と、たとえば３Ｖまたは５ボルトを超える高い破壊電圧とを作り出すことのできるバイポーラ素子を製造することであることを識別するためにだけ含まれている。当然、トレンチにより制限された拡散技術はアナログバイポーラの製造に限定されず、デジタル方式で最適化されたバイポーラのために用いることもできる。
【００７８】
図２８はプロセスの概要を示す。「カード」の各々はプロセスステップを表わす。概して、角が切り取られたカードはオプションのステップを示すが、ただし他のステップも特定の状況においては省かれてもよい。
【００７９】
プロセスは、一連の基板への注入および拡散、ならびに基板上でのエピタキシャル層の成長から始まる。中間の深さの部分的なトレンチ分離（ＰＴＩ）領域の構築に関する次のステップが実行される。深い接合は、理想的にはトレンチにより制限された拡散領域から恩恵を受けるレイアウトを用いて注入および拡散され、バイポーラトランジスタのベース領域が形成される。随意には、ポリシリコンキャパシタが構築され得る。次いで、「後の（ｌａｔｅ）」注入では、トランジスタのエミッタ領域およびコレクタ領域が形成される。最後に、２層金属（ＤＬＭ）配線構造がシリコンの上に構築されて、シリコンにおける領域への接続をもたらす。いわゆる「＋５プロセス」は、５つのマスクを用いるＤＬＭ配線シーケンス全体を指し、１つのマスクはシリコンへのコンタクトの規定とエッチングとを行なうためのものであり、もう１つのマスクは金属１のためのものであり、第３のマスクは金属１と金属２との間における中間層の誘電体のビアエッチングのためのものであり、第４のマスクは金属２のためのものであり、最後のマスクはパッドを結合するためのパッシベーション層のエッチングを行なうためのものである。したがって、シリコン処理が完了すると、「＋３プロセス」が単層の金属（ＳＬＭ）を作製し、いわゆる「＋５プロセス」により２層金属（ＤＬＭ）がもたらされ、「＋７プロセス」により３層の金属配線がもたらされる。これらの配線オプションはすべて、図示されるプロセスフローに対応し、トレンチにより制限された接合および拡散の使用に相互に対応している。
【００８０】
図２９Ａを参照すると、酸化層６０２およびフォトレジスト層６０４がＰ基板６００上に連続して堆積し、フォトレジスト層６０４がパターニングされ、酸化層６０２がフォトレジスト層６０４における開口部を通じてエッチングされる。フォトレジスト層６０４が除去され、アンチモンおよび１回もしくは２回イオン化されたリン（またはこれらの両方の組合せ）が、図２９Ｂに図示のとおり、酸化層６０２における開口部を通じて（上述の条件に匹敵する条件を用いて）注入される。
【００８１】
酸化層６０２が除去され、アンチモンおよびリンが長期間にわたってドライブインされる。これにより、新しい酸化層６０６がＰ基板６００の表面上に形成され、部分６０８Ａ、６０８Ｂおよび６０８Ｃに分割されるＮ埋込層６０８がＰ基板６００の表面より下に形成される。部分６０８Ａ、６０８Ｂおよび６０８Ｃは、酸化層６０２がフォトレジスト層６０４における開口部を通じてエッチングされた後に当該酸化層６０２が残る位置に分離される。
【００８２】
図２９Ｄに図示のとおり、酸化層６０６が除去され、フォトレジスト層６１０が堆積し、パターニングされる。開口部６１２Ａおよび６１２Ｂは、Ｎ埋込層６０８の部分６０８Ａ、６０８Ｂおよび６０８Ｃを分離する空隙の上方にあるフォトレジスト層６１０において形成され、開口部６１２Ｃは、Ｎ埋込層６０８の部分６０８Ａの上方にあるフォトレジスト層６１０において形成される。ホウ素が開口部６１２Ａ、６１２Ｂおよび６１２Ｃを通じて注入されて、Ｐ基板６００にＰ埋込層６１４の部分６１４Ａおよび６１４Ｂが形成される（図２９Ｅを参照）。リンを用いてＮ埋込層６０８を形成したので、ホウ素注入のドーズ量は、部分的に重なる領域においてホウ素が確実にリンのドーピングを圧倒するようかなり高く（たとえば、３Ｅ１４〜７Ｅ１５ｃｍ-2）なければならない。アンチモンまたはヒ素などの低速で拡散するドーパントだけを用いてＮ埋込層６０８が形成される場合、ホウ素注入のドーズ量は、ことによると８Ｅ１３ｃｍ-2ほどのドーズ量にまで減じられる可能性がある。開口部６１２Ｃを通るホウ素ドーパントは、Ｎ埋込層部分６０８Ａにおけるリンおよびアンチモンを反対にドープせず、このため図２９Ｅには示されない。
【００８３】
図２９Ｅに図示のとおり、Ｎエピタキシャル（エピ）層６１６がＰ基板６００の上に成長する。このプロセス中に、Ｎ埋込層６０８およびＰ埋込層６１４がＮエピ層６１６へと上方に拡散する。この接合を形成するのに付加的な拡散は必要とされない。というのも、エピタキシャル堆積プロセス自体が高温で行なわれるからである。Ｎ埋込層６０８が急速に拡散するドーパントのリンを含んでいるので、Ｎ埋込層６０８におけるピークのドーパント濃度は、エピタキシャル成長前に実行される拡散におけるリンおよびアンチモン注入のドライブイン中に実質的に下方に移動する。したがって、Ｎエピ層６１６への上方拡散中に、ホウ素は概してリンよりも先に進み（ホウ素はより高い濃度およびより高い拡散率を有する）、Ｐ埋込層６１４は、Ｎ埋込層６１４のリンおよびアンチモンのドーパントよりも高くＮエピ層６１６に到達する。逆に、図２９Ｅに図示のとおり、Ｐ埋込層６１４は、Ｐ基板６００におけるリン／アンチモン拡散領域の下には延在しない。これはＰ埋込層６１４の部分６１４Ｃの場合には重要である。というのも、Ｐ埋込層部分６１４ＣがＮ埋込層部分６０８Ａの下に延在する場合、（Ｎ埋込層部分６０８Ａによって囲まれるべき）ウェルの、その下にある基板への破壊電圧が減じられるからである（図２９Ｍを参照）。
【００８４】
Ｐ埋込層６１８の部分６１４Ａおよび６１４Ｂは、図２９Ｅに図示のとおりＮ埋込層６０８の部分６０８Ａ、６０８Ｂおよび６０８Ｃに接触し得るか、またはＰ埋込層６１８の部分６１４Ａおよび６１４Ｂは、図２９Ｆに図示のとおりＮ埋込層６０８の部分６０８Ａ、６０８Ｂおよび６０８Ｃから分離され得る。Ｐ埋込層６１８の部分６１４Ａおよび６１４Ｂと、Ｎ埋込層６０８の部分６０８Ａ、６０８Ｂおよび６０８Ｃとの間の間隔、またはその間隔の不足は、フォトレジスト層６１０における開口部６１２Ａおよび６１２Ｂの幅を変えることによって制御される（図２９Ｄを参照）。この説明の残りの部分においては、開口部６１２Ａおよび６１２Ｂの幅が図２９Ｆに示される実施例をもたらすように設定されたと仮定されるだろう。
【００８５】
図２９Ｇに図示のとおり、トレンチ６１８は、好ましくは図２７Ａ〜図２７Ｉに示されるプロセスを用いてＮエピ層６１６に形成され、酸化層６２２が充填されている。トレンチ６１８はＮエピ層６１６において介在するメサ６２０Ａ〜６２０Ｉを形成する。この実施例においては、トレンチ６１８は、Ｐ埋込層６１４の上方の境界ほど深くには延在しない。他の実施例においては、トレンチはＰ埋込層６１４に延在し得るが、Ｐ埋込層６１４全体またはＮエピ層６１６全体を通ってＰ基板６００までには延在しないはずである。トレンチ６１８の幅は好ましくは０．８〜１．２μｍの範囲であるが、ただし、より幅の狭いトレンチが用いられてもよい。
【００８６】
図２９Ｇから明らかなように、トレンチ６１８のいくつかは、Ｐ埋込層６１４の部分６１４Ａ、６１４Ｂおよび６１４Ｃの垂直なエッジに位置合わせされる。特に、トレンチ６１８Ｂは部分６１４Ａのエッジに位置合わせされ、トレンチ６１８Ｃおよび６１８Ｄは部分６１４Ｂの両側のエッジに位置合わせされ、トレンチ６１８Ｆおよび６１８Ｇは、部分６１４Ｃの両側のエッジに位置合わせされる。結果として、メサ６２０Ｂは部分６１４Ｃの上方にあり、メサ６２０Ｄは部分６１４Ａの上方にあり、メサ６２０Ｇは部分６１４Ｂの上方にある。これらのアライメントは、埋込層の注入中に成長した酸化層によってＰ基板６００の上面に形成される窪みを用いてなされる。これらの窪みの「像」は、シリコンがいくらか透過的である場合に周波数の赤外線光を用いて、マスクアライナ装置によって薄いエピタキシャル層を通して見ることができる。「像」はエピタキシャル層の分散作用のためにいくらかぼやけているが、良好なマスクと埋込層とのアライメントを達成するのに十分に明瞭である。図２９Ｃは、たとえば、エピ成長前のＮ埋込層６０８の形成中にＰ基板６００に形成されたエッジを示す。これらのエッジは、Ｎエピ層６１６の成長中にシリコンによって覆われているが、依然として赤外線光によって基板とエピとの界面においてエピの底部のエッジに見ることができる。エピ層の表面上のパターンを埋込層に位置合わせするのに用いられる技術は当業者には周知であり、このため、ここではさらに詳細には説明されない。
【００８７】
図２９Ｇに示されるトレンチ６１８の深さは、エピ層６１６の深さのほぼ半分に示されているが、プロセス要件に従ってより浅く作られてより深く延在してもよい。最も重要なことには、トレンチ６１８はエピタキシャル層を完全には貫通しない、すなわち、トレンチはエピタキシャルの厚さほど深くなく、このため、深いトレンチ分離またはその同等物として考えられるべきではない。図２９Ｇに図示のとおり、トレンチは、エッチングおよび充填される時点ではＰ埋込層６１４Ｃの上にほぼ部分的に重なる深さを有しているが、実際にはＰ埋込層６１４Ｃから間隔が空けられている。後に次の熱処理において、ＰＢＬ６１４Ｃ層が上方拡散し、トレンチ６１８に部分的に重なり得るが、ただし、この結果はプロセスフローには求められていない。
【００８８】
図２９Ｈに図示のとおり、フォトレジスト層６２４が酸化層６２２の表面上に形成され、メサ６２０Ｃ、６２０Ｆおよび６２０Ｈの上にわたって開口部でパターニングされる。ヒ素およびリンがフォトレジスト層６２４における開口部を通じて注入されて、図２９Ｉに図示のとおり、メサ６２０Ｃ、６２０Ｆおよび６２０ＨにＮ＋シンカ６２６Ｃ、６２６Ｆおよび６２６Ｈがそれぞれ形成される。リンは急速に拡散し、ヒ素はより低速で拡散するので、これらの２つのドーパントを組合せることによりＮ＋シンカ６２６Ｃ、６２６Ｆおよび６２６Ｈのドーパントプロファイルが同レベルにされる。ヒ素およびリンをともに含む混合注入は、拡散率が実質的に異なる２つのドーパントを含む。より急速に拡散するリンは、リンが次の熱処理中にシリコン内にあまり深く延在しないようにヒ素よりも少量（たとえば２Ｅ１５ｃｍ-2ではなく７Ｅ１３ｃｍ-2で）ドープされ得る。
【００８９】
次いで、フォトレジスト層６２４が剥がされ、Ｎ型のシンカ拡散物質が、１０００℃〜１２００℃で、しかし好ましくは１１００℃〜１１５０℃で１〜７時間にわたって高温の拡散プロセスを用いて部分的に拡散され得る。代替的には、当該拡散が全く省かれてもよいか、または注入およびアニールが（ＰＯＣＬ3などの気体源を用いて）リンのプレデポジションと置換えられてもよい。プレデポジションは当該技術において公知であるので、この明細書中においてはこれ以上詳述されない。
【００９０】
次に、フォトレジスト層６２８が酸化層６２２の表面上に形成され、メサ６２０Ｂ、６２０Ｄ、６２０Ｇおよび６２０Ｉにわたって開口部でパターニングされる。ホウ素がフォトレジスト層６２８における開口部を通じて注入されて、メサ６２０Ｂ、６２０Ｄ、６２０Ｇおよび６２０ＩにおけるＰ＋分離領域６３０Ｂ、６３０Ｄ、６３０Ｇおよび６３０Ｉ／６３０Ｉ′がそれぞれ形成される。フォトレジスト層６２８が除去される。
【００９１】
ここで構造がアニールされて、Ｎ＋ドーパントおよびＰ＋ドーパントをドライブインする（ここでは分離拡散と称される）。アニールの結果として、Ｐ＋分離領域６３０ＢがＰ埋込層６１４Ｃと融合し、Ｎ＋シンカ６２６ＣがＮ埋込層６０８Ａと融合し、Ｐ＋分離領域がＮ埋込層６１４Ａと融合し、Ｎ＋シンカ６２６ＦがＮ埋込層６０８Ｂと融合し、Ｐ＋分離領域６３０ＧがＰ埋込層６１４Ｂと融合し、Ｎ＋シンカ６２６ＨがＮ埋込層６０８Ｃと融合する。Ｐ＋分離領域６３０Ｉおよび６３０Ｉ′は下方に拡散するが、他のいかなる領域とも融合しない。Ｐ＋分離領域６３０ＤとＰ埋込層６１４Ａとの組合せ、およびＰ＋分離領域６３０ＧとＰ埋込層６１４Ｂとの組合せがＰ型のドーパントの柱を形成し、このＰ型のドーパントの柱は、Ｐ基板６００に延在しかつＮエピ層６１６に形成される素子を互いに分離するトレンチ６１８によって上部が横方向に制限されている。結果として得られる構造は、（ＰＢ領域６３８およびＮＢ領域６３２がまだ形成されていない点を除いては）図２９Ｊに示される。
【００９２】
このプロセスフローにおいては、ホウ素の分離、リンのシンカ、およびさまざまなドライブイン拡散の順序は、（全体的な熱収支、温度−時間のサイクルがこの時点まで固定されたままである限り）結果として得られる素子を実質的に変えることなく変更可能である。たとえば、ホウ素の分離は、注入後の部分的なドライブ拡散を用い得る（かまたは用い得ない）Ｎシンカ注入より前であってもよい。
【００９３】
別の代替例では、３ＭｅＶまでの注入（しかし、好ましくは０．５ＭｅＶ〜２ＭｅＶまでの異なるエネルギのさまざまな注入）で高エネルギイオン注入を用いて分離もしくはシンカまたはこれらの両方が注入されるが、これにより、注入後の（既に２．５μｍを超える）より深い接合は、その注入エネルギが低く拡散が深いタイプよりも拡散時間が短く温度が低くなくてはならない。
【００９４】
図２９Ｊには、Ｎ型の拡散領域（ＮシンカおよびＮ埋込層）がＰ型の拡散領域（Ｐ分離領域およびＰ埋込層）から間隔をあけて示される。（図２９Ｅに示される実施例と同様に）Ｎ型の拡散領域およびＰ型の拡散領域とが接触する場合でも、ドーピング濃度が比較的低いトレンチ６１８の下でしかこの接触は起こり得ない。このようにして形成されるＰＮ接合の破壊電圧は、特にトレンチがそこに存在しない場合に形成されるであろう表面接合に比べて比較的高くなるだろう。すなわち、ＮシンカおよびＰ分離領域は、これらの拡散領域のドーピング濃度が低い破壊電圧を生成するのに十分高い場合にＮエピ層６１６の表面付近でトレンチ６１８によって分離される。ＮシンカとＰ分離領域（または対応するＮ埋込層とＰ埋込層）とが接触し得るＮエピ層６１６の下方においては、これらの拡散領域のドーピング濃度は比較的低く（より傾斜がつけられるかまたは拡散され）、このため、形成され得るいかなるＰＮ接合にもわたる破壊電圧が比較的高くなるだろう。
【００９５】
Ｎエピ層６１６の表面がマスクされ（図示せず）、リンなどのＮ型のドーパントがマスクにおける開口部を通じて注入されて、図２９Ｊに示されるＮベース領域６３２を形成する。リンの注入は６０ＫｅＶ〜２ＭｅＶほどの高さであり得る。より低い範囲の注入エネルギは、典型的には、（０．５μｍ〜２．５μｍの最終的な接合深さのために）プロセスの後の方でのドライブイン拡散かまたは（０．５μｍ未満の接合深さのために）ポリシリコンエミッタの使用を必要とする。より高いエネルギ注入は拡散を殆どまたは全く必要としない。注入ドーズ量は３Ｅ１３ｃｍ-2〜２Ｅ１４ｃｍ-2の範囲である。フォトレジストマスクが剥がされ、フォトレジスト層６３４が堆積しかつパターニングされて開口部６３６を形成する。ホウ素（Ｂ+および／またはＢ++）が開口部６３６を通じて注入されてメサ６２０ＥにＰベース領域６３８を形成する。真性ベースと称されるホウ素のより深い注入は３Ｅ１３ｃｍ-2〜２Ｅ１４ｃｍ-2のドーズ量であり得、注入エネルギは９０ＫｅＶ〜２ＭｅＶの範囲であり得る。より低い範囲の注入エネルギは、典型的には、（０．５μｍ〜２．５μｍの最終的な接合深さのために）プロセスの後の方でのドライブイン拡散かまたは（０．５μｍ未満の接合深さのために）ポリシリコンエミッタの使用を必要とする。より高いエネルギ注入は拡散を殆どまたは全く必要としない。真性注入ドーズ量は３Ｅ１３ｃｍ-2〜２Ｅ１４ｃｍ-2の範囲である。
【００９６】
破線で示されるように、Ｐベース領域６３８は好ましくは２回の注入を重ね合わせることによって形成され、２回の注入とはすなわち、Ｎエピ層６１６の表面付近に低抵抗区域を作り出す低いエネルギ注入（外部ベース注入と称される）と、Ｎエピ層６１６により深く浸透するより高いエネルギ注入（上述の真性ベース注入）とである。外部ベース注入は、ドーズ量が５Ｅ１４ｃｍ-2を超える３０〜６０ＫｅＶのエネルギで実行される典型的にはＢ+またはＢＦ2+の種である。外部注入を用いることにより、かなりのベース拡散が実行される場合にその使用が制限されてしまう。これにより、浅い接合素子については性能が大きく向上する。
【００９７】
Ｎベース領域６３２またはＰベース領域６３８が、より高い注入エネルギを用いるのではなく高温でかなりの拡散時間を用いて形成される場合には、高温の時間がシンカおよび分離拡散から除かれなければならない。
【００９８】
２つのベース領域の注入後、フォトレジスト層６３４が除去され、フォトレジスト層６４０が堆積しかつパターニングされて、図２９Ｋに図示のとおり一連の開口部が形成される。ヒ素がフォトレジスト層６４０における開口部を通じて注入されて、Ｎベース６３２ならびにＮシンカ６２６Ｃ、６２６Ｆおよび６２６Ｈにコンタクト領域が形成され、Ｐベース領域６３８にＮエミッタ領域６４２が形成される。Ｎエミッタ領域６４２は、ベースの電気的特性がＮエミッタ領域６４２の下方におけるより少量ドープされた部分によって決定されて真性ベースを通じて垂直に伝わるように、（破線で示される）Ｐベース領域６３８の多量にドープされた表面領域の下方に延在する。Ｎ＋注入は、２Ｅ１５ｃｍ-2〜７Ｅ１５ｃｍ-2のドーズ量では３０ＫｅＶ〜５０ＫｅＶのリンか、または好ましくは６０ＫｅＶ〜１２０ＫｅＶのヒ素であり得る。
【００９９】
フォトレジスト層６４０が除去され、フォトレジスト層６４４が堆積しかつパターニングされて、図２９Ｌに図示のとおり一連の開口部が形成される。ホウ素がフォトレジスト層６４４における開口部を通じて注入されて、Ｐ分離領域６３０Ｂ、６３０Ｄ、６３０Ｇ、６３０Ｉおよび６３０Ｉ′にコンタクト領域を形成し、Ｎベース領域６３２にＰエミッタ領域６４６を形成し、Ｐベース領域６３８にコンタクト領域６４８を形成する。Ｐ＋注入は、２Ｅ１５ｃｍ-2〜７Ｅ１５ｃｍ-2のドーズ量では３０ＫｅＶ〜５０ＫｅＶのホウ素か、または好ましくは６０ＫｅＶ〜１２０ＫｅＶのＢＦ2+であり得る。次いでフォトレジスト層６４４が除去される。
【０１００】
図２９Ｍに図示のとおり、誘電体層６５０が酸化層６２２上に堆積する。誘電体層６５０がマスクされ、誘電体層６５０および酸化層６２２がマスクにおける開口部を通じてエッチングされて、Ｎエピ層６１６にさまざまな領域への開口部を形成する。ＴｉまたはＴｉＮ障壁層６５１が開口部に堆積し、第１の金属層６５２が障壁層６５１にわたって堆積しかつパターニングされて金属コンタクトを形成する。第２の誘電体層６５４が誘電体層６５０上に堆積し、ビアマスクが、Ｐ分離領域６３０Ｂ、６３０Ｄおよび６３０Ｉに接触するよう位置決めされた開口部に適用される。ビアは、ビアマスクにおける開口部を通じて誘電体層６５４にエッチングされ、第２の金属層６５６がビアに堆積する。
【０１０１】
このプロセスの終わりには、垂直なＰＮＰトランジスタ６６０、垂直なＮＰＮトランジスタ６６２およびラテラルＰＮＰトランジスタ６６４がＮエピ層６１６に形成されている。垂直なＰＮＰトランジスタ６６０は以下の領域を含む：
エミッタ： Ｐ＋領域６４６
ベース： Ｎベース領域６３２およびＮエピ層６１６の一部分
コレクタ： Ｐ埋込層６１４ＣおよびＰ分離領域６３０Ｂ
垂直なＰＮＰトランジスタ６６０は、Ｎ埋込層６０８ＡおよびＮシンカ６２６Ｃを含む分離構造によってＰ基板６００から分離される。
【０１０２】
垂直なＮＰＮトランジスタ６６２は以下の領域を含む：
エミッタ： Ｐ＋領域６４２
ベース： Ｐベース領域６３８
コレクタ： Ｎエピ層６１６の一部分、Ｎ埋込層６０８Ｂ、Ｎシンカ６２６Ｆ
ラテラルＰＮＰトランジスタ６６４は以下の領域を含む：
エミッタ： Ｐ分離領域６３０Ｉ′
ベース： Ｎエピ層６１６の一部分、Ｎ埋込層６０８Ｃ、Ｎシンカ６２６Ｈ
コレクタ： Ｐ分離領域６３０Ｉ
加えて、垂直なＰＮＰトランジスタ６６０は、Ｐ分離領域６３０ＤおよびＰ埋込層６１４Ａを含む垂直な柱によって垂直なＮＰＮトランジスタ６６２から分離される。垂直なＮＰＮトランジスタ６６２は、Ｐ分離領域６３０ＧおよびＰ埋込層６１４Ｂを含む垂直な柱によってラテラルＰＮＰトランジスタ６６４から分離される。
【０１０３】
先行技術のプロセスを用いると、トランジスタ６６０、６６２および６６４は、典型的には、熱処理中の横方向のドーパント拡散のために、互いから数十ミクロン間隔をあけて配置されなければならないだろう。対照的に、この発明の横方向に制限されたシンカおよび分離領域を用いると、図２９ＭにおいてＸ1およびＸ2と示されるトランジスタ６６０と６６２と６６４との間の間隔は３〜４ミクロンしか減じることができない。これにより、素子間の電気的分離の質を犠牲にすることなくウェハ上の素子の記録密度を大きく高めることが可能となる。
【０１０４】
図３０は、特に小さなパターンサイズの深い拡散領域における横方向の間隔を減らすための、トレンチにより制限された拡散領域の利点を示す。この図は４つの拡散された領域を示し、各々は（すべて８Ｅ１３ｃｍ-2のドーズ量で８０ＫｅＶのエネルギで）同じ浅いイオン注入から始まり、次に（１１００℃で４時間の）同一の拡散が続く。縦および横の目盛り上のマークは０．５μｍ刻みである。灰色の影は最終的なドーピング濃度の数桁の差を示している。
【０１０５】
トレンチにより制限された幅広の拡散領域７０１Ａにおいては、注入された領域はトレンチ７０２間の幅にわたり、結果として（線Ａ−Ａ′で示される）２μｍの幅を有する拡散領域７０３をもたらす。最も多量にドープされた部分は、線Ｅ−Ｅ′で示されるように１μｍの深さにまで拡散する。この拡散はトレンチの下方に２μｍ未満の深さに延在するが、多量にドープされた部分はＥ−Ｅ′の線にまでしか延在しないことに留意されたい。
【０１０６】
拡散領域７０１Ｂは、（線Ｂ−Ｂ′で示され、長さが線Ａ−Ａ′に等しい）２μｍの幅を有する注入から構築される拡散領域７０４を含む幅広の制限されない拡散の一例である。高温のドライブインの後、領域７０４が拡散し、その多量にドープされた部分が線Ｅ−Ｅ′で識別される深さに達する１μｍの深さに到達し、横方向の拡散領域７０５が２μｍの幅の注入をはるかに超える拡散の幅に広がる。横方向の拡散領域７０５は典型的には接合深さの８５％に等しい横方向の範囲を示す。注入を規定するのに用いられるマスクにおける開口部の幅は、拡散領域７０４の多量にドープされた部分の深さよりも広いので、従来の拡散領域７０１Ｂは制限された拡散領域７０１Ａと本質的に同じ深さを有する。
【０１０７】
拡散領域７１０Ａはトレンチ７１２によって制限される狭い拡散の一例である。注入７１３は線Ｃ−Ｃ′の長さで示されるようにトレンチ間に延在し、幅が約０．５μｍである。拡散領域７１０Ａの幅が拡散の深さ未満であるにもかかわらず、接合７１３は広い拡散領域７０１Ａおよび７０１Ｂに対し（少しも広くないにしても）明らかに等しい深さを有するので、不十分な拡散を示さない。その深さにもかかわらず、トレンチにより制限された拡散領域７１３はまた極めて狭い幅を有する。
【０１０８】
拡散領域７１０Ｂは狭い制限されない拡散の一例であり、ここでは２次元の拡散の損失、いわゆる「不十分な拡散」が明らかになる。拡散された領域７１４が領域７１５に横方向に広がるだけでなく、拡散領域７１４の多量にドープされた部分は線Ｅ−Ｅ′を越えるほど深くに拡散すらしない。実際には、これは、拡散を１次元から２次元に変えてポイント源（point source）を作り出す大きな横方向の拡散の成分である。７１０Ａと７１０Ｂとを比較すると、トレンチにより制限された拡散領域はより深く、より多量にドープされ、はるかに狭くなるが、それらはすべて集積回路の構成要素を実現する際の所望の特徴である。
【符号の説明】
【０１０９】
４００，４３０，４５０，４６０，４７０，４９０，５１０，６００ 基板、４０２，４３６，４５６，４６６，４７２，４９２，５１２，５３２，６１６ エピ層、４０４ 分離拡散領域、４０６ 誘電材料、４０８Ａ，４１４，４２０Ａ，４２０Ｂ，４３２Ａ，４３２Ｂ，４４４，４５２Ａ，４６２，４７６Ａ，４７６Ｂ，４７８Ａ，４９６Ａ，４９６Ｂ，４９８Ａ，５１８Ｃ，５２０Ａ，５４０，６１８，６１８Ｂ，６１８Ｃ，６１８Ｆ，７０２，７１２ トレンチ、４１０，４１６，４１８，４３４，４５４，６２６Ｃ，６２６Ｆ，６２６Ｈ シンカ、４２２，４２４，４２６，４２８，４３８，４４０，４４２，４７４，４７９，４９４，５１４，５１６，６０８，６０８Ａ，６０８Ｂ，６０８Ｃ，６１４，６１４Ａ，６１４Ｂ，６１４Ｃ，６１８ 埋込層、４１２，４６４，４６８ ウェル、４８０ Ｎ領域、５００ Ｐ領域、５３４ マスク層、５３６，６０４，６１０，６２４，６２８，６３４，６４０，６４４ フォトレジスト層、５４２ 犠牲酸化層、５４４ 酸化ライナ、５４６ ガラス、５４６ 誘電体、５４６ 酸化物、５４８，６０２，６０６，６２２ 酸化層、５５０ ポリシリコン層、６１２Ａ，６１２Ｃ，６３６ 開口部、６２０Ａ，６２０Ｂ，６２０Ｃ，６２０Ｄ，６２０Ｅ，６２０Ｇ メサ、６３０Ｂ，６３０Ｄ，６３０Ｇ，６３０Ｉ 分離領域、６３２，６３８ ベース領域、６４２，６４６ エミッタ領域、６４８ コンタクト領域、６５０，６５４ 誘電体層、６５１ 障壁層、６５２，６５６ 金属層、６６０，６６２，６６４ トランジスタ、７０１Ａ，７０１Ｂ，７０３，７０４，７０５，７１０Ａ，７１０Ｂ，７１３，７１４，７１５ 拡散領域。
【特許請求の範囲】
【請求項１】
半導体構造であって、
半導体基板と、
前記基板の上に形成されるエピタキシャル層とを含み、前記エピタキシャル層は背景ドーピング濃度を有し、前記半導体構造はさらに、
第１および第２のトレンチを含み、前記第１および第２のトレンチは、前記第１のトレンチと前記第２のトレンチとの間にメサを規定するように前記エピタキシャル層の表面から下方に延在し、前記第１および第２のトレンチの各々の底部は前記エピタキシャル層に位置し、前記トレンチの各々は、実質的に誘電材料が充填されており、前記半導体構造はさらに、
前記第１のトレンチと前記第２のトレンチとの間の位置において、前記エピタキシャル層の前記表面から前記基板へと下方に延在するドーパントのウェルを含み、前記ウェルは、前記エピタキシャル層の前記背景ドーピング濃度とは異なるドーピング濃度を有し、前記ウェルは、前記エピタキシャル層の残りの部分と第１および第２の接合を形成し、前記第１の接合は、前記第１のトレンチの底部から前記基板に延在し、前記第２の接合は、前記第２のトレンチの底部から前記基板に延在し、
前記ウェルおよび前記第１および第２のトレンチは分離構造を構成し、前記分離構造は、前記分離構造の一方側の前記エピタキシャル層に形成された第１の素子と前記分離構造の他方側の前記エピタキシャル層に形成された第２の素子とを電気的に分離し、
前記分離構造による電気的分離は前記第１および第２のトレンチとＰＮ接合とによってもたらされ、
前記ウェルは第１の導電型の材料でドープされ、前記基板および前記エピタキシャル層は、前記第１の導電型とは反対の第２の導電型の材料でドープされ、前記第１および第２の接合はＰＮ接合である、半導体構造。
【請求項２】
前記ウェルが前記メサを占める、請求項１に記載の半導体構造。
【請求項３】
前記ウェルは前記第１の導電型の埋込層を含み、前記埋込層は、前記基板から上方に延在し、前記ウェルの残りの部分と融合する、請求項１に記載の半導体構造。
【請求項４】
前記埋込層は、前記第１および第２のトレンチの各々の前記底部のレベルよりも下の前記エピタキシャル層におけるレベルで前記ウェルの前記残りの部分と融合する、請求項３に記載の半導体構造。
【請求項５】
前記第１および第２のトレンチは、前記エピタキシャル層の厚さの１０％〜９０％にまで延在する、請求項１に記載の半導体構造。
【請求項６】
前記第１および第２のトレンチは、前記エピタキシャル層の前記厚さの３０％〜７０％にまで延在する、請求項５に記載の半導体構造。
【請求項７】
前記第１および第２のトレンチは、前記エピタキシャル層の前記厚さの半分まで延在する、請求項６に記載の半導体構造。
【請求項８】
前記誘電材料は酸化物を含む、請求項１に記載の半導体構造。
【請求項９】
前記誘電材料は窒化物を含む、請求項１に記載の半導体構造。
【請求項１０】
前記第１および第２のトレンチは０．１μｍ〜２μｍの幅である、請求項１に記載の半導体構造。
【請求項１１】
半導体構造を作製する方法であって、
第２の導電型の材料でドープされた半導体基板を設けるステップと、
前記基板の上に、第２の導電型の材料でドープされ、かつ背景ドーピング濃度を有するエピタキシャル層を形成するステップと、
前記エピタキシャル層の表面から下方に延在するように第１および第２のトレンチを形成するステップとを備え、
前記第１および第２のトレンチは、前記第１および第２のトレンチの間にメサを規定するように、かつ前記第１および第２のトレンチの各々の底部が前記エピタキシャル層に位置するように形成され、さらに
前記第１および第２のトレンチに実質的に誘電材料を充填するステップと、
素子同士を互いに電気的に分離するウェルを形成するために、前記誘電材料を充填された前記第１および第２のトレンチ間における前記メサに、前記第２の導電型とは反対の第１の導電型のドーパントを導入するステップとを備え、
前記ウェルは、前記エピタキシャル層の前記表面から下方に延在するように、かつ前記エピタキシャル層の前記背景ドーピング濃度とは異なるドーピング濃度を有するように、かつ前記エピタキシャル層の残りの部分と第１および第２の接合を形成するように形成され、
前記第１の接合は前記第１のトレンチの底部から下方に延在するように、前記第２の接合は前記第２のトレンチの底部から下方に延在するように形成され、
前記ウェルおよび前記第１および第２のトレンチは分離構造を構成し、前記分離構造は、前記分離構造の一方側の前記エピタキシャル層に形成された第１の素子と前記分離構造の他方側の前記エピタキシャル層に形成された第２の素子とを電気的に分離し、
前記分離構造による電気的分離は前記第１および第２のトレンチとＰＮ接合とによってもたらされ、
前記第１および第２の接合はＰＮ接合である、方法。
【請求項１２】
前記エピタキシャル層において前記ドーパントを前記エピタキシャル層の前記表面から前記基板へと下方に拡散させるように前記基板を加熱するステップを含む、請求項１１に記載の方法。
【請求項１３】
前記基板から上方に延在するように埋込層を形成するステップをさらに備え、
前記ウェルは前記埋込層の上に形成され、さらに
前記基板を加熱して、前記埋込層を前記ウェルに達するまで上方に拡散させるステップを備えた、請求項１１または１２に記載の方法。
【請求項１】
半導体構造であって、
半導体基板と、
前記基板の上に形成されるエピタキシャル層とを含み、前記エピタキシャル層は背景ドーピング濃度を有し、前記半導体構造はさらに、
第１および第２のトレンチを含み、前記第１および第２のトレンチは、前記第１のトレンチと前記第２のトレンチとの間にメサを規定するように前記エピタキシャル層の表面から下方に延在し、前記第１および第２のトレンチの各々の底部は前記エピタキシャル層に位置し、前記トレンチの各々は、実質的に誘電材料が充填されており、前記半導体構造はさらに、
前記第１のトレンチと前記第２のトレンチとの間の位置において、前記エピタキシャル層の前記表面から前記基板へと下方に延在するドーパントのウェルを含み、前記ウェルは、前記エピタキシャル層の前記背景ドーピング濃度とは異なるドーピング濃度を有し、前記ウェルは、前記エピタキシャル層の残りの部分と第１および第２の接合を形成し、前記第１の接合は、前記第１のトレンチの底部から前記基板に延在し、前記第２の接合は、前記第２のトレンチの底部から前記基板に延在し、
前記ウェルおよび前記第１および第２のトレンチは分離構造を構成し、前記分離構造は、前記分離構造の一方側の前記エピタキシャル層に形成された第１の素子と前記分離構造の他方側の前記エピタキシャル層に形成された第２の素子とを電気的に分離し、
前記分離構造による電気的分離は前記第１および第２のトレンチとＰＮ接合とによってもたらされ、
前記ウェルは第１の導電型の材料でドープされ、前記基板および前記エピタキシャル層は、前記第１の導電型とは反対の第２の導電型の材料でドープされ、前記第１および第２の接合はＰＮ接合である、半導体構造。
【請求項２】
前記ウェルが前記メサを占める、請求項１に記載の半導体構造。
【請求項３】
前記ウェルは前記第１の導電型の埋込層を含み、前記埋込層は、前記基板から上方に延在し、前記ウェルの残りの部分と融合する、請求項１に記載の半導体構造。
【請求項４】
前記埋込層は、前記第１および第２のトレンチの各々の前記底部のレベルよりも下の前記エピタキシャル層におけるレベルで前記ウェルの前記残りの部分と融合する、請求項３に記載の半導体構造。
【請求項５】
前記第１および第２のトレンチは、前記エピタキシャル層の厚さの１０％〜９０％にまで延在する、請求項１に記載の半導体構造。
【請求項６】
前記第１および第２のトレンチは、前記エピタキシャル層の前記厚さの３０％〜７０％にまで延在する、請求項５に記載の半導体構造。
【請求項７】
前記第１および第２のトレンチは、前記エピタキシャル層の前記厚さの半分まで延在する、請求項６に記載の半導体構造。
【請求項８】
前記誘電材料は酸化物を含む、請求項１に記載の半導体構造。
【請求項９】
前記誘電材料は窒化物を含む、請求項１に記載の半導体構造。
【請求項１０】
前記第１および第２のトレンチは０．１μｍ〜２μｍの幅である、請求項１に記載の半導体構造。
【請求項１１】
半導体構造を作製する方法であって、
第２の導電型の材料でドープされた半導体基板を設けるステップと、
前記基板の上に、第２の導電型の材料でドープされ、かつ背景ドーピング濃度を有するエピタキシャル層を形成するステップと、
前記エピタキシャル層の表面から下方に延在するように第１および第２のトレンチを形成するステップとを備え、
前記第１および第２のトレンチは、前記第１および第２のトレンチの間にメサを規定するように、かつ前記第１および第２のトレンチの各々の底部が前記エピタキシャル層に位置するように形成され、さらに
前記第１および第２のトレンチに実質的に誘電材料を充填するステップと、
素子同士を互いに電気的に分離するウェルを形成するために、前記誘電材料を充填された前記第１および第２のトレンチ間における前記メサに、前記第２の導電型とは反対の第１の導電型のドーパントを導入するステップとを備え、
前記ウェルは、前記エピタキシャル層の前記表面から下方に延在するように、かつ前記エピタキシャル層の前記背景ドーピング濃度とは異なるドーピング濃度を有するように、かつ前記エピタキシャル層の残りの部分と第１および第２の接合を形成するように形成され、
前記第１の接合は前記第１のトレンチの底部から下方に延在するように、前記第２の接合は前記第２のトレンチの底部から下方に延在するように形成され、
前記ウェルおよび前記第１および第２のトレンチは分離構造を構成し、前記分離構造は、前記分離構造の一方側の前記エピタキシャル層に形成された第１の素子と前記分離構造の他方側の前記エピタキシャル層に形成された第２の素子とを電気的に分離し、
前記分離構造による電気的分離は前記第１および第２のトレンチとＰＮ接合とによってもたらされ、
前記第１および第２の接合はＰＮ接合である、方法。
【請求項１２】
前記エピタキシャル層において前記ドーパントを前記エピタキシャル層の前記表面から前記基板へと下方に拡散させるように前記基板を加熱するステップを含む、請求項１１に記載の方法。
【請求項１３】
前記基板から上方に延在するように埋込層を形成するステップをさらに備え、
前記ウェルは前記埋込層の上に形成され、さらに
前記基板を加熱して、前記埋込層を前記ウェルに達するまで上方に拡散させるステップを備えた、請求項１１または１２に記載の方法。
【図１Ａ】
【図１Ｂ】
【図１Ｃ】
【図１Ｄ】
【図２Ａ】
【図２Ｂ】
【図３Ａ】
【図３Ｂ】
【図４Ａ】
【図４Ｂ】
【図５Ａ】
【図５Ｂ】
【図５Ｃ】
【図５Ｄ】
【図５Ｅ】
【図５Ｆ】
【図６】
【図７Ａ】
【図７Ｂ】
【図７Ｃ】
【図７Ｄ】
【図７Ｅ】
【図７Ｆ】
【図８】
【図９Ａ】
【図９Ｂ】
【図９Ｃ】
【図９Ｄ】
【図９Ｅ】
【図９Ｆ】
【図１０Ａ】
【図１０Ｂ】
【図１０Ｃ】
【図１０Ｄ】
【図１１Ａ】
【図１１Ｂ】
【図１１Ｃ】
【図１１Ｄ】
【図１１Ｅ】
【図１２】
【図１３Ａ】
【図１３Ｂ】
【図１３Ｃ】
【図１３Ｄ】
【図１４】
【図１５Ａ】
【図１５Ｂ】
【図１５Ｃ】
【図１５Ｄ】
【図１５Ｅ】
【図１６Ａ】
【図１６Ｂ】
【図１６Ｃ】
【図１６Ｄ】
【図１６Ｅ】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２Ａ】
【図２２Ｂ】
【図２３Ａ】
【図２３Ｂ】
【図２４Ａ】
【図２４Ｂ】
【図２５Ａ】
【図２５Ｂ】
【図２６Ａ】
【図２６Ｂ】
【図２７Ａ】
【図２７Ｂ】
【図２７Ｃ】
【図２７Ｄ】
【図２７Ｅ】
【図２７Ｆ】
【図２７Ｇ】
【図２７Ｈ】
【図２７Ｉ】
【図２８】
【図２９Ａ】
【図２９Ｂ】
【図２９Ｃ】
【図２９Ｄ】
【図２９Ｅ】
【図２９Ｆ】
【図２９Ｇ】
【図２９Ｈ】
【図２９Ｉ】
【図２９Ｊ】
【図２９Ｋ】
【図２９Ｌ】
【図２９Ｍ】
【図３０】
【図１Ｂ】
【図１Ｃ】
【図１Ｄ】
【図２Ａ】
【図２Ｂ】
【図３Ａ】
【図３Ｂ】
【図４Ａ】
【図４Ｂ】
【図５Ａ】
【図５Ｂ】
【図５Ｃ】
【図５Ｄ】
【図５Ｅ】
【図５Ｆ】
【図６】
【図７Ａ】
【図７Ｂ】
【図７Ｃ】
【図７Ｄ】
【図７Ｅ】
【図７Ｆ】
【図８】
【図９Ａ】
【図９Ｂ】
【図９Ｃ】
【図９Ｄ】
【図９Ｅ】
【図９Ｆ】
【図１０Ａ】
【図１０Ｂ】
【図１０Ｃ】
【図１０Ｄ】
【図１１Ａ】
【図１１Ｂ】
【図１１Ｃ】
【図１１Ｄ】
【図１１Ｅ】
【図１２】
【図１３Ａ】
【図１３Ｂ】
【図１３Ｃ】
【図１３Ｄ】
【図１４】
【図１５Ａ】
【図１５Ｂ】
【図１５Ｃ】
【図１５Ｄ】
【図１５Ｅ】
【図１６Ａ】
【図１６Ｂ】
【図１６Ｃ】
【図１６Ｄ】
【図１６Ｅ】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２Ａ】
【図２２Ｂ】
【図２３Ａ】
【図２３Ｂ】
【図２４Ａ】
【図２４Ｂ】
【図２５Ａ】
【図２５Ｂ】
【図２６Ａ】
【図２６Ｂ】
【図２７Ａ】
【図２７Ｂ】
【図２７Ｃ】
【図２７Ｄ】
【図２７Ｅ】
【図２７Ｆ】
【図２７Ｇ】
【図２７Ｈ】
【図２７Ｉ】
【図２８】
【図２９Ａ】
【図２９Ｂ】
【図２９Ｃ】
【図２９Ｄ】
【図２９Ｅ】
【図２９Ｆ】
【図２９Ｇ】
【図２９Ｈ】
【図２９Ｉ】
【図２９Ｊ】
【図２９Ｋ】
【図２９Ｌ】
【図２９Ｍ】
【図３０】
【公開番号】特開２０１１−１５９９９１（Ｐ２０１１−１５９９９１Ａ）
【公開日】平成２３年８月１８日（２０１１．８．１８）
【国際特許分類】
【出願番号】特願２０１１−８２７７２（Ｐ２０１１−８２７７２）
【出願日】平成２３年４月４日（２０１１．４．４）
【分割の表示】特願２００４−５２９４１９（Ｐ２００４−５２９４１９）の分割
【原出願日】平成１５年８月１３日（２００３．８．１３）
【出願人】（５０５０５２１９１）アドバンスト・アナロジック・テクノロジーズ・インコーポレイテッド (29)
【氏名又は名称原語表記】ＡＤＶＡＮＣＥＤ ＡＮＡＬＯＧＩＣ ＴＥＣＨＮＯＬＯＧＩＥＳ， ＩＮＣ．
【Ｆターム（参考）】
【公開日】平成２３年８月１８日（２０１１．８．１８）
【国際特許分類】
【出願日】平成２３年４月４日（２０１１．４．４）
【分割の表示】特願２００４−５２９４１９（Ｐ２００４−５２９４１９）の分割
【原出願日】平成１５年８月１３日（２００３．８．１３）
【出願人】（５０５０５２１９１）アドバンスト・アナロジック・テクノロジーズ・インコーポレイテッド (29)
【氏名又は名称原語表記】ＡＤＶＡＮＣＥＤ ＡＮＡＬＯＧＩＣ ＴＥＣＨＮＯＬＯＧＩＥＳ， ＩＮＣ．
【Ｆターム（参考）】
[ Back to top ]