【課題】有機半導体層の形成に際して、不所望の領域への有機半導体層の形成を抑制し、且つ、隣接する開口部間でのインクの混合を抑制することにより、高い品質を備える薄膜トランジスタ装置とその製造方法、有機ＥＬ表示素子、および有機ＥＬ表示装置を提供する。
【解決手段】隔壁１０１６には、３つの開口部１０１６ａ，１０１６ｂ，１０１６ｃが開けられている。開口部１０１６ｂ，１０１６ｃの各底部には、ソース電極１０１４ａ，１０１４ｂ、ドレイン電極１０１４ｃ，１０１４ｄが露出し、各々がチャネル部として機能する部分である。開口部１０１６ｂを臨む側面部のうち、側面部１０１６ｄ，１０１６ｅは、側面部１０１６ｉに比べ、傾斜が相対的に急峻な斜面である。開口部１０１６ｃを臨む側面部のうち、側面部１０１６ｆは、側面部１０１６ｊに比べ、傾斜が相対的に急峻な斜面である。 （もっと読む）

【課題】膜厚を確保することが可能な成膜装置及び半導体装置の製造方法を提供する。
【解決手段】実施形態にかかる成膜装置は溝を有する基板に液体材料を供給して前記溝内に前記液体材料を埋め込み、液層を形成する塗布部と、前記溶液層を乾燥させて固化する乾燥部と、前記乾燥中に前記液層の表面に蒸気を照射する蒸気供給部と、を備えることを特徴とする。 （もっと読む）

【課題】可撓性を有し、曲げ等の物理的変化に対して耐性を有する半導体装置および当該
半導体装置の作製方法を提供することを目的とする。
【解決手段】可撓性を有する基板上に設けられた、半導体膜、半導体膜上にゲート絶縁膜
を介して設けられたゲート電極およびゲート電極を覆って設けられた層間絶縁膜とを有す
る複数のトランジスタと、複数のトランジスタの間に設けられた屈折部分とを有し、屈折
部分は、層間絶縁膜に設けられた開口部に層間絶縁膜より弾性率が低い物質が充填されて
設けられている。また、本発明では、開口部に充填する物質として他にも、層間絶縁膜よ
りガラス転移点が低い物質や塑性を有する物質を設けることができる。 （もっと読む）

【課題】クラックや結晶欠陥の発生なしに高電圧トランジスタの素子領域間の耐圧を向上できるようにした不揮発性半導体記憶装置およびその製造方法を提供する。
【解決手段】不揮発性半導体記憶装置は、メモリセル領域の第１素子分離絶縁層が当該メモリセル領域の第１素子分離溝内に第１の酸化膜を埋め込んで構成され、第１の酸化膜の上面が半導体基板の上面と第１ゲート電極の上面との間に存在するように構成されている。
周辺領域の第２素子分離絶縁層は、周辺領域の第２素子分離溝内の全体に埋込まれると共にその上面が半導体基板の上面の上方に突出した第１の酸化膜と、当該第１の酸化膜上に積層され、その上面が第１導電膜の上面より上方に突出している第２の酸化膜とで構成されている。 （もっと読む）

【課題】低収縮かつ低応力である絶縁膜を製造することができる方法の提供。
【解決手段】基板表面にポリシラザン組成物を塗布して塗膜を形成させ、引き続き前記塗膜を過酸化水素雰囲気下、５０〜２００℃で加熱することを含んでなることを特徴とする、二酸化ケイ素膜の製造方法。この二酸化ケイ素膜の製造方法によって各種絶縁膜などのアイソレーション構造を形成させることができる。 （もっと読む）

【課題】 トレンチの微細化がさらに進展しても、トレンチの内部に、膨張可能な膜及び酸化障壁となる膜を形成することが可能なトレンチの埋め込み方法を提供すること。
【解決手段】 トレンチ内部に酸化障壁膜の形成工程（ステップ３）、酸化障壁膜上に膨張可能な膜の形成工程（ステップ４）、焼成することで収縮する埋め込み材でトレンチを埋め込む工程（ステップ５）、埋め込み材の焼成工程（ステップ６）と、を含み、ステップ３の工程が、アミノシラン系ガスを供給して、トレンチの内部に第１のシード層を形成する工程（ステップ３１）、第１のシード層上に窒化シリコン膜を形成する工程（ステップ３２）と、を含み、ステップ４の工程が、アミノシラン系ガスを供給して、窒化シリコン膜上に第２のシード層を形成する工程（ステップ４１）と、第２のシード層上にシリコン膜を形成する工程（ステップ４２）と、を含む。 （もっと読む）

【課題】１つの実施形態は、例えば、ＣＶＤ装置による成膜処理に対する新規な前処理を行うことができる基板処理装置及び成膜システムを提供することを目的とする。
【解決手段】１つの実施形態によれば、ＣＶＤ装置による成膜処理を行う基板の前処理を行なうための基板処理装置であって、前記基板を保持する基板ステージが配された基板処理室と、前記基板処理室内で前記基板ステージを介して前記基板を加熱する加熱部と、前記基板処理室内で、前記加熱部により加熱された前記基板の表面を酸化する酸化処理部と、前記基板処理室内で、前記酸化処理部により酸化された前記基板の表面に有機溶剤を塗布する塗布処理部とを備えたことを特徴とする基板処理装置が提供される。 （もっと読む）

【課題】ポットライフが長く、焼成してシリコン酸化物としたときの硬化収縮率が小さく、更にクラック耐性に優れかつ耐電圧のばらつきが小さい絶縁膜を形成できる縮合反応物溶液の提供。
【解決手段】（Ｉ）（ｉ）下記一般式（１）：Ｒ¹_nＳｉＸ¹_4-n （１）｛式中、ｎは０〜３の整数であり、Ｒ¹は水素原子又は炭素数１〜１０の炭化水素基であり、Ｘ¹はハロゲン原子、炭素数１〜６のアルコキシ基又はアセトキシ基である｝で表されるシラン化合物に由来するポリシロキサン化合物と、（ｉｉ）シリカ粒子と、を少なくとも含有する縮合成分を縮合反応させて得られる縮合反応物、及び（ＩＩ）溶媒を含み、該一般式（１）で表されるシラン化合物が４官能シラン化合物及び３官能シラン化合物を少なくとも含有し、該シリカ粒子中の炭素量が０．０５質量％以上０．６５質量％未満である、縮合反応物溶液。 （もっと読む）

【課題】記憶及び論理回路を含む半導体基材、例えば、１つ又は複数の集積回路構造をその上に有するシリコンウェハにおいて用いられるシャロートレンチアイソレーションのための高アスペクト比の特徴のギャップを充填するための酸化条件下で二酸化ケイ素含有膜をスピンオン堆積させる方法を提供する。
【解決手段】高アスペクト比の特徴を有する半導体基材を用意する工程、該半導体基材を低分子量のアミノシランを含む液体配合物と接触させる工程、該半導体基材上に該液体配合物を塗布することにより膜を形成する工程、及び該膜を酸化条件下において高温で加熱する工程を含む方法が提供される。この方法のための組成物もまた記載される。 （もっと読む）

【課題】Ｃdsubの低減化を通じて、出力容量Ｃossの低減化に寄与する半導体装置及びその製造方法を提供する。
【解決手段】半導体基板１とこの半導体基板１上に埋め込み絶縁層を介して形成された第１導電型の半導体層とを有するＳＯＩ基板と、第１導電型の半導体層からなる活性領域３内に形成された素子領域と、素子領域の少なくとも１つに接続される外部取り出し用の電極(ドレインパッド９ｐ)とを有する半導体装置において、外部取り出し用の電極９ｐ下に位置する活性領域が、埋め込み絶縁層２に到達するように形成された絶縁分離領域１１で囲まれており、絶縁分離領域１１で分離された活性領域３と、外部取り出し用の電極９ｐとの間に絶縁体１３が配されたことを特徴とする。 （もっと読む）

【課題】低コストで高い信頼性を有する逆阻止型の半導体装置およびその製造方法を提供する。
【解決手段】半導体チップを構成する表面構造１３３、裏面構造１３４を形成した薄い半導体ウェハ１０１を両面粘着テープ１３７で支持基板１４１に貼り付け、薄い半導体ウェハ１０１にスクライブラインとなるトレンチを湿式異方性エッチングで結晶面を出して形成し、結晶面が露出したトレンチの側面に逆耐圧を維持する分離層１４５を裏面拡散層であるｐコレクタ領域１１０と接して表面側に延在するようにイオン注入と低温アニールまたはレーザーアニールで形成する。レーザーダイシングを行って、分離層１４５の下でコレクタ電極１１１を過不足なくきれいに切断した後、両面粘着テープ１３７をコレクタ電極１１１から剥がして半導体チップとすることで逆阻止型の半導体装置を形成する。 （もっと読む）

【課題】 トレンチの内部に酸化障壁となる膜を形成しなくても、トレンチの内部に埋め込まれた埋め込み材料に空隙が発生することを抑制することが可能なトレンチの埋め込み方法を提供すること。
【解決手段】 少なくともトレンチ６の側壁に酸化膜７が形成されている半導体基板１を加熱し、半導体基板１の表面にアミノシラン系ガスを供給して半導体基板１上にシード層８を形成し、シード層８が形成された半導体基板１を加熱し、シード層８の表面にモノシランガスを供給してシード層８上にシリコン膜９を形成し、シリコン膜９が形成された半導体基板１のトレンチ６を、焼成することで収縮する埋め込み材料１０を用いて埋め込み、トレンチ６を埋め込む埋め込み材料１０を、水及び／又はヒドロキシ基を含む雰囲気中で焼成するとともに、シリコン膜９、及びシード層８をシリコン酸化物に変化させる。 （もっと読む）

【課題】絶縁破壊電圧の高い素子分離層を形成することができる素子分離材料用塗布液等を提供する。
【解決手段】素子分離材料用塗布液は、一般式（Ｉ）で表される構造単位からなる骨格を有するポリシラザン等と、酸化物を形成できる金属元素を含む化合物と、溶媒とを備えている。金属元素は、チタン、ジルコニウム、ハフニウム、又は、タンタルであり、ポリシラザン等のＳｉのモル数に対し、０．５ｍｏｌ％〜１９ｍｏｌ％となるように添加されている。
（もっと読む）

【課題】応力の発生が緩和され、かつ、良質な埋め込み構造を有する半導体装置、およびその製造方法を提供する。
【解決手段】第１の領域ＡＲ１、第２の領域ＡＲ２を有し、さらｗに、第１の領域ＡＲ１が第１の溝ＴＲ１を、第２の領域ＡＲ２が第２の溝ＴＲ２、を有する基板の溝に絶縁膜を埋設する。このとき、第１の溝ＴＲ１、第２の溝ＴＲ２のそれぞれを、その溝の幅の相違に応じて、径の異なる第１のナノ粒子ＣＳ１、第２のナノ粒子ＣＳ２で、埋め込んで絶縁膜を形成する。 （もっと読む）

【課題】基板に大きな応力が加わることがなく、ボイドの形成されない埋め込み酸化膜により形成された素子分離領域を有する半導体装置の製造方法を提供する。
【解決手段】素子分離領域を有する半導体装置の製造方法において、半導体基板の表面または、半導体基板の表面に形成された半導体層に、トレンチを形成するトレンチ形成工程と、シロキサン樹脂と有機樹脂からなる脱離材とを混合した塗布材料を前記半導体基板上または、半導体基板に形成された半導体層上に塗布し、前記トレンチを前記塗布材料により埋め込む塗布工程と、前記塗布工程の後、第１の温度で熱処理を行う第１の熱処理工程と、前記第１の熱処理工程の後、前記第１の温度よりも高い第２の温度で熱処理を行う第２の熱処理工程と、を有し、前記トレンチ内に埋め込み酸化膜を形成することにより素子分離領域を形成することを特徴とする半導体装置の製造方法を提供することにより上記課題を解決する。 （もっと読む）

【課題】基板に形成された開口幅が狭く高アスペクトなトレンチ内に埋め込むために好適な縮合反応物溶液であって、ポットライフが長く、トレンチ埋め込み用として使用した場合のトレンチ内への埋め込み性が良好で、焼成して酸化シリコンとしたときの硬化収縮率が小さく、クラック耐性及びＨＦ耐性に優れる縮合反応物溶液を用いる絶縁膜の形成方法を提供する。
【解決手段】半導体素子に形成されたトレンチ埋め込み用絶縁膜の形成方法であって、特定構造のシラン化合物に由来するポリシロキサン化合物と、シリカ粒子とを含有する縮合成分から得られる縮合反応物、及び溶媒を含み、該シラン化合物が４官能シラン化合物及び３官能シラン化合物を含有する縮合反応物溶液を、基板上に塗布して塗布基板を得る塗布工程と、該塗布工程で得た塗布基板を加熱する焼成工程とを含むトレンチ埋め込み用絶縁膜の形成方法。 （もっと読む）

【課題】基板表面上のナノメートルレベルの開口幅を有し、アスペクト比が大きいトレンチ（溝）への埋め込み性に優れ、ボイドなどの欠陥の発生が抑制され、電気的絶縁性に優れたアイソレーション構造を製造するのに好適なトレンチ埋め込み用組成物、および該組成物を用いたトレンチ・アイソレーション構造の製造方法の提供。
【解決手段】アルキルトリアルコキシシランを５０モル％以上含むアルコキシシラン原料を加水分解、縮合して得られる加水分解縮合物を含有し、該加水分解縮合物の重量平均分子量が１０００〜５００００であり、該加水分解縮合物の含有量が組成物全量に対して１４質量％超３０質量％以下であるトレンチ埋め込み用組成物の塗膜１４により、基板１０表面上に形成されたトレンチ１２を埋め込む。 （もっと読む）

【課題】高いアスペクト比で狭い幅の溝に、シリコン酸化膜を埋め込むことの可能な、スループットの高い半導体製造方法を提供する。
【解決手段】半導体装置の製造方法において、基板を処理室内へ搬入する工程と、炭素及び水素を含むシリコン化合物ガスを処理室内へ供給して、処理室内を第１の圧力の状態にする工程と、処理室内を前記第１の圧力にした状態において、処理室内へ供給されたシリコン化合物ガスに紫外光を照射して、基板上にシリコン酸化膜を形成する工程と、処理室内を前記第１の圧力よりも低い第２の圧力の状態にする減圧処理工程とを行う。これにより、高アスペクト比で狭い幅の溝内に、緻密なシリコン酸化膜を形成することができる。 （もっと読む）

【課題】埋設性と塗布性とに優れ、すぐれた膜物性を有するシリカ質膜を形成することができるコーティング組成物とそれを用いたシリカ質膜の形成方法の提供。
【解決手段】ペルヒドロポリシラザンと溶媒とを含んでなるコーティング組成物であって、前記ペルヒドロポリシラザンの分子量分布曲線が、分子量８００〜２，５００の範囲と、分子量３，０００〜８，０００の範囲とにそれぞれ極大を有し、重量平均分子量Ｍｗと数平均分子量Ｍｎの比Ｍｗ／Ｍｎが６〜１２である、コーティング組成物。このコーティング組成物ギャップを有する基板上に塗布し、１０００℃以下で加熱することにより、ギャップ深部まで埋設されたシリカ質膜を形成させることができる。 （もっと読む）

【課題】 シャロートレンチ内の絶縁膜表面と半導体基板表面とを平坦にする方法を提供する。
【解決手段】 微細なトレンチアイソレーションによって素子分離を行う半導体装置の製造方法であって、半導体装置基板上に微細トレンチアイソレーション用の溝を形成する第１の工程と、半導体基板全面にＣＶＤ法又はＳＯＧを用いて絶縁膜を形成して、前記微細トレンチアイソレーション用の溝を埋め込むと共に、基板全体に前記絶縁膜を堆積させる第２の工程と、重合性基を有する重合性化合物（Ａ）、光重合開始剤（Ｂ）、及び溶剤（Ｃ）を含む塗布組成物によって前記絶縁膜上に塗布膜を形成する第３の工程と、前記塗布膜を硬化させる第４の工程と表面を化学的機械的研磨（ＣＭＰ）又はドライ若しくはウェットエッチングにより前記塗布膜及び前記トレンチアイソレーション用の溝外に存在する絶縁膜を同時に除去し、基板表面を平坦化する第５の工程を含む。 （もっと読む）