【課題】回路動作速度を犠牲にすることなく、待機時の消費電力を小さくすることが可能な半導体集積回路装置を提供する。
【解決手段】同一Ｓｉ基板上に少なくともソース・ゲート間又はドレイン・ゲート間に流れるトンネル電流の大きさが異なる複数種類のＭＯＳトランジスタを設け、当該複数種類のＭＯＳトランジスタの内、トンネル電流が大きい少なくとも１つのＭＯＳトランジスタで構成された主回路と、トンネル電流が小さい少なくとも１つのＭＯＳトランジスタで構成され、主回路と２つの電源の少なくとも一方の間に挿入した制御回路を有し、制御回路に供給する制御信号で主回路を構成するソース・ゲート間又はドレイン・ゲート間に電流が流れることの許容／不許容を制御し、待機時間中に主回路のＩＮとＯＵＴの論理レベルが異なる際のＩＮ−ＯＵＴ間リーク電流を防止するスイッチを主回路のＩＮ又はＯＵＴに設ける。 （もっと読む）

【課題】ゲート絶縁膜形成工程のような大きな熱負荷を避けて、チャネルの最上面の不純物濃度を薄くした、深さ方向のドーピング・プロファイルを実現し、オン電流が向上する半導体装置の製造方法を提供することである。
【解決手段】 ゲート電極形成後にゲート電極をマスクにして角度１０度以下でチャネル不純物をイオン注入し、この後、チャネル不純物の活性化を、基板表面から所定の深さのチャネル不純物濃度がゲート長方向に一定になるように、ＲＴＡを用いたアニールで行う、さらに、その後のエクステンション／ハロー注入、深いＳ／Ｄ注入の後の活性化を、拡散レスアニールで行う。 （もっと読む）

【課題】オフ状態でのリーク電流を抑制したＭＯＳトランジスタを有する回路領域と、オン状態でのドレイン電流を大きいＭＯＳトランジスタを有する回路領域と、を備えた半導体装置を提供する。
【解決手段】第１のＭＯＳトランジスタは、第１の不純物領域として、半導体基板内に設けられた第１の領域及び第１の領域の上方に突出するように設けられた第２の領域からなる第１のソース／ドレイン領域を有する。第２のＭＯＳトランジスタは、半導体基板内に設けられた第２の不純物領域と、第２の不純物領域に接触して半導体基板の上方に突出する第３の不純物領域と、第３の不純物領域上に第４の不純物領域とを有する第２のソース／ドレイン領域を有する。第３の不純物領域は、第４の不純物領域よりも不純物濃度を低くし、第１の不純物領域は、第２の不純物領域よりも不純物濃度を低くする。 （もっと読む）

【課題】トランジスタの集積化を妨げることなく、トランジスタの駆動力を向上させる半導体装置を提供する。
【解決手段】所定の結晶からなる半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、ゲート幅方向に凸部を有して前記半導体基板内に形成され、前記所定の結晶とは異なる格子定数を有するエピタキシャル結晶が埋め込まれたソース・ドレイン領域と、を具備するトランジスタと、前記凸部以外の前記ソース・ドレイン領域に接続されたコンタクトプラグと、を備えた半導体装置を提供する。 （もっと読む）

【課題】半導体装置の小型化が進んでも半導体装置の信頼性向上を図ることができる技術を提供する。
【解決手段】本発明の技術的思想は、積層形成される窒化シリコン膜ＳＮ１〜ＳＮ３のそれぞれの膜厚を一定値ではなく、トータルの総膜厚を一定に保ちながら、上層の窒化シリコン膜ＳＮ３から下層の窒化シリコン膜ＳＮ１にしたがって膜厚を薄くするように構成している点にある。これにより、歪シリコン技術を実効あらしめる窒化シリコン膜ＳＮ１〜ＳＮ３の引張応力を確保しながら、特に、最上層の窒化シリコン膜ＳＮ３の埋め込み特性を改善できる。 （もっと読む）

【課題】半導体集積回路装置の集積度の向上を図ることのできる技術を提供する。
【解決手段】セルの高さ方向に隣接して配置されるセルｒｏｗ上段の２入力ＮＡＮＤ回路６とセルｒｏｗ下段のインバータ回路１との間の結線に、２層目以上の配線を用いずに、１層目の配線Ｍ１よりも下層に位置し、２入力ＮＡＮＤ回路６またはインバータ回路１を構成するＭＩＳＦＥＴのゲート電極７Ｎ２，７Ｐ２と一体化した導電体膜からなる配線８を用いる。 （もっと読む）

【課題】ｎＭＯＳ及びｐＭＯＳの双方において低い閾値電圧を実現することができ、製造コストが低い半導体装置及びその製造方法を提供する。
【解決手段】半導体基板１上の全面にシリコン酸窒化膜５を形成し、シリコン酸窒化膜５上にランタン酸化膜６を形成し、ｐＭＯＳ領域Ｒ_ｐＭＯＳからランタン酸化膜６を除去する。次に、全面に高誘電率膜である窒化ハフニウムシリケイト膜７を形成し、アルミニウム含有窒化チタン膜８を形成し、ポリシリコン膜９を形成し、これらの積層膜をゲート電極形状に加工する。次に、ソース・ドレイン領域１２及び１３に不純物を導入し、これらの不純物を活性化させるアニール処理を利用して、アルミニウム含有窒化チタン膜８中に含まれるアルミニウムを、ｐＭＯＳ領域Ｒ_ｐＭＯＳにおけるシリコン酸窒化膜５と窒化ハフニウムシリケイト膜７との界面まで拡散させる。 （もっと読む）

【課題】金属シリサイド層と窒化シリコン膜の界面に自然酸化膜が残存していると、窒化シリコン膜の成膜後の種々の加熱工程（例えば種々の絶縁膜や導体膜の成膜工程のように半導体基板の加熱を伴う工程）において、金属シリサイド層表面にある自然酸化膜の酸素に起因して、金属シリサイド層が部分的に異常成長してしまう。
【解決手段】本願発明においては、集積回路を構成する電界効果トランジスタのソース・ドレイン上のニッケル・シリサイド等の金属シリサイド膜の上面に対して、不活性ガスを主要な成分とするガス雰囲気中において、実質的にノン・バイアス（低バイアスを含む）のプラズマ処理を施した後、コンタクト・プロセスのエッチング・ストップ膜となる窒化シリコン膜を成膜することにより、金属シリサイド膜の不所望な削れを生じることなく、金属シリサイド膜の上面の自然酸化膜を除去することができる。
を図ることができる。 （もっと読む）

【課題】温度が上昇するほどキャリアの移動度を向上できる半導体装置を提供する。
【解決手段】半導体装置は、電子をキャリアとする第１絶縁ゲート型電界効果トランジスタｎＭＯＳ１と、ホールをキャリアとする第２絶縁ゲート型電界効果トランジスタｐＭＯ Ｓ２と、前記半導体基板における素子分離領域の溝内に埋め込まれ、負の膨張係数を有し、動作熱により前記第１絶縁ゲート型電界効果トランジスタに引張り応力を加える第１素子分離絶縁膜１１−１と、前記半導体基板における素子分離領域の溝内に埋め込まれ、正の膨張係数を有し、動作熱により前記第２絶縁ゲート型電界効果トランジスタに圧縮応力を加える第２素子分離絶縁膜１１−２とを具備する。 （もっと読む）

【課題】半導体装置の絶縁膜の上に形成される金属配線または金属電極の接着力を向上させる。
【解決手段】窒化タングステン６ｂをタングステン６ｃの側面にまで設けて、タングステン６ｃと窒化タングステン６ｂとが接触している面積を増やす。ゲート絶縁膜２上に、ゲート絶縁膜２との接着力が強いポリシリコンサイドウォール５を配置する。タングステン６ｃの側面にある窒化タングステン６ｂにはポリシリコンサイドウォール５を密着させる。 （もっと読む）

【課題】 絶縁ゲート型半導体装置及びその製造方法に関し、炭化タンタル膜の仕事関数を適正に選択的に制御する。
【解決手段】 半導体基板上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に炭化タンタル膜を成膜する工程と、前記炭化タンタル膜の一部を露出する開口を有するマスクパターンを形成したのち、水素プラズマ処理を行う工程とを設ける。 （もっと読む）

【課題】性能を改善する新しいレイアウト構造を有する集積回路を提供する。
【解決手段】半導体基板の活性領域１０２、第１ゲート１１４、前記活性領域に形成され、前記第１ゲートに隣接した第１領域に設置された第１ソース１１６、及び前記活性領域に形成され、前記第１ゲートに隣接した第２領域に設置された第１ドレイン１１８を含む前記活性領域に設置された電界効果トランジスタ１０８、及び前記第１ドレインに隣接して設置された分離ゲート１４０、及び前記活性領域に形成され、前記分離ゲートに隣接して設置されて、それと前記第１ドレインが前記分離ゲートの異なる側に位置する分離ソース１４２を含む前記活性領域に設置された分離構造を含む集積回路。 （もっと読む）

【課題】歪みシリコン技術を用いて効果的に駆動力を向上させた半導体装置を提供する。
【解決手段】本発明の一態様に係る半導体装置は、半導体基板上に形成された半導体層と、前記半導体層内にソース・ドレイン領域およびチャネル領域を有するトランジスタと、前記半導体基板と前記半導体層の間の、前記チャネル領域の下方に形成され、前記チャネル領域に歪みを発生させる応力を内包した絶縁膜と、を備える。 （もっと読む）

【課題】微細化が進んだ半導体装置の短チャネル効果を防ぎ、特性を向上させることができる半導体装置の提供を課題とする。
【解決手段】単結晶シリコン基板上に形成された酸化膜と、酸化膜上に形成された単結晶シリコン層と、単結晶シリコン層上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成されたゲート電極を有する半導体装置であって、単結晶シリコン層はチャネル形成領域、ソース領域、ドレイン領域を有し、チャネル形成領域には、ソース領域、ドレイン領域とは逆の導電型の不純物元素が添加され、チャネル形成領域の不純物元素が添加された領域は、上面から見て主軸がソース領域からドレイン領域にかけて伸びるフィッシュボーン形状を有し、フィッシュボーン形状は単結晶シリコン層の表面から底部にかけて形成され、チャネル形成領域の不純物元素が添加された領域は、空乏層を抑止する機能を有することを特徴としている半導体装置を提供する。 （もっと読む）

【課題】製造プロセスにおいてフォトレジスト構造等の追加工程を必要としない、非対称なＤＳＳ構造の半導体装置及びその製造方法を提供する。
【解決手段】半導体基板２上にゲート絶縁膜２１を介して形成されたゲート電極２２と、ゲート電極２２の側面に形成されたオフセットスペーサ１３、２３と、一方のオフセットスペーサ２３の側面に形成されたゲート側壁２７と、半導体基板２中のゲート絶縁膜２１下に形成されたチャネル領域２５と、半導体基板２内のチャネル領域２５を挟む領域に形成され、チャネル領域２５側に導電型不純物が偏析して形成されたエクステンション領域２４ａを有するソース・ドレイン領域２４と、ソース・ドレイン領域２４上にオフセットスペーサ１３に接して形成されたシリサイド層１６、及び、ゲート側壁２７に接して形成されたシリサイド層２６と、を有した半導体装置１とする。 （もっと読む）

【課題】ＣＭＯＳ固体撮像装置における電荷読み出しトランジスタのゲート電極を縦型構成として画素サイズの微細化を可能にしつつ、各トランジスタにおけるチャネル領域の電位コントロールを確実ならしめる。
【解決手段】基板２０と、基板２０内に埋め込まれたフォトダイオードＰＤ１，ＰＤ２と、フォトダイオードＰＤ１，ＰＤ２の信号電荷を読み出す為に基板の深さ方向に埋め込まれて形成された、電荷読み出しトランジスタＴｒ１の縦型のゲート電極２６と、縦型の読み出しゲート電極２６とは異なる電極材料で形成された、他のトランジスタＴｒ２，Ｔｒ３の平面型のゲート電極３１，３３とを有する。 （もっと読む）

【課題】互いに特性の異なるデジタル回路用のトランジスタとアナログ回路用のトランジスタとを共通の工程で形成することができる半導体装置及びその製造方法を提供する。
【解決手段】アナログ回路用Ｎ型高耐圧トランジスタ４２Ｎにおける第１の低濃度拡散層２８Ｎのゲート電極２４ａ側端部から第２の低濃度拡散層３０Ｎのゲート電極２４ａ側端部までの間の距離Ｌ１が、デジタル回路用Ｎ型高耐圧トランジスタ５２Ｎにおける第１の低濃度拡散層４８Ｎのゲート電極２４ｂ側端部から第２の低濃度拡散層５０Ｎのゲート電極２４ｂ側端部までの間の距離Ｌ３よりも長くなっている。 （もっと読む）

【課題】ゲート絶縁膜を薄膜化しつつ、リーク電流を低減する。
【解決手段】半導体装置の製造方法は、半導体基板上にＮＭＯＳトランジスタのゲート電極１３を形成する工程と、ゲート電極の側面に側壁絶縁膜１７を形成する工程と、ゲート電極の両側の半導体基板内に不純物を導入する工程と、ゲート電極、側壁絶縁膜及び半導体基板上にアニールの前後でストレス値に差が生じる絶縁膜２０を形成する工程と、ゲート電極、側壁絶縁膜及び半導体基板を絶縁膜で覆った状態でアニールにより不純物を拡散させ、ソース／ドレイン拡散層１８を形成する工程とを具備する。 （もっと読む）

【課題】本発明は、縦型トランジスタが形成される溝部内面にゲート絶縁膜を介して形成した薄膜を実効的なゲート電極とすることで、同一基板上に平面ＣＭＯＳＦＥＴと縦型トランジスタを混載することを可能にする。
【解決手段】半導体基板１１に、光電変換部５１を備えた画素部１２と周辺回路部１３を有し、画素部１２は、光電変換部５１から信号電荷を読み出す縦型トランジスタ２１と、この縦型トランジスタ２１で読み出した信号電荷を処理する平面型トランジスタ２２を有し、縦型トランジスタ２１は、半導体基板１１に形成した溝部３１と、その内面に形成したゲート絶縁膜３２と、溝部３１内およびその周囲の半導体基板１１上のゲート絶縁膜３２上に形成した導電層３５と、ゲート絶縁膜３２と導電層３５を介して溝部３１内を埋め込む埋め込み層３６と、埋め込み層３６上に導電層３５に接続した電極層３７を有する。 （もっと読む）

【課題】ＰＮ接合境界を有し且つ表面に金属シリサイド膜が形成されたゲート電極や配線の上にホールが形成されている構造において、ホールとＰＮ接合境界との接近に起因して金属シリサイド膜に断線が生じることを防止し、それにより、高集積化を達成しつつゲート電極や配線の高抵抗化を防止する。
【解決手段】ゲート電極となる多結晶シリコン膜１０３中に、ＰＮ接合境界１０５を挟んで隣接するようにＮ型多結晶シリコン領域１０３ＡとＰ型多結晶シリコン領域１０３Ｂとが形成されている。多結晶シリコン膜１０３上にＰＮ接合境界１０５を跨ぐように金属シリサイド膜１０４が形成されている。ＰＮ接合境界１０５はゲート電極の延伸方向に対して垂直面を構成しないように設けられている。 （もっと読む）