【課題】コストを抑え、機械的強度を高めることができ、より簡単なプロセスで形成することができ、なおかつ電波が遮蔽されるのを防ぐことができる、無線タグに代表される半導体装置を提供する。
【解決手段】導電膜を内側にして可撓性基板を折り曲げることで、折り曲げ線の左右で別々に設けられた導電膜同士を電気的に接続させ、アンテナとして機能させる。 （もっと読む）

【課題】複雑な工程を経ることなく、通常の半導体製造装置を使用して、低コストで、半導体装置の、低電圧動作、高集積性を実現する。
【解決手段】次の工程（１）〜（５）で半導体装置を製造する。（１）シリコン結晶製の半導体支持基板の表面を洗浄し、酸化被膜を除去して、結晶面を露出させる工程、（２）該結晶面上に高誘電率非晶質薄膜を低温で堆積する工程、（３）該高誘電率非晶質薄膜の結晶化開始温度よりも低いプレアニール温度で該高誘電率非晶質薄膜をプレアニールする工程、（４）該半導体支持基板を選択的に急速加熱することにより該高誘電率非晶質薄膜内部に基板界面から該薄膜表面方向に向けて温度が低くなる急峻な温度勾配を形成することにより該高誘電率非晶質薄膜を結晶化して、エピタキシャル薄膜を形成する工程、（５）該エピタキシャル薄膜の上面に半導体結晶の配向膜を形成する工程を有する。 （もっと読む）

【課題】比較的大きな出力のレーザー光照射を必要とせず、被剥離層等に損傷を与えることなく、被剥離層を転写した発光装置。
【解決手段】バリア膜が設けられたプラスチック基板に被剥離層が転写された発光装置であって、プラスチック基板に選択的に金属酸化物が残存している。金属酸化物は、ガラス基板上の剥離層に加熱処理を行ってから剥離したときに残存したものである。 （もっと読む）

【課題】工程を複雑にすることなく、多結晶シリコン膜に回路特性に適した複数の異なる
ゲート絶縁膜厚を有する薄膜トランジスタ（ＴＦＴ）を同一基板に形成することができる
薄膜半導体装置とその製造方法を提供。
【解決手段】ガラス基板上に形成した多結晶シリコン膜に駆動電圧が異なるＴＦＴを混載
する際に、低電圧駆動ＴＦＴではチャネル領域の不純物をアクセプタがより多くなるよう
にしあるいはドナーがより少なくなるようにし、高電圧駆動ＴＦＴではチャネル領域の不
純物をドナーがより多くなるようにしあるいはアクセプタがより少なくなるようにする。 （もっと読む）

【課題】本発明は、多動作電圧のＭＯＳＦＥＴを生じる形態を提供する。
【解決手段】一般に、集積回路構造は平面に沿って形成された主表面を有する半導体領域と、表面中に形成された第１及び第２の空間的に分離されたドープ領域を含む。第１の領域とは異なる伝導形のチャネルを形成する第３のドープ領域が、第１の領域上に配置される。異なる伝導形をもち、チャネルを形成する第４のドープ領域が、第２の領域上に配置される。２つのトランジスタのそれぞれにゲート構造を形成するプロセスにより、２つのトランジスタ間で異なる厚さの酸化物層が形成される。各トランジスタは更に、それぞれ第３及び第４の領域上に配置され、第３及び第４の領域に対して相対する伝導形をもつ第５及び第６層を含む。 （もっと読む）

【課題】シリコン層又はシリコン基板に補償ドープのために不純物を注入する必要がなく、安定的に高調波歪を低減する。
【解決手段】第１絶縁層２０は、シリコン基板１０上に形成されており、当該シリコン基板１０に接している。また、配線４０は、第１絶縁層２０上に形成されている。ここで、第１絶縁層２０下の不純物濃度は、２．０×１０^１４ｃｍ^−３以下である。 （もっと読む）

【課題】低電圧領域として使用されるＳＯＩ型ＭＩＳＦＥＴと、高電圧領域として使用されるバルク型ＭＩＳＦＥＴとが共存する半導体装置であっても半導体装置全体を縮小でき、更にプロセスが複雑化することなく作製できる半導体装置と製造方法を提供する。
【解決手段】単結晶半導体基板1、単結晶半導体基板から薄い埋め込み絶縁膜4で分離された薄い単結晶半導体薄膜（ＳＯＩ層）3を持つＳＯＩ基板を用い、ＳＯＩ型ＭＩＳＦＥＴ100およびバルク型ＭＩＳＦＥＴ200のウエル拡散層領域6と、ドレイン領域9、11、14、16と、ゲート絶縁膜5と、ゲート電極20とを同一工程にて形成する。バルク型ＭＩＳＦＥＴとＳＯＩ型ＭＩＳＦＥＴとを同一基板上に形成できるので、基板の占有面積を縮小できる。ＳＯＩ型ＭＩＳＦＥＴとバルク型ＭＩＳＦＥＴとの作製工程の共通化により簡易プロセスを実現することができる。 （もっと読む）

【課題】低電圧領域として使用されるＳＯＩ型ＭＩＳＦＥＴと、高電圧領域として使用されるバルク型ＭＩＳＦＥＴとが共存する半導体装置であっても半導体装置全体を縮小でき、更にプロセスが複雑化することなく作製できる半導体装置と製造方法を提供する。
【解決手段】単結晶半導体基板1、単結晶半導体基板から薄い埋め込み絶縁膜4で分離された薄い単結晶半導体薄膜（ＳＯＩ層）3を持つＳＯＩ基板を用い、ＳＯＩ型ＭＩＳＦＥＴ100およびバルク型ＭＩＳＦＥＴ200のウエル拡散層領域6と、ドレイン領域9、11、14、16と、ゲート絶縁膜5と、ゲート電極20とを同一工程にて形成する。バルク型ＭＩＳＦＥＴとＳＯＩ型ＭＩＳＦＥＴとを同一基板上に形成できるので、基板の占有面積を縮小できる。ＳＯＩ型ＭＩＳＦＥＴとバルク型ＭＩＳＦＥＴとの作製工程の共通化により簡易プロセスを実現することができる。 （もっと読む）

【課題】薄膜の応力を用いてしきい値電圧を制御する。
【解決手段】第１の半導体層に設けられた第１のゲート電極と、第２の半導体層に設けられた第２のゲート電極と、第１の半導体層と第２の半導体層に接して設けられた第１の絶縁層と、第１の絶縁層が設けられた第１の半導体層の一方の面の反対側に設けられた第２の絶縁層と、第１の絶縁層が設けられた第２の半導体層の一方の面の反対側に設けられた第２の絶縁層及び第３の絶縁層と、を有し、第１の半導体層には第２の絶縁層により応力が加わり、第２の半導体層には第２の絶縁層と第３の絶縁層により応力が加わることで、第１の半導体層及び第２の半導体層に加わる応力が異なる。 （もっと読む）

【課題】正確にメインセルに流れる電流を検出することができると共に、高い電圧が用いられる場合でもその影響を受け難い半導体装置を提供する。
【解決手段】メインセルとセンスセルとをトレンチ分離構造１ｄによって絶縁分離する。これにより、メインセルのコレクタに対して１００Ｖ以上の高電圧が印加されても、それに起因するノイズが電流検出用の出力端子に誘起されないようにできる。また、センスセルのエミッタ電位がセンス抵抗Ｒｓに流れる電流によって上昇しても、メインセルのエミッタと電気的に完全に分離されているため、寄生トランジスタが動作することもない。勿論、抵抗層１４から発生させられたノイズが電流検出用の出力端子に誘起されることも抑制できる。したがって、正確にメインセルに流れる電流を検出することができると共に、高い電圧が用いられる場合でもその影響を受け難い半導体装置とすることが可能となる。 （もっと読む）

【課題】半導体基板の欠陥を低減する。また、歩留まり高く欠陥の少ない半導体基板を作製する。また、歩留まり高く半導体装置を作製する。
【解決手段】支持基板に酸化絶縁層を介して半導体層を設け、該半導体層の端部における、支持基板及び酸化絶縁層の密着性を高めた後、半導体層の表面の絶縁層を除去し、半導体層にレーザ光を照射して、平坦化された半導体層を得る。半導体層の端部において、支持基板及び酸化絶縁層の密着性を高めるために、半導体層の表面から、レーザ光を照射する。 （もっと読む）

【課題】電気光学装置において、新規の構成を有する画素回路を用いることにより、従来の構成の画素よりも高い開口率を実現することを目的とする。
【解決手段】ｉ行目を除くゲート信号線の電位は、ｉ行目のゲート信号線１０６が選択されている以外の期間においては定電位となっていることを利用し、ｉ−１行目のゲート信号線１１１をｉ行目のゲート信号線１０６によって制御されるＥＬ素子１０３への電流供給線として兼用することで配線数を減らし、高開口率を実現する。 （もっと読む）

【課題】本願発明で開示する発明は、従来と比較して、さらに結晶成長に要する熱処理時間を短縮してプロセス簡略化を図る。
【解決手段】
一つの活性層２０４を挟んで二つの触媒元素導入領域２０１、２０２を配置して結晶化を行い、触媒元素導入領域２０１からの結晶成長と、触媒元素導入領域２０２からの結晶成長とがぶつかる境界部２０５をソース領域またはドレイン領域となる領域２０４ｂに形成する。 （もっと読む）

【課題】半導体領域に酸化物半導体を用いた、高耐圧で、大電流の制御が可能であり、かつ量産性に優れた半導体素子を提供することを課題の一とする。また、該半導体素子を用いた半導体装置を提供することを課題の一とする。また、該半導体素子の作製方法を提供することを課題の一とする。
【解決手段】半導体領域に酸化物半導体を用いたトランジスタと、トランジスタのゲート電極層、ソース電極層及びドレイン電極層の各々と電気的に接続した貫通電極を備えた半導体チップを積層し、トランジスタを電気的に並列接続することによって、実質的にＷ長の長い半導体素子を提供する。 （もっと読む）

【課題】絶縁層上に形成された部分空乏型のトランジスターにおいて、ヒストリー効果を低減し、なおかつ高いＯＮ／ＯＦＦ比、及び急峻なサブスレッショルド特性を実現する。
【解決手段】絶縁層上の半導体層に形成された第１導電型のソース領域、第１導電型のドレイン領域、及び、第２導電型のボディ領域と、第１ゲート絶縁膜と、第１ゲート電極と、を含む部分空乏型の第１トランジスターと、絶縁層上の半導体層に形成された第１ダイオードと、を具備し、第１ダイオードは、第１導電型の第１不純物領域と、第１不純物領域上に形成された第２導電型の第２不純物領域と、を含み、第１トランジスターのボディ領域は、第１ダイオードの第１不純物領域及び第２不純物領域に接続されている。 （もっと読む）

【課題】歩留まりの低下を抑制する半導体装置及びその製造方法を提供する。
【解決手段】実施の形態の半導体装置１は、配線２０を有する配線層１１ｂと、配線層１１ｂ上に形成された層間絶縁膜２６と、層間絶縁膜２６上に形成され、上部がシリサイド化されたアモルファスシリコン層２７を有するＴＦＴ１４と、ＴＦＴ１４上に、層間絶縁膜４７を介して形成された配線５０を有する配線層１２ａと、層間絶縁膜４７、アモルファスシリコン層２７及び層間絶縁膜２６を貫通し、第１及び第２の配線を電気的に接続するコンタクトプラグ３２と、を備える。 （もっと読む）

【課題】互いに異なる形態の薄膜トランジスタを効率よく作ること。
【解決手段】厚さ方向にシリコンの結晶化度が異なる第１領域と第２領域とを有する半導体層を有し、ボトムゲート構造の駆動トランジスタ６と、トップゲート構造のスイッチトランジスタ５とを形成する際、基板１０と第１絶縁膜１１の間に駆動トランジスタ６の第１ゲート電極６ａを形成する工程と、第２絶縁膜１２とパッシベーション膜１４の間にスイッチトランジスタ５の第２ゲート電極５ａを形成する工程を別工程にし、それ以外の薄膜トランジスタの構成を共通の工程によって形成する。こうして、駆動トランジスタ６の第１ゲート電極６ａと、スイッチトランジスタ５の第２ゲート電極５ａを形成する以外の工程を共通の製造工程とする製造方法によって、駆動トランジスタ６とスイッチトランジスタ５を作り分ける。 （もっと読む）

【課題】作製工程が簡便であるガスセンサを提供することを課題の一とする。また、作製コストが抑制されたガスセンサを提供することを課題の一とする。
【解決手段】ガスセンサの検知素子として機能する、酸化物半導体層がガスと接するトランジスタと、検出回路を構成する、酸化物半導体層がガスバリア性を有する膜に接するトランジスタとを、同一表面上に単一工程で作製し、これらのトランジスタを用いたガスセンサを作製すればよい。 （もっと読む）

【課題】結晶粒成長の大きさ、方向性を均一化し、特性のばらつきを抑えることが可能な半導体装置の製造方法、及び半導体装置を提供する。
【解決手段】半導体装置の製造方法において、絶縁表面を有する基板上に、非晶質のＳｉ膜を形成し、Ｓｉ膜の第１の領域及び第２の領域に、第１導電型の第１の不純物を注入し、第１のレーザー光を、第１の方向に走査してＳｉ膜上に照射することにより、Ｓｉ膜を溶融固化させて結晶化するとともに、第１の不純物を活性化し、第２の領域をマスクし、第１の領域に、第１の不純物より軽元素である第２導電型の第２の不純物を、第1の不純物より高濃度となるように注入し、第２の不純物を活性化する。 （もっと読む）

【課題】簡単な方法で、閾値電圧の異なる複数の薄膜トランジスタを形成することができる薄膜トランジスタ基板の製造方法を提供する。
【解決手段】アルミニウム膜からなる第１導電層１０ａとチタン膜からなる第２導電層１０ｂとにより構成される第２ゲート電極１０を形成する工程と、エッチングにより、チタン膜を除去して、アルミニウム膜により構成され、第２ゲート電極１０の厚みよりも小さい厚みを有する第１ゲート電極１１を形成する工程と、液状の酸化物半導体材料を塗布し、酸化物半導体材料を焼結させることにより、酸化物半導体層を形成する工程と、酸化物半導体層をエッチングによりパターニングして、第１チャネル領域Ｃａを有する第１酸化物半導体層１３ａと、第１チャネル領域Ｃａの厚みＴ_５より小さい厚みＴ_６を有する第２チャネル領域Ｃｂを有する第２酸化物半導体層１３ｂを形成する工程とを少なくとも備える。 （もっと読む）