【課題】高い応答性、高い飽和出力、及び広い帯域幅を有することができる半導体光検出器が開示される。
【解決手段】光検出器は導波路構造を備え、導波路構造は：光信号を搬送する光子を、対応する電気信号を搬送する電荷キャリアに変換する吸収体と；電気信号を搬送する電荷キャリアを輸送するキャリア収集層と；そしてキャリア収集層にじかに隣接し、かつ検出対象の光子を受信し、更に能動導波路とエバネッセント結合する副導波路と、を含む。光検出器のエピタキシャル構造における副／受動導波路によって、高速キャリア輸送材料の使用が可能になって、広い固有帯域幅が得られ、そしてエバネッセント結合機構に関連付けられる進行波法の使用が可能になって、応答性、飽和出力、及び帯域幅を大きくすることができる。これによって、検出器は極めて薄い吸収層を備えることができ、これは素子の固有帯域幅が広くなることを意味する。この構成を進行波法と組み合わせることにより、空乏層容量に起因する帯域幅に対する制限を解決することができるので、帯域幅が広くなり、応答性が高くなり、光検出器の出力が大きくなる。 （もっと読む）

【課題】劣化因子による性能劣化を抑制することが可能な光電変換素子を提供する。
【解決手段】基板１上に形成された下部電極２と、下部電極２上方に形成された光電変換層３と、光電変換層３上方に形成された上部電極４とを含む光電変換素子１００であって、下部電極２、光電変換層３、及び上部電極４を覆う層であって、水分や酸素等の劣化因子を吸着する吸着性及び劣化因子と反応する反応性の少なくとも一方を有する劣化因子吸着・反応性層５と、劣化因子吸着・反応性層５を覆って、下部電極２、光電変換層３、及び上部電極４を保護する保護層６とを備える。 （もっと読む）

【課題】感度低下及び分光感度のブロード化を防ぐことが可能な光電変換素子を提供する。
【解決手段】第一電極膜１１と、第一電極膜１１に対向する第二電極膜１３と、第一電極膜１１と第二電極膜１３の間に配置される正孔輸送性光電変換材料と電子輸送性光電変換材料とを含んでなり、該正孔輸送性光電変換材料と該電子輸送性光電変換材料の光吸収の極大波長の差及び／又は長波長端の差が５０ｎｍ以下である光電変換膜を含む光電変換層１２とからなる光電変換部を有する光電変換素子であって、第二電極膜１３上方から該光電変換膜に光が入射されるものであり、該光電変換膜は、第二電極膜１３上方からの入射光に応じて電子と正孔を発生し、且つ、正孔の移動度よりも電子の移動度が小さい特性を持ち、且つ、第一電極膜１１近傍よりも第二電極膜１３近傍の方が電子と正孔をより多く発生するものであり、第一電極膜１１を正孔の取り出し用の電極とした。 （もっと読む）

【課題】電極成膜時における素子特性劣化の少ない光電変換素子を提供する。
【解決手段】第一電極１１と、第一電極１１に対向する第二電極１３と、第一電極１１と第二電極１３との間に形成された光電変換層１２とを含む光電変換部を有する光電変換素子１００であって、第一電極１１又は第二電極１３と光電変換層１２との間に、光電変換層１２の表面の凹凸を緩和する平滑層１０４を設けた。 （もっと読む）

【課題】深いトレンチの側壁に形成された光検出器ダイオードを有し、収集器分離をもたらし、その結果、プロセス簡略化をもたらすＣＭＯＳイメージ・センサを提供する。
【解決手段】表面を有する半導体基板と、基板に形成された、基板表面を含んだ物理的境界から完全に分離された非横方向配置電荷収集領域を有する光電素子と、をピクセル・センサ・セルは有する。光電素子は、第１導電型材料の基板に形成された、側壁を有するトレンチと、その側壁の少なくとも１つに隣接して形成された、第２導電型材料の第１のドープ層と、第１のドープ層と前記少なくとも１つのトレンチ側壁との間に形成され、さらに基板の表面に形成された、第１導電型材料の第２のドープ層と、を備え、第２のドープ層は、第１のドープ層を前記少なくとも１つのトレンチ側壁および基板表面から分離している。 （もっと読む）

【課題】 優れた高速応答性を有する半導体受光素子、および量産性に適したその製造方法を提供する。
【解決手段】 半導体基板１上にｎ型ＩｎＧａＡｓバッファ層２を介在させて位置するｎ型ＩｎＧａＡｓ受光層３と、その受光層３上のＩｎＰ窓層４と、窓層４上に位置するパッシベーション膜５と、窓層４および受光層３にわたって形成されたｐ型領域８と、ｐ型領域８の窓層４を通って受光層３にいたり、ｐ型領域の受光層３とオーミック接触するｐ型部電極７と、ｎ型バッファ層２およびｎ型受光層３のいずれかにオーミック接触するｎ型部電極３３とを備える。 （もっと読む）

【課題】光電変換効率およびＳ／Ｎ比が高い光導電膜、光電変換素子、及び撮像素子（好ましくはカラーイメージセンサー）を提供する。
【解決手段】下記一般式（１）で表される化合物を少なくとも一つ含む光電変換膜、光電変換素子、及び撮像素子、並びに、これらに電場を印加する方法、及び印加した素子。
一般式（１）
【化１】


式（１）中、Ｒ_１〜Ｒ_１０はそれぞれ独立に水素原子または置換基を表し、Ｌは２価以上の連結基を表し、ｍは０または１を表し、ｎは１〜４の整数を表す。 （もっと読む）

【課題】有機感光性のオプトエレクトロニクスデバイスを形成するための方法を開示し、ここで、有機光伝導性材料はデバイスの電極によってカプセル化される。
【解決手段】有機感光性オプトエレクトロニクスデバイスは、その電極によってカプセル化される（封入される）有機光伝導性材料内に形成される。透明基板上に堆積される第１導電性材料を含む第１透明膜が提供される。第１導電性材料上に第１光導電性有機材料が配置される。金属が第１光導電性有機材料上を１ｎｍ／秒以下の初速度で堆積され、第１光導電性有機材料のいかなる露出部分および露出された該第１光導電性有機材料とのいかなる界面部分を厚み１０ｎｍ以上で完全に被覆する。１０ｎｍ以上の厚みが得られた後、第１光導電性有機材料の露出されていた部分および露出されていた該第１光導電性有機材料との界面部分を完全に覆う金属の累積厚みが少なくとも２５０ｎｍになるまで、少なくとも初速度の３倍に増加された速度でスパッタする。 （もっと読む）

半導体回路が集積されたフォトダイオードおよび製造方法
半導体回路を半導体ボディ内に製造し、内部で層構造体内にダイオードが形成されている別の基板と、ウェハボンディング方法によって接続する。貫通接続部を用いて、半導体ボディを通って、半導体回路がダイオードの接続部と接続される。
（もっと読む）

【課題】本発明の目的は、光電変換効率が高く、さらに吸収の半値幅が狭く色再現に優れた光導電膜、光電変換素子、及び撮像素子（好ましくはカラーイメージセンサー）を提供する。
【解決手段】下記一般式(Ｉ)で表される化合物を少なくとも一つ含む光電変換膜、光電変換素子、及び撮像素子、並びに、これらに電場を印加する方法、及び印加した素子。
一般式（Ｉ）
【化１】


式（Ｉ）中、Ｖ₁、Ｖ₂、Ｖ₃、及びＶ₄は水素原子、又は置換基を表す。 （もっと読む）

【課題】 ＩｎＰ基板の上に結晶性の良い欠陥の少ない受光層を形成することによって１．６５μｍ〜３．０μｍの中赤外光を受光できる製造容易で暗電流の小さい受光素子を与えること。
【解決手段】 ＩｎＰ基板の上に直接にあるいはＩｎＰバッファ層を介して１．６５μｍ〜３．０μｍの範囲にバンドギャップを持つＧａＩｎＮＡｓＰ受光層又はＧａＩｎＮＡｓＳｂ受光層或いはＧａＩｎＮＡｓＰＳｂ受光層を設け、ＩｎＰ窓層或いはＩｎＡｌＡｓ窓層をその上に設けるかあるいは設けず、マスクして亜鉛を選択拡散してｐ領域を形成しｐ電極をつける。ＧａＩｎＮＡｓＰ、ＧａＩｎＮＡｓＳｂ或いはＧａＩｎＮＡｓＰＳｂはＩｎＰ基板と格子整合（不整合度±０．２％以下）するので格子定数を徐々に変化させるグレーディッド層が不要である。ＩｎＰ基板はｎ−ＩｎＰでもＳＩ−ＩｎＰでもよい。
１．６５μｍ〜３．０μｍの中赤外光の受光素子を製造することができる。 （もっと読む）

【課題】裾引きを低減できるフォトダイオードを提供する。
【解決手段】半導体メサ１５は、第１のエリア１５ａと該第１のエリア１５ａを囲む第２のエリア１５ｂとを有する入射面１５ｃを有しており、また第１の領域１３ｃ上に設けられている。パッシベーション膜１７は、半導体メサ１５上に設けられている。半導体メサ１５は、受光層２５と、窓層２７と、受光層２５および窓層２７内に設けられた第２導電型半導体領域２９を含む。第２導電型半導体領域２９は第１のエリア１５ａに位置している。受光層２５は、第１の領域１３ｃ上に設けられている。窓層２７は、受光層２５上に設けられている。第２導電型半導体領域２９は、第１のエリア１５ａに位置している。反射膜１９は、パッシベーション膜１７の反射率より大きい反射率を有する。反射膜１９は、第２のエリア１５ｂおよび半導体メサ１５の側面１５ｄ上に設けられている。 （もっと読む）

本発明は、透明で転位密度が少なく高品位であり、かつバルク状の大きなＩＩＩ族元素窒化物の単結晶を収率良く製造可能な製造方法の提供を目的とする。
本発明は、ＩＩＩ族元素窒化物単結晶の製造方法であって、ナトリウム（Ｎａ）と、アルカリ金属（Ｎａを除く）およびアルカリ土類金属の少なくとも一方との混合フラックス（Ｆｌｕｘ）中において、ガリウム（Ｇａ）、アルミニウム（Ａｌ）およびインジウム（Ｉｎ）からなる群から選択された少なくとも一つのＩＩＩ族元素と窒素（Ｎ）とを反応させることによりＩＩＩ族元素窒化物の単結晶を成長させる製造方法である。
本発明の窒化ガリウム単結晶は、高品位であり、かつ大きく透明なバルク状であり、その実用価値は極めて高い。
（もっと読む）

【課題】受光部と拡散遮蔽用領域との間に入射する光に起因する裾引きを低減できるフォトダイオードを提供する。
【解決手段】パッシベーション膜１５は、半導体領域１３の主面１３ａ上に設けられている。反射膜１７は、パッシベーション膜１５の反射率より大きい反射率を有しており、半導体領域１３の主面１３ａ上に設けられている。第２導電型半導体領域２９は、第２導電型半導体領域２７の周囲に第２導電型半導体領域２７から離間して設けられている。第２導電型半導体領域２７は主面１３ａの第１のエリア１４ａに現れている。第２導電型半導体領域２９は主面１３ａの第１のエリア１４ａを囲む第２のエリア１４ｂに現れている。第２導電型半導体領域２９は半導体領域１３の側面１３ｂに現れている。反射膜１７は、第１のエリア１４ａと第２のエリア１４ｂとの間に位置する第３のエリア１４ｃ上に位置する。 （もっと読む）

【課題】ｎ−ＩｎＰ基板の上にＩｎＧａＡｓ、またはＩｎＧａＡｓＰ受光層とｎ−ＩｎＰ窓層を設けＩｎＰ窓層の側から亜鉛を選択拡散してｐ型領域を作製したフォトダイオードにおいて、亜鉛分布プロフィルが急峻であってかつ表面近くのｐ型領域におけるｐ型キャリヤ濃度が４×１０^１８ｃｍ^−３以上であるＩｎＰ系のフォトダイオードを与えること。
【解決手段】 ４８０℃〜５６０℃の温度範囲で閉管法又は開管法で亜鉛を熱拡散し、窒素、不活性ガス雰囲気または真空中で４００℃〜４２０℃、１０分〜３０分の熱処理をすること。低温の熱拡散で亜鉛分布プロフィルが急峻になる。低温の熱拡散でｐ型キャリヤ濃度は低くなるが、熱処理をするのでｐ型キャリヤ濃度が４×１０^１８ｃｍ^−３以上に上がる。 （もっと読む）

【課題】 空乏層の容量を小さくして高速動作を実現することのできる半導体受光素子およびその製造方法を提供する。
【解決手段】 ｎ型ＩｎＰ基板１の上には、ＩｎＧａＡｓ光吸収層２およびＩｎＰ窓層５を含む積層構造が形成されている。また、ＩｎＰ窓層５には、ｐ型拡散層領域７が形成されている。カソード電極８とアノード電極９に電圧を印加したときに、ｎ型ＩｎＰ基板１とｐ型拡散層領域７との間に形成される空乏層の厚さは、アノード電極９の下部領域の少なくとも一部で受光部Ａより厚くなる。この場合、ｐ型拡散層領域７の拡散深さは、アノード電極９の下部領域の少なくとも一部で受光部Ａより浅くなるものとすることができる。 （もっと読む）

【課題】結晶化しやすい化合物層の上に高温の蒸着温度をもつ化合物の層を設ける場合、結晶化しやすい化合物を結晶化させない光電変換膜を提供する。
【解決手段】 ３０℃以上２００℃以下の結晶化温度をもつ有機化合物を主成分とする層と該有機化合物より２０℃以上１００℃以下低い結晶化温度、及び５０℃以上３００℃以下高い蒸着温度を持つ化合物を主成分とする機能性層との間に、該有機化合物より２０℃以上１００℃以下高い結晶化温度、及び３０℃以上２００℃以下高い蒸着温度を持つ化合物を主成分とする層（中間層）を設けることを特徴とする光電変換膜。 （もっと読む）

アノード、カソード、及び前記アノードと前記カソードとの間の有機阻止層を有する有機感光性オプトエレクトロニックデバイスであって、前記阻止層はフェナントロリン誘導体を含有し、励起子、電子及び正孔のうち少なくとも一つを、少なくとも部分的に阻止する。
（もっと読む）

検出する光信号が一定の方向（Ｘ）に移動して閉じ込められるシリコンベースの導波路（２）と、導波路（２）を伝搬する光信号のエバネッセントテールがゲルマニウム層（４）に結合するように、シリコンベースの導波路（２）の一部に接して配置されたゲルマニウム層（４）とを備える光検出器構造体（１、１’、１”）を説明する。また、ゲルマニウム層（４）は、信号の伝搬方向（Ｘ）に沿う長さ（Ｌ）と伝搬方向（Ｘ）に実質的に直交する方向（Ｚ）にある幅（Ｗ）とを有するメサ（１０）を含み、メサ（１０）の幅（Ｗ）はその長さ（Ｌ）よりも小さい。光検出器（１、１’、１”）はまた、第１の金属コンタクト（７）と第２の金属コンタクト（９ａ、９ｂ）とを備え、第１の金属コンタクト（７）はゲルマニウム層（４）の上に位置し、第２の金属コンタクト（９ａ、９ｂ）はシリコンベースの導波路（２）の上に位置し、第１のコンタクトおよび第２のコンタクトは光吸収によって発生した電子を集めて出力電気信号を得るのに用いられる。
（もっと読む）

【課題】 より長波長の半導体光源の活性層、あるいは半導体光増幅器の活性層として使用できる半導体薄膜構造を提供する。
【解決手段】 III-Ｖ族化合物半導体基板１０１上に、III-Ｖ族化合物半導体薄膜が積層された構造において、前記半導体混晶薄膜の少なくとも一層が活性層１０５であり、相分離によって形成された混晶組成の異なる複数の領域１０５ａ、１０５ｂを有するとともに、前記活性層１０５は結晶成長時における下地層の少なくとも一部にビスマスまたはアンチモン、あるいはビスマスとアンチモンの両方が添加されている。 （もっと読む）