基板上のギャップを酸化シリコンで充填する方法を記載する。前記方法には、有機シリコン前駆物質と酸素前駆物質を堆積チャンバに導入するステップと、前駆物質を反応させて、基板上のギャップ内に第一酸化シリコン層を形成するステップと、該第一酸化シリコン層をエッチングして層内の炭素含量を減少させるステップと、が含まれるのがよい。前記方法には、第一層上に第二酸化シリコン層を形成するステップと；第二層をエッチングして第二層内の炭素含量を減少させるステップとが含まれるのがよい。ギャップを充填した後に酸化シリコン層をアニールする。 （もっと読む）

【課題】 ギャップ充填性能が改善された、プロセスチャンバ内に配置された基板上に酸化シリコン膜を堆積させる方法が提供される。
【解決手段】 ハロゲン源、フルーエントガス、シリコン源、酸化ガス反応種を含むプロセスガスがプロセスチャンバに流し込まれる。少なくとも１０^１１イオン/ｃｍ^３のイオン密度を有するプラズマがプロセスガスから形成される。酸化シリコン膜が、１.０％未満のハロゲン濃度で基板の上に堆積される。酸化シリコン膜は、同時堆積成分とスパッタリング成分を有するプロセスを用いてプラズマにより酸化シリコン膜が堆積される。プロセスチャンバへのシリコン源の流量に対するプロセスチャンバへのハロゲン源の流量は、実質的に０.５〜３.０である。 （もっと読む）

誘電物質を含有するトレンチが誘電物質と基板の間の窒化シリコン層上に形成された基板をアニールする方法であって、基板を酸素含有ガスを含む第一雰囲気中約８００℃以上の第一温度でアニールするステップと、基板を酸素を含まない第二雰囲気中約８００℃〜約１４００℃の第二温度でアニールするステップとを含む、前記方法。 （もっと読む）

【課題】微細パターンの形成工程におけるＣＭＰ時に生じる不均一性を最小化し、５０ｎｍ以下の微細パターンを安定的に形成可能な半導体素子の製造方法を提供すること。
【解決手段】被エッチング層（２１）上に、第１ハードマスク、第１パッド層及び第２パッド層を積層してエッチングマスクパターンを形成するステップと、エッチングマスクパターンの両側壁に、第１パッド層と同じ物質からなるスペーサを形成するステップと、エッチングマスクパターン間を埋め込むまで、第１ハードマスクとは異なり、且つ、第２パッド層と同じ物質からなる第２ハードマスクを形成するステップと、第１パッド層が露出するまで、第２ハードマスクを平坦化させるステップと、第１パッド層及びスペーサを除去するステップと、残留する第１ハードマスク（２２Ａ）及び第２ハードマスク（２７Ｂ）をエッチングバリアとして、被エッチング層をエッチングするステップとを含む。 （もっと読む）

【課題】ＳＴＩ構造において素子分離絶縁膜を、高密度プラズマＣＶＤ法を使って、引張り応力を蓄積するように形成する。
【解決手段】半導体装置の製造方法は、半導体基板表面に、素子分離溝を形成する工程と、前記半導体基板表面にシリコン酸化膜を、高密度プラズマＣＶＤ法により、前記シリコン酸化膜が前記素子分離溝を充填するように、また前記シリコン酸化膜中に水分が、前記シリコン酸化膜を脱水処理した場合、前記シリコン酸化膜に収縮が生じるような量で含まれるように堆積する工程と、前記シリコン酸化膜を脱水し、前記シリコン酸化膜に収縮を誘起する工程と、前記シリコン基板上に堆積したシリコン酸化膜を、前記半導体基板表面が露出するまで化学機械研磨により除去する工程とよりなる。 （もっと読む）

【課題】基板上に均一な層を形成することができる原子層堆積プロセスを提供する。
【解決手段】本発明による原子層堆積プロセスは、基板上に均一な層を形成するために以下の工程を提供する。基板を反応室に搬入する。第１前駆体を反応室に導入し、当該第１前駆体は基板の表面の上で反応することによって中間生成物を形成する。第２前駆体を反応室に導入する。第２前駆体は第１付着係数を有する。第２前駆体は中間生成物の一部分と反応して第１生成物を形成する。第３前駆体を反応室に導入する。第３前駆体は大きい付着係数を有する。第３前駆体は中間生成物の残りの部分と反応して第２生成物を形成する。第２前駆体及び第２前駆体の第１生成物は、表面を部分的に被覆することによって第３前駆体の実効付着係数を小さくする。 （もっと読む）

【課題】選択的に塗布膜を形成することが可能な半導体装置の製造方法を提供する。
【解決手段】半導体基板１０上の一部に撥水性樹脂からなる第１の塗布膜６０を選択的に形成し、半導体基板１０の上に塗布剤を塗布して、第１の塗布膜６０が選択的に形成された領域を除いた半導体基板１０上に第２の塗布膜６２を選択的に形成することを含む。 （もっと読む）

【課題】 トレンチ、ホールを埋め込むための多孔質シリカ材料がエッチングなどのプロセス過程で受けるダメージを減じるようにするトレンチ内部の埋め込み方法の提供。
【解決手段】 ５０〜５０００ｎｍの大きさの開口部を有するトレンチ、ホールからなる構造物を設けてある半導体基板に対して、その構造物の内部に配線を形成した後、疎水性多孔質シリカ材料の前駆体を含有する所定の粘度の溶液を基板上に塗布し、加水分解し、焼成して、配線の形成された構造物内部を疎水性多孔質シリカ材料で埋め込む。 （もっと読む）

【課題】半導体基板上に形成される被膜の剥離、ダストの発生を抑えることが可能な半導体製造方法及び半導体製造装置を提供する。
【解決手段】半導体基板に第１の被膜を形成する工程と、前記半導体基板の外周部において、第１の被膜の少なくとも一部を除去し、段差を形成する工程と、少なくとも前記段差の形成された領域に、選択的に第２の被膜を形成する工程を備える。 （もっと読む）

【課題】トレンチおよび半導体基板の表面に形成される絶縁膜のボイドの上の厚みを十分に確保すること。
【解決手段】半導体装置の製造方法のトレンチ形成工程は、ｐ型半導体基板１０１の表面部分にトレンチ１０２を形成する。注入工程は、トレンチ形成工程によって形成されたトレンチ１０２にｎ型の不純物を注入する。絶縁膜形成工程は、注入工程によってｎ型不純物が注入されたトレンチ１０２内部に、粘性の絶縁塗布材料を用いて絶縁膜６０１を形成する。 （もっと読む）

【課題】耐熱性および誘電率を向上させて、かつリーク電流の発生を抑制した窒素添加ハフニウムシリケート膜を有する半導体装置の製造方法を提供する。
【解決手段】本実施形態に係る半導体装置の製造方法は、まず、基板１上に６ｎｍ以下の膜厚の第１ハフニウムシリケート膜２１を形成する。次に、第１ハフニウムシリケート膜２１の第１窒化処理を行って、第１窒素添加ハフニウムシリケート（ＨｆＳｉＯＮ）膜２１ａを形成する。次に、第１窒素添加ハフニウムシリケート膜２１ａの第１アニール処理を行う。次に、第１窒素添加ハフニウムシリケート膜２１ａ上に６ｎｍ以下の膜厚の第２ハフニウムシリケート膜２２を形成する。次に、第２ハフニウムシリケート膜２２の第２窒化処理を行って、第２窒素添加ハフニウムシリケート膜２２ａを形成する。 （もっと読む）

【課題】 埋め込み性に優れ、誘電率の小さい絶縁膜を用い、電気的特性の優れた半導体装置の製造方法及び製造装置を提供する。
【解決手段】 真空排気したチャンバ１内に酸素ガス及び塩素ガス１８を導入すると共に、プラズマアンテナ２７に給電することにより、ガスプラズマ１４を発生させた後、主として、ケイ素製の被エッチング部材２０を塩素ガスラジカルによりエッチングして前駆体１５を生成させ、温度制御手段６の調整により基板３に前駆体１５を吸着させてから、塩素ガスラジカルにより前記基板に吸着した前駆体１５を還元すると共に酸素ガスラジカルにより酸化してＳｉＯ₂膜とする反応により、アスペクト比の大きい溝にＳｉＯ₂膜を埋め込む。 （もっと読む）

基板処理チャンバ内に配置された基板上に膜を堆積する方法。該基板は、隣接する隆起した面の間に形成されたギャップを有する。第１の前駆物質堆積ガスのフローが、該基板処理チャンバに提供される。第１の高密度プラズマが、該第１の堆積ガスのフローから形成されて、該ギャップが塞がれるまで、同時に起こる堆積およびスパッタリング要素を有する第１の堆積プロセスによって、該基板上および該ギャップ内に該膜の第１部分を堆積する。該膜の第１の大部分は、該ギャップを再開口するためにエッチバックされる。第２の前駆物質堆積ガスのフローが該基板処理チャンバに供給される。第２の高密度プラズマが、該第２の前駆物質堆積ガスのフローから形成されて、同時に起こる堆積およびスパッタリング要素を有する第２の堆積プロセスによって、該基板上および該再開口されたギャップ内の該膜の第２部分を堆積する。 （もっと読む）

半導体基板におけるトレンチが：
（ｉ）フィルム形成材料を、該半導体基板上で、該トレンチ中に分配していき；
（ｉｉ）この分配されたフィルム形成材料を、酸化剤存在下に、第１の低温において、第１の予定された期間の時間、硬化させていき；
（ｉｉｉ）この分配されたフィルム形成材料を、酸化剤存在下に、第２の低温において、第２の予定された期間の時間、硬化させていき；
（ｉｖ）この分配されたフィルム形成材料を、酸化剤存在下に、第３の高温において、第３の予定された期間の時間、硬化させていき；
（ｖ）満たされた酸化物トレンチを、該半導体基板において、形成させていくこと
により、満たされる。該フィルム形成材料は、水素シルセスキオキサンである。 （もっと読む）

本発明は、比誘電率３．５以下のリン含有シリカ質材料を提供することを目的とする。本発明によるリン含有シラザン組成物は、有機溶媒中にポリアルキルシラザン及び少なくとも１種のリン化合物を含むことを特徴とするものである。該組成物を基板上に塗布して得られた膜を、温度５０〜３００℃で予備焼成し、次いで温度３００〜７００℃の不活性雰囲気中で焼成することにより、リン含有シリカ質膜が得られる。本発明によるリン化合物は、５価のリン酸エステル又はホスファゼン化合物であることが好適である。
（もっと読む）

【課題】ＳＴＩ構造を有する半導体素子及びその製造方法を提供する
【解決手段】活性領域を定義する上部トレンチと、前記上部トレンチと連通するように前記上部トレンチの下部でラウンド状の断面プロファイルを有する下部トレンチが形成されている半導体基板と、前記半導体基板の上部トレンチ及び下部トレンチ内に形成されている素子分離膜と、を備え、前記素子分離膜は、前記上部トレンチ内にのみ形成され、前記上部トレンチの内壁をスペーサ形態に覆っている第１絶縁膜と、前記第１絶縁膜によって取り囲まれた状態で前記上部トレンチ内に埋め込まれている第２絶縁膜と、前記下部トレンチ内で所定形状のボイドを画定するように、前記下部トレンチの内側壁を覆っている第３絶縁膜と、を備える。 （もっと読む）

【課題】基体に形成されたトレンチ内に酸化シリコンを埋め込むために使用するのに好適なトレンチ埋め込み用組成物及びトレンチ埋め込み方法を提供すること
【解決手段】トレンチ埋め込み用組成物は、（Ａ）酸化シリコン粒子、（Ｂ）シリコン原子含有バインダー成分及び（Ｃ）溶媒を含有する。
トレンチ埋め込み方法は、トレンチを有する基体上に、上記のトレンチ埋め込み用組成物を塗布し、次いでこれを加熱及び／又は光照射することを特徴とする。 （もっと読む）

【課題】絶縁膜の誘電率の変動や、絶縁膜への水分吸着を抑制することができるプラズマ処理方法および半導体装置の製造方法を提供する。
【解決手段】被処理基板１０上の絶縁膜１００に、少なくともＣＨ系ガス、ＣＯ系ガスのいずれかを含むガスを用いたプラズマ処理を行う。 （もっと読む）

【目的】ＴＥＯＳ酸化膜形成後における酸素雰囲気での熱処理による膜質改善効果の及ばない膜厚以上に厚膜や、深いトレンチ構造に酸化膜を埋め込む場合であっても、膜質を改善できる半導体装置の製造方法を提供すること。
【構成】ＴＥＯＳガスを用いて化学的気相成長法によりＴＥＯＳ酸化膜を半導体基板上に堆積形成する成膜工程と前記ＴＥＯＳガスの排気後、酸素ガスを供給して前記ＴＥＯＳ酸化膜上に酸素含有層を積層形成する酸素含有層形成工程との後、前記ＴＥＯＳ酸化膜成膜工程と酸素含有層形成工程とを所要の酸化膜厚さになるまで複数回繰り返す工程と、加熱により前記ＴＥＯＳ酸化膜中に酸素を熱拡散させる工程を備える半導体装置の製造方法とする。 （もっと読む）

【課題】ＣＭＰ工程におけるＨＤＰ膜の研磨時間の短縮を図る。
【解決手段】半導体基板１の素子分離領域に分離溝４を形成し、分離溝４の内部を含む半導体基板１上にＨＤＰ膜６を成膜し、その後、ＨＤＰ膜６をＣＭＰ法により研磨して分離溝４の外部のＨＤＰ膜６を除去することにより素子分離を形成する製造工程において、ＨＤＰ膜６の成膜をスパッタエッチング／堆積比が０.１２から０.２２の範囲で実施することにより、ＨＤＰ膜６の突起を相対的に低くし、さらに、添加剤入りセリアスラリを用いてＨＤＰ膜６の突起部を研磨した後、半導体基板１上に純水を供給して希釈された添加剤入りセリアスラリを用いて、残存する分離溝４の外部のＨＤＰ膜６を連続的に研磨する。 （もっと読む）