【課題】異なる電源系統の論理回路が交互に接続されている場合であっても、同一電源系統の論理回路で構成した場合と同様に、レイアウト面積を削減することができる半導体装置を提供する。
【解決手段】半導体装置は、交互に接続された電源系統（電源線Ｌ１、電源線Ｌ２、ＧＮＤ線ＬＳ１、ＧＮＤ線ＬＳ２）が異なる複数の論理回路（インバータ回路）のうち、同一の電源系統に接続される論理回路が隣接してレイアウト配置され、当該隣接した一方の論理回路を形成する素子と他方の論理回路を形成する素子との電源に接続される拡散層が共有化されている。 （もっと読む）

【課題】製造バラつきの下で、クロックスキューの最小化しつつ、クロック信号部での消費電力を最小化する半導体集積回路の設計方法、設計装置および、コンピュータプログラムを提供する。
【解決手段】メッシュ配線構造を駆動するバッファツリーを生成するグローバルクロック構造生成部１０４と、クロック素子の配置分布とクロックゲーティング構造を考慮してクラスタを生成するクロック素子クラスタ生成部１０６と、そのクラスタに含まれるクロック素子が属するゲーティッド回路にクロック信号を分配するゲーティングセルを複製して、クラスタを駆動するゲーティングセルとして挿入するゲーティングセル複製・挿入部１０７と、ローカルクロック構造生成部１０９と、タイミング解析結果に基づき、クロック素子クラスタを駆動するゲーティングセルの駆動能力を調整するゲーティングセル駆動能力調整部１１１と、を備える。 （もっと読む）

【課題】レイアウト変更に有効利用できる空き領域を効率的に確保する。
【解決手段】本発明による半導体集積回路の設計方法は、事前に設計されたレイアウトパタンデータから縮小対象の第１セルを選択するステップと、第１セルに隣接する空き領域の面積を算出するステップと、空き領域の面積に応じて選択された一辺を固定し、前記一辺に対向する他の辺を変動させて前記第１セルを縮小するステップとを具備する。 （もっと読む）

【課題】トライアルレイアウトの結果を用いてフロアプランおよびセル配置の容易化を図ること。
【解決手段】モジュール１を例に挙げると、第１のネットリスト内のモジュール１と、第１のネットリストから改訂された第２のネットリスト内のモジュール１が、同一である。設計支援装置が、クロックツリーが未生成であり、かつ配置されたセル間が未配線である第１のネットリストに基づく第１のレイアウトデータ１０７から、モジュール１を特定する。そして、モジュール１をモジュール２として配置することで第１のレイアウトデータ１０７内のセル配置を流用して第２のレイアウトデータ６００を生成する。また、第１のネットリスト内のモジュール２と第２のネットリスト内のモジュール２は、機能が同一であるが、機能を構成するセルが同一でないため、第１のレイアウトデータ１０７からモジュール２の配置領域が流用される。 （もっと読む）

【課題】ロジックセルを配置するためのスペースを十分に確保することのできる、半導体集積回路、半導体集積回路のレイアウト方法、半導体集積回路のレイアウトプログラム、及び半導体集積回路のレイアウト装置を提供する。
【解決手段】自動配置配線ツールにより、ロジックセル、及び前記ロジックセルに接続される信号配線をレイアウトし、ロジックセルレイアウトデータを生成するステップと、前記自動配置配線ツールにより、可変容量セル及び前記可変容量セルの容量を制御する制御配線をレイアウトし、可変容量セルレイアウトデータを生成するステップと、前記ロジックセルレイアウトデータ及び前記可変容量セルレイアウトデータに基づいて、半導体集積回路のレイアウトデータを生成するステップとを具備する。前記可変容量セルレイアウトデータを生成するステップは、前記制御配線を、同一配線層内で単位長あたりの抵抗が前記信号配線のそれと同じになるように、レイアウトするステップを含んでいる。 （もっと読む）

【課題】半導体集積回路の設計作業の効率化を図ること。
【解決手段】本生成手法では、対象回路のレイアウト領域上に、モニタパス内の複数のＦＦを所定の配置間隔で配置する。そして、対象回路のレイアウト領域上に、対象回路内の回路素子群を配置するとともに、モニタパス内の回路素子群のＦＦを除く残余の回路素子を配置する。このあと、レイアウト上に配置されている回路素子間を配線して、ユーザ回路およびモニタパスを生成する。つぎに、ユーザ回路のＳＴＡを実行し、さらに、モニタパスのＳＴＡを実行する。そして、ユーザ回路のタイミング解析結果Ｒ１とモニタパスのタイミング解析結果Ｒ２とを比較分析して、対象回路内で発生しているタイミングエラーの原因を特定する。 （もっと読む）

【課題】ブロック間の自動配線を行うための各ブロックにおける端子位置の正確に見積もることを支援すること。
【解決手段】本発明の半導体集積回路の配線設計支援システムは、半導体集積回路に配置される複数の回路ブロックの配置位置を除く配線可能な配線領域を複数の分割領域に分割する領域分割手段と、分割された複数の分割領域のそれぞれに対し、回路ブロック間を配線する際の配線可能な配線数を示すトラック数を算出する配線可能トラック数算出手段と、配線する際の配線経路に割り当てられる分割領域を含む割当情報に基づきトラック数を算出する割当トラック数算出手段と、を備える。 （もっと読む）

【課題】レイアウトデータの作成期間を短縮することができるレイアウト検証方法及びレイアウト検証装置を提供すること。
【解決手段】検証装置は、マクロセルの内部パターンを除く半導体装置のレイアウトデータ２０からレイアウト検証２１に必要なデータを抽出する。そして、検証装置は、抽出した半導体装置のレイアウトデータ２０に関するデータにフレームＧＤＳ情報データ２３を付加する。次に、検証装置は、フレームＧＤＳ情報データ２３を付加された半導体装置のレイアウトデータ２０に関するデータについてレイアウト検証２１を行う。 （もっと読む）

【課題】集積回路設計をシミュレートする方法を提供する。
【解決手段】本発明の方法では、ネットリストにおけるノードのノード次数ランキングを決定することができる。ネットリストの回路は、ノード次数ランキングに基づいて静的及び動的電流駆動方式でパーティショニングされることができる。ノード次数パーティショニングに基づいて階層データ構造が構築されることができる。一実施形態では、シミュレーション最適化のために中間ノード次数を動的に結合することができる。その後、回路を１若しくは複数の結合された中間ノード次数に基づいて再パーティショニングすることができる。階層データ構造を用いて求解及び積分を行い、次数ランキングされた階層エンジンを生成することができる。次数ランキングされた階層エンジンについての解析を行うことができる。この時点で、解析に基づいてＩＣ設計のシミュレーションデータがエクスポートされることができる。 （もっと読む）

【課題】レイアウトデータの階層構造を有効に利用して、精度を高く維持しつつ処理の能率を高めることのできるアップサンプリング装置、ダウンサンプリング装置を提供する。
【解決手段】アップサンプリング部４４は、メッシュ付加部４４１および新メッシュデータ設定部４４２を備えている。メッシュ付加部４４１は、空間フィルタ部４２３から入力される画像データに新たなメッシュを付加する。新メッシュデータ設定部４４２は、付加されたメッシュ上の画像データにゼロの値を設定し、メッシュが付加される前の画像データとともに、逆フーリエ変換部４２４へ出力する。 （もっと読む）

【課題】回路図面の編集作業などを行うことなく、回路検証用のネットリストを容易且つ確実に生成できる新規なネットリスト作成方法およびネットリスト作成装置の提供。
【解決手段】コンピュータの主記憶装置130に展開した多階層の電子回路図をシミュレーションにより検証するに際し、前記電子回路図を構成する第１階層の内部ネットと、当該第１階層とは異なる第２階層の内部ネットとの暫定的な接続情報であるネットリストを作成する方法であって、前記コンピュータの入力装置110によって、前記第１階層の内部ネットと前記第２階層の内部ネットとにそれぞれ接続先の階層情報であるジャンプマーカーＪＭを設けた後、前記コンピュータの演算装置120によって、前記第１階層と第２階層の内部ネットにそれぞれ暫定的なポートを生成すると共に、当該ポートを介して前記ジャンプマーカーＪＭ間の内部ネットを仮想配線で暫定的に繋いでネットリストを作成する。 （もっと読む）

【課題】スルーシリコンビアから形成されるグリッドマトリクスを用いて電力供給される集積回路を提供する。
【解決手段】集積回路構造は、基板を有するチップと、配電回路網とを含む。配電回路網は、基板を貫通し、グリッドを形成する複数の電力スルーシリコンビア（TSV）と、底部金属化層（M１）中に位置し、複数の電力TSVを、基板上の集積回路装置に結合する複数の金属線とを含む。 （もっと読む）

【課題】 狭幅の配置配線領域に対する配線混雑が発生せず、狭幅配置配線領域へも有効に配線することが可能な半導体集積回路の配置配線方法を提供する。
【解決手段】
縦横ルールに基づいて配置配線を行うグリッドベース配線手法において、配線方向が縦方向の配線層と横方向の配線層とで配線の混雑度（配線リソースの使用割合）を比較し、配線の混雑度に不均衡が発生している配線可能領域を検出する。そして、当該配線混雑度の不均衡が検出された配線可能領域の配線方向の縦横、及びスタンダードセルの配置方向の縦横を入れ替え、逆縦横ルールに基づいて配置配線を行う。 （もっと読む）

【課題】 半導体集積回路装置の特性を保持或いは高めると共に小型化を図る。
【解決手段】 主面および前記主面とは反対側の裏面を有し、第１辺を含む平面形状が矩形状の半導体基板と、前記主面上に形成された複数のボンディングパッドと、前記主面上に形成された内部回路形成部と、前記第１辺と前記内部回路形成部との間に配置されており、前記内部回路形成部に電位を供給する内部回路用電源配線と、前記第１辺と前記内部回路用電源配線との間に配置されており、前記複数のボンディングパッドと電気的に接続され、トランジスタを備えた複数のセルと、前記複数のセル上に配置され、前記複数のセルに電位を供給するセル用電源配線と、を有し、前記複数のセルは、外部からの入出力信号を送受信する回路を含む入出力セルを有し、前記複数のボンディングパッドのそれぞれは、前記入出力セルと平面的に重なるように配置されている。 （もっと読む）

【課題】論理モジュールチップとメモリアレイチップとから成る三次元集積回路を高性能に実現する設計装置を提供する。
【解決手段】設計装置１００は、論理モジュールに関する論理モジュール情報を入力する入力部１０１と、論理モジュール情報に基づいて、メモリブロックの構成を示すメモリブロック構成情報を生成するメモリブロック構成部１０３と、論理モジュール情報に基づいて論理モジュールを論理モジュールチップ上に配置する論理モジュール配置部１０２と、メモリブロック構成部１０３により生成されたメモリブロック構成情報に基づいて、メモリアレイチップに実装される複数のメモリエレメントにメモリブロックを割り当てるメモリブロック割当部１０４と、論理モジュールの配置とメモリブロックの割当とを設計結果として出力する出力部１０５と、を備える。 （もっと読む）

【課題】電子デバイスを製造する際に、設計段階において、素子を構成する全層に共通する相対的な基準値（第１の値）を用いて極めて効率良く迅速にホットスポットを抽出することを可能とし、信頼性の高い電子デバイスを実現する。
【解決手段】グルーピング部２で分類されたデザイン図形に対して露光シミュレーションを行い、各デザイン図形のシミュレーション図形を作成し、作成されたシミュレーション図形のスペース及び幅を測定し、各デザイン図形について、シミュレーション図形の測定されたスペース及び幅に基づいてヒストグラムを作成し、ヒストグラムに基づいてホットスポットを判定して、デザイン図形のホットスポット周辺のレイアウトを修正する。 （もっと読む）

【課題】階層化レイアウト処理の簡略化を図ることにより、半導体集積回路装置のレイアウト設計にかかる期間を大幅に短縮する。
【解決手段】トップＴＰに属する回路とブロックＢＫの信号端子Ｄ１との間に信号配線Ａの接続が必要となるが、ブロックＢＫ内のほかの配線、また、他のブロックに接続されるトップＴＰの配線の混雑具合により、既に決められているブロックの信号端子位置に信号配線Ａが接続できない、または大きく迂回が必要など最適とはいえない場合がある。そこで、ブロックＢＫの信号端子Ｄ１の位置情報に影響されることなく信号配線Ａを接続できるように、信号配線Ａの接続処理以前に信号端子の位置情報を削除する。また、トップＴＰの回路をブロックＢＫの境界より内側に配置し、信号配線Ａが最適に接続できる場合もあるので、信号端子の位置情報と同じくブロックＢＫ境界の位置情報も削除する。 （もっと読む）

【課題】並行する回路ブロック間配線のリピータ挿入位置の重なりを抑制できる半導体レイアウトシステムを提供する。
【解決手段】配線情報記憶部２０１は、配線の始点座標及び終点座標を含む回路ブロック間配線の配線情報を記憶する。グループ化処理部２１は、リピータ挿入対象の回路ブロック間配線のうちで、始点座標のＸ方向の座標又はＹ方向の座標の差が所定距離以内で、かつ、互いに並行して延びる配線部分を有する回路ブロック間配線をグループ化する。リピータ挿入基点決定部２２は、同じグループに所属する回路ブロック間配線について、始点座標からの距離が相互に異なる位置の座標をリピータ挿入基点に決定する。リピータ挿入処理部２３は、リピータ挿入基点を基点に、リピータ挿入対象の回路ブロック間配線に挿入するリピータセルの位置を決定する。 （もっと読む）

【課題】比較照合時における不一致を防ぐことができる、レイアウトデータ検証装置、レイアウトデータ検証方法、及びレイアウトデータ検証プログラムを提供する。
【解決手段】照合手段は、マスクデータに基づいて、単一のトランジスタとして表現されるべき領域を仮想デバイス領域として識別し、仮想デバイス領域データを生成する、仮想デバイス領域生成手段と、前記マスクデータと前記仮想デバイス領域データとに基づいて、前記マスクレイアウトパターンに記載される回路の接続関係を、レイアウト側回路情報として抽出する、レイアウト側回路情報抽出手段と、回路図データに基づいて、前記回路図に記載される回路の接続関係を、回路図側回路情報として抽出する、回路図側回路情報抽出手段と、前記レイアウト側回路情報を前記回路図側回路情報と比較することにより、前記回路図と前記マスクレイアウトパターンとが等価か否かを判定する、比較手段とを備える。 （もっと読む）

【課題】メタル配線のレイヤ数を増やすことなく配線の自由度を高くでき、かつ、トランジスタ特性がばらつき難いパターンの回路セルを有するスタンダードセル集積回路を提供する。
【解決手段】ゲート電極を有しメタル配線層が未接続の複数のＥＣＯセルがスタンダードセルＳＣ周囲に配置される。ＥＣＯセルのゲート電極２０Ａ,２０Ｂは、ゲートパッド部２１Ａ,２１Ｂと、当該ゲートパッド部から共通セル長方向（縦方向）の相反する側に延びる２つのゲートフィンガー部２２Ａと２３Ａ、または、２２Ｂと２３Ｂと、を有する。ＥＣＯセルのゲートパッド部の任意セル長方向（横方向）の長さＬは、第１配線層の最小線幅の３倍と最小離間距離の２倍との合計値以上である。 （もっと読む）