【課題】新規な構造を有する一層ゲート型の不揮発性メモリ素子を含む半導体装置を提供する。
【解決手段】半導体装置は、不揮発性メモリ素子Ｃ１００を含む半導体装置であって、第１領域１０Ａと、該第１領域１０Ａに隣接した第２領域１０Ｂと、該第２領域１０Ｂに隣接した第３領域１０Ｃとを含み、さらに、半導体層１０に設けられ、不揮発性メモリ素子Ｃ１００の形成領域を画定する分離絶縁層２０と、前記第１領域１０Ａに形成された第１拡散層１２と、前記第２領域１０Ｂに形成されたＰ型の第１ソース領域及び第１ドレイン領域３６と、前記第３領域１０Ｃに形成されたＰ型の第２ソース領域及び第２ドレイン領域３８と、前記半導体層１０上方に形成された絶縁層３０と、前記絶縁層３０上方に形成された導電層３２とを含む。 （もっと読む）

【課題】 メモリセルの微細化を図った電荷蓄積型メモリを提供する。
【解決手段】 第１の障壁層２と電荷蓄積層３と第２の障壁層４を酸化アルミニウムで構成し、且つ電荷蓄積層３を１〜９原子層の範囲内の厚みとし、且つ前記電荷蓄積層３にはアルミニウム原子を化学量論的に過剰に存在させ、メモリセルのサイズが１０ｎｍ角のときその電荷蓄積層３にアルミニウム原子の局在準位を５０個超えるように持たせる。 （もっと読む）

【課題】 データの信頼性向上を図った半導体記憶装置を提供する。
【解決手段】 半導体記憶装置は、絶縁性基板上に形成された半導体層に素子分離絶縁膜により区画された活性領域と、前記活性領域に形成された複数の電気的書き換え可能な不揮発性メモリセルが直列接続され、その両端部がそれぞれビット線及びソース線に接続されたＮＡＮＤセルユニットとを有し、前記ＮＡＮＤセルユニット内のキャリアをビット線、ソース線の少なくとも一方に排出するキャリア排出モードを有する。
（もっと読む）

【課題】 インターポリ絶縁膜におけるトラップサイトの発生を防ぎつつ、膜質を改善する。
【解決手段】 シリコン基板１１２の表面近傍のチャネル形成領域上に、フローティングゲート１０１を設け、フローティングゲート１０１に接するインターポリ絶縁膜１３４を設け、インターポリ絶縁膜１３４に接するとともに、フローティングゲート１０１の少なくとも一部分と対向するコントロールゲート１０３を設ける。インターポリ絶縁膜１３４を設ける工程は、フローティングゲート１０１上に、フローティングゲート１０１に接するインターポリ絶縁膜１３４を形成する工程、およびインターポリ絶縁膜１３４を形成する工程の後、窒素含有ガスと酸素とを含む雰囲気にインターポリ絶縁膜１３４を曝し、インターポリ絶縁膜１３４の窒化と酸化とを同時に行う工程を含む。 （もっと読む）

【課題】 低消費電力での高速書き込みが可能で、かつ構造の簡単な不揮発性のメモリセルとその製造方法を提供する。
【解決手段】 素子分離領域２で分離された横方向の素子形成領域にソース拡散層４とドレイン拡散層５を交互に形成し、このソース拡散層４の両側にゲートＯＮＯ膜６Ｌ，６Ｒを介して制御ゲート電極７Ｌ，７Ｒを形成する。制御ゲート電極７Ｌ，７Ｒの側面には、ゲート電極間絶縁膜８Ｌ，８Ｒを介してゲート電極１０Ｌ，１０Ｒを形成し、制御ゲート電極７Ｌ，７Ｒ、及びゲート電極１０Ｌ，１０Ｒは、素子分離領域２上のソースラインＳＬ及びワードラインＷＬＬ，ＷＬＲで、それぞれ縦方向に接続する。更に、メモリセルが形成されたシリコン基板１の表面に中間絶縁膜１１を形成し、横方向の各ドレイン拡散層５はコンタクト１２を介してビットラインＢＬに接続する。 （もっと読む）

【課題】
絶縁基板上の半導体層を活用した新規な構成により、製造工程が少なく、安価な半導体不揮発性記憶装置を提供する。
【解決手段】絶縁基板上に設けた導電層２を電荷を蓄積する浮遊領域として、前記浮遊領域と絶線されかつ電気的に容量結合する半導体層４と、前記浮遊領域と電気的に容量結合する制御電極領域５を備え、前記浮遊領域２に蓄積する電荷の正負あるいはその電荷量によって生ずる静電力の変化によって前記半導体層４の導電状態を制御することによる。 （もっと読む）

【課題】コントロールゲートとして用いられるポリシリコン膜のリン濃度を増加させながらカップリング比を低めないで、プログラム速度を向上させることが可能なフラッシュメモリ素子の製造方法を提供する。
【解決手段】フラッシュメモリ素子の製造方法は、半導体基板上の所定の領域に、トンネル酸化膜、フローティングゲートおよび誘電体膜を形成する段階と、そこまでの全体構造の上部に非ドープポリシリコン膜を形成した後、窒素プラズマ処理を施して前記非ドープポリシリコン膜と前記誘電体膜との間に窒素層を形成する段階と、そこまでの全体構造の上部に高濃度ドープポリシリコン膜を形成する段階と、後続の熱処理工程によって前記高濃度ドープポリシリコン膜の不純物を前記非ドープポリシリコン膜に拡散させて前記非ドープポリシリコン膜をドープポリシリコン膜に変化させる段階とを含んでなる。 （もっと読む）

【課題】ハイブリッドマルチビット不揮発性メモリ素子を提供する。
【解決手段】第１方式でデータを保存できる第１ストレージノードを備えている第１メモリ部と、第１メモリ部とは異なる第２方式でデータを保存できる第２ストレージノードを備えている第２メモリ部とを備える不揮発性メモリ素子である。第１メモリ部及び第２メモリ部は、ソース及びドレインを共有して２ビット以上のマルチビット動作が可能である。 （もっと読む）

不揮発性メモリ素子と絶縁ゲートを有する電界効果トランジスタを含む周辺回路とを含む半導体装置とその製造方法に関する。保持能力の高いメモリ素子と、駆動電流の高い絶縁ゲートを有する電界効果トランジスタとを有する半導体装置とその製造方法を提供する。 半導体装置は、第１および第２の領域（ＡＲ１，ＡＲ２）を有する半導体基板（１）と、前記第１の領域上に形成された不揮発性メモリ素子用のフローティングゲート構造（４，５，６，７，８）と、前記フローティングゲート構造に結合して形成されたコントロールゲート構造（１４）と、前記第２の領域上に形成された論理回路用の絶縁ゲート電極（１２，１４）と、を有し、前記フローティングゲート構造は前記絶縁ゲート電極よりも大きなバーズビークを有する。
（もっと読む）

【課題】ソース−ドレイン間の電位差を小さくしてメモリセルのゲート長を短くすることができる不揮発性半導体記憶装置の書込方法を提供する。
【解決手段】ドレイン付近にバンド間トンネリングによるホットエレクトロン（ＢＢＨＥ）を発生させ、このホットエレクトロンを電荷蓄積層に注入してビットデータの書き込みを行う。ゲート電圧Ｖｇ、セルウェル電圧Ｖｓｕｂ、ソース電圧Ｖｓ、ドレイン電圧Ｖｄの関係をＶｇ＞Ｖｓｕｂ＞Ｖｓ＞Ｖｄとし、Ｖｇ−Ｖｄがバント間トンネル電流の発生電位差以上となり、且つ、Ｖｓｕｂ−Ｖｄがトンネル絶縁膜の障壁電位と比べてほぼ同等以上となるようにする。 （もっと読む）

【課題】 製造が容易でかつ微細化が容易な半導体記憶装置を提供すること。
【解決手段】 この半導体記憶装置では、上記ソース・ドレイン領域１０４、１０５は、上記フローティングゲート１１０、１１１の一部とオーバーラップしており、上記フローティングゲート１１０、１１１の側面は、上記コンタクトプラグ１１３、１１４に略沿った形状であり、上記コンタクトプラグ１１３、１１４は、上記フローティングゲート１１０、１１１の近傍にあるので、デバイス面積を増大させることなく、メモリデバイスの書き込みおよび消去の速度を高速化させることができる。 （もっと読む）

【課題】ｐチャネルＭＯＮＯＳメモリセルにおいて、データ書込時のデータ転送レートの高速化を実現する。
【解決手段】ビットラインをＧＮＤ〜ＶＣＣで動作させるために、プログラム時にセルウェルに４Ｖのバックゲート電圧を印加する。プログラムモードとベリファイモードとの切り換えを高速化するために、ベリファイも４Ｖのバックゲート電圧が印加されたままの状態で行う。このため、ベリファイ時にはワードライン（ゲート）に−５Ｖの読出モード時よりも大きい（絶対値）電圧を印加する。 （もっと読む）

この発明は、互いにスリットにより分離されている複数の浮遊ゲートを形成する方法、並びに、その浮遊ゲートを用いた半導体装置に関する。この発明は、各々が浮遊ゲート（３６）を有する複数半導体装置のアレイを基板（１０）上に製造する方法であって、最初に、基板（１０）内に複数絶縁領域（１４）を形成し、その後、隣接浮遊ゲート（３６）間に分離部が形成される位置において、複数絶縁領域（１４）上に浮遊ゲート分離部（３２）を形成し、浮遊ゲート分離部（３２）形成後、浮遊ゲート分離部（３２）の部分間において、基板（１０）上に複数浮遊ゲート（３６）を形成し、その後、隣接浮遊ゲート（３６）間にスリットを得るために浮遊ゲート分離部（３２）を除去する工程を備えた方法を提供する。この発明は、従来技術に対し、浮遊ゲート材料残留物が少なく、即ち、浮遊ゲート材料による隣接浮遊ゲート間の短絡が少ないという有利な点がある。さらに、従来スリット処理技術に比べてゲート特性が悪くならない。
（もっと読む）

【課題】 浮遊ゲート電極とシリコン基板との間の絶縁膜の膜厚が、中央部より端部で増加するようにする場合に、この増加度の自由度を大きくすることができ、その増加度を容易に制御することができる半導体装置およびその製造方法を提供する。
【解決手段】 浮遊ゲート電極９の下方に設けられた絶縁膜は、浮遊ゲート電極の下方の両端部に位置する第１の絶縁膜６と、第１の絶縁膜に挟まれ浮遊ゲート電極の下方の中間部に位置する第２の絶縁膜８とからなる。第１の絶縁膜と第２の絶縁膜とは別工程で形成されたものであり、第１の絶縁膜の膜厚は、第２の絶縁膜の膜厚より大きい。また、第１の絶縁膜の、第１の絶縁膜の上面から第２の絶縁膜の上面に接続する部分は、丸みを帯びている。 （もっと読む）

【課題】 ゲート絶縁膜の劣化を防止すると共に、浮遊ゲート内のキャリアの電荷量を正確に制御できるようにする。さらに、書き込み時の消費電力を不要にする。
【解決手段】 開示されている半導体記憶装置は、浮遊ゲート６に一部分が接すると共に他部分がＰ型シリコン基板１に接するようにモット絶縁体７を設け、このモット絶縁体７に金属−絶縁相転移を生じさせる。そして、浮遊ゲート６に対してキャリアである電子の注入又は放出を行う場合、ゲート酸化膜５を通じてではなく、モット絶縁体７の金属相を通じてキャリアの注入又は放出を行う。 （もっと読む）