【課題】 ＣＭＯＳ製造プロセス工程内で実装が可能で、素子面積の拡大を抑制しながらも、書き込み、読み出し、及び消去の能力を十分に発揮できる信頼性の高い不揮発性メモリセルを提供する。
【解決手段】 Ｐ型半導体基板１ａと、基板１ａ上に分離形成された２つのＮ型不純物拡散領域２ａ，２ｂと、該２ａ，２ｂに挟まれる領域を少なくとも含む領域の上方に第１ゲート絶縁膜１５を介して形成された第１ゲート電極１３と、基板１ａ上に形成されるＮ型ウェル領域４ａと、領域４ａ上に分離形成された２つのＰ型不純物拡散領域５ａ，５ｂと、該５ａ，５ｂに挟まれる領域を少なくとも含む領域の上方に第２ゲート絶縁膜１４を介して形成された第２ゲート電極６と、Ｐ型不純物拡散領域５ａ，５ｂと電気的に接続された配線層９ｄと、を有するとともに、配線層９ｄが、第２ゲート電極６の形成領域を少なくとも含む領域の上方に、層間絶縁膜５５を介して形成されている。 （もっと読む）

【課題】データ記憶用の電荷蓄積絶縁膜を備える半導体記憶装置に関し、リーク電流の低減と好適な消去動作とを両立する。
【解決手段】ビット線とワード線とを有する半導体記憶装置であって、基板１１１と、前記基板上に形成された第１のゲート絶縁膜１２１と、前記第１のゲート絶縁膜上に形成された電荷蓄積絶縁膜１２２と、前記電荷蓄積絶縁膜上に形成され、ビット線方向の幅が、前記電荷蓄積絶縁膜のビット線方向の幅よりも広い第２のゲート絶縁膜１２３と、前記第２のゲート絶縁膜上に形成され、ビット線方向の幅が、前記電荷蓄積絶縁膜のビット線方向の幅よりも狭く、且つ、前記第２のゲート絶縁膜のビット線方向の幅よりも狭いゲート電極１２４と、前記ゲート電極のビット線方向の側面に形成された側壁絶縁膜１３１とを備えることを特徴とする半導体記憶装置。 （もっと読む）

【課題】制御電極と電荷蓄積層との間の高誘電率絶縁膜中に残留した炭素に起因した悪影響を抑制できるようにする。
【解決手段】シリコン基板２上にゲート絶縁膜５を形成し、ゲート絶縁膜５上にシリコン層６を形成する。シリコン層６上に下層絶縁膜７ａとしてシリコン酸化膜を形成し、下層絶縁膜７ａ上に中間絶縁膜７ｂとしてアルミニウム酸化物膜を形成する。中間絶縁膜７ｂを１原子層以上で且つ５ｎｍ以下の膜厚で形成した後に当該中間絶縁膜の形成温度以上で且つ１０００℃以上の酸化雰囲気中で処理時間１分以内で熱処理を行う。 （もっと読む）

【課題】動作の安定性の向上を図ることができる、半導体装置を提供する。
【解決手段】半導体装置１では、メモリトランジスタ５に対するデータの書き込み時に、メモリトランジスタ５のコントロールゲート１３に、書き込み電圧Ｖppとして、一定の基準電圧Ｖbに第１キャパシタ電圧Ｖc１および第２キャパシタ電圧Ｖc２を加えた値（Ｖb＋Ｖc１＋Ｖc２）が印加される。第１キャパシタ電圧Ｖc１および第２キャパシタ電圧Ｖc２は、温度依存性を有さない。したがって、メモリトランジスタ５のコントロールゲート１３に印加される書き込み電圧Ｖppは、温度にかかわらず一定である。よって、メモリトランジスタ５に対するデータの安定した書き込み（安定した書き込み動作）を実現することができる。 （もっと読む）

【課題】 不揮発性半導体記憶装置の書き込み特性を向上させることができる。また、不揮発性半導体記憶装置の隣接素子間の干渉を抑制することができる。
【解決手段】本発明の不揮発性半導体記憶装置は、半導体基板と、前記半導体基板の表面内に、チャネル領域を挟んで互いに離間して設けられたソース領域及びドレイン領域と、前記チャネル領域上に設けられたトンネル絶縁膜と、前記トンネル絶縁膜上に設けられた絶縁性電荷蓄積層と、前記絶縁性電荷蓄積層上に設けられた両側部に絶縁層が設けられた導電性電荷蓄積層と、前記導電性電荷蓄積層上に設けられた層間絶縁膜と、前記層間絶縁膜上に設けられた制御ゲートとを備えている。 （もっと読む）

【課題】リテンション耐性の良好な不揮発性半導体記憶装置を提供する。
【解決手段】１つのメモリセルＭＣが導電性電荷蓄積層と絶縁性電荷蓄積層ＥＣＳとを有している。導電性電荷蓄積層はフローティング電位を有する第１のゲート電極層ＧＥ１であり、１対のソース／ドレイン領域ＳＤに挟まれる半導体基板ＳＵＢの主表面上に第１のゲート絶縁層ＧＩ１を介して形成されている。絶縁性電荷蓄積層ＥＣＳは第２のゲート絶縁層ＧＩ２に含まれ、１対のソース／ドレイン領域ＳＤに挟まれる半導体基板ＳＵＢの主表面上に形成されている。第１のゲート電極層ＧＥ１上のコントロールゲート部分ＣＧと第２のゲート絶縁層ＧＩ２上のメモリゲート部分ＭＧとは電気的に接続されている。 （もっと読む）

いくつかの実施形態は、誘電体材料によって互いにスペーシングされる、垂直に積層される電荷捕獲領域を有するメモリセルを含む。誘電体材料は、高ｋ材料を含み得る。電荷捕獲領域のうちの１つ以上は、金属材料を含み得る。かかる金属材料は、ナノドット等の複数の個別の絶縁されたアイランドとして存在し得る。いくつかの実施形態は、メモリセルの形成方法を含み、トンネル誘電体上に２つの電荷捕獲領域が形成され、当該領域は互いに対して垂直に配置され、トンネル誘電体に最も近い領域は、もう１つの当該領域よりも深いトラップを有する。いくつかの実施形態は、メモリセルを含む電子システムを含む。いくつかの実施形態は、垂直に積層される電荷捕獲領域を有するメモリセルのプログラミング方法を含む。
（もっと読む）

【課題】高速な書込み及び消去動作を比較的低電圧で行い、かつ書換え劣化を抑えることで、メモリウインドウが大きく信頼性の高いメモリ素子を、低コストで提供する。
【解決手段】メモリ素子は、絶縁基板上に設けられた半導体層と、Ｐ型の導電型を有する第１の拡散層領域及び第２の拡散層領域と、第１の拡散層領域と第２の拡散層領域との間のチャネル領域を覆い、チャネル領域より電荷を注入され得る電荷蓄積膜と、電荷蓄積膜をはさんでチャネル領域とは反対側に位置するゲート電極とを有する。 （もっと読む）

【課題】フラッシュメモリー素子の製造方法を提供する。
【解決手段】半導体基板上にゲートを形成する段階と、半導体基板上に第１絶縁膜及び第２絶縁膜を順次に積層して形成して、第１蝕刻工程としてゲート側壁に第１絶縁膜パターン及び第２絶縁膜パターンを形成する段階と、半導体基板にソース及びドレイン領域を形成する段階と、第２絶縁膜パターンを除去して、半導体基板上に第３絶縁膜を形成する段階と、第３絶縁膜に第２蝕刻工程を進行して、ゲート側壁に第１絶縁膜パターン及び第３絶縁膜パターンで形成されたスペーサを形成する段階及びゲート及びスペーサが形成された半導体基板上に層間絶縁膜を形成する段階を含む。それで、層間絶縁膜の形成時にボイドの発生を防止する。 （もっと読む）

【課題】浮遊ゲートをもち制御ゲートを備えていない不揮発性メモリセルを備えた半導体装置において、その不揮発性メモリセルの読出し特性を飛躍的に改善する。
【解決手段】不揮発性メモリセルは、Ｐ型半導体基板１上に形成された書込みメモリゲート酸化膜９及び書込みメモリゲート酸化膜９上に形成された電気的に浮遊状態のポリシリコンからなる書込み浮遊ゲート１１をもつＰＭＯＳ書込みトランジスタと、Ｐ型半導体基板１上に形成された読出しメモリゲート酸化膜１５及び読出しメモリゲート酸化膜１５上に形成された電気的に浮遊状態のポリシリコンからなる読出し浮遊ゲート１７をもつＮＭＯＳ読出しトランジスタを備えている。書込み浮遊ゲート１１と読出し浮遊ゲート１７は電気的に接続されている。不揮発性メモリセルへの書込みはＰＭＯＳ書込みトランジスタによって行なわれ、読出しはＮＭＯＳ読出しトランジスタによって行なわれる。 （もっと読む）

【課題】一方は高速動作が可能で駆動電圧の低い薄膜トランジスタ、他方は電圧に対して高耐圧で信頼性の高い薄膜トランジスタの両方を有する半導体装置を提供することを目的とする。従って、低消費電力かつ高信頼性を付与された半導体装置を提供することを目的とする。
【解決手段】絶縁表面を有する同一基板上に半導体層の膜厚の異なる複数種の薄膜トランジスタを有する。高速動作を求められる薄膜トランジスタの半導体層のチャネル形成領域を、電圧に対して高い耐圧性を求められる薄膜トランジスタの半導体層のチャネル形成領域より薄膜化し、チャネル形成領域の膜厚を薄くする。また、ゲート絶縁層においても、高速動作を求められる薄膜トランジスタは、電圧に対して高い耐圧性を求められる薄膜トランジスタより膜厚が薄くてもよい。 （もっと読む）

【課題】ＳＯＮＯＳフラッシュメモリ素子及びその製造方法を提供する。
【解決手段】本発明は、素子分離領域によって限定された活性領域を有する基板と、前記活性領域及び前記素子分離領域上に提供されたゲートラインと、前記ゲートラインと交差する活性領域上にのみ提供されたメモリ膜を含み、前記活性領域上のゲートラインの上部面は前記素子分離領域上のゲートラインの上部面より低く、前記活性領域上のゲートラインの下部面は前記素子分離領域上のゲートラインの下部面より低い非揮発性メモリ素子である。 （もっと読む）

【課題】基板、チャネル、多層構造、ゲート、ソーおよびドレインを含む縦型チャネルメモリーと、その製造方法を提供する。
【解決手段】縦型チャネルメモリーは、チャネル１１２が基板１１０ａから突出しており、頂部表面１１２ａと垂直な二側面１１２ｂを有する。酸化物１６１―窒化物１６２―酸化物１６３（ＯＮＯ）層の多層構造１６０は、チャネル１１２の垂直な二側面１１２ｂの上に配置される。多層構造１６０をまたぐゲート１７０ａは、チャネルの垂直な二側面１１２ｂの上に位置している。ソースとドレインはそれぞれ、ゲート１７０ａに対してチャネル１１２の二側面１１２ｂに位置している。 （もっと読む）

【課題】１ビット以上のデータを格納し得るフラッシュメモリ素子を提供する。
【解決手段】フラッシュメモリ素子は、第１の導電型の不純物をドープした領域１１０と、第１の導電型の不純物をドープした領域１１０上に、第２の導電型の不純物をドープした第１のポリシリコン層１２０と、第１のポリシリコン層１２０上に、第１の導電型の不純物をドープした第２のポリシリコン層１３０と、第１のポリシリコン層１２０及び第２のポリシリコン層１３０の両側面に形成されたＯＮＯ層等の電子捕獲層１４０と、電子捕獲層１４０の側面に形成された制御ゲート１６０と、を含み、第１の不純物をドープした領域１１０と第２のポリシリコン層１３０とは、それぞれ垂直構造のソース／ドレーン領域を形成する。 （もっと読む）

【課題】ゲート絶縁膜の膜厚が薄くなった部分、即ち、段差部による半導体素子特性への影響を低減し、半導体素子の信頼性を向上させることを目的とする。また、そのような半導体素子を有する半導体装置を実現するための作製方法を提供する。
【解決手段】半導体層と、半導体層の端部を覆うゲート電極と、当該半導体層及びゲート電極を絶縁する絶縁層を有し、半導体層の端部及びゲート電極が重なる領域を絶縁する絶縁層の膜厚が、半導体層の中央部を覆う絶縁層の膜厚より厚い半導体装置である。 （もっと読む）

【課題】積層型不揮発性メモリ装置を提供する。
【解決手段】積層型不揮発性メモリ装置は、互いの上面に積層された、複数のビット線層とワード線層とを含む。ビット線層は、高度なプロセス技術を使用して形成することができる複数のビット線を含み、装置の製造を効率的かつ費用効率の高いものとしている。装置はＮＡＮＤ演算用に構成することができる。 （もっと読む）

【課題】エージングデバイスの寿命を正確にコントロールする。
【解決手段】本発明の例に関わるエージングデバイスは、上面が半導体基板11の上面よりも上にある素子分離絶縁層12と、素子分離絶縁層12により分離される第１及び第２素子領域13,14と、第１素子領域13内の半導体基板11内に形成される第１及び第２拡散層15a,15b,16a,16bと、第１及び第２拡散層間15a,15b,16a,16bの半導体基板11上に形成される第１ゲート絶縁膜19と、第２素子領域14内の半導体基板11上に形成される第２ゲート絶縁膜19と、第１及び第２ゲート絶縁膜19上に形成され、第１素子領域13から第２素子領域14まで跨って形成されるフローティングゲート電極20とを備え、第１及び第２拡散層15a,15b,16a,16bの最も深い部分は、素子分離絶縁層12から離れている。 （もっと読む）

【課題】しきい値電圧の制御性が良く、しきい値電圧のバラツキが抑制され、２種類を超えるしきい値電圧の実現と低電源電圧化との両立を図ることのできる高性能な不揮発性半導体記憶素子及び不揮発性半導体記憶装置を提供することを可能にする。
【解決手段】不揮発性半導体記憶素子のチャネルを板状に形成し、チャネル領域の一方の面上には絶縁膜を介して電荷蓄積層を形成し、その上に絶縁膜を介して制御ゲート電極を形成する。チャネル領域の他方の面上には絶縁膜を介して制御ゲート電極を形成する。板状半導体領域の厚さは、その不純物濃度で決まる最大空乏層の厚さの二倍よりも薄く形成する。この様にすると、制御ゲート電極の電圧を変化させる事に伴うしきい値電圧の変動量を、従来素子に於ける限界値を超えて小さくする事が可能となる。その結果としてしきい値電圧の制御性を向上させ、低電源電圧化の可能な、その結果として低消費電力化の可能な不揮発性半導体記憶素子を得ることができる。 （もっと読む）

【課題】電流消費を低下する目的を実現するシングルゲートの不揮発性メモリ及びその操作方法を提供する。
【解決手段】不揮発性メモリは、半導体ベースにトランジスタと容量構造を埋め込み、トランジスタは、第１の導電ゲートと第１の誘電層及び複数の第１のイオンドープ領域が含有され、容量構造は、第２の導電ゲートと第２の誘電層及び第２のイオンドープ領域が含有され、また、第１の導電ゲートと第２の導電ゲートとは、電気的に接続されてメモリセルであるシングルフローティングゲートを形成し、シングルゲートメモリセルは、逆バイアスにより、書き込むこと、そして関係する消去や読取り等の操作を行い、また、隔離井戸領域の操作がある時、ドレイン電極やゲート電極及びシリコンベース或いは井戸領域に正負電圧を印加することにより、逆転層を生成して、絶対電圧を低下し、ブースタ回路の面積を低減せしめる。 （もっと読む）

【課題】膜特性に優れる絶縁膜を製造する技術を提供することを目的とする。特に、緻密で高耐圧な絶縁膜を製造する技術を提供することを目的とする。また、電子トラップの少ない絶縁膜を製造する技術を提供することを目的とする。
【解決手段】酸素を含む絶縁膜に対して、高周波を用いて電子密度が１×１０^１１ｃｍ^−３以上、且つ電子温度が１．５ｅＶ以下の条件でプラズマ処理を行う。また、プラズマ処理は、酸素を含む雰囲気下で行う。 （もっと読む）