【課題】２トランジスタ構造を有するＮＯＲ型フラッシュメモリにおいて、メモリセルアレイのサイズを縮小する。
【解決手段】２トランジスタ構造を有するメモリセルユニットが行列状に配列され、セルアレイの列間がトレンチ型の素子分離領域で分離されたＮＯＲ型フラッシュメモリにおいて、メモリセルユニットＭＳ内で列方向に隣接するセルトランジスタＣＴのコントロールゲート電極１４と選択ゲートトランジスタＳＴのゲート電極１２ａとの相互間隔が、列方向に隣接する２行のメモリセルユニットの各セルトランジスタのコントロールゲート電極１４相互間隔、及び列方向に隣接する２行のメモリセルユニットの各選択ゲートトランジスタのゲート電極１４ａ相互間隔より短い。 （もっと読む）

【課題】本発明は集積度を向上させた不揮発性メモリ素子を提供する。
【解決手段】本発明の不揮発性メモリ素子は、一対のメモリトランジスタと一つの選択トランジスタで構成されたメモリセルユニットで構成される。選択トランジスタは半導体基板内の活性領域に形成された一対のメモリトランジスタの間に配置される。互いに異なる２つのビットラインが一対のメモリトランジスタにそれぞれ連結される。 （もっと読む）

【課題】島状半導体層を有する半導体装置において、基板上に形成した島状半導体層の側壁部と基板表面部もしくは前記基板表面に平行な面とにそれぞれの箇所に適した回路素子や非回路パターンを形成した半導体装置およびその製造方法を提供する。
【解決手段】半導体基板上の一部の領域に形成された島状半導体層と、前記島状半導体層の側壁上に形成された第１素子と、前記半導体基板上の他の領域の表面に形成された１以上の第２素子と前記他の領域の表面に形成された非回路パターンとのいずれか一方あるいは両方を備えることを特徴とする半導体装置。 （もっと読む）

【課題】半導体装置の製造歩留まりを向上させる。
【解決手段】溝１３内を含む基板１上に不純物が導入されたアモルファスシリコンからなる導体膜１４ａを形成し、アニールＡＮＬ１により導体膜１４ａを結晶化して多結晶シリコンからなる導体膜１４ｂを形成する。アニールＡＮＬ１を酸素含有雰囲気中で行うことにより、アニールＡＮＬ１中に酸化シリコン膜１５が形成され、それによって、導体膜１４ｂ中の不純物の飛散が防止される。それから、酸化シリコン膜をドライエッチングにより除去する。そして、導体膜１４ｂをエッチバックして溝１３内に導体膜１４ｂを残し、導体膜１４ｂの他の部分を除去する。 （もっと読む）

【課題】スイッチング素子としてトランジスタ及びダイオードを含むハイブリッドタイプの不揮発性メモリ素子を提供する。
【解決手段】ソース、ドレイン及び制御ゲートを備えるトランジスタを備える。第１ストレージノードは、トランジスタにカップリングされ、電荷を保存できる。第１ワードラインは、トランジスタの制御ゲートに連結される。第１ビットラインは、トランジスタのドレインに連結される。ダイオードの一端は、トランジスタのソースに連結される。第２ストレージノードは、ダイオードの他端に連結され、抵抗変化を保存できる。第２ビットラインは、第２ストレージノードに連結される。そして第２ワードラインは、トランジスタのソースに連結される。 （もっと読む）

【課題】単一メモリーセルに２ビットデータを保存してデバイス集積度を向上させ、プログラム操作にソース側注入効果を採用してメモリー効率だけでなくプログラム速度を向上させ、簡単な製造方法により製造コストを低減させるところの不揮発性メモリーとその製造方法および操作方法を提供する。
【解決手段】複数のゲート構造と複数の電荷蓄積層と２つのドープト領域とを有する不揮発性メモリーが提供され、ゲート構造が基板上に配置されて直列接続され、電荷蓄積層が隣接する２つのゲート構造間にそれぞれ配置されて、ゲート構造および電荷蓄積層が１つのメモリーセル列を形成し、２つのドープト領域がメモリーセル列の両側において基板中に形成される。 （もっと読む）

【課題】微細化に対して有利な半導体装置およびその製造方法を提供する。
【解決手段】半導体装置は、隣接して配置された第１、第２セル列１６−１、１６−２と、前記第１、第２セル列を選択する第１、第２選択トランジスタＳＴ１、ＳＴ２と、コンタクト配線２７と、前記コンタクト配線を挟むように前記半導体基板中に隔離して設けられた前記第１、第２選択トランジスタ間における素子分離膜１３−２と、前記メモリセルトランジスタのゲート電極の側壁上に形成されたシリコン酸化膜からなるサイドウォール膜２１と、前記サイドウォール膜と同じ層として形成され、前記メモリセルトランジスタのゲート電極の上面、前記第１選択トランジスタのゲート電極の上面および前記第２選択トランジスタに対向する側面、前記第２選択トランジスタのゲート電極の上面および前記第１選択トランジスタに対向する側面、前記素子分離膜上に設けられたプラズマ窒化膜３３とを具備する。 （もっと読む）

【課題】情報の記録とベリファイに要する時間を短縮することができる記憶装置のベリファイ方法を提供する。
【解決手段】メモリセルを複数有する記憶装置に対してベリファイ動作を行う際に、情報を記録するべき所定のメモリセル５のアドレス配線１２に所定の電圧を印加するプリチャージ過程を、メモリセル５に情報を記録する記録過程において、アドレス配線１２にこのプリチャージ過程の所定の電圧を印加することにより同時に行って、その後にアドレス配線１２の電位を検出する検出過程を行う。 （もっと読む）

不揮発性メモリチップは、少なくとも２つの遷移領域にワードラインのエクステンションを備え、（最小寸法Ｆより小さい）サブＦの間隔が隔てられたワードラインを有する。エクステンションの周辺は、少なくともＦの間隔が隔てられている。本発明は、少なくとも最小寸法Ｆの幅を備えたマスク生成エレメントから周辺のトランジスタに接続するためのトランジスタ領域にエクステンションを備えたサブＦワードラインを生成するステップを有することを特徴とする、不揮発性メモリチップをワードライン・パターニングする方法を提供する。 （もっと読む）

【課題】ナノチューブを用いる不揮発性メモリ素子を提供する。
【解決手段】基板と、前記基板上に互いに一定間隔をおいて配置される少なくとも２つの第１及び第２電極と、前記電極の間に設けられるものであって、静電気力によって第１電極または第２電極に選択的に接触する導電性ナノチューブと、導電性ナノチューブを支持する支持台と、を備える不揮発性メモリ素子である。本発明のメモリ素子は、基本的に消去が可能であり無電源状態でも情報の維持が可能な不揮発性メモリ素子であって、速い動作速度、高い集積度の具現が可能である。また、ビット別に消去が可能であるので、その応用分野が広い。 （もっと読む）

【課題】単一セル２ビット保存で集積度を上げ、ソース側注入効果でメモリー効率と速度を向上し、簡単な製造方法でコストを低減させた非揮発性メモリーとその製造方法および操作方法を提供する。
【解決手段】基板２００中に少なくとも２ビット線ＢＬ１，ＢＬ２が平行に配列されるとともに、第１方向に沿って延伸され、複数の選択ゲート構造２０２ａ〜２０２ｅが、それぞれ２ビット線ＢＬ１，ＢＬ２間に平行に配列されるとともに第１方向に沿って延伸され、２つの隣接する選択ゲート構造２０２ａ〜２０２ｅ間にギャップが形成され、複数の制御ゲート線ＣＧ１がそれぞれ複数の隣接する２つの選択ゲート構造２０２ａ〜２０２ｅ間のギャップに充填されて、平行に配列され、かつ第１方向と交差する第２方向に沿って延伸され、多数の電荷蓄積層２０６ａ〜２０６ｈが、それぞれ複数の選択ゲート構造２０２ａ〜２０２ｅおよび複数の制御ゲート線ＣＧ１間に配置される。 （もっと読む）

【課題】
製造が容易で高集積化の可能な、メモリセルと論理セルとを含む基本単位を同一半導体基板上に複数個有する半導体装置を提供する。
【解決手段】
半導体装置は、半導体基板上に形成され、メモリ素子と論理素子とを含む同一又は対称的な複数の単位構造を有する半導体装置であって、各単位構造が、第１の活性領域に形成されたDRAMセルと、第２の活性領域に形成され、第２、第３のゲート電極とシリサイド層を備えたソース／ドレイン領域とを有する論理素子用直列接続トランジスタと、その１対のソース／ドレイン領域に接続された第１、第２の信号線と、第２のゲート電極に接続された第３の信号線と、DRAMキャパシタの蓄積電極下方に形成され、蓄積電極と第３のゲート電極を接続する導電性接続部材とを有する。 （もっと読む）

【課題】 仮想接地のビット線を有する不揮発性メモリの微細化が進行するにつれて大きな課題になり得る書き込みディスターブ現象を抑制することが可能な不揮発性半導体記憶装置を提供する。
【解決手段】 選択メモリセル２への書き込み時に、選択ワード線ｉに所定の書き込み行電圧を印加する書き込み行電圧印加回路１０４と、１対の選択ビット線の一方に接地電圧を印加し、他方に所定の書き込み列電圧を印加する書き込み列電圧印加回路１０５と、第１ビット線と第２ビット線の内の選択メモリセル２に接続しない非選択ビット線であって、書き込み列電圧が印加される側の選択ビット線に隣接する隣接非選択ビット線に対して、接地電圧と書き込み列電圧の中間電圧のカウンタ電圧を印加するカウンタ電圧印加回路１０６とを備える。 （もっと読む）

【課題】 第１及び第２の方向で規定されるメモリ・アレイ領域の周辺で第１の方向に設けられたセンス・アンプ領域等の回路領域内に、複数の異なる機能をもつ半導体素子を第２の方向に並べて配置することができる半導体記憶装置を提供する。
【解決手段】 第１の配線群８１の各配線は、ＢＬ方向に比較的短く延びて形成されており、各半導体素子のそれぞれに含まれるＭＯＳ８４のゲート電極８５を挟んだ各一方の電極に接続されている。第２の配線群８２の各配線は、ＷＬ方向に延びた配線を分割したような位置関係で形成されており、各半導体装置のそれぞれに対応して順に設けられている。第２の配線群８２の各配線には、第１の配線群８１に含まれる配線のうち対応する各半導体素子に接続されたものが接続されている。第３の配線群８３の各配線はＢＬ方向に延びており、第２の配線群８２の異なる配線にそれぞれ接続されている。 （もっと読む）

ここには、改良型の溝形サイリスタベースセルが開示されている。本開示のセルは、一実施形態においては、基板のバルク内の溝に形成された導電性プラグを備えており、これはセルのイネーブルゲートに接続され、又はそれに含まれている。この溝形ゲートの周囲にはサイリスタが縦方向に配設され、そのアノード（ソース；ｐ形領域）がビットラインに接続されると共に、カソード（ドレイン；ｎ形領域）がワードラインに接続されている。この溝形イネーブルゲートの他には、本開示のセルはアクセストランジスタのような他のゲートを備えておらず、よって、本質的に１トランジスタデバイスである。その結果、サイリスタの縦方向配設によって容易になったように、本開示のセルは、伝統的なＤＲＡＭセルと比べて集積回路上に少量の領域だけを占有している。更に、本開示のセルは、その各種実施形態において製造が容易であり、セルアレイとして構成することも容易である。セル下の分離は、全ての有用な実施形態において必要とはされないが、セルのデータ保持を改善する助けになり、セルのリフレッシュ間に要する時間を延ばしてくれる。 （もっと読む）

【課題】不揮発性メモリを有する半導体集積回路装置の周辺回路のゲート電極の抵抗を低下させる。
【解決手段】２層ゲート電極構造の不揮発性メモリセルと同じゲート電極構造によって周辺回路用のＭＯＳＱＡのゲート電極ＧＡを構成し、そのゲート電極ＧＡを構成する導体膜４，６間を接続するコンタクトホールＳＣを、そのゲート電極ＧＡの平面内において活性領域ＬＡと平面的に重なる位置に配置した。 （もっと読む）

【課題】製造工程の際に発生する電磁波が、不揮発性半導体記憶装置の奥深くまで侵入することを確実に防止する。
【解決手段】半導体基板１００中に形成され、ビット線として機能する拡散層１０３と、半導体基板１００上に形成され、ゲート絶縁膜として機能する電荷を蓄積することにより情報を記憶するトラップ膜１０１と、トラップ膜１０１上に形成されたゲート電極１０５とからなる複数のメモリセルが、拡散層１０３上の絶縁膜１０４によって互いに分離されアレイ状に配置された不揮発性半導体記憶装置において、互いに隣り合う複数のゲート電極１０５の各々の側面には、遮光性を有する絶縁膜２０７ａが形成されている。 （もっと読む）

【課題】トランジスタのゲート電極の寄生抵抗を低減できる半導体装置を提供する。
【解決手段】半導体装置は、半導体基板１上に第１のゲート絶縁膜３、第１のゲート電極４、第２のゲート絶縁膜５及び第２のゲート電極８が順次積層された積層ゲート構造を有するセルトランジスタＣＴと、前記セルトランジスタと等しい積層ゲート構造を有し、前記セルトランジスタを選択する選択トランジスタＳＴと、前記セルトランジスタと前記選択トランジスタとで構成されるメモリセルの周辺回路を構成し、ゲート電極が１層構造の周辺トランジスタＰＴとを備えている。前記選択トランジスタにおける素子分離絶縁膜２上に位置する前記第２のゲート電極８と前記第２のゲート絶縁膜５に前記第１のゲート電極４に達する深さの貫通孔２１を形成し、貫通孔内に埋め込んだコンタクトプラグ１３により、第２のゲート電極と第１のゲート電極とを電気的に接続している。 （もっと読む）

【課題】 改善されたゲイン・セル、及びそれを製造し、用いる方法を提供すること。
【解決手段】 第１の態様においては、第１の装置が提供される。第１の装置は、（１）基板の表面に対しほぼ平面的な配向をもつＰＦＥＴと、（２）ほぼ平面的なＰＦＥＴに結合されたＮＦＥＴとを含む基板のメモリ・セルである。基板内のＮＦＥＴの配向は、ＰＦＥＴの配向に対しほぼ垂直である。多くの他の態様が提供される。 （もっと読む）

【課題】記録素子および再生素子の設置面積を縮小し、なおかつ高密度記録及び省電力を実現し得る磁気メモリ、情報記録／再生方法を提供する。
【解決手段】情報記録媒体としての磁性細線と、該磁性細線に記録された情報の再生を行うための再生素子と、該磁性細線に情報記録を行うための記録素子とを有し、該磁性細線に形成された複数の磁区を仕切る磁壁を電源から供給される電流により移動させることで情報の記録または再生を行う磁気メモリであって、該磁性細線が該記録素子および該再生素子に挟まれるように形成されていることを特徴とする。 （もっと読む）