【課題】エッチングレートを上昇でき、生産性を向上できる半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、半導体基板上に交互に積層されたシリコン層とシリコン酸化膜とを備える多層膜に対して、一括してエッチングを行う工程を含み、前記エッチングの際のエッチングガスは、少なくとも２種類以上の第７族元素と、第３族元素，第４族元素，第５族元素，または第６族元素とを含有し、前記エッチング工程の際の前記半導体基板に入射するイオンのエネルギーは、１００ｅＶ以上であり、前記第７族元素に対する、前記第３族乃至前記７族元素の添加比率は、０．５以上３．０以下である。 （もっと読む）

【課題】本発明の実施形態は、歩留まりを向上させることができる不揮発性半導体記憶装置および不揮発性半導体記憶装置の製造方法を提供する。
【解決手段】実施形態によれば、第１方向にそれぞれ複数の電極間絶縁膜及び電極膜が交互に積層された積層体と、前記積層体を前記第１方向に貫通する半導体ピラーと、前記電極膜のそれぞれと前記半導体ピラーとの間に設けられ、前記第１方向に延びた記憶層と、前記記憶層と前記半導体ピラーとの間に設けられ、前記第１方向に延びた第１絶縁膜と、前記電極膜のそれぞれと前記記憶層との間に設けられ、前記第１方向に延びた第２絶縁膜と、を備え、前記第２絶縁膜は、前記電極膜同士の間に突出したことを特徴とする不揮発性半導体記憶装置が提供される。 （もっと読む）

【課題】揮発性メモリセル領域と不揮発性メモリセル領域とを変更することが可能な半導体記憶装置を提供する。
【解決手段】第２状態でのデータ保持時間は第１状態でのデータ保持時間よりも長いメモリセルＭＣと、第１信号線ＢＬと、第２信号線ＷＬと、前記メモリセルＭＣがマトリクス状に形成されるメモリセルアレイ１０と、前記第１、第２信号線ＢＬ、ＷＬを介して前記メモリセルを駆動するドライバと、を具備し、前記ドライバは、メモリセルに印加する電圧、電流、及び電荷量のうちいずれか１つの値、又はこれら値の組み合わせ、並びに前記電圧、電流、及び電荷量の波形及び／または前記電圧、電流、及び電荷量のうち少なくとも１つの転送時間の長さ、の両方またはいずれか一方を制御することで、前記メモリセルを前記第１状態または前記第２状態のいずれかの状態に遷移させる。 （もっと読む）

【課題】電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い、新たな構造の半導体装置を提供する。
【解決手段】第１のトランジスタと第２のトランジスタを有し、第１のトランジスタと第２のトランジスタとは少なくとも一部が重畳する第１のメモリセルと、第３のトランジスタと第４のトランジスタを有し、第３のトランジスタと第４のトランジスタとは少なくとも一部が重畳する第２のメモリセルと、駆動回路と、を有し、第２のメモリセルは、第１のメモリセル上に設けられ、第１のトランジスタは、第１の半導体材料を含んで構成され、第２のトランジスタ、第３のトランジスタ、および第４のトランジスタ、は、第２の半導体材料を含んで構成される半導体装置である。 （もっと読む）

【課題】半導体記憶装置を微細化した場合であっても、十分にカップリング比を高くする。
【解決手段】半導体記憶装置は、マトリクス状に配置されたメモリセルと複数のワード線１６とを有する。メモリセル１３は、行方向に複数個直列接続される。ワード線１６は、複数のメモリセル１３の制御ゲートを行方向と直交する列方向にそれぞれ接続する。メモリセル１３の行方向の間隔は、第１の間隔と第１の間隔より広い第２の間隔とが交互に繰り返されている。 （もっと読む）

【課題】ピラーのアスペクト比が低い不揮発性記憶装置を提供する。
【解決手段】実施形態に係る不揮発性記憶装置は、第１方向に延びる第１導電部材と、前記第１方向に対して交差する第２方向に延びる第２導電部材と、を備える。前記第１導電部材における前記第２導電部材に接続される部分は、前記第２導電部材に向けて突出している。そして、前記第１導電部材においては、前記第１方向における抵抗率が前記第１導電部材が突出する第３方向における抵抗率よりも低く、前記第３方向において抵抗値が変化し、前記第２導電部材においては、前記第２方向における抵抗率が前記第３方向における抵抗率よりも低く、前記第３方向において抵抗値が変化する。 （もっと読む）

【課題】動作マージンを確保した半導体記憶装置を提供する。
【解決手段】半導体記憶装置は、複数のメモリセル及び前記複数のメモリセルを選択する複数の選択配線を有するセルアレイを複数積層してなるセルアレイブロックと、第１高さから第２高さまで積層方向に延び、前記セルアレイブロックの選択配線のうちの所定の第１配線が側面に接続された柱状の第１ビアと、前記第１高さから第２高さまで積層方向に延び、前記セルアレイブロックの選択配線のうち前記第１配線よりも上層の所定の第２配線が側面に接続された柱状の第２ビアとを備え、前記第２配線は、前記第１配線よりも積層方向に厚く、且つ、前記第１配線よりも抵抗率が高いことを特徴とする。 （もっと読む）

【課題】不揮発性記憶装置における積層構造のアスペクト比の増加を抑制し、加工性の向上及び特性の均一化を達成する。
【解決手段】本実施形態の不揮発性記憶装置は、第１の方向に延びる複数本の第１上部配線と、前記第１上部配線と離間して設けられ、前記第１の方向と交差する第２の方向に延びる複数本の第１下部配線と、前記複数本の第１上部配線と、前記複数本の第１下部配線と、の間のそれぞれの交差位置に設けられ、異なる抵抗状態のあいだを遷移する遷移機能及び電流を整流する整流機能を有する第１機能層と、を有する。前記第１機能層は、第１金属層と、第１対向層と、前記第１金属層と、前記第１対向層と、の間に設けられ、前記第１金属層及び前記第１対向層のそれぞれに接する第１半導体層と、を有する。 （もっと読む）

【課題】メモリセルの有効活用を図りつつ、特性ばらつきが使用時に影響しないようにした半導体記憶装置の動作方法を提供する。
【解決手段】実施形態によれば、半導体記憶装置の動作方法は、基板上に積層された複数の電極層と交差して前記基板の上方に延びるチャネルボディを通じて直列に接続された複数のメモリセルのうち、最上層のメモリセル及び最下層のメモリセルの少なくともいずれかに、読み出し専用データを格納し、前記読み出し専用データが格納された読み出し専用メモリセルのデータ消去動作は禁止する。 （もっと読む）

【課題】信頼性が高い不揮発性記憶装置及びその製造方法を提供する。
【解決手段】実施形態に係る不揮発性記憶装置は、第１配線と、前記第１配線上に設けられ、複数の微小導電体が集合したナノマテリアル集合層と、前記ナノマテリアル集合層上に設けられた第２配線と、を備える。そして、上方から見て、前記ナノマテリアル集合層の少なくとも下部は、前記第２配線の内側に配置されている。 （もっと読む）

【課題】安定した動作を実行可能な不揮発性半導体記憶装置、及びその製造方法を提供する。
【解決手段】不揮発性半導体記憶装置は、複数のメモリストリング、選択トランジスタ、及びキャリア選択素子を備える。メモリストリングは、直列接続されたメモリトランジスタを含む。選択トランジスタは、メモリストリングの一端に一端を接続されている。キャリア選択素子は、選択トランジスタの他端に一端を接続されている。キャリア選択素子は、メモリトランジスタのボディを流れる多数キャリアを決定する。キャリア選択素子は、第３半導体層、金属層、第２ゲート絶縁層、及び第３導電層を備える。第３半導体層は、基板に対して垂直方向に延びる。金属層は、第３半導体層の上面から延びる。第３導電層は、第２ゲート絶縁層を介して、第３半導体層及び金属層を取り囲む。 （もっと読む）

【課題】誤書き込みの虞の小さい半導体記憶装置を提供する。
【解決手段】実施の形態の半導体記憶装置は、第１配線と第２配線との間に配置され且つ可変抵抗素子とスイッチング素子を直列接続してなるメモリセルを備える。可変抵抗素子は、低抵抗状態と高抵抗状態との間で抵抗値を変化させるように構成された可変抵抗層を備える。可変抵抗層は、遷移金属酸化物にて構成されている。遷移金属酸化物を構成する遷移金属に対する酸素の割合は、第１配線から第２配線へ向かう第１方向に沿って１：１から１：２までの間で変化する。 （もっと読む）

【課題】高集積化が可能な不揮発性記憶装置及びその製造方法を提供する。
【解決手段】実施形態に係る不揮発性記憶装置は、下部電極層と、前記下部電極層上に設けられ、複数の微小導電体が隙間を介して集合したナノマテリアル集合層と、前記ナノマテリアル集合層上に設けられた上部電極層と、を備える。そして、前記上部電極層の少なくとも下部には、前記微小導電体の一部が埋め込まれている。 （もっと読む）

【課題】抵抗変化型メモリの動作特性を向上する。
【解決手段】実施形態に関わる抵抗変化型メモリは、抵抗変化型記憶素子と、抵抗変化型記憶素子の抵抗状態を高抵抗状態から低抵抗状態に変化させる振幅Ｖ_Ｓｅｔを有する第１のパルスＰＬ_Ｓｅｔと、抵抗変化型記憶素子に対してデータを読み出すための第３の振幅Ｖ_Ｒｄを有する第３のパルスＰＬ_Ｒｄと、振幅Ｖ_Ｓｅｔと振幅Ｖ_Ｒｄとの間の振幅Ｖ_Ｄｍを有する第４のパルスと、を生成するパルス生成回路と、抵抗変化型記憶素子及び前記パルス生成回路の動作を制御する制御回路と、を具備し、制御回路は、第１のパルスＰＬ_Ｓｅｔを抵抗変化型記憶素子に供給した後に、第４のパルスＰＬ_Ｄｍを抵抗変化型記憶素子に供給する。 （もっと読む）

【課題】不揮発性記憶装置の特性を向上させ、微細化を図る。
【解決手段】第１の配線と第２の配線とに接続された記憶セルを有する不揮発性記憶装置の製造方法であって、前記第１の配線の上に、第１の電極膜を形成する工程と、前記第１の電極膜の上に、複数のカーボンナノチューブが絶縁材中に分散され、前記複数のカーボンナノチューブのうちの少なくとも１つのカーボンナノチューブが前記絶縁材の表面から表出した層を形成する工程と、前記層の上に、第２の電極膜を形成する工程と、前記第２の電極膜の上に、前記第２の配線を形成する工程と、を備えたことを特徴とする不揮発性記憶装置の製造方法が提供される。 （もっと読む）

【課題】高抵抗状態の抵抗分布を改善し、大容量化が可能な記憶素子およびその動作方法、並びに記憶装置を提供する。
【解決手段】第１電極１０および第２電極２０の間に、各々抵抗変化層３１Ａ，３２Ａおよびイオン源層３１Ｂ，３２Ｂを有する二つの抵抗変化素子３１，３２を電気的に直列に接続し、電圧印加に対して互いに同じ抵抗状態へと変化させる。電圧印加によって抵抗変化素子３１，３２の抵抗値が同時に低下または上昇することにより、抵抗変化素子３１，３２が単一素子として動作する。各抵抗変化素子３１，３２において例えば熱や電界などの要因によって抵抗値が変化してしまう現象が生じた場合にも、記憶素子１の電気的特性としては、抵抗値の高い方に規定されるので、第１電極１０および第２電極２０の間の抵抗値変化は小さくなる。よって、高抵抗状態の抵抗分布が改善される。 （もっと読む）

【課題】インターコネクト及びコンタクト用の実装面積が小さい３次元集積回路メモリ用の構造を低製造コストで提供する。
【解決手段】３次元メモリデバイスは、絶縁材料２１，２２，２３，２４で分離され、復号化回路を介してセンスアンプに結合可能なビット線ＢＬ_ｎとして導電材料の複数の帯片の形状をしている。導電材料帯片１１，１２，１３，１４は、スタック横面に側面を有する。ワード線ＷＬ_ｎ，ＷＬ_ｎ＋１の複数の導電線１６，１７は行デコーダに結合でき、複数のスタック上で直交して延びる。導電線は、スタックの表面に共形である。記憶素子は、スタック上の半導体材料帯片の側面と導電線の間の交点の界面領域の多層アレイに設けられる。３次元メモリは、複数層に対する２つの最小線幅のマスクで作られる。半導体材料帯片の端部に階段構造が含まれる。半導体材料帯片に平行な金属層上と、ワード線に平行な上部金属層上にＳＳＬインターコネクトを含む。 （もっと読む）

【課題】高さのばらつきが低減された埋め込みビット線を有する半導体装置を提供する。
【解決手段】本発明に係る半導体装置の製造方法は、半導体基板内にビット線とワード線を有する半導体装置の製造方法において、半導体基板をエッチングして第１の方向に延在する第１の溝を形成することによって、複数の第１の半導体ピラーを形成する工程と、第１の半導体ピラーの側面の一部に拡散層を形成する工程と、隣接する前記第１の半導体ピラー間の前記第１の溝に、拡散層に接続するビット線を形成する工程と、第１の半導体ピラーと前記ビット線を覆う第１の絶縁膜を形成する工程と、第１の半導体ピラーの少なくとも一部が露出するように前記第１の絶縁膜に、第１の方向に直交する第２の方向に延在する第２の溝を形成する工程と、露出した第１の半導体ピラー上にエピタキシャル層を成長させて第２の半導体ピラーを形成する工程と、を有することを特徴とする。 （もっと読む）

【課題】 セルの電気的特性の均一性を向上させ得る３次元不揮発性記憶装置及びその形成方法を提供する。
【解決手段】 本発明の不揮発性記憶装置の形成方法は不揮発性記憶セルが高集積化された垂直的積層を形成するための段階を含む。不揮発性記憶セルでは、直列に電気的に連結される複数の垂直サブストリングを使用して記憶セルが半導体基板上に垂直に積層される。このとき、記憶セルの垂直方向の積層は劣等に作用するメモリセルストリングが発生しないように、製造工程において補正するためにダミー記憶セルを利用する。 （もっと読む）

【課題】 整流性を兼ね備えた可変抵抗素子を備え、回り込み電流を抑えることのできる１Ｒ構造のクロスポイントメモリを実現する。
【解決手段】
膜中の酸素濃度により抵抗が変化する金属酸化膜１２からなる可変抵抗体と、可変抵抗体を挟持する第１の電極１１および第２の電極１３を備える不揮発性の可変抵抗素子１を用いて１Ｒ構造のメモリセルアレイを構成する。第１の電極１１と可変抵抗体は、酸化物層１１ａと酸素濃度が化学量論的組成よりも低い金属酸化膜１２の層（酸素欠乏層）１２ａからなる整流接合層１５を介して整流性の接合をしている。電圧を印加することで第１電極１１と金属酸化膜１２の間で酸素が移動し、酸素空乏層１２ａの厚さが変化することで、金属酸化膜１２の抵抗が変化するとともに整流性を示すことができる。当該酸素空乏層１２ａの膜厚は、可変抵抗素子１が十分な整流性を示すことができるだけの厚さに設定される。 （もっと読む）