【課題】 書き込み磁界をＭＴＪの自由層に集中させる磁気ライナ形状を効率的に生成することができる方法を提供する。
【解決手段】 ＭＲＡＭセルにおいて、書き込み電流を低リラクタンス材料内に閉じ込める。この材料を、いくつかの方法のうち１つで処理して、保存要素に最も近い材料を無効として磁束を伝達し、これによって、磁束を保存要素へと集中させるＵ字形の断面を達成する。 （もっと読む）

【課題】 強誘電体キャパシタを水素から保護する。
【解決手段】 下地膜８上に、下部電極１０ａ、強誘電体膜１０ｂ及び上部電極１０ｃをこの順に積層した強誘電体キャパシタ１０を形成する工程と、強誘電体キャパシタ１０の上面及び側面を、水素バリア膜１１で覆う工程と、水素バリア膜１１上及び下地膜８上に第１の層間絶縁膜１２を形成する工程と、第１の層間絶縁膜１２上に上部ＳＢＴ膜１３を形成する工程と、上部ＳＢＴ膜１３上に第２の層間絶縁膜１４を形成する工程とを具備する。下地膜８上に下部ＳＢＴ膜を形成する工程を更に具備してもよい。この場合、強誘電体キャパシタ１０は下部ＳＢＴ膜上に形成される。 （もっと読む）

【課題】 セルトランジスタの拡散層に接続された多結晶シリコン電極と、周辺回路トランジスタの拡散層に接続された金属電極とを備え、多結晶シリコン電極が形成された拡散層の接合リーク電流が抑制され、これによって、良好な情報保持特性を有する半導体装置の製造方法を提供する。
【解決手段】 半導体装置の製造方法は、多結晶シリコン電極に接続された拡散層を有するトランジスタを形成する工程と、９８０〜１０２０℃の基板温度で熱処理する第１の高温熱処理工程（工程Ａ２）と、７００〜８５０℃の基板温度で熱処理する第１の低温熱処理工程（工程Ａ３）とをこの順に有する。 （もっと読む）

【課題】リーク電流を改善した高誘電率絶縁膜を電極間絶縁膜として使用する半導体装置及びその製造方法を提供することである。
【解決手段】半導体装置は、半導体基板上に形成された第１の絶縁膜と、前記第１の絶縁膜上に形成された第１のゲート電極と、前記第１のゲート電極の上方に形成された第２のゲート電極と、前記第１のゲート電極と第２のゲート電極との間に挟まれた結晶化した第２の絶縁膜を具備することを特徴とする。 （もっと読む）

温度補償されたキャパシタ装置20は、強誘電特性を有し、金属酸化物の強誘電材料のような強誘電材料を使用する強誘電キャパシタ22と、金属酸化物の常誘電材料のような負の温度係数のキャパシタンス材料を使用する負の温度可変キャパシタ24と、負の温度可変キャパシタ24と強誘電キャパシタ22との間の電気的に直列の接続26とを含んでいる。温度補償されたキャパシタ装置20は間にディスクリートな電気接続を有する集積された積層構造または別々のキャパシタとして形成されることができる。
（もっと読む）

【課題】 マスクの枚数を増加することなく、かつ、汚染することなく膜厚の異なるゲート絶縁膜を備えた半導体装置の製造方法を提供する。
【解決手段】 メモリセル領域Ｍに複数のアシストゲート電極部２１が互いに間隔を隔てて形成される。周辺回路領域Ｐでは平坦な半導体基板１の表面が露出する。次に、所定の条件のもとで、露出している半導体基板１の表面に酸化処理が施される。平坦な周辺回路領域Ｐに露出する半導体基板１の表面に供給される酸素ラジカルの量と比べると、メモリセル領域Ｍでは、アシストゲート電極部２１によって挟まれていることで、露出している半導体基板１の表面にまで供給される酸素ラジカルの量は少なくなる。その結果、メモリセル領域Ｍに形成されるフローティングゲート酸化膜８ａの膜厚は、周辺回路領域Ｐに形成されるゲート酸化膜１０の膜厚よりも薄くなる。 （もっと読む）

【課題】電源電圧相当の電圧でメモリデバイスの閾値電圧を最大限に上昇させる動作を実現する。
【解決手段】半導体基板２とゲート電極６との間に形成され電荷蓄積能力を有する積層膜５を備えるメモリトランジスタ１は、書き込み時と読み出し時とで短チャネル効果が生じているか否かの境界として見積もられるチャネル長Ｌminが異なり、当該異なるチャネル長Ｌmin(R)とＬmin(W)の間に、実デバイスのチャネル長Ｌを有する。 （もっと読む）

有機電子デバイスは、電極の間に挟まれた１種又は複数の電気活性有機又は高分子材料からなる。このようなデバイスにおいて重要であるのは、電極と高分子との間のインターフェースであり、そこでは、デバイスの正常な機能にとって有害な劣化又は化学反応生成物が生成し得る。これは、直接結合しているか或いは側鎖を通して結合しているホスホネート又はホスフェート官能基を有する分子骨格からなる材料の１種又は複数からなる機能性中間層を導入することによって解決され、前記の機能性の層は、デバイスにおけるそれぞれの電極の少なくとも１つと前記の１種又は複数の電気活性材料との間に配置される。
（もっと読む）

【課題】本発明は、重合体薄膜中に自発形成された金属又は金属酸化物のナノ結晶体を用いた高効率かつ低費用のナノフローティングゲートを有する、フラッシュメモリ素子及びその製造方法に関する
【解決手段】
本発明は、従来のフラッシュメモリ素子のナノ結晶体の形成過程と比較し非常に簡便にナノ結晶体を形成することを可能にする。全体的に均一な分布を有する結晶体であるため、重合体層中に結晶体の凝集現象を伴わずにナノ結晶体の大きさや密度を制御することが可能となる。更に本発明は、従来のナノフローティングゲートと比較し電気的または化学的に安全性を有するナノフローティングゲートを用いることにより、高効率かつ低費用のナノフローティングゲートを有するメモリ素子及びその製造方法を提供する。 （もっと読む）

本発明では、水素またはＨ_２Ｏの拡散を防止することで強誘電体キャパシタの劣化を防止し、高品質の強誘電体キャパシタを有する半導体装置を提供することを課題とする。そのため、本発明では、基板上に形成された強誘電体キャパシタと、前記強誘電体キャパシタ上に形成された配線構造とを有する半導体装置であって、前
記配線構造は、層間絶縁層と当該層間絶縁層中に形成されたＣｕ配線部を含み、前記層間絶縁層に面するように、水素拡散防止層を含むエッチングストッパー層が形成されていることを特徴とする半導体装置を用いた。
（もっと読む）

感光性架橋剤を含んでなる強誘電性スピンコーティング溶液から基材上に強誘電性ポリマーの層をスピンコーティングした後、強誘電性ポリマー層をマスクを通して照射し、強誘電性ポリマー層の非露光部分を除去することにより、例えば二フッ化ビニリデン（ＶＤＦ）およびトリフルオロエチレン（ＴｒＦＥ）のコポリマーのような強誘電性ポリマーがパターニングされることができる。
（もっと読む）

物質（１５０２）の１又は２以上の領域（１５１０、１５１２）への圧力を印加又は除去することによって形成された複数のナノスケールメモリセル（１５１０、１５１２）を備えたメモリ装置である。電気伝導読出プローブ（１５１４）は、前記領域の伝導度及びこれによりセル中に格納された情報を決定する。書込プローブ（１５０８）は、これらのセルの電気伝導度及びこれによりセル中に格納された情報を変化させるために、選択セルへの圧力の印加又は除去を行う。
（もっと読む）

１つ以上のコンタクトプラグが通過して延びている基板と、上記基板上に形成された第１の層間絶縁膜とから、強誘電体キャパシタデバイス（例えばＦｅＲＡＭデバイス）が形成されている。上記第１の層間絶縁膜上にはスペーサ層が形成されていて、このスペーサ層上には第１の酸素バリア層が形成されていて、この第１の酸素バリア層上にはバッファ層が形成されている。上記バッファ層上において、上記バッファ層と上記コンタクトプラグとの間に下地材料の層が形成されていて、第１の電極と第２の電極との間に誘電体層が挟まれている。上記デバイスに第２の酸素バリア層が塗布される。上記スペーサ層があれば、上記下地材料と上記コンタクトプラグとの界面まで酸化が及ぶことが抑制される。なぜなら、上記界面が、上記第１の酸素バリア層の下に位置しているからである。この結果、電気コンタクトが破損することはない。
（もっと読む）

本発明はメモリ用組成物に関し、同組成物と、２つの電極とからなるメモリセルに関する。さらに本発明は、微細電子部品の製造方法及び微細電子部品の製造における本発明の組成物の使用に関する。 （もっと読む）

本発明の一実施形態に従って、半導体基板（２１０）、半導体基板上に配置された第１シリコン酸化物層（２１５）、第１シリコン酸化物層上に配置された電荷格納層（２２０）、電荷格納層上に配置された第２シリコン酸化物層（２２５）、及び第２シリコン酸化物層上に配置されたゲート層（２３０）がメモリセル構造に含まれる。例示的な実施形態では、例えば、水素含有量が約０ａｔ％〜約０．５ａｔ％の範囲に減少されたシリコン窒化物が電荷格納層（２２０）に含まれる。電荷格納層（２２０）における水素含有量が減少されることで、結果として電荷損失が減少される。電荷損失が減少された電荷格納層（２２０）が、メモリデバイスにおける閾電圧シフト、プログラミングデータ損失及びプログラミング性能損失を減少する利点を有し、その結果メモリデバイスパフォーマンスを改善する。
（もっと読む）

【課題】でこぼこ状珪素含有面の形成方法を提供する。
【解決手段】 非晶質珪素が含まれた層を第一温度に設定された反応室内へ供する。水素同位元素の少なくとも１種を反応室中へ流入させながら、温度を前記第一温度よりも少なくとも４０℃高い第二温度まで上昇させる。温度が第二温度まで達したら、前記層へ種子結晶を加える。次いで種子結晶が加えられた層をアニール処理してでこぼこ状珪素含有面を形成させる。でこぼこ状珪素含有面はコンデンサ構造体へ組み入れることができる。このようなコンデンサ構造体をＤＲＡＭセル中へ組み入れ、組み入れられたＤＲＡＭセルは電子装置に利用可能である。 （もっと読む）

【課題】下層のポリシリコン膜を酸化させることなく、酸素アニールによりＨＴＯ膜を十分に改質させ、電気的にリークが少ないトンネル酸化膜を形成する半導体装置の製造方法を提供すること。
【解決手段】ポリシリコン膜からなる第１フローティングゲート１６上に、窒化膜２６又は酸窒化膜２８を介してＨＴＯ膜を成膜し、酸素アニール処理を施して、トンネル酸化膜１８（ＨＴＯ膜）を形成する。 （もっと読む）

【課題】 ペロブスカイト型酸化物を用いて良好なトンネル接合を実現し、低磁場でも大きな磁気抵抗効果を発現する磁気抵抗効果型素子を提供する。
【解決手段】 式L₂(A_1-zR_z)₂A_n-1M_nO_3n+3+xにより表される組成を有し、結晶構造内に(L-O)₂層を有する層状ペロブスカイト型酸化物と、この酸化物を挟むようにこれに接して形成された一対の強磁性体と、を含む磁気抵抗効果型素子とする。ただし、AはCa、SrおよびBaから選ばれる少なくとも１種の元素を、LはBi、TlおよびPbから選ばれる少なくとも１種の元素を、MはTi、V、Cu、Ru、Ni、Mn、Co、FeおよびCrから選ばれる少なくとも１種の元素を、Rは希土類元素をそれぞれ示し、nは１、２または３であり、x、zは、それぞれ、−１≦x≦１、０≦z＜１により示される範囲内の数値である。 （もっと読む）

【課題】 強誘電体キャパシタに保護膜を設け、強誘電体膜の還元を抑制する。
【解決手段】 前記保護膜としてＡｌ₂ Ｏ₃ 膜を、３．０〜３．１ｇ／ｃｍ³ 、あるいはそれ以上の密度に形成する。 （もっと読む）