【課題】今後ますます増加するトランジスタの閾値のばらつきに対して、高速に動作させることができる集積回路を提供する。
【解決手段】集積回路１は、電流制御型のＭＯＳ電流論理回路１０と、電流制御型のＭＯＳ電流論理回路１０の定電流用ＭＯＳＦＥＴ１６に接続される可変抵抗素子２０と、電流制御型のＭＯＳ電流論理回路１０の閾値のばらつきにより生じる出力基準電圧の変動△Ｖ_Ｂを検出するアンプ２２と、可変抵抗素子２０の抵抗値を書き込む回路３４と、を備えている。電流制御型のＭＯＳ電流論理回路１０の基準電圧Ｖ_Ｂと出力信号との差がアンプ２２によって検出され、可変抵抗素子２０の抵抗が書き込み回路３４によって書き込まれる。回路を構成するトランジスタの閾値がばらついても、集積回路１は高速且つ安定に動作する。 （もっと読む）

【課題】 分極層を備える磁気トンネル接合を提供する。
【解決手段】 本発明は、一定の向きの第１磁化を有する第１強磁性層と自由に偏向可能な第２磁化を有する第２強磁性層との間にあるトンネル障壁層と、第１磁化及び第２磁化にほぼ垂直な磁化極性を有する分極層とを備える磁気トンネル接合を備えるメモリ素子であって、第１及び第２強磁性層が、磁気トンネル接合のトンネル磁気抵抗が約１５０％以上になるようにアニールされるメモリ装置に関する。さらに、本発明は、当該ＭＲＡＭセルを製造する方法に関する。 （もっと読む）

【課題】垂直磁気異方性を利用したＳＴ−ＭＲＡＭの書込電流の低減及び熱安定性の向上を図り、回路の複雑化や読み出し速度の低下の防止を図る。
【解決手段】膜面に垂直な磁化を有し、情報に対し磁化の向きが変化する記憶層と、上記記憶層に記憶された情報の基準となる膜面に垂直な磁化を有する磁化固定層と、上記記憶層と上記磁化固定層の間に非磁性体による絶縁層を有し、上記記憶層、上記絶縁層、上記磁化固定層の積層方向に流れる電流により発生するスピントルク磁化反転を利用して上記記憶層の磁化を反転させることにより情報の記憶を行い、上記記憶層に接し上記絶縁層と反対側の層を、導電性酸化物で構成する。記憶層との界面に酸化物を用いることで垂直磁気異方性が誘起され書込電流低減、熱安定性向上を図り、導電性酸化物を用いることで読み出し時のトンネル磁気抵抗効果に寄与しない抵抗成分が小となり、回路の複雑化や読み出し速度低下の防止を図る。 （もっと読む）

【課題】垂直磁気異方性を利用したＳＴ−ＭＲＡＭの書込電流の低減及び熱安定性を向上し、回路の複雑化や読み出し速度の低下を防止する。
【解決手段】膜面に垂直な磁化を有し、情報に対して磁化の向きが変化する記憶層と、膜面に垂直な磁化を有する磁化固定層と、上記記憶層と上記磁化固定層の間の非磁性体による絶縁層とを有し、上記記憶層、上記絶縁層、上記磁化固定層の積層方向に流れる電流により発生するスピントルク磁化反転を利用して上記記憶層の磁化を反転させることにより情報の記憶を行い、上記記憶層を、磁性層と導電性酸化物との積層構造で構成する。記憶層において磁性層と酸化物層と積層構造を採ることで垂直磁気異方性が誘起され書込電流が低減し熱安定性が向上し、当該酸化物として導電性酸化物が用いられることで読み出し時にトンネル磁気抵抗効果に寄与しない抵抗成分が小となり、回路の複雑化や読み出し速度の低下を防止する。 （もっと読む）

【課題】スペーサ層に隣接する磁性層の酸化を防止し、かつ大きなＭＲ変化率を実現する。
【解決手段】磁気抵抗効果素子４は、外部磁界に対して磁化方向のなす相対角度が変化する第１及び第２の磁性層Ｌ１，Ｌ２と、第１の磁性層Ｌ１と第２の磁性層Ｌ２との間に位置するスペーサ層１６と、を有している。第１の磁性層Ｌ１は、磁気抵抗効果素子４が形成される基板に対し、第２の磁性層Ｌ２よりも近い側に位置し、スペーサ層１６は、酸化ガリウムを主成分とする主スペーサ層１６ｂと、主スペーサ層１６ｂと第１の磁性層Ｌ１との間に位置し、銅とガリウムとを含む第１の非磁性層１６ａと、を有している。 （もっと読む）

【課題】磁気トンネル接合に導入されるダメージによる磁気デバイスの劣化を抑制すること。
【解決手段】上面に凹部２６を備える下部電極２８と、前記下部電極の前記凹部の内面と前記凹部外の前記下部電極上とに形成され、トンネルバリア層と前記トンネルバリア層を上下に挟む磁化固定層および磁化自由層とを含む磁気トンネル接合層３０と、前記磁気トンネル接合層上に、前記磁気トンネル接合層の側面に達しないように形成された上部電極４０と、を具備する磁気デバイス。 （もっと読む）

【課題】磁気メモリとして最適であるような構造を提供する。
【解決手段】本発明は、磁気デバイスに関するものであって、固定磁化方向を有した磁化ベクトルを備えたピン止めされた磁化層（ＦＭ１）と；変更可能な磁化方向を有した少なくとも１つの磁化ベクトルを備えた自由磁化層（ＦＭ２）と；ピン止めされた磁化層と自由磁化層とを空間的に分離する第１非磁性層であるとともに、この分離によって、ピン止めされた磁化層と自由磁化層との間の磁気的相互作用を最小化させるような、第１非磁性層（Ｎ１）と；を具備している。 （もっと読む）

【課題】複数のトンネル接合素子の間隔を短縮すること。
【解決手段】上面に凹部２６が形成された下地層２４と、前記凹部の内面と前記凹部の両側の下地層上とに形成された下部電極２８と、前記凹部の両側の前記下部電極上に形成され、トンネルバリア層と前記トンネルバリア層を上下に挟む磁化固定層および磁化自由層とを含む磁気トンネル接合層３０と、前記磁気トンネル接合層上に形成され、前記凹部の上方において電気的に分離された複数の上部電極４０と、を具備する磁気デバイス。 （もっと読む）

【課題】磁気層構造を開示する。
【解決手段】磁気層構造は、ピン止め層と、ピン止め層の磁気配向を規定する第１の反強磁性層と、自由層と、自由層に対して、ピン止め層の磁気配向にほぼ垂直な磁気配向へとバイアスをかける第２の反強磁性層と、第２の反強磁性層と自由層との間に位置決めされ、第２の反強磁性層および自由層に接触し、自由層のバイアスを所望のレベルに調整する調整層とを含む。 （もっと読む）

【課題】チップ面積を増大させることなく電流検出精度を向上することができる半導体装置を得る。
【解決手段】半導体素子１はエミッタ電極７を有する。引き出し線１０は、エミッタ電極７に電気的に接続され、エミッタ電極７の上方を通ってサイドに引き出される。電流センサー１１は、磁気抵抗素子１２を有し、引き出し線１０に流れる電流を検出する。磁気抵抗素子１２は、エミッタ電極７上、かつ引き出し線１０の下方に配置されている。磁気抵抗素子１２の抵抗値は、電流により発生した磁界に対してリニアに変化する。 （もっと読む）

【課題】ＳＡＦフリー層構造を有するパターニングされたＣＰＰ型ＭＲセンサスタックを含むＣＰＰ型ＭＲ読取りヘッド、およびその製造方法を提供する。
【解決手段】本発明のＳＡＦフリー層構造では、センサスタックの上に形成された交換バイアス層と、スタックのパターニングされた側面に隣接して形成されたハードバイアス層との組み合わせにより、長手方向のバイアスが印加されている。この組み合わせでは、ごくわずかな隙間をもって近接した上部シールドおよび下部シールドによって形成された狭いリードギャップを必要とせずに、高分解能の読取性能を提供することができる。交換バイアス層、ハードバイアス層の位置およびＣＰＰ型ＭＲセンサスタックのパターニングが異なる１６個の実施態様を開示する。 （もっと読む）

【課題】スピントルクを利用した磁気メモリにおいて、３００℃から４００℃程度の温度の熱処理において、垂直磁化が得られ半導体プロセスで容易に作製可能な磁気メモリを実現する。
【解決手段】膜面に垂直な磁化を有し、情報に対応して磁化の向きが変化される記憶層１７と、記憶層１７に記憶された情報の基準となる膜面に垂直な磁化を有する磁化固定層１５と、記憶層１７と磁化固定層１５の間に設けられる酸化物による絶縁層１６とを有する記憶素子において、記憶層もしくは磁化固定層の少なくとも一方は、絶縁層に接する界面側からＦｅ膜、Ｎｉを含む膜が順に形成され、熱処理後において界面側でＮｉに対するＦｅの組成比が大きい傾斜組成分布が形成されているようにする。 （もっと読む）

【課題】ハードバイアス層用の改善されたシード層構造を備えた面垂直電流（ＣＰＰ）磁気抵抗（ＭＲ）センサを提供する。
【解決手段】面垂直電流（ＣＰＰ）磁気抵抗（ＭＲ）センサ１００は、センサの自由強磁性層に縦にバイアスをかけるために用いられる強磁性体ハード（高保磁力）バイアス層用の改善されたシード層構造１１４を有する。シード層構造１１４は、タンタル（Ｔａ）の第１のシード層１１４ａと、Ｔａ層１１４ａ上でそれに接するチタン（Ｔｉ）およびＴｉ酸化物の一方または両方の第２のシード層１１４ｂと、第２のシード層１１４ｂ上でそれに接するタングステン（Ｗ）の第３のシード層１１４ｃと、からなる３層である。 （もっと読む）

【課題】上部電極と第２のビット線との間のビアコンタクトの劣化を抑制し、信頼性の高い半導体記憶装置を提供する。
【解決手段】半導体記憶装置は、半導体基板上に配置された複数の磁気トンネル接合素子と、複数の磁気トンネル接合素子の一端に電気的に接続された複数の選択トランジスタとを備える。第１のビット線が、各磁気トンネル接合素子の一端に１つまたは複数の選択トランジスタを介して接続されている。複数の上部電極は、複数の磁気トンネル接合素子の他端に接続されえいる。第２のビット線は、各磁気トンネル接合素子の他端に上部電極を介して接続されている。上部電極は、第２のビット線に沿って延伸しており第２のビット線の延伸方向に配列された複数の磁気トンネル接合素子の各他端に共通に接続されている。 （もっと読む）

【課題】シャッターの形状や導電性などシャッター装置の種類に関わらず、基板電位の変動を抑制し、ＥＳＤ（Ｅｌｅｃｔｒｏsｔａｔｉｃ Ｄａｍａｇｅ）の発生を防ぐことができるイオンビームエッチング方法を提供する。
【解決手段】開閉移動するシャッター５を備えるイオンビームエッチング装置を用い、シャッター５が閉位置５ａから開位置５ｂに移動するとき、イオン源から放出されるイオンビームの量を一定にするとともに、中和器から放出される電子の量をシャッターの移動前と比べて一旦減量した後に増量することで基板電位の変動を抑制するイオンエッチング方法。 （もっと読む）

【課題】 磁界の強度の影響を排除し、該磁界の向きを角度として正確に検出し得る磁気センサを提供する。
【解決手段】 第１のセンサ部１２０は、測定対象である磁界により磁化飽和する１以上の磁気抵抗効果素子を含み、磁界の向きに応じた角度信号Ｖ１，Ｖ２を出力する。第２のセンサ部１３０の磁気抵抗効果素子３０は、測定対象である磁界Ｂにより磁化飽和しないから、その特性上の不飽和領域、すなわち、磁界の強度変化に対して出力電圧が線形に変化する領域において磁界の強度を検出することができる。本発明に係る磁気センサは、強度信号Ｖ３に従って角度の算出値を補正するから、測定対象である磁界Ｂの強度Ｈに依存する角度誤差を低減し、正確に磁界の向きを角度として検出することができる。 （もっと読む）

【課題】 抵抗変化素子の磁化特性が劣化することを防止し、読み出しマージン等の電気的特性の低下を防止する。
【解決手段】 不揮発性ラッチ回路は、相補の記憶ノードである第１および第２ノードを含むラッチ回路と、電流を流すことにより抵抗値が変化する第１および第２抵抗変化素子と、第１および第２抵抗変化素子をラッチ回路に接続するスイッチ回路とを有している。スイッチ回路は、外部からラッチ回路に論理が書き込まれる通常動作時に、第１および第２抵抗変化素子とラッチ回路との接続を遮断する。これにより、外部からラッチ回路の論理が書き換えられるときに、第１および第２抵抗変化素子に電流が流れることを防止でき、抵抗変化素子の磁化特性が劣化することを防止できる。この結果、読み出しマージン等の電気的特性の低下を防止できる。 （もっと読む）

【課題】 スピン注入磁化反転を用いた磁性体メモリにおいて、微細な磁気抵抗素子を用いると書き込み電流が低減できるが、読み出し時のデータ破壊を防止するために読み出し電流も小さくする必要があり、読み出し動作の遅延につながる。
【解決手段】 ワード線（ＷＬ）が選択された後に、センスアンプ（ＳＡ）が活性化されて第１ビット線（ＢＬｔ０）が第１電位（ＶＤＤ）に、第２ビット線（ＢＬｂ０）が第２電位（ＶＳＳ）に駆動され、その後、ソース線（ＳＬ０）が第１電位から第２電位に駆動されることにより、時分割で反平行状態と平行状態の再書き込み動作を行う。 （もっと読む）

【課題】磁気異方性物質の自由層を含むストレージノードと、これを含む磁気メモリ素子及びこれらの製造方法を提供する。
【解決手段】下部磁性層と、下部磁性層上に形成されたトンネルバリアと、トンネルバリア上に形成され、スピン電流により磁化方向がスイッチングされる自由層と、を含み、自由層は水平または垂直磁気異方性物質層を含み、自由層下に形成された少なくとも一つの物質層を包むキャップ構造を持つ磁気メモリ素子のストレージノード。 （もっと読む）

【課題】体格の増大が抑制された回転角センサを提供する。
【解決手段】磁化方向が固定された固定層（１５）と、被検出体の生成する外部磁界の向きに応じて磁化方向が変化する自由層（１３）との間に、非磁性の中間層（１４）が挟まれた磁気抵抗効果素子（１０）を有し、該磁気抵抗効果素子（１０）の抵抗値変化に基づいて、被検出体の回転角を検出する回転角センサであって、固定層（１５）と自由層（１３）との対向方向に直交する平面に沿う面積が、固定層（１５）よりも自由層（１３）の方が大きく、固定層（１５）の全てと、自由層（１３）の一部とが、中間層（１４）を介して対向している。 （もっと読む）