【課題】半導体記憶装置に関し、低電圧に依る高速書き込みと良好な電荷保持特性とを両立させ、しかも、微細化が可能な半導体記憶装置を得ようとする。
【解決手段】半導体基板１１上に作成された不揮発性メモリであって、ＳｉＯ₂ に比較して高い誘電率を持った絶縁膜、即ち、Ａｌ₂ Ｏ₃ 膜からなる電荷保持膜１３と、電荷保持膜１３中に埋め込んだ微細なドットとを備えることが基本になっている。 （もっと読む）

【課題】不揮発性メモリ素子の作動方法を提供する。
【解決手段】電荷トラップ型メモリ素子に消去動作を行う作動方法において、電荷トラップメモリ素子にＤＣパルスとＤＣ摂動パルスとを含む複合パルスを印加して消去を行う電荷トラップ型メモリ素子の作動方法である。 （もっと読む）

【課題】一方は高速動作が可能で駆動電圧の低い薄膜トランジスタ、他方は電圧に対して高耐圧で信頼性の高い薄膜トランジスタの両方を有する半導体装置を提供することを目的とする。従って、低消費電力かつ高信頼性を付与された半導体装置を提供することを目的とする。
【解決手段】絶縁表面を有する同一基板上に半導体層の膜厚の異なる複数種の薄膜トランジスタを有する。高速動作を求められる薄膜トランジスタの半導体層を、電圧に対して高い耐圧性を求められる薄膜トランジスタの半導体層より薄膜化し、半導体層の膜厚を薄くする。また、ゲート絶縁層においても、高速動作を求められる薄膜トランジスタは、電圧に対して高い耐圧性を求められる薄膜トランジスタより膜厚が薄くてもよい。 （もっと読む）

【課題】不揮発性メモリ装置の製造方法を提供する。
【解決手段】チャンネル領域を有する基板１００上にトンネル絶縁膜１０２、電荷トラッピング膜１０４、ブロッキング膜１０６、及び導電膜１０８が順次形成される。ワードライン構造物１２４は、導電膜１０８をパターニングすることによって形成され、ブロッキング膜パターン１２６及び電荷トラッピング膜パターン１２８は、酸性溶液をエッチング液に用いてブロッキング膜１０６及び電荷トラッピング膜１０４をエッチングすることによって形成される。 （もっと読む）

【課題】基板、チャネル、多層構造、ゲート、ソーおよびドレインを含む縦型チャネルメモリーと、その製造方法を提供する。
【解決手段】縦型チャネルメモリーは、チャネル１１２が基板１１０ａから突出しており、頂部表面１１２ａと垂直な二側面１１２ｂを有する。酸化物１６１―窒化物１６２―酸化物１６３（ＯＮＯ）層の多層構造１６０は、チャネル１１２の垂直な二側面１１２ｂの上に配置される。多層構造１６０をまたぐゲート１７０ａは、チャネルの垂直な二側面１１２ｂの上に位置している。ソースとドレインはそれぞれ、ゲート１７０ａに対してチャネル１１２の二側面１１２ｂに位置している。 （もっと読む）

【課題】実質的に高いカップリングレシオをもつ円筒型誘電電荷トラッピング構造を有する不揮発性メモリ装置を提供する。
【解決手段】メモリセルは、ソース領域と、第１の円筒型領域を含みＡ１の面積を有するチャンネル面２０１を有する半導体チャンネル領域によって分離されたドレイン領域と、チャンネル面２０１の上部にある第１の誘電体構造２０２と、第１の誘電体構造２０２の上部にある誘電体電荷トラッピング構造２０３と、誘電体電荷トラッピング構造２０３の上部にある第２の誘電体構造２０４と、第２の誘電体構造２０４の上部にある第２の円筒型領域を含みＡ２の面積を有する導電体面２０６を持つ導電体層２０５であって、導電体面２０６は、誘電体電荷トラッピング構造２０３とチャンネル面２０１の上にかぶさっていることを特徴とする導電体層２０５とを具備し、面積Ａ１に対する面積Ａ２の比率は１．２以上である。 （もっと読む）

【課題】高温ストレス特性が向上された不揮発性メモリ装置及びその製造方法を提供する。
【解決手段】チャンネル領域１０ａを有する半導体基板上にはトンネル絶縁膜１０２、電荷トラップ膜、及びブロッキング膜が順次に形成される。ブロッキング膜上にゲート電極１１４を形成した後、電荷トラップ膜が露出されるようにブロッキング膜をパターニングして電荷トラップ膜とゲート電極１１４との間で第１ブロッキング膜パターン１１８を形成する。その後、露出された電荷トラップ膜部位を処理してチャンネル領域１０ａから電子をトラップするための電荷トラップ膜パターン１２０と電荷トラップ膜パターン１２０内にトラップされた電子の側方拡散を防止するための第２ブロッキング膜パターン１２２を獲得する。従って、電子の側方拡散に起因する高温ストレス特性の劣化を防止することができる。 （もっと読む）

【課題】記憶容量が記憶素子における表面集積度の増大に、そして表面寸法に単にリンクしていない装置を提案する。
【解決手段】略０．０１（Ω・ｃｍ）^−１未満の伝導度を有する第１層（４ａ）と、略１（Ω・ｃｍ）^−１より上の伝導度を有する第２層（４ｂ）との交互配置で形成される層（４ａ、４ｂ）のスタック（４）、これらの層のスタック中に配置されて、このスタック（４）における各層（４ａ、４ｂ）を貫通する複数の柱（６、６ａ、６ｂ）、可動マイクロスパイク（２２）のネットワークを備える前記柱の端部に電圧を印加する手段、を備え、各々の柱は、半導体材料の部分及びスタックから電気的に絶縁された少なくとも１つの電荷貯蔵層（１０ａ、１０ｂ）によって囲まれた半導体材料（８ａ、８ｂ）の少なくとも一部で製造される、データ記憶装置（１００）。 （もっと読む）

不揮発性メモリ素子などの電子素子用の方法および装置が記載されている。メモリ素子は、２層または３層などの多層制御誘電体を含む。多層制御誘電体は、酸化アルミニウム（Ａｌ₂ Ｏ₃ ）、酸化ハフニウム（ＨｆＯ₂ ）などの高ｋ誘電体材料の組み合わせ、および／または酸化ハフニウムアルミニウムのハイブリッド膜を含む。多層制御誘電体は、単一または多状態（例えば、２、３または４ビット）操作に対する実行可能性と共に、電荷保持の増大、メモリプログラム／消去ウィンドウの向上、信頼性および安定性の改善を含む、向上した特性をもたらす。
（もっと読む）

【課題】電荷トラップ型半導体メモリ素子を提供する。
【解決手段】トンネル絶縁膜２１と、電荷トラップ層２３と、ブロッキング絶縁膜２５と、ゲート電極２７を有する電荷トラップ型半導体メモリ素子及びその製造方法において、（ａ）基板の表面に第１前駆体物質を塗布し、第１前駆物質を酸化させて絶縁物質からなる第１層を形成する工程と、（ｂ）第１層上に金属性の第２前駆体物質を塗布する工程と、（ｃ）第２前駆体物質が塗布された表面に第１前駆体物質を供給し、一部位置の第２前駆体物質を第１前駆体物質に置換させる工程と、（ｄ）（ｃ）工程で得られる第１及び第２前駆体物質を酸化させて、絶縁物質及び金属不純物からなる第２層を形成する工程と、を含み、（ａ）ないし（ｄ）工程までの過程を少なくとも１回以上進行して、絶縁物質内に前記金属不純物が孤立された構造の電荷トラップ層２３を形成する。 （もっと読む）

【課題】不揮発性メモリ素子の性能を最大化し、短チャネル効果又はトラップによる漏れ電流を克服する。
【解決手段】本発明の不揮発性メモリは、直列に連結された複数個のメモリトランジスタと、前記直列に連結された複数個のメモリトランジスタの両端にある二つの選択トランジスタを含み、前記メモリトランジスタの間のソース／ドレイン及びチャネル領域は第１型であり、前記二つの選択トランジスタのチャネル領域は第１型である。前記第１型はｎ−型又はｐ−型である。前記不揮発性メモリは、直列に連結された前記複数個のメモリトランジスタの一端と前記一つの選択トランジスタの間にある第１ダミー選択トランジスタと、直列に連結された前記複数個のメモリトランジスタの他端と前記他の選択トランジスタの間にある第２ダミー選択トランジスタをさらに含む。 （もっと読む）

【課題】
本発明の課題は、希土類元素を含む希土類酸化物、希土類窒化物、または、希土類酸窒化物を電極間絶縁膜やブロック絶縁膜として用いる場合、後熱工程に起因する膜質劣化を抑制し結晶化や誘電率低下を回避して、セル動作特性の良好な不揮発性半導体メモリ装置およびその製造方法を提供することにある。
【解決手段】
本発明では、１種類以上の希土類第１の元素、及び、Ａｌ、Ｔｉ、Ｚｒ、Ｈｆ、Ｔａ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａから選ばれた１種類以上の第２の元素を含む電極間絶縁膜やブロック絶縁膜を用いる場合に、第１の元素と第２の元素の組成比（第１の元素の原子数／第２の元素の原子数）を浮遊ゲート電極や電荷蓄積層に接する側では低く、制御ゲート電極に接する側では高く、かつ連続的に変化するように設定する。 （もっと読む）

【課題】電荷トラップ効率が可及的に高いＭＯＮＯＳ型メモリセルを有する不揮発性半導体記憶装置を提供することを可能にする。
【解決手段】半導体基板２に離間して形成されたソース・ドレイン領域４ａ、４ｂと、ソース領域とドレイン領域の間の半導体基板上に形成されたトンネル絶縁膜１２と、トンネル絶縁膜上に形成された電荷蓄積膜１３と、電荷蓄積膜上に形成され、６３ｐｍ以上の八配位イオン半径を持つ第１の不純物元素が添加された第１のアルミナ層１４ａと、第１のアルミナ層上に形成され第１の不純物元素が添加されていない第２のアルミナ層１５ｂと、第２のアルミナ層上に形成された制御ゲート電極１６と、を含むメモリセルを備え、第１のアルミナ層中における第１の不純物元素は、第１のアルミナ層の層厚方向に、前記第１のアルミナ層中の電荷蓄積膜側の領域に最大となる濃度分布を有する。 （もっと読む）

集積回路デバイス（１００）は、使用に応じた性能劣化（例えば、フラッシュメモリセルのトンネル酸化物内で蓄積された欠陥、又は、電荷蓄積層内でトラップされた電荷）を示す構造（１０４）と、構造に近接して配置され、劣化を反転する温度に構造を加熱する加熱回路（１０１）とを備える。メモリデバイスのワード線又はビット線を加熱素子（１０７）として使用する。 （もっと読む）

【課題】チャネル幅寸法に沿った電荷捕獲構造の電荷密度が一様でない場合でもチャネル幅寸法に沿ってしきい値電圧を一様に維持したフラッシュメモリセルおよびフラッシュメモリセルの製造方法を提供する。
【解決手段】ソース領域及びドレイン領域を有する表面を有し、前記ソース領域及び前記ドレイン領域がチャネル領域によって分離された半導体基板と、前記チャネル領域の上の前記基板の表面上に配置された３ｎｍを超える実質的なゲート絶縁膜厚を有するトンネル障壁絶縁体構造１０５、前記トンネル障壁絶縁体構造及び前記チャネル領域の上に配置された導電層１０１、前記導電層及び前記チャネル領域の上に配置された電子捕獲構造１０６、並びに前記電子捕獲構造及び前記チャネル領域の上に配置された上側絶縁体構造１０７を有する、前記チャネル上の多層スタックと、前記上側絶縁体構造及び前記チャネル領域の上に配置された上側導電層１０８とを具える。 （もっと読む）

【課題】微細コンタクトホールを有する半導体素子の製造方法を提供する。
【解決手段】半導体基板に活性領域を画定する素子分離膜を形成する。前記素子分離膜を有する半導体基板上に層間絶縁膜を形成する。前記層間絶縁膜上に第１モールディングパターンを形成する。前記第１モールディングパターン間に位置して前記第１モールディングパターンと離隔された第２モールディングパターンを形成する。前記第１及び第２モールディングパターンの側壁を囲むマスクパターンを形成する。前記マスクパターン内に開口部を形成するために前記第１及び第２モールディングパターンを除去する。前記マスクパターンをエッチングマスクとして用いて前記層間絶縁膜をエッチングしてコンタクトホールを形成する。 （もっと読む）

【課題】動作特性の低下を防止することができる不揮発性メモリ装置を提供する。
【解決手段】不揮発性メモリ装置は、セル領域及び周辺回路領域を具備する半導体基板１００と、セル領域のセルゲート１３０と、周辺回路領域の周辺回路のゲート１２０Ｌ，１２０Ｈと、を含む。セルゲート１３０は、半導体基板１００上に順次に積層された電荷貯蔵絶縁膜１３２、ゲート電極１３４、及び導電膜１３６を含む。周辺回路のゲート１２０Ｌ，１２０Ｈは、半導体基板１００上に順次に積層されたゲート絶縁膜１２２Ｌ，１２２Ｈ、半導体膜絶縁膜１２４Ｌ，１２４Ｈ、オーミック膜１２６Ｌ，１２６Ｈ、及び導電膜１２８Ｌ，１２８Ｈを含む。 （もっと読む）

【課題】ゲート絶縁膜の膜厚が薄くなった部分、即ち、段差部による半導体素子特性への影響を低減し、半導体素子の信頼性を向上させることを目的とする。また、そのような半導体素子を有する半導体装置を実現するための作製方法を提供する。
【解決手段】半導体層と、半導体層の端部を覆うゲート電極と、当該半導体層及びゲート電極を絶縁する絶縁層を有し、半導体層の端部及びゲート電極が重なる領域を絶縁する絶縁層の膜厚が、半導体層の中央部を覆う絶縁層の膜厚より厚い半導体装置である。 （もっと読む）

【課題】電荷トラップ型メモリ素子を提供する。
【解決手段】基板上に形成されたトンネル絶縁膜と、このトンネル絶縁膜上に形成され、遷移金属がドーピングされた高誘電率絶縁膜からなる電荷トラップ層とを備え、トンネル絶縁膜が電荷トラップ層の金属と反応することや、この金属が基板側に広がることを防止するように形成されたことを特徴とする電荷トラップ型メモリ素子である。 （もっと読む）

【課題】電荷蓄積部へのデータの記憶動作によって同一メモリセル内の他の電荷蓄積部に記憶されているデータが変化することを抑制することができる半導体不揮発性メモリ、データ書き込み方法、半導体不揮発性メモリの製造方法、及びデータ書き込みプログラムを提供する。
【解決手段】メモリセル１０の第１及び第２電荷蓄積部（３０、３２）に、蓄積させる電荷量が多い順に記憶対象とするデータに応じた電力を供給して第１及び第２電荷蓄積部（３０、３２）に電荷を蓄積させることによりデータを記憶させる。 （もっと読む）