説明

Fターム[5F101BA42]の内容

不揮発性半導体メモリ (42,765) | 電荷蓄積機構 (9,664) | トラップ蓄積型 (3,039) | 絶縁膜材料 (2,488)

Fターム[5F101BA42]の下位に属するFターム

Fターム[5F101BA42]に分類される特許

121 - 140 / 243


【課題】従来のMONOSは、SiNに電荷を蓄積する構成であるが、電荷蓄積量が不十分であり閾値電圧変化幅を大きく取れず、またHfO,ZrO,TiO中へLa系元素を導入した技術ではドーパント導入による電荷の高密度化は実現が困難である。
【解決手段】窒化シリコン膜よりも十分に誘電率の高いZr酸化物、Hf酸化物等の窒化シリコンよりも十分に高い誘電率を有する金属酸化物を母体材料として、その中に電子の出し入れが可能なトラップレベルを発生させるために、価数が2つ上(VI価)以上の高価数物質を適量添加する構成の電荷蓄積層を有する不揮発性半導体メモリである。 (もっと読む)


【課題】浮遊トラップ型メモリ素子も於いて、データ保持機能を強化するためトンネリング絶縁膜を厚くしても、消去動作が正確に行われるようにする。
【解決手段】半導体基板10、基板上に形成されたゲート電極27、基板とゲート電極との間に積層されたトンネリング絶縁膜20、電荷貯蔵層22、ブロッキング絶縁膜とを含み、トンネリング絶縁膜に印加される電界の強度がブロッキング絶縁膜に印加される電界の強度より高いことを特徴とする。 (もっと読む)


【課題】安価に高集積化された且つ信頼性の低下を抑制した不揮発性半導体記憶装置、及びその製造方法を提供する。
【解決手段】不揮発性半導体記憶装置100は、電気的に書き換え可能な複数のメモリセルが直列に接続された複数のメモリストリングスMSを有する。メモリストリングスMSは、半導体基板Baに対して垂直方向に延びるメモリ柱状半導体層34と、メモリ柱状半導体層34から空隙35を介して形成され且つ電荷を蓄積する電荷蓄積層36と、電荷蓄積層36に接するブロック絶縁層37と、ブロック絶縁層37と接する複数の第1〜第4ワード線導電層32a〜32dとを備える。 (もっと読む)


【課題】高品質で膜厚ばらつきの少ない多重トンネル構造を簡便に形成する。
【解決手段】本発明の半導体装置の製造方法は、伝導キャリアのトンネリングによる通過が可能なエネルギー準位を有する第一のトンネル絶縁膜102を、半導体基板101の主面上に形成する工程と、第一のトンネル絶縁膜102よりも低いエネルギー準位を有する第一半絶縁性半導体膜103を第一のトンネル絶縁膜102の上に形成する工程と、窒素を含む第一導電性膜204を第一半絶縁性半導体膜103の上に形成する工程と、熱処理を施す工程とを備える。 (もっと読む)


【課題】高温でのアニールを行わなくともα-アルミナを含み、且つ面内均一性の高いアルミナ膜を成膜することができる半導体製造装置等を提供する。
【解決手段】半導体装置を製造するための基板Wにα-アルミナを含むアルミナ膜を成膜する半導体製造装置であって、基板保持具(ウエハボート25)は、複数の基板Wを棚状に保持して縦型の反応容器2内に搬入する。第1のガス供給手段31は基板保持具25に保持されている各基板Wに対応する高さ位置に塩化アルミニウムを含む原料ガスを供給し、第2のガス供給手段34は同様の高さ位置に水蒸気を含む酸化ガスを供給する。制御部5は、排気手段41、42により排気され、加熱手段により処理雰囲気を800℃以上、1,000℃以下の範囲内の温度に加熱された反応容器2内に、前記原料ガスと酸化ガスとを同時に供給して反応させるための制御信号を出力する。 (もっと読む)


【課題】容量素子を含む半導体装置において、容量素子の信頼性向上を図ることができる技術を提供する。
【解決手段】半導体基板10に形成された素子分離領域11上に容量素子を形成する。この容量素子は、下部電極16と、下部電極16上に容量絶縁膜27を介して形成された上部電極23とを有している。基本的に、下部電極16と上部電極23は、ポリシリコン膜14、20とこのポリシリコン膜14、20の表面に形成されたコバルトシリサイド膜33から形成する。ここで、上部電極23に形成されるコバルトシリサイド膜33の端部を上部電極23の端部から距離L1だけ離間するように構成する。その上、下部電極16に形成されるコバルトシリサイド膜33の端部を、上部電極23と下部電極16の境界から距離L2だけ離間するように構成する。 (もっと読む)


【課題】不揮発性メモリ素子、その動作方法及びその製造方法を提供する。
【解決手段】少なくとも一つの半導体層105と、半導体層105の内部にリセスされて配された複数の制御ゲート電極150と、複数の制御ゲート電極150と半導体層105との間に介在された複数の電荷保存層130と、複数の制御ゲート電極150を介して相互反対側に配され、半導体層105にそれぞれ容量結合された少なくとも一つの第1補助電極170a,及び少なくとも一つの第2補助電極170bと、を備える。 (もっと読む)


【課題】信頼性が向上した不揮発性メモリ装置及びその形成方法を提供する。
【解決手段】本発明の不揮発性メモリ装置は、基板に活性領域を定義する素子分離膜と、活性領域上に順次に位置する第1絶縁膜、非導電性の電荷貯蔵パターン、第2絶縁膜、及び制御ゲート線と、を備え、電荷貯蔵パターンは、水平部及び該水平部の周縁上に位置する突出部を含む。本発明によれば、電荷貯蔵パターンが素子分離膜上に形成されることなく活性領域上にのみ形成されるため、電荷貯蔵パターンに貯蔵された電子の移動による情報の歪曲現象を防止することができる。 (もっと読む)


いくつかの実施形態は、誘電体材料によって互いにスペーシングされる、垂直に積層される電荷捕獲領域を有するメモリセルを含む。誘電体材料は、高k材料を含み得る。電荷捕獲領域のうちの1つ以上は、金属材料を含み得る。かかる金属材料は、ナノドット等の複数の個別の絶縁されたアイランドとして存在し得る。いくつかの実施形態は、メモリセルの形成方法を含み、トンネル誘電体上に2つの電荷捕獲領域が形成され、当該領域は互いに対して垂直に配置され、トンネル誘電体に最も近い領域は、もう1つの当該領域よりも深いトラップを有する。いくつかの実施形態は、メモリセルを含む電子システムを含む。いくつかの実施形態は、垂直に積層される電荷捕獲領域を有するメモリセルのプログラミング方法を含む。
(もっと読む)


【課題】ブロック絶縁膜の高電界リーク電流特性と低電界リーク電流特性の双方を同時に改善し、書き込み・消去及びリテンション特性の優れたメモリセル構造を提供する。
【解決手段】本発明の例に係る不揮発性半導体記憶装置は、チャネル上の第1絶縁膜上に配置される電荷蓄積層と、電荷蓄積層上に配置され、複数層から構成される第2絶縁膜と、第2絶縁膜上に配置される制御ゲート電極とを備える。第2絶縁膜は、電荷蓄積層の直上に配置される最下層(A)、制御ゲート電極の直下に配置される最上層(C)、及び、最下層(A)と最上層(C)との間に配置される中間層(B)を含む。中間層(B)は、最下層(A)及び最上層(C)のいずれよりもバリアハイトが高く、誘電率が低い。第2絶縁膜の各層を構成する絶縁膜材料の元素の平均配位数について、中間層(B)の平均配位数は、最上層(C)の平均配位数及び最下層(A)の平均配位数のいずれよりも小さい。 (もっと読む)


【課題】 非結晶質のHfAlOを含む絶縁膜の結晶化を抑制しアモルファス状態を維持することにより低電界リークを防ぎ、良好な電荷保持特性を持つ電荷蓄積層を実現し、大容量・微細化を可能とする半導体装置の製造方法を提供する。
【解決手段】基板上に非結晶質のHfAlOを含む膜を形成する成膜工程と、前記膜をアニールするアニール工程と、を複数回繰り返すことにより非結晶質のHfAlOを含む層を形成することを特徴とする半導体装置の製造方法が提供される。 (もっと読む)


【課題】高速な書込み及び消去動作を比較的低電圧で行い、かつ書換え劣化を抑えることで、メモリウインドウが大きく信頼性の高いメモリ特性を持ち、量産性に適する半導体素子の駆動回路を備えた半導体装置を、低コストで提供する。
【解決手段】絶縁体基板上に設けられた半導体層と、P型の導電型を有する第1の拡散層領域及び第2の拡散層領域と、第1の拡散層領域と第2の拡散層領域との間のチャネル領域を覆い、チャネル領域より電荷を注入され得る電荷蓄積膜と、電荷蓄積膜上に位置するゲート電極とを有する半導体素子において、第1の拡散層領域に第1のスイッチング素子を介して接続される第1の電圧印加回路と、第2の拡散層領域に第2のスイッチング素子を介して接続される第2の電圧印加回路と、ゲート電極に第3のスイッチング素子を介して接続される第3の電圧印加回路とを有する。 (もっと読む)


【課題】不揮発性メモリトランジスタの電荷保持特性を向上させる。
【解決手段】半導体基板と導電膜の間には、第1絶縁膜、電荷トラップ膜、第2絶縁膜が形成されている。電荷トラップ膜は水素濃度が低い上部領域と、水素濃度が高い下部領域を有する窒化シリコン膜でなる。このような窒化シリコン膜は、化学気相成長法により、水素を15atomic%以上含む窒化シリコン膜を形成し、その上部を窒化することで形成される。この窒化処理は、窒素ガスのプラズマ中に生成された窒素ラジカルで窒化シリコン膜を窒化することで行われる。 (もっと読む)


【課題】金属酸化膜とその上下を挟む絶縁膜との相互拡散を抑制することにより、電荷蓄積膜に金属酸化膜を用いた不揮発性メモリセルの電荷保持特性を向上させることのできる技術を提供する。
【解決手段】メモリセルMC1に備わる電荷保持用絶縁膜4を、半導体基板1のチャネル領域側から、ボトム絶縁膜4a、金属酸化膜からなる電荷蓄積膜4c、およびトップ絶縁膜4eが順次形成された積層膜によって構成し、さらに、ボトム絶縁膜4aに対してプラズマ窒化処理を行うことにより、ボトム絶縁膜4a中の上面側に、ピーク値を有して窒素濃度が1原子%以上の窒化領域4bを形成し、その窒化領域4bの厚さを0.5nm以上、1.5nm以下、窒素濃度のピーク値を5原子%以上、40原子%以下、窒素濃度のピーク値の位置をボトム絶縁膜4aの上面から2nm以内とすることにより、ボトム絶縁膜4aと電荷蓄積層4cとの相互反応を抑制する。 (もっと読む)


【課題】 本発明は、金属元素を有する絶縁膜の界面特性を向上させる半導体装置の製造方法を提供することを目的とする。
【解決手段】 本発明の半導体装置の製造方法は、下層、Ge層、Ge酸化物層、上層の順に積層された構造を形成する工程と、熱処理を用いてGe酸化物層及びGe層を除去して、上層と下層とを直接接合させる工程とを有し、上層及び下層の何れかは金属元素を有する絶縁物で形成されることを特徴とする。 (もっと読む)


【課題】電荷トラップ効率が可及的に高い材料を用いたMONOS型メモリセルを有する不揮発性半導体記憶装置を提供する。
【解決手段】半導体層の表面に離間して形成されたソース領域及びドレイン領域と、前記ソース領域と前記ドレイン領域との間の前記半導体層上に設けられたトンネル絶縁膜と、前記トンネル絶縁膜の上に設けられた電荷蓄積膜と、前記電荷蓄積膜の上に設けられ、(Rn1−xLn2−yAl(ただしLnはPr、Tb、Ce、Yb、Euの中から選択されたいずれか1種類以上、RnはLa、Nd、Sm、Gd、Dy、Ho、Er、Tm、Lu、Y、Scの中から選択されたいずれか1種類以上、0<x<0.167(ただしLnがPrの場合は0<x<0.333でありLnがTbの場合は0<x<0.292である)、0.95≦y≦1.20)からなるブロック絶縁膜と、前記ブロック絶縁膜の上に設けられた制御ゲート電極と、を備えたことを特徴とする不揮発性半導体記憶装置を提供する。 (もっと読む)


【課題】スプリットゲート型MONOSメモリセルにおいて、SSI方式による書込み時のディスターブ耐性を向上させることのできる技術を提供する。
【解決手段】選択用nMISQncと、選択用nMISQncの側面に絶縁膜6b、6tおよび電荷蓄積層CSLを介して形成されたメモリ用nMISQnmとを含むメモリセルMC1において、選択ゲート電極CGのゲート長方向端部下のゲート絶縁膜4の厚さが、ゲート長方向中央部下のゲート絶縁膜4の厚さよりも厚く形成され、選択ゲート電極CGと電荷蓄積層CSLとの間に位置し、かつ半導体基板1に最も近い下層の絶縁膜6bの厚さが、半導体基板1と電荷蓄積層CSLとの間に位置する下層の絶縁膜6bの厚さの1.5倍以下に形成される。 (もっと読む)


【課題】電極間絶縁膜にHigh-k材料を用いても周辺トランジスタの性能を劣化させない。
【解決手段】メモリセルは、第1及び第2拡散層間の第1チャネル領域上に第1ゲート絶縁膜7を介して形成されるフローティングゲート電極8と、フローティングゲート電極8上に第1電極間絶縁膜10を介して形成されるコントロールゲート電極2,11とを有する。周辺トランジスタは、第3及び第4拡散層間の第2チャネル領域上に第2ゲート絶縁膜16A,16Bを介して形成される下部電極17と、下部電極17上に第2電極間絶縁膜18を介して形成される上部電極3,19とを有する。下部電極17及び上部電極3,19は、第2電極間絶縁膜18に設けられた開口を介して電気的に接続される。第1及び第2電極間絶縁膜10,18は、共に、高誘電率材料を含み、第1電極間絶縁膜10は、第1構造を有し、第2電極間絶縁膜18は、第1構造とは異なる第2構造を有する。 (もっと読む)


【課題】リーク電流が少なく、熱的安定性に優れた電極間絶縁膜を提案する。
【解決手段】本発明の例に係る不揮発性半導体メモリ装置は、半導体領域と、半導体領域内で互いに離間して配置されるソース・ドレイン領域と、ソース・ドレイン領域間のチャネル領域上に配置されるトンネル絶縁膜と、トンネル絶縁膜上に配置される浮遊ゲート電極と、浮遊ゲート電極上に配置される電極間絶縁膜と、電極間絶縁膜上に配置される制御ゲート電極とを備え、電極間絶縁膜は、La, Al, Siを含む絶縁物の単層構造又は積層構造を有する。 (もっと読む)


【課題】 7Vほどものメモリーウィンドウを有する高速なプログラムと消去の速度を達成する。
【解決手段】 バンドギャップを構造設計した電荷捕捉メモリーセルは、プラチナゲートのような金属又は金属化合物のゲートから、酸化アルミニウムのような高い誘電定数を有する材料のブロッキング層によって隔離され、チャンネルを含む半導体本体から改良されたトンネリング誘電体によって隔離される電荷捕捉素子を有する。 (もっと読む)


121 - 140 / 243