【課題】書き換え耐久性の高いチャージトラップ型メモリ装置を提供する。
【解決手段】シリコン基板上に、トンネル酸化膜、チャージトラップ膜、ブロッキング絶縁膜、ゲート電極が順次積層形成されており、前記ゲート電極に一方の極の電圧を印加することにより、前記シリコン基板より供給された電荷を、前記チャージトラップ膜にトラップし、情報の書き込みを行い、前記ゲート電極に他方の極の電圧を印加することにより、前記チャージトラップ膜にトラップされている電荷を引抜き、情報の消去を行うチャージトラップ型メモリ装置であって、前記トンネル酸化膜の膜厚は、３ｎｍ以下であることを特徴とするチャージトラップ型メモリ装置を提供することにより上記課題を解決する。 （もっと読む）

【課題】集積度の増加と共にプログラムディスターバンス問題を効果的に減らすことができる３次元メモリー装置、及びそのプログラム方法が提供される。
【解決手段】本発明の３次元メモリー装置は、複数のワードライン平面が積層されたメモリーセルアレイ、選択されたワードライン平面に具備された少なくとも２以上のページのメモリーセルを同時にプログラムする書込み読出し回路、そして前記書込み読出し回路のプログラム動作を制御する制御回路を含むことができる。 （もっと読む）

【課題】２本の半導体ピラーを接続する接続部における消去時の電子の逆注入を抑制し、消去特性が良好な不揮発性半導体記憶装置及びその製造方法を提供する。
【解決手段】第１方向に交互に積層された複数の電極膜ＷＬ及び電極間絶縁膜１４を有する積層構造体ＭＬ、積層構造体を第１方向に貫通する半導体ピラーＳＰ、半導体ピラーどうしを接続する接続部半導体層ＣＰ、接続部半導体層に対向する接続部導電層ＢＧ、記憶層４８、内側絶縁膜４２、外側絶縁膜４３及び接続部外側絶縁膜４４を備える。記憶層は電極膜と半導体ピラーとの間及び接続部導電層と接続部半導体層との間に設けられ、内側絶縁膜は記憶層と半導体ピラーとの間及び記憶層と接続部半導体層との間に設けられ、外側絶縁膜は電極膜と記憶層との間に設けられ、接続部外側絶縁膜は、記憶層と接続部導電層との間に設けられ、半導体ピラーの外側絶縁膜よりも厚い。 （もっと読む）

【課題】不揮発性半導体集積回路装置のチップサイズを縮小させる。
【解決手段】シリコン基板上に隣り合って配置された第１および第２ゲート電極とそれらの側方下部のシリコン基板に形成された一対のソース・ドレイン領域とを有し、第２ゲート電極とシリコン基板との間に配置された第２ゲート絶縁膜に電荷を蓄えることで情報を記憶するメモリセルにおいて、メモリセルの消去動作時には、消去非選択セルの第１ゲート電極に正電圧を印加する。 （もっと読む）

【課題】チャネル界面付近の浅いエネルギー準位に捕獲された電荷を予め除去し、データ保持特性の良好な不揮発性半導体記憶装置を提供する。
【解決手段】メモリ部ＭＵと、制御部ＣＴＵと、を備える不揮発性半導体記憶装置において、メモリ部は、第１方向に交互に積層された複数の電極膜ＷＬと複数の電極間絶縁膜１４とを有する積層構造体ＭＬと、積層構造体ＭＬを第１方向に貫通する半導体ピラーＳＰと、電極膜ＷＬと半導体ピラーＳＰとの間に設けられた、内側絶縁膜４２、記憶層及び外側絶縁膜と、半導体ピラーＳＰの一端と電気的に接続された配線と、を有す。制御部ＣＴＵは、消去動作の際に、配線を第１電位に設定しつつ、電極膜ＷＬを第１電位よりも低い第２電位に設定する第１動作の後に、配線を第３電位に設定しつつ、電極膜ＷＬを第３電位よりも高い第４電位に設定する第２動作を実施する。 （もっと読む）

【課題】不揮発性メモリにおいて、データの書き換え回数増加時における動作信頼性を向上できる技術を提供する。
【解決手段】基板１上に、ボトム酸化膜７Ａと電荷蓄積層８Ａとトップ酸化膜９Ａからなる積層絶縁膜を介して、ゲート電極９Ａが形成され、ボトム酸化膜７Ａの膜厚はトップ酸化膜９Ａの膜厚よりも厚く形成されている。このように構成されているメモリセルにおいて、書き込みおよび消去となる電荷蓄積層８Ａへの電荷のやり取りは、ゲート電極１０Ａと電荷蓄積層８Ａとの間で行う。 （もっと読む）

【課題】ＮＡＮＤ型の不揮発性記憶装置において、障壁高さが低い絶縁体や誘電率の高い絶縁体や電荷をトラップする絶縁体や強誘電体を記憶素子に使用し、高速化や書込み回数の制約を改善できるが、電荷の漏洩が増えて長期の記憶維持が困難になる。また、微細化や多値化によっても記憶維持が困難になっている。読書き操作時の電荷の漏洩をある程度容認し得る装置を提供する。
【解決手段】漏洩した電荷はリフレッシュ操作で回復して、動作マージンが不足気味の記憶素子でも利用可能にする。記憶ブロック毎の読書き回数をカウンタで集計して、読書き回数が一定の値を超過した記憶ブロックをリフレッシュする。 （もっと読む）

【課題】コントロールゲート電極とメモリゲート電極間に発生する電界強度を緩和してリーク電流を低減できる、コントロールゲート電極とメモリゲート電極が近接するスプリットゲート型不揮発性メモリを提供する。
【解決手段】半導体基板１Ｓ上にゲート絶縁膜ＧＯＸが形成され、このゲート絶縁膜ＧＯＸ上にコントロールゲート電極ＣＧが形成されている。そして、コントロールゲート電極ＣＧの右側の側壁には、積層絶縁膜を介してメモリゲート電極ＭＧが形成されている。このとき、コントロールゲート電極ＣＧの上端部にバーズビークＢＶが形成されている。この結果、コントロールゲート電極ＣＧの上端部と、メモリゲート電極ＭＧの上端部が、バーズビークＢＶ分だけ離れるので電界強度の緩和を図ることができ、コントロールゲート電極ＣＧとメモリゲート電極ＭＧ間を流れるリーク電流を低減できる。 （もっと読む）

【課題】メモリセルを高集積度化することができるチャージトラップ型フラッシュ構造の不揮発性半導体記憶装置を提供する。
【解決手段】半導体記憶装置５０は、接地線ＳＵＢＬとしての半導体基板層１ａの第１主面（表面）上に、素子分離層２、ソース電極３ａ、ソース電極３ｂ、ドレイン電極４ａ、及びドレイン電極４ｂを柱状にエッチング開口した開口部５が互いに離間して複数設けられる。開口部５には、半導体基板層１ｂ、積層膜６、及びゲート電極７が埋設され、開口部５の内側には半導体基板層１ｂが半導体基板層１ａと接するように設けられる。半導体基板層１ｂの内側には、トンネル酸化膜、電荷蓄積膜、電流遮断膜から構成される積層膜６が設けられる。積層膜６の内側にはゲート電極７が埋設される。半導体基板層１ｂにはソース層８とドレイン層９が垂直方向に複数設けられ、チャネルが垂直方向に設けられるメモリトランジスタが積層形成される。 （もっと読む）

【課題】不揮発性メモリを備える半導体装置において、不揮発性メモリを構成するメモリセルの加工精度を向上することができる技術を提供する。
【解決手段】ポリシリコン膜ＰＦ１とダミーゲート電極ＤＭＹ１を覆うようにポリシリコン膜ＰＦ２を形成する。このとき、ポリシリコン膜ＰＦ２は、段差ＤＩＦおよびギャップ溝ＧＡＰの形状を反映して形成される。特に、ギャップ溝ＧＡＰを覆うポリシリコン膜ＰＦ２には凹部ＣＯＮが形成される。続いて、ポリシリコン膜ＰＦ２上に反射防止膜ＢＡＲＣを形成する。このとき、流動性の高い反射防止膜ＢＡＲＣは、段差ＤＩＦの高い領域から低い領域に流出するが、凹部ＣＯＮに充分な反射防止膜ＢＡＲＣが蓄積されているので、流出する反射防止膜ＢＡＲＣを補充するように凹部ＣＯＮから反射防止膜ＢＡＲＣが供給される。 （もっと読む）

【課題】選択ゲートトランジスタに隣接するメモリセルに発生するＧＩＤＬ電流を防止する。
【解決手段】本発明の例に係わる不揮発性半導体記憶装置は、半導体基板１と、半導体基板１上に形成され、絶縁膜で構成される電荷蓄積層３及びゲート電極９をそれぞれ有する第１及び第２のメモリセルと、第１のメモリセルＭＣａに隣接して形成される選択ゲートトランジスタＳＴ１とを具備し、選択ゲートトランジスタＳＴ１のチャネル領域は、第１導電型の領域１２と、第１導電型の領域１２の上面に第１導電型とは反対の第２導電型の領域１３で形成され、第１のメモリセルＭＣａのチャネル領域は、第１導電型の領域１４と、第１導電型の領域１４の上面の少なくとも一部に第２導電型の領域１５が形成され、第１のメモリセルＭＣａに格納されるデータ数は、第２のメモリセルＭＣに格納されるデータ数より少なく形成される。 （もっと読む）

【課題】ゲート絶縁膜とゲート電極との間の界面層にカーボン層を導入して、低い閾値電圧を実現している例では、カーボン層中のカーボンはＳｉ半導体基板中に入り、欠陥準位を形成するため、ＥＷＦが不安定であった。本発明は上記問題点を解決するためになされたもので、ｐ−ｍｅｔａｌを用いたＭＩＳ型半導体装置において、ＥＷＦを安定して増加させることが可能な半導体装置を提供する。
【解決手段】半導体基板１０と、半導体基１０上に形成された絶縁膜２０と、絶縁膜２０上に形成され、且つ、ＣＮ基又はＣＯ基を含む界面層３０と、界面層３０上に形成された金属層４０とを備えて半導体装置を構成する。 （もっと読む）

【課題】ＭＯＮＯＳ型の半導体記憶装置で、メモリセルトランジスタ間の素子分離絶縁膜の上面の高さが、電荷蓄積膜の厚さの範囲に位置するように制御された半導体記憶装置を提供する。
【解決手段】シリコン基板１上に、トンネル絶縁膜２１、電荷蓄積膜２２、ブロック絶縁膜２３および制御ゲート電極２４を順に積層したゲート電極部ＭＧと、ゲート電極部ＭＧの下部のチャネル領域を挟んだシリコン基板１の第１の方向の両側に形成されるソース／ドレイン領域３０と、を有するメモリセルトランジスタＴｒｍと、メモリセルトランジスタＴｒｍを隣接するメモリセルトランジスタと分離するシリコン基板１に形成された素子分離絶縁膜１２と、を備え、第１の方向に垂直な第２の方向に沿った断面での素子分離絶縁膜１２の上面は、端部で電荷蓄積膜２２の厚さの範囲内に存在し、中央部付近で最も高く、端部と中央部との間で極小となる形状を有する。 （もっと読む）

【課題】、チャージトラップ型メモリ装置における可動な電荷を抑制することができ、従来に比べて信頼性の向上を図ることのできるチャージトラップ型メモリ装置の動作制御方法、チャージトラップ型メモリ装置及び動作制御プログラムを提供する。
【解決手段】シリコン基板１１０上に、トンネル酸化膜１１１、チャージトラップ膜１１２、ブロッキング絶縁膜１１３、ゲート電極１１４が、形成された積層構造を有し、ゲート電極１１４に電圧を印加することによって、シリコン基板１１０側からチャージトラップ膜１１２に電荷をトラップ及びデトラップして情報の書き込み及び消去を行うチャージトラップ型メモリ装置１００の動作制御方法であって、消去動作を行う際に、ゲート電極１１４に負電圧を印加して消去動作を行った後に、ゲート電極１１４に正電圧を印加する。 （もっと読む）

【課題】高電界領域及び低電界領域のリーク電流を低減する揮発性半導体記憶装置及びその製造方法を提供する。
【解決手段】不揮発性半導体記憶装置は、半導体基板１０１の表面領域に互いに離間して設けられたソース／ドレイン領域１１１と、ソース／ドレイン領域１１１間のチャネル上に設けられたトンネル絶縁膜１０２と、トンネル絶縁膜１０２上に設けられた電荷蓄積層１０３と、電荷蓄積層１０３上に設けられ、かつランタンアルミシリコン酸化物若しくは酸窒化物を含む第１の誘電体膜１０５と、第１の誘電体膜１０５上に設けられ、かつハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、チタン（Ｔｉ）、及び希土類金属のうち少なくとも１つを含む酸化物若しくは酸窒化物を含む第２の誘電体膜１０６と、第２の誘電体膜１０６上に設けられた制御ゲート電極１０７とを含む。 （もっと読む）

【課題】電荷蓄積型のメモリセルの繰り返し動作信頼性を向上させた不揮発性半導体記憶装置及びその駆動方法を提供する。
【解決手段】チャネルと前記チャネルの両側に設けられたソース・ドレイン領域とを有する半導体層と、前記チャネル上に設けられた第１絶縁膜及び前記第１絶縁膜上に設けられた電荷蓄積層を有する積層構造体と、前記積層構造体上に設けられたゲート電極と、を有するメモリセルと、前記半導体層よりも前記ゲート電極の電位を低くしてデータの書き込み及び消去のいずれか一方を行う第１パルスを前記半導体層と前記ゲート電極との間に印加し、前記第１パルスの印加の回数に基づいて、前記半導体層よりも前記ゲート電極の電位を高くして前記積層構造体へ電子を注入する第２パルスを前記半導体層と前記ゲート電極との間に印加する駆動部と、を備えたことを特徴とする不揮発性半導体記憶装置を提供する。 （もっと読む）

【課題】メモリセルの隣り合うワード線の間のショートの発生を防止し、高歩留まりを可能とする構造を備えた半導体装置を提供する。
【解決手段】半導体装置は、複数の拡散ビット線１０８と、複数のワード線１１４と、電荷保持機能を有する複数のトラップ膜１０２と、複数のビット線絶縁膜１１０とを備える。複数のワード線１１４は、複数の多結晶シリコン膜１０３と、該複数の多結晶シリコン１０３と電気的に接続する多結晶シリコン膜１１２とからなる。基板１０１の表面から複数のビット線絶縁膜１１０の上面までの高さは、基板１０１の表面から複数の多結晶シリコン膜１０３の上面までの高さよりも低い。 （もっと読む）

【課題】占有面積を縮小させた揮発性半導体記憶装置、及びその製造方法を提供する。
【解決手段】メモリストリングＭＳは、基板Ｂａに対して垂直方向に延びる一対の柱状部３８ａ、及び一対の柱状部３８ａの下端を連結させるように形成された連結部３８ｂを有するＵ字状半導体層３８と、Ｕ字状半導体層３８の側面を取り囲むように形成された電荷蓄積層３７ｂと、電荷蓄積層２７ｂの側面を取り囲むように形成された第１〜第４ワード線導電層３２ａ〜３２ｄとを備える。柱状部３８ａは、カラム方向に第１ピッチ３Ｆをもって整列し、且つロウ方向に第２ピッチ２Ｆｃｏｓθをもって千鳥状に配列され、第１〜第４ワード線導電層３２ａ〜３２ｄは、カラム方向に第１ピッチ３Ｆをもって配列され、ロウ方向においては柱状部３８ａの千鳥状の配列に沿って波状に曲がりながら延びるように構成されている。 （もっと読む）

【課題】メモリウィンドウが広い半導体記憶装置及びその製造方法を提供する。
【解決手段】半導体記憶装置１において、半導体基板１１上にトンネル絶縁膜１２及びブロック絶縁膜１３を設け、その上に制御ゲート電極１８を設ける。そして、トンネル絶縁膜１２とブロック絶縁膜１３との間に、電荷蓄積粒１５を分散させる。電荷蓄積粒１５は、シリコン窒化物からなる窒化部１６と、窒化部１６に接し、シリコンからなるシリコン部１７とにより構成する。電荷蓄積粒１５は、シリコン窒化膜の表面上にシリコンを堆積させることにより、複数のシリコン粒子を形成した後、シリコン窒化膜をシリコン粒子毎に分断することによって形成されたものである。 （もっと読む）

【課題】ゲルマニウムからなるドットの密度を向上可能な半導体製造装置を提供する。
【解決手段】半導体製造装置６００は、石英管６１０と、反応室６２０と、石英管６１０内へＨ_２ガスを供給する配管６５０と、石英管６１０内にリモート水素プラズマを生成するアンテナ６７０、マッチング回路６８０および高周波電源６９０と、反応室６２０内で基板８００を保持する基板ホルダー６３０と、基板８００を加熱するヒーター６４０と、ゲルマンガスを基板８００の近傍に供給する噴出器７００および配管７１０とを備える。 （もっと読む）